JP6374703B2

JP6374703B2 - 配線基板の製造方法

Info

Publication number: JP6374703B2
Application number: JP2014106363A
Authority: JP
Inventors: 若園　誠; 誠若園; 聖二森
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2014-05-22
Filing date: 2014-05-22
Publication date: 2018-08-15
Anticipated expiration: 2034-05-22
Also published as: JP2015222772A

Description

本発明は、絶縁層及び導体層が積層された積層体上に接続端子が形成された配線基板の製造方法に関する。

従来の配線基板は、絶縁層及び導体層を積層した積層体上に接続端子を含む導体層を形成した後、この導体層及び積層体上にソルダーレジスト層を形成し、その後、ソルダーレジスト層に接続端子を露出させるための開口部を形成している。

しかしながら、接続端子の配置間隔、接続端子の大きさ（面積）、接続端子周辺の配線の密度等に違いがあると、形成されるソルダーレジスト層の厚みに差が生じることがある。具体的には、接続端子の配置間隔が狭い、接続端子の大きさ（面積）が大きい、接続端子周辺の配線の密度が高い領域では、ソルダーレジスト層の厚みが厚くなり、接続端子の配置間隔が広い、接続端子の大きさ（面積）が小さい、接続端子周辺の配線の密度が小さい領域では、ソルダーレジスト層の厚みが薄くなることがある。このため、ソルダーレジスト層に形成される開口部から接続端子が露出しない不具合や、逆に、接続端子がソルダーレジスト層から露出し過ぎる不具合が生じる。この結果、電子部品等の他の部品との接続信頼性が低下する虞がある。

なお、電子部品等の他の部品との接続信頼性を高めるために、各接続端子間に絶縁性のソルダーレジスト層が充填された構成とすることが提案されている（例えば、特許文献１参照）。特許文献１で提案される手法では、ソルダーレジスト層が接続端子間に充填されているため、接続端子表面にコートされた半田が隣接する接続端子側に流出するのを抑制することができ、電子部品等の他の部品との接続信頼性が高くなるとしている。

特開２０１１−１９２６９２号

しかしながら、特許文献１では、接続端子の配置間隔、接続端子の大きさ（面積）、接続端子周辺の配線の密度等に違いがある場合に、ソルダーレジスト層の厚み差が生じることが考慮されていない。このため、ソルダーレジスト層に複数の開口部が形成された場合に、開口部から接続端子が露出しない不具合や、逆に、露出し過ぎる不具合が生じ、電子部品等の他の部品との接続信頼性が低下する虞がある。

本発明は、上記の事情に対処してなされたものであり、電子部品等の他の部品との接続信頼性が向上した配線基板の製造方法を提供することを目的とする。

上記目的を達成すべく、本発明は、絶縁層及び導体層が積層された積層体を有し、前記積層体上に形成された複数の接続端子と、前記積層体上に積層され、少なくとも１つ以上の前記接続端子の上端と側面とを各々露出させる第１，第２の開口部が形成されたレジスト層とを備え、前記接続端子よりも外周側の前記第１，第２の開口部の底面が、前記接続端子の高さ以下の厚みを有する前記レジスト層の一部により構成され、前記第２の開口部の最上端部から前記積層体の表面までの長さよりも前記第１の開口部の最上端部から前記積層体の表面までの長さの方が長く、前記第２の開口部の最上端部から底面までの深さよりも前記第１の開口部の最上端部から底面までの深さの方が深い、配線基板の製造方法であって、前記積層体上に前記複数の接続端子を形成する工程と、前記積層体上に感光性を有する前記レジスト層を形成する工程と、前記レジスト層の露光現像により少なくとも１つ以上の前記接続端子の上端と側面とを各々露出させる前記第１，第２の開口部を前記レジスト層に形成する工程とを同順に有し、前記第１，第２の開口部を形成する工程では、前記第１，第２の開口部となる領域をマスクした状態で前記レジスト層を露光現像する工程と、前記第１の開口部となる領域をマスクした状態で前記レジスト層を露光現像する工程とを同順に有することで、前記第２の開口部よりも前記第１の開口部の方が、多くの現像回数により形成されることを特徴とする。

本発明によれば、接続端子よりも外周側の第１，第２の開口部の底面が、接続端子の高さ以下の厚みを有するレジスト層の一部により構成され、第２の開口部の最上端部から積層体の表面までの長さよりも第１の開口部の最上端部から積層体の表面までの長さの方が長く、第２の開口部の最上端部から底面までの深さよりも第１の開口部の最上端部から底面までの深さの方が深い、配線基板を、レジスト層の露光現像により複数の開口部を形成する場合であっても、レジスト層に形成される開口部から接続端子が露出しない不具合や、逆に、露出し過ぎる不具合を低減することができる。その結果、電子部品等の他の部品との接続信頼性が向上する。また、レジスト層の現像回数を変更するだけで開口部の深さを制御することができる。

本発明の一態様においては、前記複数の接続端子は、前記レジスト層の一部により構成される前記第１，第２の開口部の底面から突出し、前記複数の接続端子間における前記第１，第２の開口部の底面から前記接続端子の上端までの突出量の差が、１０μｍ未満であることを特徴とする。

本発明の一態様によれば、複数の接続端子間における第１，第２の開口部の底面から接続端子の上端までの突出量の差が、１０μｍ未満である。このため、レジスト層に形成した複数の開口部から露出する接続端子の突出量にばらつきが生じるのを低減することができ、電子部品等の他の部品との接続信頼性がさらに向上する、配線基板を、レジスト層の露光現像により複数の開口部を形成する場合であっても、レジスト層に形成される開口部から接続端子が露出しない不具合や、逆に、露出し過ぎる不具合を低減することができる。その結果、電子部品等の他の部品との接続信頼性が向上する。また、レジスト層の現像回数を変更するだけで開口部の深さを制御することができる。
前記複数の接続端子は、前記レジスト層の一部により構成される前記第１，第２の開口部の底面から突出し、前記複数の接続端子間における前記積層体の表面から前記接続端子の上端までの高さは同じであっても良い。このため、レジスト層に形成した複数の開口部から露出する接続端子の突出量にばらつきが生じるのをさらに低減することができ、電子部品等の他の部品との接続信頼性がさらに向上する。

本発明の他の態様においては、前記配線基板の製造方法であって、前記積層体上に前記複数の接続端子を形成する工程と、前記積層体上に感光性を有する前記レジスト層を形成する工程と、前記レジスト層の露光現像により少なくとも1つ以上の前記接続端子の上端と側面とを各々露出させる前記第１，第２に開口部を前記レジスト層に形成する工程とを同順に有し、前記複数の接続端子は電解めっきで作製される。本発明の他の態様によれば、積層体上に複数の接続端子を形成する工程と、積層体上に感光性を有するレジスト層を形成する工程と、レジスト層の露光現像により少なくとも1つ以上の接続端子の上端と側面とを各々露出させる第１，第２に開口部をレジスト層に形成する工程とを同順に有し、複数の接続端子は電解めっきで作製される。このため、複数の接続端子間における積層体の表面から接続端子の上端までの高さを略同じ高さに形成でき、レジスト層に形成した複数の開口部から露出するそれぞれの接続端子間の突出量にばらつきが生じるのをさらに低減することができ、電子部品等の他の部品との接続信頼性がさらに向上する。

以上説明したように、本発明によれば、電子部品等の他の部品との接続信頼性が向上した配線基板の製造方法を提供することができる。

実施形態に係る配線基板の一部拡大断面図。接続端子付近の拡大断面図。実施形態に係る配線基板の製造工程図。実施形態に係る配線基板の製造工程図。実施形態に係る配線基板の製造工程図。実施形態に係る配線基板の製造工程図。実施形態に係る配線基板の製造工程図。実施形態に係る配線基板の製造工程図。実施形態に係る配線基板の製造工程図。

以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、実施形態に係る配線基板はあくまでも一例であり、導体層と絶縁層とを積層した積層体上に接続端子が形成された配線基板であれば特に限定されるものではない。例えば、以下の実施形態では、コア基板を有する配線基板を例に本発明を説明している。しかしながら、本発明は、コア基板を有しない、いわゆるコアレス配線基板についても適用可能である。なお、以下の説明では、半導体チップ等の電子部品が接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側として説明する。

（配線基板）
初めに本実施形態に係る配線基板１００の構成について説明する。図１は、配線基板１００の図１一部を拡大した断面図である。

図１に示す配線基板１００は、コア基板２と、コア基板２上に積層された絶縁層４１〜４４及び導体層３１〜３６と、導体層３５及び絶縁層４３上に形成されたソルダーレジスト層（レジスト層）６１と、導体層３６及び絶縁層４４上に形成されたソルダーレジスト層（レジスト層）６２とを備える。なお、絶縁層４１〜４４及び導体層３１〜３４は積層体を構成する。

コア基板２は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２には、ドリル等により穿設されたスルーホール２１が形成され、その内壁面には導体層３１及び導体層３２を電気的に接続するスルーホール導体２２が形成されている。さらに、スルーホール導体２２内は、エポキシ樹脂等の樹脂製穴埋め材２３により充填されている。

コア基板２の表面側には、導体層３１，３３，３５及び絶縁層４１，４３が交互に積層されている。また、コア基板２の裏面側には、導体層３２，３４，３６及び絶縁層４２，４４が交互に積層されている。

絶縁層４１〜４４は、熱硬化性（例えば、エポキシ系）の樹脂フィルムで構成されている。絶縁層４１〜４４には、厚さ方向に貫通するビアホール４１Ａ〜４４Ａがそれぞれ形成されている。ビアホール４１Ａ〜４４Ａ内には、ビアホール４１Ａ〜４４Ａを埋設するようにしてビア導体５１〜５４がそれぞれ充填されている。ビア導体５１は導体層３１及び導体層３３を、ビア導体５２は導体層３２及び導体層３４を、ビア導体５３は導体層３３及び導体層３５を、ビア導体５４は導体層３４及び導体層３６をそれぞれ電気的に接続する。

導体層３１〜３４は、ビア導体５１〜５４と電気的に接触するビアランド３１Ａ〜３４Ａと、ビア導体５１〜５４と接触していない配線３１Ｂ〜３４Ｂとをそれぞれ備える。導体層３１〜３４のビアランド３１Ａ〜３４Ａ及び配線３１Ｂ〜３４Ｂは、電気的良導体である銅（Ｃｕ）等で構成される。

導体層３５は、ビア導体５３と電気的に接触するビアランド３５Ａと、ビア導体５３と接触していない配線３５Ｂと、接続端子３５Ｃとを備える。ビアランド３５Ａ、配線３５Ｂ及び接続端子３５Ｃは、電気的良導体である銅（Ｃｕ）等で構成される。

ここで、接続端子３５Ｃは、半導体チップ（不図示）をフリップチップ接続するためのパッド（ＦＣパッド）であり図示しない半導体素子搭載領域内に複数設けられている。半導体素子搭載領域は、配線基板１００表面の中心部に設けられた矩形状の領域である。

導体層３６は、ビア導体５４と電気的に接触するビアランド３６Ａと、ビア導体５４と接触していない配線３６Ｂと、接続端子３６Ｃとを備える。ビアランド３６Ａ、配線３５Ｂ及び接続端子３６Ｃは、電気的良導体である銅（Ｃｕ）等で構成される。接続端子３６Ｃは、配線基板１００をマザーボードに接続するためのランド（ＬＧＡパッド）であり、配線基板１００の裏面にアレイ状に配列されている。

なお、接続端子３５Ｃ，３６Ｃの表面上に金属めっき層を形成してもよい。金属めっき層は、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層で構成される。また、金属めっき層の代わりに、半田をコートしてもよい。さらに、金属めっき層の代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。

ソルダーレジスト層６１，６２は、例えば、液状又はフィルム状の感光性樹脂組成物を塗布して形成されている。ソルダーレジスト層６１には、厚み方向に窪んだ開口部６１Ａが形成され、ソルダーレジスト層６２には、厚み方向に貫通した開口部６２Ａが形成されている。各開口部６１Ａ，６２Ａからは、接続端子３５Ｃ，３６Ｃがそれぞれ露出している。

図２は、絶縁層４３上に形成された接続端子３５Ｃの拡大断面図である。図２（ａ）は実施形態に係る配線基板１００の絶縁層４３及びソルダーレジスト層６１を含む接続端子３５Ｃの拡大断面図、図２（ｂ）は比較例に係る配線基板の絶縁層４３及びソルダーレジスト層６１を含む接続端子３５Ｃの拡大断面図である。

図２（ａ）に示すように、実施形態に係る配線基板１００では、積層体を構成する絶縁層４３上に複数の接続端子３５Ｃが形成されている。また、積層体を構成する絶縁層４３上には、少なくとも１つ以上の接続端子３５Ｃの上端Ｕを各々露出させる開口部６１Ａ（第１，第２の開口部）が形成されたソルダーレジスト層６１が積層され、接続端子３５Ｃよりも外周側の開口部６１Ａの底面Ｂが、接続端子３５Ｃの高さＴ以下の厚みを有するソルダーレジスト層６１の一部により構成されている。

また、図２（ａ）に示すように、領域Ｂ，Ｃでソルダーレジスト層６１の厚みが異なっている。これは、ソルダーレジスト層６１の厚みが接続端子３５Ｃの配置間隔、接続端子３５Ｃの大きさ（面積）、接続端子３５Ｃ周辺の配線３５Ｂの密度等が異なるためである。具体的には、接続端子３５Ｃの配置間隔が狭い、接続端子３５Ｃの大きさ（面積）が大きい、又は接続端子３５Ｃ周辺の配線密度が高い方が積層されるソルダーレジスト層６１が厚くなる。反対に、接続端子３５Ｃの配置間隔が広い、接続端子３５Ｃの大きさ（面積）が小さい、又は接続端子３５Ｃ周辺の配線密度が小さい方が積層されるソルダーレジスト層６１が薄くなる。なお、図２（ａ）は、領域Ｃよりも領域Ｂの方が、接続端子３５Ｃの配置間隔が狭い場合を示している。このため、領域Ｃよりも領域Ｂの方が、ソルダーレジスト層６１が薄くなっている。

そこで、実施形態に係る配線基板１００では、領域Ｃの開口部６１Ａ（第２の開口部）の最上端部Ｔ２から積層体を構成する絶縁層４３の表面Ｓ１までの長さよりも、領域Ｂの開口部６１Ａ（第１の開口部）の最上端部Ｔ１から積層体を構成する絶縁層４３の表面Ｓ１までの長さの方が長くなっている。さらに、実施形態に係る配線基板１００では、領域Ｃの開口部６１Ａ（第２の開口部）の最上端部Ｔ２から開口部６１Ａの底面Ｂまでの深さＤ２よりも、領域Ｂの開口部６１Ａ（第１の開口部）の最上端部Ｔ１から底面Ｂまでの深さＤ１の方が深くなっている。

このため、ソルダーレジスト層６１に形成される開口部６１Ａから接続端子３５Ｃが露出しない不具合や、逆に、露出し過ぎる不具合を低減することができる。その結果、電子部品等の他の部品との接続信頼性が向上する。

また、実施形態に係る配線基板１００では、接続端子３５Ｃ間における開口部６１Ａの底面Ｂから接続端子３５Ｃの上端Ｕまでの突出量の差が、１０μｍ未満となっている。このため、ソルダーレジスト層６１に形成した開口部６１Ａから露出する接続端子３５Ｃの突出量にばらつきが生じるのを低減することができ、電子部品等の他の部品との接続信頼性がさらに向上する。さらに、ソルダーレジスト層６１を、感光性樹脂組成物を塗布して形成しているので、ソルダーレジスト層６１の現像回数を変更するだけで開口部６１Ａの深さを容易に制御することができる。

なお、上記深さＤ１，Ｄ２を算出する開口部６１Ａの底面Ｂの位置は、ソルダーレジスト層６１の一部から構成される開口部６１Ａの底面Ｂのうち最も接続端子３５Ｃ側に近接した位置である。また、接続端子３５Ｃの突出量を算出するための開口部６１Ａの底面Ｂの位置は、ソルダーレジスト層６１の一部から構成される開口部６１Ａの底面Ｂのうち最も接続端子３５Ｃ側に近接した位置である。

一方、図２（ｂ）に示すように、領域Ｃの開口部６１Ａ（第２の開口部）の最上端部Ｔ２から開口部６１Ａの底面Ｂまでの深さＤ２と、領域Ｂの開口部６１Ａ（第１の開口部）の最上端部Ｔ１から底面Ｂまでの深さＤ１がほぼ同じである場合、ソルダーレジスト層６１に形成した開口部６１Ａから露出する接続端子３５Ｃの突出量にばらつきが生じる。

具体的には、領域Ｂに合わせて開口部６１Ａを形成した場合、領域Ｃにおいて、ソルダーレジスト層６１に形成された開口部６１Ａから接続端子３５Ｃが露出し過ぎる虞がある。この場合、接続端子３５Ｃの側面とソルダーレジスト層６１との隙間にアンダーフィル等の充填剤が十分に充填されずボイドが発生する虞がある。また、領域Ｃに合わせて開口部６１Ａを形成した場合、領域Ｂにおいて、ソルダーレジスト層６１に形成された開口部６１Ａから接続端子３５Ｃの上端Ｕが露出しない虞がある（図２（ｂ）参照）。この結果、電子部品等の他の部品との接続信頼性が低下する虞がある。

（配線基板の製造方法）
次に、図１及び図３〜図９を参照して、本実施形態における配線基板１００の製造方法について説明する。なお、図３〜図８に示す断面図は、図３に示す配線基板１００の断面図に対応している。また、図９に示す断面図は、図２に示す配線基板１００の断面図に対応している。

板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２１となる貫通孔を所定位置にあらかじめ形成しておく。なお、スルーホール２１形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。

次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２１の内壁にスルーホール導体２２を形成し、銅張積層板の両面に銅めっき層を形成する。その後、スルーホール導体２２内をエポキシ樹脂等の樹脂穴埋め材２３で充填し、さらに、銅張積層板の両面の銅箔上に形成された銅めっき層を所望の形状にエッチングして銅張積層板の表面及び裏面に導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び配線３１Ｂ，３２Ｂをそれぞれ形成する（図３参照）。

なお、導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び配線３１Ｂ，３２Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。

次に、コア基板２の表面側及び裏面側に熱硬化性の樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４１，４２を形成する。次に、絶縁層４１，４２に対して、例えばＣＯ_２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４１Ａ，４２Ａをそれぞれ形成する（図４参照）。

その後、ビアホール４１Ａ，４２Ａを含む絶縁層４１，４２に対して粗化処理を実施する。なお、絶縁層４１，４２がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層４１，４２上に残存するため適宜水洗を行う。

次に、ビアホール４１Ａ，４２Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４１Ａ，４２Ａ内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。

次に、絶縁層４１，４２に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。

その後、絶縁層４１，４２上のシード層上に所望のパターンの開口を有する感光性樹脂からなるドライフィルムを形成し、ドライフィルムの非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５１，５２がそれぞれ形成されるとともに、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂがそれぞれ形成される。ビア導体５１，５２、ビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂをそれぞれ形成した後、ドライフィルム及びドライフィルムの下のシード層を除去する（図５参照）。

なお、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。

次に、導体層３３，３４を覆うようにして、絶縁層４１，４２上に熱硬化性の樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４３，４４をそれぞれ形成する。

次に、図４を参照して説明した場合と同様にして、絶縁層４３，４４に対して、例えばＣＯ_２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４３Ａ，４４Ａをそれぞれ形成する（図６参照）。

その後、ビアホール４３Ａ，４４Ａを含む絶縁層４３，４４に対して粗化処理を実施する。なお、絶縁層４３，４４がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層４３，４４上に残存するため適宜水洗を行う。

次に、ビアホール４３Ａ，４４Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４３Ａ，４４Ａ内を洗浄する。次に、絶縁層４３，４４に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。

その後、絶縁層４３，４４上のシード層上に所望のパターンの開口を有する感光性樹脂からなるドライフィルムを形成し、ドライフィルムの非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５３，５４がそれぞれ形成されるとともに、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ，配線３５Ｂ，３６Ｂ及び接続端子３５Ｃ，３６Ｃがそれぞれ形成される。ビア導体５３，５４、ビアランド３５Ａ，３６Ａ，配線３５Ｂ，３６Ｂ及び接続端子３５Ｃ，３６Ｃをそれぞれ形成した後、ドライフィルム及びドライフィルムの下のシード層を除去する（図７参照）。

なお、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ及び配線３５Ｂ，３６Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。

次に、感光性樹脂からなるソルダーレジスト材を、導体層３５，３６及び絶縁層４３，４４上にそれぞれ塗布し、ソルダーレジスト層６１，６２を形成する（図８参照）。次に、接続端子３５Ｃ，３６Ｃを露出させる開口部６１Ａ，６２Ａを、露光及び現像によりソルダーレジスト層６１，６２に形成し、本実施形態の配線基板１００を得る（図１参照）。

図９は、ソルダーレジスト層６１に、接続端子３５Ｃを露出させる開口部６１Ａを形成する製造工程図である。図８で説明したように、感光性樹脂からなるソルダーレジスト材を、導体層３５及び絶縁層４３上に塗布し、ソルダーレジスト層６１を形成した後、ソルダーレジスト層の開口部６１Ａとなるべき領域の内側領域をマスクした状態で感光性樹脂を露光して開口部６１Ａの外側領域となるべき感光性樹脂を光硬化させる（図９（ａ）参照）。

次に、現像を行い、ソルダーレジスト層６１の厚みが薄い領域Ｃの接続端子３５Ｃの上端Ｕが露出するように開口部６１Ａを形成する（図９（ｂ）参照）。具体的には、炭酸ナトリウム水溶液（濃度１重量％）に、製造途中の配線基板１００を短時間（未感光部の感光性樹脂表面が若干膨潤する程度の時間）浸漬し、その後、水洗して膨潤した感光性樹脂を乳化させて、膨潤・乳化した感光性樹脂を製造途中の配線基板１００から除去する。

次に、ソルダーレジスト層６１の厚みが厚い領域Ｂをマスクして露光し、ソルダーレジスト層６１の厚みが薄い領域Ｃを光硬化させる（図９（ｃ）参照）。同様にして、現像を行い、ソルダーレジスト層６１の厚みが厚い領域Ｂの接続端子３５Ｃの上端Ｕが露出するように開口部６１Ａを深くする（図９（ｄ）参照）。具体的には、炭酸ナトリウム水溶液（濃度１重量％）に、製造途中の配線基板１００を短時間（未感光部の感光性樹脂表面が若干膨潤する程度の時間）浸漬し、その後、水洗して膨潤した感光性樹脂を乳化させて、膨潤・乳化した感光性樹脂を製造途中の配線基板１００から除去する。なお、領域Ｃに形成した開口部６１Ａを深くする際に、領域Ｂ及び領域Ｃにおいて、接続端子３５Ｃ間における開口部６１Ａの底面Ｂから接続端子３５Ｃの上端Ｕまでの突出量の差が１０μｍ未満となるように留意する。

領域Ｂ及び領域Ｃに、各々接続端子３５Ｃの上端Ｕを露出させる開口部６１Ａを形成後、熱や紫外線等により感光性樹脂を完全に硬化させる。

なお、本実施形態においては、必要に応じて、ソルダーレジスト層６１，６２の開口部６１Ａ，６２Ａから露出する接続端子３５Ｃ，３６Ｃを覆うようにして、金属めっき層を形成してもよい。金属めっき層は、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層で構成される。また、金属めっき層の代わりに、半田をコートしてもよい。さらに、金属めっき層の代わりに、防錆用のＯＳＰ処理を施してもよい。

以上のように実施形態に係る配線基板１００及び製造方法では、少なくとも１つ以上の接続端子３５Ｃの上端Ｕを各々露出させる複数の開口部６１Ｃが形成されたソルダーレジスト層６１を備えており、接続端子３５Ｃよりも外周側の開口部６１Ａの底面Ｂが、接続端子３５Ｃの高さ以下の厚みを有するソルダーレジスト層の一部により構成され、領域Ｃの開口部６１Ａ（第２の開口部）の最上端部Ｔ２から積層体の表面Ｓ１までの長さよりも領域Ｂの開口部６１Ａ（第１の開口部）の最上端部Ｔ１から積層体の表面Ｓ１までの長さの方が長く、領域Ｃの開口部６１Ａ（第２の開口部）の最上端部Ｔ２から底面Ｂまでの深さＤ２よりも、領域Ｂの開口部６１Ａ（第１の開口部）の最上端部Ｔ１から底面Ｂまでの深さＤ１の方が深い。

また、実施形態に係る配線基板１００及び製造方法では、接続端子３５Ｃ間における開口部６１Ａの底面Ｂから接続端子３５Ｃの上端Ｕまでの突出量の差が、１０μｍ未満となっている。このため、ソルダーレジスト層６１に形成した開口部６１Ａから露出する接続端子３５Ｃの突出量（開口部６１Ａの底面Ｂから接続端子３５Ｃの上端Ｕまでの距離）にばらつきが生じるのを低減することができ、電子部品等の他の部品との接続信頼性がさらに向上する。

さらに、ソルダーレジスト層６１を、感光性樹脂組成物を塗布して形成しているので、ソルダーレジスト層６１の現像回数を変更するだけで開口部の深さを容易に制御することができる。

本実施形態に係る配線基板１００は、領域Ｂの開口部６１Ａ（第１の開口部）から複数の接続端子３５Ｃが露出し、領域Ｃの開口部６１Ａ（第２の開口部）から１つの接続端子３５Ｃが露出していたが、開口部６１Ａから露出する接続端子３５の数は限定されるものではなく、領域Ｂ及び領域Ｃの開口部６１Ａからそれぞれ１つの接続端子３５Ｃが露出する形態で有っても良い。また、領域Ｂ及び領域Ｃの開口部６１Ａからそれぞれ複数の接続端子３５Ｃが露出する形態で有っても良い。

２…コア基板
２１…スルーホール
２２…スルーホール導体
２３…樹脂製穴埋め材
３１〜３６…導体層
３１Ａ〜３６Ａ…ビアランド
３１Ｂ〜３６Ｂ…配線
３５Ｃ，３６Ｃ…接続端子
４１〜４４…絶縁層
４１Ａ〜４４Ａ…ビアホール
５１〜５４…ビア導体
６１，６２…ソルダーレジスト層
６１Ａ，６２Ａ…開口部
１００…配線基板

Claims

絶縁層及び導体層が積層された積層体を有し、
前記積層体上に形成された複数の接続端子と、
前記積層体上に積層され、少なくとも１つ以上の前記接続端子の上端と側面とを各々露出させる第１，第２の開口部が形成されたレジスト層とを備え、
前記接続端子よりも外周側の前記第１，第２の開口部の底面が、前記接続端子の高さ以下の厚みを有する前記レジスト層の一部により構成され、
前記第２の開口部の最上端部から前記積層体の表面までの長さよりも前記第１の開口部の最上端部から前記積層体の表面までの長さの方が長く、前記第２の開口部の最上端部から底面までの深さよりも前記第１の開口部の最上端部から底面までの深さの方が深い、配線基板の製造方法であって、
前記積層体上に前記複数の接続端子を形成する工程と、
前記積層体上に感光性を有する前記レジスト層を形成する工程と、
前記レジスト層の露光現像により少なくとも１つ以上の前記接続端子の上端と側面とを各々露出させる前記第１，第２の開口部を前記レジスト層に形成する工程とを同順に有し、
前記第１，第２の開口部を形成する工程では、前記第１，第２の開口部となる領域をマスクした状態で前記レジスト層を露光現像する工程と、前記第１の開口部となる領域をマスクした状態で前記レジスト層を露光現像する工程とを同順に有することで、前記第２の開口部よりも前記第１の開口部の方が、多くの現像回数により形成されることを特徴とする配線基板の製造方法。
前記複数の接続端子は、前記レジスト層の一部により構成される前記第１，第２の開口部の底面から突出し、前記複数の接続端子間における前記第１，第２の開口部の底面から前記接続端子の上端までの突出量の差が、１０μｍ未満であることを特徴とする請求項１に記載の配線基板の製造方法。
請求項１に記載の配線基板の製造方法であって、
前記積層体上に前記複数の接続端子を形成する工程と、
前記積層体上に感光性を有する前記レジスト層を形成する工程と、
前記レジスト層の露光現像により少なくとも1つ以上の前記接続端子の上端と側面とを
各々露出させる前記第１，第２に開口部を前記レジスト層に形成する工程とを同順に有し、
前記複数の接続端子は電解めっきで形成される、
ことを特徴とする請求項１に記載の配線基板の製造方法。