TWI671864B - 半導體封裝基板及其製造方法 - Google Patents

半導體封裝基板及其製造方法 Download PDF

Info

Publication number
TWI671864B
TWI671864B TW106107724A TW106107724A TWI671864B TW I671864 B TWI671864 B TW I671864B TW 106107724 A TW106107724 A TW 106107724A TW 106107724 A TW106107724 A TW 106107724A TW I671864 B TWI671864 B TW I671864B
Authority
TW
Taiwan
Prior art keywords
pad
bonding pad
lead
semiconductor package
resin
Prior art date
Application number
TW106107724A
Other languages
English (en)
Other versions
TW201826453A (zh
Inventor
裵仁燮
姜聖日
Original Assignee
南韓商海成帝愛斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商海成帝愛斯股份有限公司 filed Critical 南韓商海成帝愛斯股份有限公司
Publication of TW201826453A publication Critical patent/TW201826453A/zh
Application granted granted Critical
Publication of TWI671864B publication Critical patent/TWI671864B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Abstract

一種半導體封裝基板，在所述半導體封裝基板中使用由絕緣材料形成的樹脂來填充具有上表面及下表面且由導電材料形成的基礎基板，所述半導體封裝基板包括：晶粒墊，由所述導電材料形成且位於所述上表面上；以及引線，藉由與所述晶粒墊電性隔離而排列於所述上表面上，且包括接合墊，所述接合墊為打線接合區域。在所述接合墊的中心區域中形成朝所述下表面突出的突出部。所述接合墊的中心厚度大於所述接合墊的周邊厚度。

Description

半導體封裝基板及其製造方法 [相關申請案的交叉參考]
本申請案主張於2016年3月16日在韓國智慧財產局提出申請的韓國專利申請案第10-2016-0031464號的權利，所述韓國專利申請案的揭露內容全文併入本案供參考。
一或多個實施例是有關於一種半導體封裝基板及一種製造所述半導體封裝基板的方法。
半導體裝置被封裝於半導體封裝基板中使用。用於進行封裝的半導體封裝基板具有精細電路圖案及/或輸入/輸出(input/output，I/O)端子。由於半導體裝置具有高效能及/或高積體度且使用半導體進程的電子設備被微型化及/或具有高效能，因此半導體封裝基板的精細電路圖案中的線寬(line width)進一步減小且精細電路圖案的複雜度亦有所提高。
在對現有半導體封裝基板的製造中，會使用其中將銅箔 塗佈於絕緣材料上的包銅積層體(copper clad laminate，CCL)來形成通孔(through-hole)，且所述通孔的內表面鍍覆有金以電性連接銅箔的上表面與銅箔的下表面。接著，使用光阻劑(photoresist，PR)將銅箔的上表面及銅箔的下表面中的每一者圖案化以製造半導體封裝基板。然而，以上傳統半導體封裝基板製造方法可為複雜的且具有低的精度(accuracy)。
一或多個實施例包括一種製造半導體封裝基板的方法，藉由所述方法使得製造製程得到簡化且圖案精度得到提高以藉此防止因打線接合(wire bonding)造成的缺陷；以及一種製造所述半導體封裝基板的方法。
其他態樣將在以下說明中予以部分闡述，且該些態樣將藉由所述說明而部分地顯而易見，抑或可藉由實踐所呈現的實施例而得知。
根據一或多個實施例，一種半導體封裝基板，在所述半導體封裝基板中使用由絕緣材料形成的樹脂來填充具有上表面及下表面且由導電材料形成的基礎基板，所述半導體封裝基板包括：晶粒墊，由所述導電材料形成且位於所述上表面上；以及引線，藉由與所述晶粒墊電性隔離而排列於所述上表面上，且包括接合墊，所述接合墊為打線接合區域，其中在所述接合墊的中心區域中形成朝所述下表面突出的突出部，且所述接合墊的中心厚度大於所述 接合墊的周邊厚度。
所述引線可更包括連接至所述接合墊的連接圖案，且所述接合墊的所述中心厚度可大於所述連接圖案的厚度。
所述連接圖案的及所述接合墊的下部部分可被填充所述樹脂。
所述引線可更包括連接至所述接合墊的引線墊，且在所述下表面上可設置有與所述晶粒墊成一體地形成的晶粒焊盤(die land)及與所述引線墊成一體地形成的引線焊盤(lead land)。
所述晶粒墊與所述接合墊之間的所述樹脂的一部分可被暴露出，且所述晶粒墊、所述接合墊及被暴露的所述樹脂可具有相同的高度水平。
所述半導體封裝基板可更包括：半導體晶片，安裝於所述晶粒墊上；以及導線，接合至所述半導體晶片及所述接合墊。
根據一或多個實施例，一種製造半導體封裝基板的方法包括：在由導電材料形成的基礎基板的下表面中形成溝渠；使用樹脂填充所述溝渠；將所述樹脂固化；自所述溝渠移除被暴露的所述樹脂；以及藉由將所述基礎基板的與上表面相對的表面圖案化以暴露出填充所述溝渠的所述樹脂的至少一部分而在所述基礎基板的所述上表面上形成晶粒墊及引線，所述晶粒墊具有平坦的表面，且所述引線與所述晶粒墊隔離，其中所述引線包括具有平坦的表面的接合墊及連接至所述接合墊的連接圖案，所述溝渠的至少一部分形成於與所述引線對應的區域中，所述溝渠在與所述接合墊 對應的區域具有第一深度且在與所述連接圖案對應的區域具有第二深度，且所述第一深度小於所述第二深度，且作為接合有導線的區域的所述接合墊包括朝所述下表面突出的突出部，且所述接合墊的中心厚度大於所述接合墊的周邊厚度。
所述方法可更包括將所述溝渠的內表面粗糙化。
所述溝渠可藉由半色調遮罩製程(half-tone mask process)形成。
所述方法可更包括在所述引線上形成鍍覆層。
根據一或多個實施例，一種半導體封裝基板，在所述半導體封裝基板中使用由絕緣材料形成的樹脂來填充具有上表面及下表面且由導電材料形成的基礎基板，所述半導體封裝基板包括：晶粒墊，由所述導電材料形成於所述上表面上；引線，藉由與所述晶粒墊電性隔離而排列於所述上表面上，且包括接合墊、連接圖案及引線墊，所述接合墊是打線接合區域；以及引線焊盤，與所述引線墊成一體地形成於所述下表面上，其中所述接合墊包括朝所述下表面突出的突出部，所述連接圖案連接所述接合墊與所述引線墊，且所述接合墊的中心厚度大於所述連接圖案的厚度。
所述接合墊的所述中心厚度可具有為約50微米(μm)至約90微米的值，且所述連接圖案的所述厚度可具有為約10微米至約40微米的值。
所述連接圖案的下部部分及所述接合墊的下部部分可被填充所述樹脂。
所述突出部可被所述樹脂環繞。
所述引線可更包括連接至所述接合墊的所述引線墊，且在所述下表面上設置有與所述晶粒墊成一體地形成的晶粒焊盤及與所述引線墊成一體地形成的引線焊盤。
10、20、30‧‧‧半導體封裝基板
100‧‧‧基礎基板
100a‧‧‧上表面
100b‧‧‧下表面
100c‧‧‧溝渠
110‧‧‧引線
111‧‧‧接合墊
111a‧‧‧突出部
113‧‧‧連接圖案
115‧‧‧引線墊
117‧‧‧引線焊盤
130‧‧‧晶粒墊
137‧‧‧晶粒焊盤
150‧‧‧樹脂
200‧‧‧導線
300‧‧‧半導體晶片
d1、d2‧‧‧深度
III-III'‧‧‧線
t1‧‧‧中心厚度
t2‧‧‧厚度
藉由結合附圖閱讀以下對實施例的說明，該些及/或其他態樣將變得顯而易見且更易於理解，在附圖中：圖1是根據實施例的半導體封裝基板的上表面的示意性平面圖。
圖2是沿圖1所示的線III-III'截取的剖視圖。
圖3是安裝有半導體晶片的半導體封裝基板的剖視圖。
圖4是根據另一實施例的半導體封裝基板的剖視圖。
圖5A至圖5E是依序說明根據實施例的製造半導體封裝基板的方法的截面圖。
由於本發明概念慮及各種變化及大量實施例，因此將在圖式中示出且在書面說明中詳細闡述實施例。然而，此並非旨在使本發明概念限於特定實踐模式，而是應理解，本發明概念中涵蓋不背離本發明概念的精神及技術範圍的所有變化、等效形式、及替代形式。在對本發明概念的說明中，對先前技術的某些詳細說明由於 被認為可能會不必要地使本發明概念的本質模糊不清，因此將予以省略。
現將參照示出本發明概念的實施例的附圖來更充分地闡述本發明概念。在所有圖式中，各圖中的相同參考編號表示相同元件，其因此不再對其予以贅述。
應理解，儘管本文中可能使用用語「第一、「第二」等來闡述各種組件，然而該些組件不應受限於該些用語。使用該些用語僅用於區分各個組件。
除非上下文中清楚地另外指明，否則本文中所使用的單數形式「一」及「所述」旨在亦包括複數形式。
更應理解，本文中所使用的用語「包括」是指明所陳述特徵或組件的存在，但不排除一或多個其他特徵或組件的存在或添加。
在對每一元件的說明中，當一元件形成於另一元件「上」或「下方」時，應被理解為所述元件可直接位於所述另一組件上或其上可存在中間組件。確定用語「上」及「下方」的標準是基於各所述圖式的。
為便於闡釋，可誇大圖式中的組件的大小。換言之，由於圖式中的組件的大小及厚度是為便於闡釋而以任意方式示出，因此以下實施例並非僅限於此。
圖1是根據實施例的半導體封裝基板10的上表面100a的示意性平面圖。圖2是沿圖1所示的線III-III'截取的剖視圖。
參照圖1及圖2，根據本實施例的半導體封裝基板10可包括上表面100a及下表面100b，且由導電材料形成的基礎基板100被填充由絕緣材料形成的樹脂150。上表面100a上設置有晶粒墊130及包含接合墊111的引線110。
基礎基板100的上表面100a可指當使用半導體封裝基板10製造半導體封裝時半導體晶片所設置於的一側，且下表面100b可指與上表面100a相對的表面。
基礎基板100是由導電材料形成且可具有平坦的面板形狀。舉例而言，基礎基板100可包含Fe或Fe合金(例如Fe-Ni或Fe-Ni-Co)或者Cu或Cu合金(例如Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn)。
樹脂150可由不電性導電的絕緣材料形成。樹脂150可隨後在半導體封裝基板10的各配線圖案之間進行電性絕緣。樹脂150可排列於晶粒墊130與引線110之間以使晶粒墊130與引線110彼此絕緣。樹脂150的至少一部分可排列於引線110下方。排列於環繞接合墊111的周邊區域下方的樹脂150的高度可高於排列於接合墊111下方的樹脂150的高度。因此，樹脂150可環繞位於接合墊111下方的一部分並固持接合墊111。
晶粒墊130為欲安裝有半導體晶片的部分。晶粒墊130可位於半導體封裝基板10的中心部分處，但本發明並非僅限於此。晶粒墊130是藉由將基礎基板100圖案化而形成且可由與基礎基板100相同的導電材料形成。
引線110被排列成在晶粒墊130周圍與晶粒墊130電性絕緣。引線110可設置有多個且可具有特定圖案。引線110電性連接至半導體晶片且作為與外部電路電性連接的一部分。引線110可藉由將基礎基板100圖案化而形成且可由與基礎基板100相同的導電材料形成。晶粒墊130及引線110可自基礎基板100形成且可由相同的導電材料形成。
引線110可包括接合墊111，接合墊111為打線接合區域。引線110可包括均與接合墊111連接的連接圖案113及引線墊115。
接合墊111為當半導體晶片(圖中未示出)與引線110連接至彼此時藉由打線接合而連接有導線的區域，且接合墊111可具有平坦的表面。接合墊111的下部部分可包括朝基礎基板100的下表面100b突出的突出部111a。突出部111a被樹脂150環繞。換言之，突出部111a嵌置於樹脂150中。因此，接合墊111的中心厚度t1大於其他周邊圖案的厚度。舉例而言，接合墊111的中心厚度t1大於連接圖案113的厚度t2。在某些實施例中，接合墊111的中心厚度t1可為約50微米至約90微米，且連接圖案113的厚度t2可為約10微米至約40微米。接合墊111的厚度可慮及打線接合帶來的壓力、樹脂150的接合力、蝕刻圖案用的蝕刻時間等來確定。連接圖案113的厚度可慮及製程條件及對基礎基板100的處理來確定。
根據以上結構，接合墊111與樹脂150之間的接觸面積 增大，進而使得接合墊111與樹脂150之間的接合力可增大。因此，當在接合墊111上執行打線接合時，因所述打線接合造成的缺陷可得到防止。
接合墊111可藉由連接圖案113而連接至引線墊115。引線墊115連接至排列於基礎基板100的下表面100b上的引線焊盤117。由於引線焊盤117是與引線墊115成一體地形成，因此引線焊盤117可由與引線墊115相同的導電材料形成。藉由焊料球而電性地及實體地連接至外部電路的引線焊盤117可將半導體封裝基板10與所述外部電路連接至彼此。
晶粒墊130連接至排列於基礎基板100的下表面100b上的晶粒焊盤137。由於晶粒焊盤137是與晶粒墊130成一體地形成，因此晶粒焊盤137可由與晶粒墊130相同的導電材料形成。藉由焊料球而電性地及實體地連接至外部電路的晶粒焊盤137可將半導體封裝基板10與所述外部電路連接至彼此。
圖3是安裝有半導體晶片300的半導體封裝基板20的剖視圖。在圖3中，與圖2中的參考編號相同的參考編號表示相同的元件，且因此為簡化闡釋而省略了其說明。
在半導體封裝基板20中，由導電材料形成的基礎基板100被填充由絕緣材料形成的樹脂150，且晶粒墊130及包括接合墊111的引線110設置於基礎基板100的上表面100a上。
半導體晶片300安置於晶粒墊130的平坦的上表面上。晶粒墊130及引線110可藉由導線200而電性地及實體地連接至 彼此。導線200可藉由打線接合而連接至半導體晶片300及引線110。導線200的一端附接至引線110的接合墊111，且導線200的另一端連接至半導體晶片300。
接合墊111為當半導體晶片(圖中未示出)與引線110連接至彼此時藉由打線接合而連接有導線的區域，且接合墊111可具有平坦的表面。接合墊111的下部部分可包括朝基礎基板100的下表面100b突出的突出部111a。突出部111a被樹脂150環繞。換言之，突出部111a嵌置於樹脂150中。因此，接合墊111的中心厚度t1大於其他周邊圖案的厚度。
根據以上結構，接合墊111與樹脂150之間的接觸面積增大，進而使得接合墊111與樹脂150之間的接合力可增大。因此，當在接合墊111上執行打線接合時，因所述打線接合造成的缺陷可得到防止。
圖4是根據另一實施例的半導體封裝基板30的剖視圖。在圖4中，與圖2中的參考編號相同的參考編號表示相同的元件，且因此為簡化闡釋而省略了其說明。
在半導體封裝基板30中，由導電材料形成的基礎基板100被填充由絕緣材料形成的樹脂150。晶粒墊130及包括接合墊111的引線110設置於基礎基板100的上表面100a上。
接合墊111為當半導體晶片與引線110連接至彼此時藉由打線接合而連接有導線的區域，且接合墊111可具有平坦的表面。接合墊111的下部部分可包括朝基礎基板100的下表面100b 突出的突出部111a。突出部111a被樹脂150環繞。換言之，突出部111a嵌置於樹脂150中。因此，接合墊111的中心厚度t1大於其他周邊圖案的厚度。
圍繞接合墊111的樹脂150的高度可各有不同。舉例而言，排列於引線110與晶粒墊130之間的樹脂150的高度可高於排列於連接圖案113下方的樹脂150的高度，且可存在對所述高度的各種潤飾。
晶粒墊130可具有與接合墊111相同的高度水平。此外，晶粒墊130可具有與自基礎基板100的上表面100a暴露出的樹脂150相同的高度水平。此意指晶粒墊130可在基礎基板100被蝕刻時形成。晶粒墊130的高度可各有不同。舉例而言，晶粒墊130可被形成為低於接合墊111的高度水平。
圖5A至圖5E是依序說明根據實施例的製造半導體封裝基板10的方法的截面圖。
首先，參照圖5A，製備由導電材料形成的基礎基板100。基礎基板100可具有包含導電材料的平坦的面板形狀。基礎基板100可包含Fe或Fe合金(例如Fe-Ni或Fe-Ni-Co)或者Cu或Cu合金(例如Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn)。
接下來，參照圖5B，在基礎基板100的下表面100b中形成溝渠100c。此顯示在此種情形中，溝渠100c不完全穿透過基礎基板100。
為了形成溝渠100c，會在基礎基板100的下表面100b上 塗佈由感光材料形成的光阻劑(PR)，並使用半色調遮罩執行曝光製程(exposure process)及顯影製程(development process)，以藉此僅暴露出其中欲形成基礎基板100的溝渠100c的一部分。接著，使用例如氯化銅或氯化鐵等蝕刻劑來蝕刻基礎基板100的下表面100b的未被所述光阻劑覆蓋的一部分，以使得溝渠100c可如圖5B中所示形成於下表面100b中但不穿透過基礎基板100。
溝渠100c可具有不同的深度d1及深度d2。將溝渠100c的至少一部分形成於與會在隨後形成的引線110(參見圖5E)對應的區域中。在溝渠100c中，與接合墊111(參見圖5E)對應的區域具有第一深度d1且與連接圖案113(參見圖5E)對應的區域具有第二深度d2。在此種狀態中，第一深度d1小於第二深度d2(d1<d2)。
溝渠100c的第二深度d2可為基礎基板100的厚度的約80%至約90%。舉例而言，基礎基板100的形成有具有第二深度d2的溝渠100c的其餘部分的厚度可為約10微米至約40微米。
當溝渠100c的第二深度d2增大到大於以上厚度時，可能不易於在半導體封裝基板10的製造製程或其後續封裝製程中對基礎基板100或半導體封裝基板10進行處理。此外，當溝渠100c的第二深度d2增大到大於以上厚度時，在某些情形中，可能因在形成溝槽(groove)或溝渠100c時的容差(allowance)而形成穿透過基礎基板100的下表面100b及上表面100a的通孔。當溝渠100c的第二深度d2減小到小於以上厚度時，可能不易於隨後在製 造半導體封裝基板10時進行後續製程。
基礎基板100的形成有具有第一深度d1的溝渠100c的其餘部分的厚度可為約50微米至約90微米。當溝渠100c的第一深度d1增大到大於以上厚度時，接合墊111與樹脂150之間的接合力可為弱的。當溝渠100c的第一深度d1減小到小於以上厚度時，可能不易於隨後在製造半導體封裝基板10時進行後續製程。可使用半色調遮罩來形成以上溝渠100c。可藉由使用半色調遮罩調整透光量(transmission amount of light)來形成根據區域而具有不同厚度的光阻劑。接著，可藉由蝕刻製程(etching process)來形成具有不同的深度d1及深度d2的溝渠100c。
基礎基板100的下表面100b的未被移除的其餘部分(即，除溝渠100c以外的一部分)可隨後充當配線圖案。
接下來，如圖5C中所示，使用樹脂150來填充基礎基板100的溝渠100c。樹脂150由不電性導電的絕緣材料形成已足夠。舉例而言，樹脂150可為藉由熱處理(heat treatment)進行聚合而固化的熱塑性樹脂(thermosetting resin)。樹脂150可隨後在半導體封裝基板10的各配線圖案之間進行電性絕緣。可使用液體樹脂材料或包含樹脂成分的固體膠帶來執行所述填充樹脂150。在填充所述樹脂150之後，對樹脂150進行熱固化。
當樹脂150被填充且固化時，如圖5C中所示，樹脂150可不僅覆蓋基礎基板100的溝渠100c的內側，而且覆蓋基礎基板100的下表面100b的至少一部分。如此一來，當塗佈樹脂150過 量時，能藉由例如刷洗(brushing)、研磨(grinding)或拋光(polishing)等機械加工或者化學樹脂蝕刻來移除過量塗佈的樹脂150，進而使得可如圖5D中所示使樹脂150僅位於基礎基板100的溝渠100c中。
此外，可認為當填充樹脂150時，不再過量地填充樹脂150，而是如圖5D中所示可使用樹脂150而僅填充基礎基板100的溝渠100c。然而，在此種情形中，存在基礎基板100的溝渠100c可能無法被樹脂150適當地填充的問題。
接著，如圖5E中所示的蝕刻基礎基板100的上表面100a，進而使得自基礎基板100的上部部分暴露出填充溝渠100c的樹脂150。可以各種方法來蝕刻基礎基板100的上表面100a。舉例而言，將包含感光性材料的乾膜光阻劑(dry film photoresist，DFR)積層於基礎基板100的上表面100a上並使所述乾膜光阻劑經歷曝光製程及顯影製程，進而使得可暴露出基礎基板100的上表面100a的欲被蝕刻的僅一部分。接著，藉由使用例如氯化銅或氯化鐵等蝕刻劑來蝕刻基礎基板100的上表面100a的未被乾膜光阻劑覆蓋的一部分，進而使得可如圖5E中所示自基礎基板100的上表面100a暴露出樹脂150的至少一部分。
可藉由以上圖案化製程來形成晶粒墊130及引線110。引線110可包括接合墊111及連接圖案113，且接合墊111具有平坦的表面。接合墊111的下部部分可包括朝基礎基板100的下表面100b突出的突出部111a，且突出部111a被樹脂150環繞。換言 之，突出部111a嵌置於樹脂150中。因此，接合墊111的中心厚度t1大於其他周邊圖案的厚度。舉例而言，接合墊111的中心厚度t1大於連接圖案113的厚度t2。
接著，可視需要執行另一製程。舉例而言，可在引線110及/或晶粒墊130上形成鍍覆層。可使用Au、Ag、Ni、Pd等來鍍覆所述鍍覆層。所述鍍覆層可增大引線110的打線接合力(wire bonding force)或晶粒墊130的焊料黏合力(solder adhesion force)。
在根據上述實施例的製造半導體封裝基板的方法中，可在將樹脂151a填充於基礎基板100的溝渠100c中之前對溝渠100c的內表面執行粗糙化製程。因此，樹脂150與基礎基板100之間的接合力可顯著增大。為了將基礎基板100的溝渠100c的內表面粗糙化，可使用電漿加工(plasma processing)、極紫外加工(ultraviolet processing)或酸系溶液。在此種情形中，基礎基板100的溝渠100c的內表面的粗糙度可為約150奈米或大於150奈米(均方根(rms))。
儘管以上闡述了製造半導體封裝基板的方法，然而本發明並非僅限於此。舉例而言，使用以上製造方法所製造的半導體封裝可屬於本發明概念的範圍。
如上所述，根據本發明概念，由於基礎基板被填充樹脂且所述樹脂環繞接合墊的下部部分，因此製程得到簡化且圖案精度得到提高，進而使得當在所述接合墊上執行打線接合時，因所述打線接合而造成的缺陷可得到防止。
應理解，本文所述實施例應被視為僅具有說明性意義而非用於進行限制。對每一實施例內的特徵或態樣的說明應通常被視為可用於其他實施例中的其他相似特徵或態樣。
儘管已參照各圖闡述了一或多個實施例，然而此項技術中具有通常知識者應理解，可對其作出各種形式及細節上的變化，而此並不背離如由以下申請專利範圍所界定的精神及範圍。

Claims (12)

  1. 一種半導體封裝基板，在所述半導體封裝基板中使用由絕緣材料形成的樹脂來填充具有上表面及下表面且由導電材料形成的基礎基板，所述半導體封裝基板包括：晶粒墊，由所述導電材料形成且位於所述上表面上；以及引線，藉由與所述晶粒墊電性隔離而排列於所述上表面上，且包括接合墊，所述接合墊為打線接合區域，其中在所述接合墊的中心區域中形成朝所述下表面突出的突出部，且所述接合墊的中心厚度大於所述接合墊的周邊厚度，所述引線更包括連接至所述接合墊的連接圖案，且所述接合墊的所述中心厚度大於所述連接圖案的厚度，以及所述連接圖案的下部部分及所述接合墊的下部部分被填充所述樹脂。
  2. 如申請專利範圍第1項所述的半導體封裝基板，其中所述引線更包括連接至所述接合墊的引線墊，且在所述下表面上設置有與所述晶粒墊成一體地形成的晶粒焊盤及與所述引線墊成一體地形成的引線焊盤。
  3. 如申請專利範圍第1項所述的半導體封裝基板，其中所述晶粒墊與所述接合墊之間的所述樹脂的一部分被暴露出，且所述晶粒墊、所述接合墊及被暴露的所述樹脂具有相同的高度水平。
  4. 如申請專利範圍第1項所述的半導體封裝基板，更包括：半導體晶片，安裝於所述晶粒墊上；以及導線，接合至所述半導體晶片及所述接合墊。
  5. 一種製造半導體封裝基板的方法，包括：在由導電材料形成的基礎基板的下表面中形成溝渠；使用樹脂填充所述溝渠；將所述樹脂固化；自所述溝渠移除被暴露的所述樹脂；以及藉由將所述基礎基板的與上表面相對的表面圖案化以暴露出填充所述溝渠的所述樹脂的至少一部分而在所述基礎基板的所述上表面上形成晶粒墊及引線，所述晶粒墊具有平坦的表面，且所述引線與所述晶粒墊隔離，其中所述引線包括具有平坦的表面的接合墊及連接至所述接合墊的連接圖案，所述溝渠的至少一部分形成於與所述引線對應的區域中，所述溝渠在與所述接合墊對應的區域具有第一深度且在與所述連接圖案對應的區域具有第二深度，且所述第一深度小於所述第二深度，且作為接合有導線的區域的所述接合墊包括朝所述下表面突出的突出部，且所述接合墊的中心厚度大於所述接合墊的周邊厚度，以及所述連接圖案的下部部分及所述接合墊的下部部分被填充所述樹脂。
  6. 如申請專利範圍第5項所述的製造半導體封裝基板的方法，更包括將所述溝渠的內表面粗糙化。
  7. 如申請專利範圍第5項所述的製造半導體封裝基板的方法，其中所述溝渠是藉由半色調遮罩製程形成。
  8. 如申請專利範圍第5項所述的製造半導體封裝基板的方法，更包括在所述引線上形成鍍覆層。
  9. 一種半導體封裝基板，在所述半導體封裝基板中使用由絕緣材料形成的樹脂來填充具有上表面及下表面且由導電材料形成的基礎基板，所述半導體封裝基板包括：晶粒墊，由所述導電材料形成且位於所述上表面上；引線，藉由與所述晶粒墊電性隔離而排列於所述上表面上，且包括接合墊、連接圖案及引線墊，所述接合墊是打線接合區域；以及引線焊盤，與所述引線墊成一體地形成於所述下表面上，其中所述接合墊包括朝所述下表面突出的突出部，所述連接圖案連接所述接合墊與所述引線墊，且所述接合墊的中心厚度大於所述連接圖案的厚度，以及所述連接圖案的下部部分及所述接合墊的下部部分被填充所述樹脂。
  10. 如申請專利範圍第9項所述的半導體封裝基板，其中所述接合墊的所述中心厚度具有為約50微米至約90微米的值，且所述連接圖案的所述厚度具有為約10微米至約40微米的值。
  11. 如申請專利範圍第9項所述的半導體封裝基板，其中所述突出部被所述樹脂環繞。
  12. 如申請專利範圍第9項所述的半導體封裝基板，其中所述引線更包括連接至所述接合墊的所述引線墊，且在所述下表面上設置有與所述晶粒墊成一體地形成的晶粒焊盤及與所述引線墊成一體地形成的引線焊盤。
TW106107724A 2016-03-16 2017-03-09 半導體封裝基板及其製造方法 TWI671864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160031464A KR101747226B1 (ko) 2016-03-16 2016-03-16 반도체 패키지 기판 및 그 제조 방법
??10-2016-0031464 2016-03-16

Publications (2)

Publication Number Publication Date
TW201826453A TW201826453A (zh) 2018-07-16
TWI671864B true TWI671864B (zh) 2019-09-11

Family

ID=59514398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107724A TWI671864B (zh) 2016-03-16 2017-03-09 半導體封裝基板及其製造方法

Country Status (5)

Country Link
US (2) US10643932B2 (zh)
KR (1) KR101747226B1 (zh)
CN (1) CN108701660B (zh)
TW (1) TWI671864B (zh)
WO (1) WO2017159954A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999594B1 (ko) * 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
US11315803B2 (en) * 2020-05-12 2022-04-26 International Business Machines Corporation Stress mitigation in organic laminates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405488A (en) * 2002-09-17 2004-04-01 Shinko Electric Ind Co Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
KR101186879B1 (ko) * 2010-05-11 2012-10-02 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
JP2015144302A (ja) * 2015-03-10 2015-08-06 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895852A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ムおよびその製造方法
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6383843B1 (en) * 2000-04-17 2002-05-07 Advanced Micro Devices, Inc. Using removable spacers to ensure adequate bondline thickness
CN1214460C (zh) * 2000-11-27 2005-08-10 矽品精密工业股份有限公司 加强散热型四方扁平无接脚封装
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7087462B1 (en) * 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
US20120273963A1 (en) * 2005-10-06 2012-11-01 Uri Mirsky Microelectronic interconnect substrate and packaging techniques
JP2007157846A (ja) 2005-12-01 2007-06-21 Mitsui High Tec Inc 半導体装置の製造方法
MY142210A (en) * 2006-06-05 2010-11-15 Carsem M Sdn Bhd Multiple row exposed leads for mlp high density packages
US20110042794A1 (en) * 2008-05-19 2011-02-24 Tung-Hsien Hsieh Qfn semiconductor package and circuit board structure adapted for the same
WO2011122665A1 (ja) * 2010-03-30 2011-10-06 大日本印刷株式会社 Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TW201225238A (en) * 2010-07-26 2012-06-16 Unisem Mauritius Holdings Ltd Lead frame routed chip pads for semiconductor packages
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR101319441B1 (ko) 2013-05-23 2013-10-17 엘지이노텍 주식회사 리드프레임
KR102178587B1 (ko) * 2014-03-27 2020-11-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
US10002843B2 (en) * 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US9570381B2 (en) * 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
US10170384B2 (en) * 2017-03-03 2019-01-01 Texas Instruments Incorporated Methods and apparatus providing a graded package for a semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405488A (en) * 2002-09-17 2004-04-01 Shinko Electric Ind Co Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
KR101186879B1 (ko) * 2010-05-11 2012-10-02 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
JP2015144302A (ja) * 2015-03-10 2015-08-06 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Also Published As

Publication number Publication date
CN108701660B (zh) 2022-03-01
US10840170B2 (en) 2020-11-17
US20200227344A1 (en) 2020-07-16
US20190057930A1 (en) 2019-02-21
TW201826453A (zh) 2018-07-16
KR101747226B1 (ko) 2017-06-27
WO2017159954A1 (ko) 2017-09-21
CN108701660A (zh) 2018-10-23
US10643932B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
JP2008300507A (ja) 配線基板とその製造方法
US10840170B2 (en) Semiconductor package substrate and method for manufacturing same
JP2010092943A (ja) 配線基板及びその製造方法
KR101538541B1 (ko) 반도체 디바이스
JP2007227933A (ja) フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
TWI642145B (zh) 半導體封裝基板及其製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR20190097464A (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
TWI576979B (zh) 封裝基板及其製造方法
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2000340708A (ja) 多層配線基板及びその製造方法並びに半導体装置
KR102557466B1 (ko) 리드 프레임 및 리드 프레임의 제조방법
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
KR102165170B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법