KR101464635B1 - 회로 기판 및 이의 제조 방법 - Google Patents
회로 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101464635B1 KR101464635B1 KR1020130030775A KR20130030775A KR101464635B1 KR 101464635 B1 KR101464635 B1 KR 101464635B1 KR 1020130030775 A KR1020130030775 A KR 1020130030775A KR 20130030775 A KR20130030775 A KR 20130030775A KR 101464635 B1 KR101464635 B1 KR 101464635B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- insulating layer
- sacrificial layer
- circuit board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims description 52
- 239000000126 substance Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 238000010297 mechanical methods and process Methods 0.000 claims description 11
- 238000007788 roughening Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000010408 film Substances 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000005201 scrubbing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- VXAUWWUXCIMFIM-UHFFFAOYSA-M aluminum;oxygen(2-);hydroxide Chemical compound [OH-].[O-2].[Al+3] VXAUWWUXCIMFIM-UHFFFAOYSA-M 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- -1 copper laminated aluminum Chemical class 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000005987 sulfurization reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Led Device Packages (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
본 발명의 일 실시예에 따른 회로 기판은 회로 기판은 상면, 상기 상면에 대향하는 하면, 상기 상면과 상기 하면을 연결하는 측면을 구비하고 열전도성 가지는 기판(10); 상기 기판 상에 형성되는 절연층(20); 및 상기 절연층 상에 형성되는 도전 패턴(30)을 포함하고, 상기 기판의 상기 상면 및 상기 하면 중 적어도 일면은 평탄한 제1 영역(11), 표면이 조면화되고 상기 절연층이 형성되는 제2 영역(13)을 포함한다.
따라서, 본 발명의 실시예들에 의하면 전자 소자가 실장되는 실장되는 제1 영역을 열전도성이 높은 재질의 평탄한 반사면으로 형성하여 열방출과 광의 반사를 현저히 증가시킬 수 있고, 조면화된 영역에 절연층을 형성하므로 기판과 절연층의 접착성 내지는 밀착성을 향상시킬 수 있다.
따라서, 본 발명의 실시예들에 의하면 전자 소자가 실장되는 실장되는 제1 영역을 열전도성이 높은 재질의 평탄한 반사면으로 형성하여 열방출과 광의 반사를 현저히 증가시킬 수 있고, 조면화된 영역에 절연층을 형성하므로 기판과 절연층의 접착성 내지는 밀착성을 향상시킬 수 있다.
Description
본 발명은 회로 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 열방출 특성이 향상된 회로 기판 및 이의 제조 방법에 관한 것이다.
최근의 LED(Light Emitting Diode) 소자는 주로 양자우물 효과를 이용하여 광을 추출하는 구조로 제조된다. 이때 광과 함께 다량의 열이 방출된다. 엘이디 개별 소자는 0.25와트 내지는 1와트 정도의 전력을 공급받아 광을 방출하지만 이때 다량의 열도 방출된다. 따라서 엘이디 소자는 열방출 특성이 좋은 방열부에 접속되어 사용된다. 예를들면, 엘이디 소자는 절연화된 금속에 장착되거나 금속판재에 직접 접합된다.
또한, 엘이디 소자를 조명에 사용하기 위해서는 여러 개의 소자가 기판에 장착된다. 즉, 원활한 전력 공급을 위하여 직렬, 병렬 또는 직병열로 복수의 엘이디 소자를 배치한다. 이 경우에는 복수의 엘이디 소자가 장착되므로 더욱 많은 열이 방출된다.
이에, 열방출을 향상시키기 위한 여러 가지 방열 기판 기술이 제안되고 있다. 예를 들면, 금속 판재, 절연층 및 동박층을 진공 중에서 고온 고압에 의해 접착시킨 구리적층 알루미늄 기판이 제안되었다. 이러한 기판은 알루미늄, 절연층 및 동박층의 접착력 및 내구 신뢰성이 향상될 수 있다. 그러나, 엘이디 소자에서 방출되는 열은 동박 패턴과 절연층을 통하여 금속 판재로 전달되므로, 여러 개의 엘이디가 장착되는 경우에는 열전달 경로의 면적이 좁게 되어 열저항이 증가하고 방열이 원할하지 않은 단점이 있다.
또한, 공개특허공보 제10-2010-138781호에 따르면, 관통구멍을 형성한 절연성 기판과 열전도성 베이스를 각각 준비하고, 이를 접합하는 방식에 의하여 회로 기판을 제공한다. 이때, 엘이디는 열전도성 베이스에 직접 접합되므로 열 방출을 향상시킬 수 있다. 그러나, 관통구멍이 형성된 절연성 기판과 열전도성 베이스를 서로 접합할 때 절연성 기판의 정확한 형상을 유지하기 어려운 단점이 있고, 특히 회로영역의 폭이 좁은 경우는 회로부가 접합시 뒤틀리는 문제가 야기된다. 또한 접합면의 바깥경계에서 에폭시가 밀려나오거나 들뜨는 문제점이 있고, 절연성 기판과 열전도성 베이스의 접착력이 낮아 신뢰성에 문제가 있는 단점이 있다.
본 발명은 열방출 특성이 향상된 회로 기판 및 이의 제조 방법을 제공한다.
본 발명은 광추출 효율 및 광의 반사 특성이 향상된 회로 기판 및 이의 제조 방법을 제공한다.
본 발명의 일 실시 형태에 따른 회로 기판은 상면, 상기 상면에 대향하는 하면, 상기 상면과 상기 하면을 연결하는 측면을 구비하고 열전도성을 가지는 기판; 상기 기판 상에 형성되는 절연층; 및 상기 절연층 상에 형성되는 도전 패턴을 포함하고, 상기 기판의 상기 상면 및 상기 하면 중 적어도 일면은 평탄한 제1 영역, 표면이 조면화되고 상기 절연층이 형성되는 제2 영역을 포함한다.
여기서, 상기 제1 영역과 상기 제2 영역 사이의 적어도 일부에는 이들을 분리하는 제3 영역이 위치하고, 상기 제3 영역의 바닥은 상기 제1 영역의 표면과 동일면에 위치하거나, 상기 제1 영역의 표면과 보다 낮게 위치할 수 있다. 또한, 상기 절연층의 두께는 10㎛ 내지 200㎛ 범위일 수 있고, 기판은 금속 기판을 포함할 수 있다. 또한, 상기 제1 영역의 표면은 반사면 혹은 경면을 포함하며, 상기 제2 영역의 표면은 상기 제1 영역의 표면 보다 거칠게 형성될 수 있다. 이때, 상기 제2 영역의 평균 표면 거칠기는 0.1㎛ 내지 10㎛ 범위일 수 있고, 상기 기판은 알루미늄 및 구리 중 적어도 어느 하나를 포함하거나, 상기 기판은 표면에 반사층을 포함할 수 있다.
또한, 상기 제1 영역 및 상기 제2 영역 중 적어도 어느 하나는 복수 개 형성될 수 있고, 상기 제1 영역 및 상기 제2 영역은 교대로 배열되거나, 상기 제1 영역의 외측을 상기 제2 영역이 둘러싸거나, 상기 제2 영역의 외측을 상기 제1 영역이 둘러싸도록 형성될 수 있다.
본 발명의 일 실시 형태에 따른 회로 기판 제조 방법은 열전도성 기판 상에 희생층을 형성하는 과정; 희생층 패턴을 형성하고, 상기 기판의 적어도 일부를 노출하는 과정; 상기 노출된 면을 조면화시키는 과정; 상기 기판 상에 절연층 및 도전 패턴을 형성하는 과정; 및 상기 희생층 패턴과 그 위의 절연층을 제거하여 상기 기판의 적어도 일부를 노출시키는 과정을 포함한다.
또한, 회로 기판 제조 방법은 상기 희생층 패턴과 그 위의 절연층을 제거하기 전에, 상기 희생층 패턴의 가장자리와 그 위에 형성된 절연층의 적어도 일부를 제거하여 상기 기판이 노출되는 분리 영역을 형성하는 과정;을 포함할 수 있다. 여기서, 상기 희생층은 포토 레지스트막, 드라이 필름 레지스트 및 잉크막 중 적어도 어느 하나로 형성될 수 있고, 상기 희생층을 패터닝하여 상기 희생층 패턴을 형성한다.
상기 분리 영역을 형성하는 과정은, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용할 수 있고, 상기 기계적 방법은 밀링 및 샌드 블라스팅 중 적어도 어느 하나를 포함할 수 있으며, 상기 전기 광학적 방법은 레이져 조사 및 방전 플라즈마 조사 중 적어도 어느 하나를 포함할 수 있고, 상기 화학적 방법은 습식 식각 및 건식 식각 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 희생층 패턴과 그 위의 절연층을 제거하여 상기 기판을 노출시키는 과정은, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용할 수 있고, 상기 기계적 방법은 스크러빙, 초음파 인가, 테이프 박리 중 적어도 어느 하나를 포함할 수 있고, 상기 전기 광학적 방법은 레이저 조사 및 방전 플라즈마 조사 중 적어도 어느 하나를 포함할 수 있고, 상기 화학적 방법은 습식 식각 및 건식 식각 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시 형태에 따른 회로 전자 부품은 평탄한 실장 영역, 상기 실장 영역보다 거친 표면을 가지는 회로 영역을 포함하는 기판; 상기 회로 영역 상에 형성되는 절연층; 상기 절연층 상에 형성되는 도전 패턴; 및 상기 실장 영역 상에 실장되는 전자 소자;를 포함한다. 상기 실장 영역과 상기 회로 영역 사이의 적어도 일부에는 이들을 분리하는 분리 영역이 형성되고, 상기 분리 영역의 바닥은 상기 실장 영역의 표면과 동일면에 위치하거나, 상기 실장 영역의 표면과 보다 낮게 위치할 수 있다. 또한, 상기 전자 소자는 작동 시 열을 방출하는 소자를 포함할 수 있다.
상술한 바와 같이 본 발명의 실시 형태에 따르면, 회로 기판 중 엘이디 등 전자 소자가 실장되는 실장 영역을 열전도성이 높은 재질의 평탄한 반사면으로 형성하여 열방출과 광의 반사를 현저히 증가시킬 수 있다. 또한, 기판의 일부 면을 조면화하고 그 위에 절연층을 형성하므로, 기판과 절연층의 접착성 내지는 밀착성을 향상시킬 수 있고, 이에 고온 신뢰성이 높은 장점이 있다.
본 발명의 실시 형태에 따르면, 회로 기판의 제조 중에 사용되고 제조 공정이 완료된 후에는 제거되는 희생층을 사용함으로써, 실장 영역 즉, 반사면의 다양한 구조를 용이하게 구현할 수 있다. 또한 회로 기판의 실장 영역과 절연층이 형성되는 회로 영역의 경계를 희생층의 가장자리를 제거하여 분리 영역으로 정확히 구분할 수 있기 때문에 절연층이 형성되는 접착면의 가장자리에서 절연층이 삐져나오거나 박리 되는 등의 구조적으로 불안한 요소를 해소할 수 있다.
또한, 본 발명의 실시 형태에 따르면, 열방출이 효율이 높은 회로 기판 상에 전자 소자가 장착되므로 복수 개의 전자 소자가 장착되더라도 열방출이 원활하며,이에 전자 장치의 오동작이 방지되고 신뢰성이 향상될 수 있다. 또한, 실장 영역 및 회로 영역을 다양한 구조로 변경할 수 있어, 다양한 구조의 회로 연결이 가능하고 전자 장치를 컴팩트하게 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 회로 기판의 개략 사시도
도 2는 본 발명의 실시예에 따른 회로 기판의 단면도
도 3은 본 발명의 실시예에 따른 회로 기판을 제조하는 공정 개념도
도 4는 본 발명의 실시예에 따른 회로 기판을 제조하는 순서도
도 5는 본 발명의 실시예에 따른 회로 기판에 전자 소자가 실장된 전자 부품의 단면도
도 6 및 도 7은 본 발명의 변형예1에 따른 회로 기판의 개략 사시도 및 단면도
도 8 및 도 9는 본 발명의 변형예2에 따른 회로 기판의 개략 사시도 및 단면도
도 10 및 도 11은 본 발명의 변형예3에 따른 회로 기판의 개략 사시도 및 단면도
도 2는 본 발명의 실시예에 따른 회로 기판의 단면도
도 3은 본 발명의 실시예에 따른 회로 기판을 제조하는 공정 개념도
도 4는 본 발명의 실시예에 따른 회로 기판을 제조하는 순서도
도 5는 본 발명의 실시예에 따른 회로 기판에 전자 소자가 실장된 전자 부품의 단면도
도 6 및 도 7은 본 발명의 변형예1에 따른 회로 기판의 개략 사시도 및 단면도
도 8 및 도 9는 본 발명의 변형예2에 따른 회로 기판의 개략 사시도 및 단면도
도 10 및 도 11은 본 발명의 변형예3에 따른 회로 기판의 개략 사시도 및 단면도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면은 본 발명의 실시예를 정확히 설명하기 위하여 크기가 부분적으로 과장될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1 및 도 2는 본 발명의 실시예에 따른 회로 기판의 개략 사시도 및 단면도이다.
도 1 및 2를 참조하면, 본 발명의 실시예에 따른 회로 기판은 상면, 상기 상면에 대향하는 하면, 상기 상면과 상기 하면을 연결하는 측면을 구비하고 열전도성을 가지는 기판(10); 상기 기판 상의 적어도 일부에 형성되는 절연층(20); 및 상기 절연층 상에 형성되는 도전 패턴(30)을 포함하고, 상기 기판의 상기 상면 및 상기 하면 중 적어도 일면은 평탄한 제1 영역(11), 표면이 조면화되고 상기 절연층이 형성되는 제2 영역(13)을 포함한다.
기판(10)은 상호 대향하는 상면 및 하면, 이들을 연결하는 측면을 구비하는 평판(플레이트) 타입으로, 열전도성이 큰 재질로 이루어진다. 예컨대 기판은 금속 기판으로 제조될 수 있고, 금속 기판은 표면처리 정도에 따라 압연 금속 판재, 경면 금속 판재 및 코팅 금속 판재 중 적어도 어느 하나를 포함할 수 있다. 금속 기판으로는 회로 기판 내부 혹은 표면에서 발생되는 열이 외부로 용이하게 방출되도록 열전도성이 높은 금속을 사용한다. 예를 들면, 금속판재로 알루미늄(Al)이나 구리(Cu) 등을 이용할 수 있다. 물론 이에 한정되지 않고 다양한 재료를 사용할 수 있고, 여러 가지 금속의 합금을 사용할 수도 있다. 이러한 금속판재는 통상적으로 압연 공정으로 제조될 수 있다.
기판(10)은 표면이 반사면으로 형성될 수 있으며, 표면이 연마되어 경면을 형성할 수도 있다. 예컨대, 알루미늄 기판의 경우는 기계적 연마, 화학연마, 전해연마 및 전해산화 등의 기술로 경면을 제작할 수 있다. 구리 기판의 경우는 기계적 연마, 화학연마 및 전해 연마 등의 기술로 경면을 제작할 수 있다.
기판(10)은 그 위에 별도의 반사층을 형성할 수도 있다. 즉, 기판(10) 표면의 반사도를 높이기 위하여 기판(10)의 표면에 별도의 반사층을 형성할 수 있다. 예컨대, 알루미늄이나 구리 기판 표면의 빛의 반사도를 더욱 높이기 위하여는 도금 또는 박막 성장 등의 코팅 기술을 적용할 수 있다. 반사물질로 백금, 알루미늄 또는 은 등의 금속재료를 도금 또는 코팅하여 반사층을 형성할 수 있다. 이때, 상기의 반사물질은 대기중의 산소 및 황과 반응하여 반사층이 산화 내지는 황화에 의해 변색될 수 있다. 이를 방지하기 위하여 투명 유기 코팅 또는 투명 무기 코팅이 적용될 수 있다. 즉, 반사물질 코팅막 위에 투명 유기 코팅막 또는 투명 무기 코팅막을 추가로 형성하여, 반사도는 높이고 변색을 방지할 수 있다. 투명 유기 코팅은 아크릴 수지 코팅이 사용될 수 있고, 투명 무기 코팅은 졸겔 코팅 또는 박막 공정에 의한 이산화규소, 이산화알루미늄 또는 이산화티탄 등의 코팅이 대표적이다.
또한, 기판(10)의 일면 즉, 상면 및 하면 중 적어도 어느 한 면은 평탄한 제1 영역(11)과 표면이 조면화되고 절연층이 형성되는 제2 영역(13)을 포함한다. 또한, 제1 영역(11)과 제2 영역(13) 사이에는 이들을 분리하는 제3 영역(12)이 위치한다.
제1 영역은 엘이디 등의 전자 소자가 실장되는 실장 영역으로, 평탄하고 높은 반사율을 가지는 반사면으로 형성될 수 있다. 이로부터 실장되는 엘이디 소자 등이 전력 인가에 의하여 동작할 때, 기판(10)이 광은 반사하고 열은 효과적으로 방출할 수 있게 된다. 이러한 제1 영역은 표면이 반사면 또는 경면으로 형성될 수 있고, 별도의 반사층이 형성될 수 있다. 이와 관련해서는 상술한 각종 예시가 적용될 수 있다.
제2 영역(13)은 상기 제1 영역(11)보다 거친 표면을 가지는 회로 영역으로, 그 상부의 적어도 일부에 절연층(20)이 형성된다. 절연층(20)은 제2 영역의 전체에 형성될 수도 있고, 일부에 형성될 수도 있다. 제2 영역(13)은 기판(10)의 일면에서 제1 영역(11)이 형성되는 이외의 영역으로 조면화된 영역을 포함한다. 제2 영역(13)의 전체 표면을 조면화 할 수도 있고, 그 일부를 조면화할 수도 있다. 제2 영역(13)은 표면에 거칠기를 형성하여, 엘이디 등 전자 소자가 사용 환경 중에 노출되더라도, 고온의 조건에서 상기 절연층(20)과 접착력을 유지하고, 고온 신뢰성을 충족할 수 있다. 즉, 제2 영역(13)의 조면화된 면에 절연층(20)이 형성되면, 절연층(20)과 제2 영역(13) 사이의 접착력이 강화되고 고온의 환경에서도 유지될 수 있다. 제2 영역(13)에서 조면의 평균 표면 거칠기는 0.1㎛ 내지 10㎛ 범위일 수 있다. 평균 표면 거칠기가 0.1㎛ 보다 작은 경우에는 절연층(20)과 제2 영역(13) 사이의 접착력을 높이기 어려우며, 이와 반대로 평균 표면 거칠기가 10㎛를 초과하여 너무 큰 경우 절연층이 이러한 거칠기 이상의 두께를 가져야 하므로 열방출이 어려워지고 절연층의 두께를 얇게 하는 경우 절연파괴전압이 낮아지는 단점이 있다. 여기서, 제2 영역(13)의 표면 조면화는 다양한 표면 처리 방법으로 수행될 수 있으며, 이와 관련해서는 후술한다.
한편, 도시된 바와 같이 제1 영역(11)은 기판(10)의 일면의 중심 영역에 형성되고, 제2 영역(13)은 제1 영역(11)을 둘러싸면서 기판(10)의 가장자리까지 연장 형성된다. 그러나, 제1 영역(11) 및 제2 영역(13)의 형상 및 배치는 특별히 한정되지 않으며, 각종 전자 소자가 용이하게 장착될 수 있고, 각종 회로 패턴이 용이하게 구현될 수 있으면 충분하다.
제3 영역(12)은 제1 영역(11)과 제2 영역(13) 사이에 형성되는 분리 영역으로, 제1 영역(11)과 제2 영역(13)을 정확하게 구분하고, 제1 영역(11)을 용이하게 제조할 수 있게 한다. 이러한 각 영역의 제조와 관련해서는 후술한다. 제3 영역(12)의 바닥 혹은 바다면은 제1 영역(11)의 표면과 동일면에 위치하거나, 제1 영역(11)의 표면과 보다 낮게 위치할 수 있다. 즉, 제3 영역(12)은 제1 영역(11)과 동일 평면상에 위치하며 제1 영역(11)과 제3 영역(12)을 이격시키는 영역일 수 있고, 기판(10) 표면에서 오목하게 파인 오목홈으로 형성되어 바닥이 제1 영역(11)의 표면보다 낮게 형성되는 도랑일 수도 있다. 이때 오목홈 혹은 도랑은 다양한 형상일 수 있다. 즉, 오목홈의 단면이 다양한 다각형 혹은 곡선형 일 수 있다. 예컨대, 오목홈의 단면이 사각형, 삼각형, 사다리꼴, 타원형 또는 반구형 일 수 있다. 또한 제3 영역(12)은 0.03mm 내지 2mm 범위의 폭으로 형성될 수 있다. 만약 제3 영역(12)의 폭이 0.03mm 보다 작으면 제3 영역을 만들기 위한 기계적 방법, 전기 광학적 방법 및 화학적 방법으로 정밀가공하기가 매우 까다롭고, 이와 반대로 2mm 보다 큰 경우 제1 영역(11)과 제2 영역(12)까지의 금 와이어본딩 공정이 어렵고 반사율을 낮추는 단점이 있다. 제3 영역(12)은 제1 영역(11)과 제2 영역(13) 사이의 일부에 형성될 수도 있고, 제1 영역(11)과 제2 영역(13) 사이 경계 모두에 형성될 수도 있다.
절연층(20)은 기판(10)과 각종 회로를 구현하는 도전 패턴(30)과의 전기적 절연을 유지하는 층이다. 절연층(20)은 제2 영역(13)의 전체에 형성될 수도 있고, 일부에 형성될 수도 있다. 즉, 기판(10)의 일면에서 제1 영역(11) 및 제3 영역(12)을 제외한 모든 영역에 절연층이 형성될 수도 있고, 그 중 일부에만 절연층이 형성될 수도 있다. 절연층(20)으로는 에폭시 계열, BT(Bismaleimide Triazine) 레진 계열, 폴리이미드 계열 등의 다양한 열경화형 접착제가 사용될 수 있다. 또한, 절연층(20)의 두께는 10㎛ 내지 200㎛ 범위일 수 있다. 절연층(20)의 두께가 10㎛ 보다 얇으면 열방출은 잘 되지만 적정한 절연파괴전압을 얻기 어렵고, 이와 반대로 200㎛ 보다 두꺼운 경우 열방출이 안 되고 취약한 절연층 특성 때문에 신뢰성에 문제가 있다.
도전 패턴(30)은 다양한 구조 혹은 배치의 회로를 구현하는 것으로, 동박으로 제조될 수 있다. 예컨대, 절연층(20) 상에 접착된 동박의 패턴으로 구현될 수 있다. 또한, 도전 패턴(30)은 LED 칩과 전기적으로 연결하기 위한 금 와이어 본딩이 가능하도록 동박 위에 금 또는 은 도금으로 표면처리를 할 수 있다.
상기 실시예 및 도면에서는 회로 기판에 제1 영역 및 제2 영역이 하나씩 형성된 것을 예시하였으나, 제1 영역 및 제2 영역 중 적어도 어느 하나는 복수 개로 형성될 수 있다. 또한, 제1 영역 및 제2 영역은 다양한 배치, 형상, 또는 개수로 변경될 수 있다. 예컨대, 제1 영역 및 제2 영역은 교대로 배열되거나, 제1 영역의 외측을 제2 영역이 둘러싸거나, 제2 영역의 외측을 상기 제1 영역이 둘러싸도록 형성될 수 있다. 이러한 다양한 변경은 후술한다.
하기에서는 회로 기판을 제조하는 방법을 설명한다.
도 3 및 도 4는 본 발명의 실시예에 따른 회로 기판을 제조하는 공정 개념도 및 순서도이다.
도 3 및 4를 참조하면, 본 발명의 실시예에 따른 회로 기판 제조 방법은 열전도성 기판 상에 희생층을 형성하는 과정; 희생층 패턴을 형성하고 상기 기판의 적어도 일부를 노출하는 과정; 상기 노출된 면을 조면화시키는 과정; 상기 기판 상에 절연층 및 도전 패턴을 형성하는 과정; 및 상기 희생층 패턴과 그 위의 절연층을 제거하여 상기 기판을 노출시키는 과정을 포함한다.
도 3의 (a)에 도시된 바와 같이, 열전도성 기판(10)을 준비하고, 그 상부에 희생층(100)을 형성한다(S10). 기판(10)으로는 금속 기판을 사용할 수 있다. 희생층(100)은 상술된 제1 영역(11)을 용이하게 제조하기 위해 임시로 존재하는 층으로 회로 기판이 제조되면서 박리되어 제거되는 층이다. 희생층(100)은 포토 레지스트(PR), 드라이 필름 레지스트(DPR), 액상 잉크 등의 유기물 재료를 금속 기판에 도포하거나 접착시켜 형성한다. 도포 방법이나 접착 방법은 특별히 한정되지 않는다. 또한, 희생층은 절연층으로 사용하는 에폭시 레진이나 BT 레진과 다른 재질이면 거의 모든 유기물이 사용가능하다고 할 수 있다
도 3의 (b)에 도시된 바와 같이, 희생층 패턴(100a)을 형성하고, 기판(10)의 적어도 일부를 노출한다(S20). 즉, 원하는 면적만큼 희생층(100)을 남기고 나머지 희생층을 제거하여 희생층 패턴(100a)을 형성한다. 이러한 희생층 패턴(100a)은 적어도 상술된 제1 영역을 커버하며, 제1 영역과 제3 영역을 함께 커버할 수도 있다. 희생층(100)의 패터닝은 다양한 방법으로 수행될 수 있으며 특별히 한정되지 않는다. 예를들면, 드라이 필름 레지스트를 사용하는 경우, 드라이 필름 레지스트를 기판 상에 라이네이션하고, 노광하고 현상하면 원하는 형상의 패턴으로 희생층 패턴(100a)을 제조할 수 있다.
도 3의 (c)에 도시된 바와 같이, 기판(10)의 노출면을 표면 처리하여 조면화한다(S30). 즉, 기판의 노출면을 에칭, 샌드 블라스팅 또는 제트 스크라빙(Jet scrubbing) 처리하여 거칠기가 증가한 거친 표면으로 제조한다. 표면 조면화 공정은 표면을 거칠게 할 수 있으면 되고, 특별히 한정되지 않는다. 예컨대, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용할 수 있고, 희생층의 재질 및 특성에 따라 선택할 수 있다. 예를 들면, 희생층이 포토레지스트막이라면 에칭이 적합하며, 희생층이 드라이 필름 레지스트라면 에칭, 샌딩 및 제트 스크라빙 모두 적합하며, 희생층이 잉크막이라면 에칭 공정이 적합하다. 이처럼 기판의 노출면을 거칠게 하면 그 위에 접착되는 층과의 접착력이 향상된다.
도 3의 (d)에 도시된 바와 같이, 기판(10)의 상부에 절연층(20) 및 도전 패턴(30)을 형성한다(S40). 즉, 희생층 패턴(100a) 및 조면화된 노출면이 형성된 기판(10) 전체에 절연층(20)을 형성하고, 절연층(20) 상에는 도전 패턴(30)을 형성한다. 절연층(20)과 도전 패턴(30)은 다양한 방법으로 형성될 수 있으며, 예컨대, 기판(10)과 희생층 패턴(100) 위에 동박 위에 절연층(20)을 코팅한 RCC(Resin coated copper)를 진공분위기에서 고온고압으로 접착하여 Metal CCL (Copper Clad Laminated)를 만들 수 있다. 그 후 원하는 형상의 도전 패턴(30)을 형성하기 위하여 포토공정을 통하여 DFR 라미네이션, 노광, 에칭 등을 수행할 수 있다. 이외에도 절연(20)층 및 도전 패턴(30)을 형성하는 방법은 스크린 프린팅, 스프레이코팅, 잉크젯 프린팅 등 다양한 방법이 있으므로 특별히 한정되지 않는다
도 3의 (e)에 도시된 바와 같이, 희생층 패턴(100a)의 가장자리와 그 위에 형성된 절연층의 적어도 일부를 제거하여 기판(10)이 노출되는 분리 영역(12)을 형성한다(S50). 이처럼 기판의 일부가 노출되는 분리 영역(12)을 형성하면, 이를 통해, 도전 패턴(30)이 형성된 회로 영역과 소자가 실장될 실장 영역이 명확히 구분되며, 실장 영역에 존재하는 희생층 패턴(100a)과 그 위의 절연층을 용이하게 제거할 수 있게 된다. 즉, 희생층 패턴(100a)과 그 위의 절연층의 측면이 노출되므로 여러 가지 박리 및 제거 방법을 효율적으로 사용될 수 있게 된다. 예컨대, 분리 영역(12)을 시작점으로 테이프 박리를 용이하게 수행할 수도 있고, 분리 영역(12)으로 식각액을 침투시켜 희생층 패턴(100a)과 그 위의 절연층을 쉽게 제거할 수도 있다. 이러한 분리 영역(12)을 형성하는 방법에는 다양한 방법이 있으며, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용할 수 있다. 기계적 방법은 밀링 및 샌드 블라스팅 중 적어도 어느 하나를 포함할 수 있고, 전기 광학적 방법은 레이져 조사 및 방전 플라즈마 조사 중 적어도 어느 하나를 포함할 수 있고, 화학적 방법은 습식 식각 및 건식 식각 중 적어도 어느 하나를 포함할 수 있다. 또한, 분리 영역(12)을 형성하지 않고, 희생층 패턴(100a)과 그 위의 절연층을 제거할 수도 있다. 즉, 분리 영역을 형성하는 과정(S50)을 생략할 수도 있다.
도 3의 (f)에 도시된 바와 같이, 희생층 패턴(100a)과 그 위에 형성된 절연층을 제거하여 기판의 적어도 일부를 노출시킨다(S60). 즉, 희생층 패턴(100a)과 그 위에 형성된 절연층을 모두 제거하여 전자 소자가 실장될 실장 영역을 형성한다. 이처럼 희생층 패턴(100a) 및 절연층을 제거하는 방법에는 다양한 방법이 있으며, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용할 수 있다. 기계적 방법은 스크러빙, 초음파 인가, 테이프 박리 중 적어도 어느 하나를 포함할 수 있고, 전기 광학적 방법은 레이져 조사 및 방전 플라즈마 조사 중 적어도 어느 하나를 포함할 수 있고, 화학적 방법은 습식 식각 및 건식 식각 중 적어도 어느 하나를 포함할 수 있다.
이와 같이 제1 영역(11), 제3 영역(12) 및 도전 패턴(30)이 형성된 절연층(20)이 구현하고 난 후, 도전 패턴(30)과 절연층(20)의 일정부분만 노출시키고 나머지는 PSR (Photoimageable Solder Resist) 공정을 수행하여 패시베이션 처리를 수행해 주게 된다. 이때 도전 패턴(30)은 LED 칩과 금 와이어본딩이 가능하도록 금 또는 은으로 표면처리를 해 줄 수 있고, 외부와의 전기적 연결을 위한 솔더링 처리를 해 주기도 한다. 이에 대한 상세한 설명은 생략한다.
상기의 방법으로 기판의 일부 표면이 노출되어 전자 소자가 실장될 영역이 형성된 회로 기판을 제조할 수 있다.
하기에서는 회로 기판 상에 소자가 실장된 장치를 설명한다.
도 5는 본 발명의 실시예에 따른 회로 기판에 전자 소자가 실장된 전자 부품의 단면도이다.
본 발명 실시예의 전자 부품은 평탄한 실장 영역(11), 상기 실장 영역보다 거친 표면을 가지는 회로 영역(13)을 포함하는 기판(10); 상기 회로 영역(13) 상에 형성되는 절연층(20); 상기 절연층(20) 상에 형성되는 도전 패턴(30); 및 상기 실장 영역(11) 상에 실장되는 전자 소자(40);를 포함한다. 이 외에도 도전 패턴(30)을 보호하기 위한 PSR 처리를 할 수 있으며, 이와 관련된 설명은 이미 알려져 있으므로 생략한다. 또한, 만약 전자소자(40)가 LED 칩이라면 필요한 형광체 몰딩을 수행할 수 있으며, 관련 설명은 생략한다.
기판(10)은 일면에 평탄면으로 형성된 실장 영역(11), 실장 영역보다 거친 표면으로 형성된 조면을 가지는 회로 영역(13)을 포함한다. 실장 영역(11)에는 복수개의 전자 소자(40)가 장착되며, 각 전자 소자는 원하는 방식으로 전기적으로 연결된다. 예를들면, 직렬, 병렬 또는 직병렬 방식으로 연결되며, 각 전자 소자의 단자들이 와이어 본딩으로 연결된다. 또한, 복수의 소자 중 일부는 회로 영역에 형성된 도전 패턴(30)과 연결되며 이를 위해서는 구리 도전 패턴 위에 금 또는 은으로 표면처리를 해 준다. 또한, 실장 영역(12)과 회로 영역(13) 사이에는 이들을 분리하는 분리 영역(12)이 형성될 수 있고, 분리 영역(12)의 바닥 혹은 바닥면은 실장 영역(11)의 표면과 동일면에 위치하거나, 실장 영역(11)의 표면과 보다 낮게 위치할 수 있다. 여기서, 전자 소자는 다양한 소자를 포함할 수 있으며, 작동 시 열을 방출하는 소자를 포함할 수 있다. 예를 들면, 엘이디 칩, 파워(Power) 소자, 레이저 다이오드(LD) 등의 소자를 포함할 수 있다. 또한, 전자 부품은 여러 가지 소자가 장착된 장치로 다양한 변경이 가능하다. 예를 들면, 엘이디 칩이 실장되면 광을 방출하는 발광 장치가 되며, 파워 칩이 실장되면 각종 전자기기에 사용되는 파워칩 장치가 될 수 있다.
이처럼, 각종 소자가 직접 열전도성이 큰 기판 예컨대 금속 기판에 실장되므로, 소자 작동 시에 발생되는 열을 상기 금속 기판을 통하여 효율적으로 방출시킬 수 있다. 또한, 기판과 접착력이 우수한 절연층 상에 각종 회로 패턴을 자유롭게 구현할 수 있어, 전자 부품을 컴택트한 구조로 제조할 수 있다.
하기에서는 회로 기판의 각종 변형예를 설명한다.
도 6 및 도 7은 본 발명의 변형예1에 따른 회로 기판의 개략 사시도 및 단면도이다. 도 6 및 7에 도시된 바와 같이, 변형예1의 회로 기판(10)은 회로 영역(13)을 복수 개 포함한다. 즉, 실장 영역(11)의 외측을 둘러싸는 제1 회로 영역(13a)과 실장 영역(11)의 내측에 위치하는 제2 회로 영역(13b)를 포함한다. 제2 회로 영역(13b)는 실장 영역(11)에 의하여 둘러싸일 수 있다. 각 회로 영역(13a, 13b)에는 절연층(20a, 20b)과 도전 패턴(30a, 30b)이 형성될 수 있다. 물론, 각 영역은 이 외에도 다양하게 배치될 수 있다.
도 8 및 도 9는 본 발명의 변형예2에 따른 회로 기판의 개략 사시도 및 단면도이다. 도 8 및 9에 도시된 바와 같이, 변형예2의 회로 기판(10)은 실장 영역(11)을 복수 개 포함한다. 즉, 회로 기판(10)은 제1 실장 영역(11a)과 제2 실장 영역(11b)이 나란히 배치되고, 이들 실장 영역(11a, 11b)을 회로 영역(13)이 둘러싸는 구조를 가진다. 물론 실장 영역의 개수는 이외에도 다양하게 변경될 수 있고, 형상 및 배치도 다양하게 변경될 수 있다.
도 10 및 도 11은 본 발명의 변형예3에 따른 회로 기판의 개략 사시도 및 단면도이다. 도 10 및 11에 도시된 바와 같이, 변형예3의 회로 기판(10)은 실장 영역(11) 및 회로 영역(13)을 복수 개 포함한다. 즉, 회로 기판(10)은 제1 회로 영역(13a), 제2 회로 영역(13b) 및 제3 회로 영역(13c)이 나란하게 배치되고 이들 사이에 제1 실장 영역(11a)과 제2 실장 영역(11b)이 나란히 배치되어 회로 영역와 실장 영역이 교대로 배치되는 구조를 가진다. 물론 회로 영역 및 실장 영역의 개수는 이외에도 다양하게 변경될 수 있고, 형상 및 배치도 다양하게 변경될 수 있다.
상기에서 예시한 외에도 회로 영역와 실장 영역은 각종 전자 소자에 따라 소자가 장착되기 좋은 구조로 다양하게 변경될 수 있다.
이상, 본 발명에 대하여 전술한 실시예들 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
10: 기판 20: 절연층
30: 도전 패턴 11: 실장 영역
12: 분리 영역 13: 회로 영역
30: 도전 패턴 11: 실장 영역
12: 분리 영역 13: 회로 영역
Claims (14)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 열전도성 기판 상에 희생층을 형성하는 과정;
희생층 패턴을 형성하고, 상기 기판의 적어도 일부를 노출하는 과정;
상기 노출된 면을 조면화시키는 과정;
상기 기판 상에 절연층 및 도전 패턴을 형성하는 과정; 및
상기 희생층 패턴과 그 위의 절연층을 제거하여 상기 기판의 적어도 일부를 노출시키는 과정을 포함하는 회로 기판 제조 방법. - 청구항 10에 있어서,
상기 희생층 패턴과 그 위의 절연층을 제거하기 전에,
상기 희생층 패턴의 가장자리와 그 위에 형성된 절연층의 적어도 일부를 제거하여 상기 기판이 노출되는 분리 영역을 형성하는 과정;을 포함하는 회로 기판 제조 방법. - 청구항 10에 있어서,
상기 희생층은 포토 레지스트막, 드라이 필름 레지스트 및 잉크막 중 적어도 어느 하나로 형성되고,
상기 희생층을 패터닝하여 상기 희생층 패턴을 형성하는 회로 기판 제조 방법. - 청구항 11에 있어서,
상기 분리 영역을 형성하는 과정은, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용하는 회로 기판 제조 방법. - 청구항 10에 있어서,
상기 희생층 패턴과 그 위의 절연층을 제거하여 상기 기판을 노출시키는 과정은, 기계적 방법, 전기 광학적 방법 및 화학적 방법 중 적어도 어느 하나를 사용하는 회로 기판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130030775A KR101464635B1 (ko) | 2013-03-22 | 2013-03-22 | 회로 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130030775A KR101464635B1 (ko) | 2013-03-22 | 2013-03-22 | 회로 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140115750A KR20140115750A (ko) | 2014-10-01 |
| KR101464635B1 true KR101464635B1 (ko) | 2014-11-24 |
Family
ID=51990005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130030775A KR101464635B1 (ko) | 2013-03-22 | 2013-03-22 | 회로 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101464635B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210073151A (ko) | 2019-12-10 | 2021-06-18 | 엘지디스플레이 주식회사 | 인쇄회로기판 및 이를 포함하는 표시장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110127885A (ko) * | 2010-05-20 | 2011-11-28 | 하나 마이크론(주) | 엘이디 패키지 제조방법 |
-
2013
- 2013-03-22 KR KR1020130030775A patent/KR101464635B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110127885A (ko) * | 2010-05-20 | 2011-11-28 | 하나 마이크론(주) | 엘이디 패키지 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140115750A (ko) | 2014-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5985846B2 (ja) | 発光素子搭載用基板及びｌｅｄパッケージ | |
| JP5485110B2 (ja) | 配線基板及びその製造方法、電子装置 | |
| US8610146B2 (en) | Light emitting diode package and method of manufacturing the same | |
| US9698563B2 (en) | Flexible LED device and method of making | |
| JP6116949B2 (ja) | 発光素子搭載用の配線基板、発光装置、発光素子搭載用の配線基板の製造方法及び発光装置の製造方法 | |
| JP6096413B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
| JP2011139008A (ja) | 熱と電気の伝導経路を分離させたチップオンボード用金属基板構造 | |
| JP2013153068A (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
| JP5844101B2 (ja) | 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 | |
| JP2010114387A (ja) | 発光装置及びその製造方法、並びに、発光モジュール | |
| JP2011193015A (ja) | 陽極酸化金属基板モジュール | |
| JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
| JP6068175B2 (ja) | 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 | |
| JP2004282004A (ja) | 発光素子搭載用基板及びその製造方法 | |
| JP2016021557A (ja) | 電子部品パッケージ | |
| JP2010140820A (ja) | 灯具、配線基板及び配線基板の製造方法 | |
| JP2008091814A (ja) | 回路基板及び回路基板の製造方法 | |
| US9685391B2 (en) | Wiring board and semiconductor package | |
| US20100308707A1 (en) | Led module and method of fabrication thereof | |
| JP2018207083A (ja) | プリント配線板およびその製造方法 | |
| KR101464635B1 (ko) | 회로 기판 및 이의 제조 방법 | |
| KR100626845B1 (ko) | 방열회로기판의 제조 방법 | |
| KR101163893B1 (ko) | 방열회로기판 및 그의 제조 방법 | |
| KR20090033592A (ko) | 방열 특성이 향상된 ｌｅｄ 어레이 모듈 | |
| KR100998151B1 (ko) | 발광다이오드 모듈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 6 |