JP6721143B2 - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP6721143B2
JP6721143B2 JP2016048500A JP2016048500A JP6721143B2 JP 6721143 B2 JP6721143 B2 JP 6721143B2 JP 2016048500 A JP2016048500 A JP 2016048500A JP 2016048500 A JP2016048500 A JP 2016048500A JP 6721143 B2 JP6721143 B2 JP 6721143B2
Authority
JP
Japan
Prior art keywords
insulating layer
filler
printed circuit
circuit board
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016048500A
Other languages
English (en)
Other versions
JP2017073531A (ja
Inventor
クン キム、ビョン
クン キム、ビョン
ジュン パク、イェ
ジュン パク、イェ
ヒョン キム、ジュン
ヒョン キム、ジュン
ウーク セオ、ジュン
ウーク セオ、ジュン
ホン オー、ユ
ホン オー、ユ
ジョーン オー、ヨン
ジョーン オー、ヨン
ジョーン リー、ジェ
ジョーン リー、ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017073531A publication Critical patent/JP2017073531A/ja
Application granted granted Critical
Publication of JP6721143B2 publication Critical patent/JP6721143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、プリント回路基板及びその製造方法に関する。
電子産業の発展に伴い、電子部品の多機能化、高機能化及び小型化に対する要求が急増している。また、電子部品の軽薄短小化に伴い、電子部品が実装されるプリント回路基板にもまた、小さい面積に多くの電子製品を集積するための回路パターンの高密度化が求められている。プリント回路基板の回路パターンが微細化し、回路の層間間隔が狭くなるにつれて誘電損失やショート(short)のような不良又は回路と絶縁体との密着力が落ち、製品の信頼性が低下する問題点が発生している。したがって、プリント回路基板(Printed Circuit Board、PCB)、半導体パッケージ基板又はフレキシブルプリント回路基板(Flexible Printed Circuit Board、FPCB)などには、微細な開口パターンを形成できる感光性絶縁フィルムが使用されている。
本発明の目的の一つは、微細パターンの具現に適し、さらに、絶縁層と配線部との密着力が強化されて信頼性が向上するプリント回路基板、及びこれを効率的に製造できる方法を提供することにある。
上述の課題を解決するための方法として、本発明は、一実施形態により絶縁層と配線部との密着力が強化され、且つ微細な形態の配線部が具現されることができるプリント回路基板の新規の構造を提案することを目的とし、具体的には、本発明の一側面に係るプリント回路基板は、少なくとも一つの絶縁層と、配線部と、を含み、上記絶縁層は、上記配線部と接する第1絶縁層と、上記第1絶縁層の下部に配置された第2絶縁層と、を含み、上記第1及び第2絶縁層の内部には、それぞれ、第1及び第2フィラーが分散されており、上記第1フィラーは、上記第2フィラーよりも酸に対して高いエッチング性を有し、上記第2フィラーは、上記第1フィラーよりもUVに対して低い散乱性を有する構造である。
本発明の様々な効果のうちのひとつとして、互いに異なる特性を有するフィラーが分散されている多層構造の絶縁層を採用することにより、絶縁層と配線部との密着力が向上し、且つ微細回路パターンを具現することができるプリント回路基板を提供し、また、本発明の他の効果として、上述の構造のプリント回路基板を効率的に製造できる製造方法を提供することができる。
この場合、上記第1絶縁層において、上記配線部と接する界面には凹凸が形成されており、これを配線部が埋めるように形成されることにより、絶縁層と配線部との十分な密着力が確保されることができる。ここで、上記凹凸は、基板の製造過程において、第1絶縁層の表面に存在していた第1フィラーが除去されることで形成されることができる。
本発明の多様且つ有益な利点と効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
本発明の一実施形態に係るプリント回路基板を概略的に示す断面図である。 図1の実施形態において、絶縁層及び配線部(A領域)の細部形態をより詳細に示す図である。 比較例と本発明の実施例に係る絶縁層において貫通孔が形成される様態を比較して示す図である。 比較例と本発明の実施例に係る絶縁層において貫通孔が形成される様態を比較して示す図である。 比較例と本発明の実施例に係る絶縁層において貫通孔が形成される様態を比較して示す図である。 本発明の一実施形態に係るプリント回路基板の製造方法を概略的に示す工程図である。 本発明で提案する多層構造の絶縁層を得る方法の一例を示す図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は本発明の一実施形態に係るプリント回路基板を概略的に示す断面図である。図2は図1の実施形態において、絶縁層及び配線部(A領域)の細部形態をより詳細に示す図である。
図1を参照すると、本発明の一実施形態に係るプリント回路基板100は、絶縁層120と、配線部121と、を含む構造であり、絶縁層120及び配線部121は、コア部110を中心として両側のすべてに配置されることができる。この場合、コア部110には、電気連結のための導電性パターン111と導電性ビア112が備えられることができる。ただし、コア部110は、実施形態に応じて省略されてもよく、以下では、他の構成、特に、絶縁層120及び配線部121を中心にプリント回路基板100の構成要素について詳細に説明する。
絶縁層120は、図1に図示されている例のように、複数個が備えられて積層されてもよく、ただし、場合に応じて、単層の絶縁層120のみで基板を具現してもよい。絶縁層120は、電気絶縁性を有する物質であれば如何なるものでも使用可能であり、例えば、感光性樹脂、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグ(PPG)が使用されることができる。このような物質のうち、絶縁層120として感光性物質(Photo Imageable Dielectric、PID)を使用する場合、機械的加工などを用いる場合よりも絶縁層120に微細パターンを形成することが容易であるため、高密度のプリント回路基板の作製に有利であり、本実施形態では、感光性物質を使用した例について説明する。
配線部は、導電性パターン121と、導電性ビア122と、を含み、これらは、電気伝導度の高い銅、ニッケル、銀などの金属物質からなることができる。上述のように、感光性樹脂を含む物質で絶縁層120を形成する場合、微細パターンの具現が容易になり得る。
外部層130は、配線部の導電性パターン121のうち少なくとも一部を露出させる開口部を有することができる。外部層130の物質は、特に限定されず、例えば、ソルダーレジストを使用してもよい。その他にも、配線部の絶縁層120と同じ物質を使用してもよく、また、外部層130は、単層であることが一般的であるが、必要に応じて、多層に構成されてもよい。
図2に図示されている例のように、絶縁層120は、第1及び第2絶縁層120a、120bを含み、第1絶縁層120aは、配線部、本実施形態では、導電性パターン121と接し、第2絶縁層120bは、第1絶縁層120aの下部に配置される。第1及び第2絶縁層120a、120bの内部には、それぞれ、第1及び第2フィラーP1、P2が分散されており、このようなフィラーP1、P2は、絶縁層120a、120bに比べて相対的に熱膨張係数が低い物質からなることにより、絶縁層120a、120bの剛性を増加させることができ、これにより、基板の反り特性の向上に寄与することができる。本実施形態では、絶縁層の全体において同じ種類のフィラーを使用するよりも、領域を区分して、エッチング液や光に対する特性が互いに異なるものを採用した。
具体的には、導電性パターン121と隣接した第1絶縁層120aに含まれた第1フィラーP1は、第2フィラーP2よりも酸に対して高いエッチング性を有する。導電性パターン121を形成する前に、デスミア(desmear)工程などにより絶縁層の表面をエッチングするときにエッチング液に対するエッチング性が低いフィラーを使用する場合、絶縁層の表面に露出した状態で残ることになる。このような状態で導電性パターン121を形成すると、絶縁層120aとの結合力が低下する可能性があるため、本実施形態では、導電性パターン121が形成される領域である第1絶縁層120aの表面で酸に対する高エッチング性を有する第1フィラーP1を使用した。このような物質の例として、SiO、ZnO、Al、MgO、BN、SiC、AlBO、BaTiO、CaZrOなどの物質で第1フィラーP1を形成することができ、図2に図示されている例のように、球状が一般的に採用可能な形状ではあるが、擬似球状又は表面に凹凸が形成された形態など、他の変形された形状も可能である。
表面に露出した第1フィラーP1は、基板工程のうちデスミア工程などで使用されるエッチング液により除去されることができ、代表的にはHFが挙げられる。第1フィラーP1が除去されて形成された第1絶縁層120aの表面の凹凸Rは、図2に図示されているように、導電性パターン121によって埋められ、これにより絶縁層120と導電性パターン121との密着力が強化されて回路パターンの安定性が向上することができる。
第2絶縁層120bに含まれた第2フィラーP2は、第1フィラーP1よりも光、特に、絶縁層120に貫通孔を形成するために提供されるUVに対して低い散乱性を有する。このような貫通孔は、基板において層間の電気連結のための導電性ビアを形成するための領域として提供されることができ、上述のように感光性物質を用いて絶縁層を具現する場合、UVなどを照射して、微細且つ精密な形態の貫通孔を形成することができる。しかし、絶縁層に含まれたフィラーは、光を散乱するため、フィラーの量が多くなるほど微細な貫通孔を得ることが困難である。本発明の発明者らは、これを鑑みて、絶縁層の内部に存在する第2フィラーP2に対しては、エッチング特性よりも光に対する散乱性を考慮して選定した。
上述のように、第2フィラーP2は、UVに対して低い散乱性を有することからUVの照射の際に散乱により消耗される光を低減することができる。したがって、絶縁層120に貫通孔を形成する工程を行う際に精度が向上することができる。このような特性を有するように、第2フィラーP2は、白色顔料系物質を用いることができる。具体的には、第2フィラーP2は、BaSO、TiO、ZnSなどの物質からなることができる。このような白色顔料系物質の場合、UVに対するエッチング性が低くて貫通孔の形成の面では有利であるが、HFなどのエッチング液に対するエッチング性が相対的に低い。したがって、通常のエッチング工程では絶縁層の表面から簡単に除去されないため、第1フィラーP1を使用した場合よりも導電性パターン121との密着力が低下する可能性がある。このような点を考慮して、導電性パターン121に隣接した絶縁層120aには第1フィラーP1を、隣接していない絶縁層120bには第2フィラーP2を採用した。
第2フィラーP2の機能について、図3〜図5を参照してより具体的に説明する。図3〜図5は比較例と本発明の実施例に係る絶縁層において貫通孔が形成される様態を比較して示す図である。この場合、図3は第1絶縁層120aを、図4は第2絶縁層120bを、また、図5は図2の形態のように第1及び第2絶縁層120a、120bの積層構造を示し、同一の厚さを基準とした。また、各図面において、左側から右側に向かうほど貫通孔のサイズは減少し、最上面を基準として80μm、30μm、10μmの貫通孔を形成する形態である。
まず、図3に図示されている例のように、UVに対する散乱性の高い第1フィラー、例えば、SiOを使用した第1絶縁層120aの場合、消失するUVが相対的に多いため、下部に向かうほど貫通孔Vのサイズが著しく小さくなり、30μm以下の水準の微細な貫通孔Vを具現することに困難がある。一方、図4の例から分かるように、BaSO、TiO、ZnSなどの第2フィラーを使用した第2絶縁層120bの場合には、微細な貫通孔Vの具現に問題がないことを確認することができる。これと類似して、第1及び第2絶縁層120a、120bの両方を使用した本発明の実施例(図5)の場合には、フィラーのエッチング性能に優れた第1絶縁層120aが上部に存在するものの、第2絶縁層120bのみを使用した比較例とほぼ類似した水準で微細な貫通孔Vを形成することができた。
上述の第1及び第2絶縁層120a、120bの固有の機能を考慮して、これらの厚さは適切に調節されることができる。第1絶縁層120aの場合、導電性パターン121との高い結合力を提供することが主な目的であるため、相対的に薄い厚さに形成されることができ、約2〜10μmに形成されることができる。絶縁層全体の貫通孔の形成に関連する第2絶縁層120bは、図5に示されているように、これよりも厚く形成されることができ、第1及び第2絶縁層120a、120bを合わせた全体の厚さは、約100μmを超えない範囲で採用されることができる。
このように本発明で採用された多層構造の絶縁層120は、回路パターンとの結合力が高いことから安定性が向上し、且つ、近年、基板分野で広く求められている微細で精密なパターンを具現することができる形態である。
以下、上述のプリント回路基板を効率的に製造できる方法について説明し、上述の構成要素は、下記の製造方法に関する説明によってより詳細に理解することができる。図6は本発明の一実施形態に係るプリント回路基板の製造方法を概略的に示す工程図であり、絶縁層を積層する過程やコア部を形成する過程などは、当技術分野において広く用いられる基板工程を使用することができるため、具体的な説明は省略する。また、図7は本発明で提案する多層構造の絶縁層を得る方法の一例を示す。
図6を参照すると、まず、多層構造の絶縁層を設け、この場合、第1絶縁層120aは、第1フィラーP1が内部に分散された形態であり、第2絶縁層120bは、第2フィラーP2が内部に分散された形態である。この場合、第2フィラーP2は、第1フィラーP1よりも酸に対して低いエッチング性とUVに対して低い散乱性を有する。絶縁層120a、120bを得る方法の一例として、フィラーP1、P2を未硬化状態の感光性樹脂などとともにキャリアフィルム上にコーティングする方法を用いることができる。この場合、第1及び第2絶縁層120a、120bは、個別に形成されて互いに積層されることができ、これとは異なり、図7に図示されている工程例のように、噴射ユニット202を基準として、キャリアフィルム201を移動しながら多数の吐出部を介してコーティング液を噴射する方法を使用することができる。このような多層コーティング方式により多層構造の絶縁層を単一工程で得ることもできる。
次に、UVを照射する方法などを用いて絶縁層120a、120bを貫通する孔Vを形成し、上述のように、UVを相対的に少なく散乱させる第2フィラーP2が採用された第2絶縁層120bにより精密な貫通孔Vを形成することができる。
次に、第1フィラーP1のうち第1絶縁層120aの表面に露出したものの少なくとも一部を除去して、第1絶縁層120aの表面に凹凸構造、すなわち、第1絶縁層120aの表面の一部が埋められた形態の凹凸を形成する。第1フィラーP1を除去する方法の一例として、デスミア工程中に使用される酸を適用して第1フィラーP1をエッチングすることができる。ただし、第1フィラーP1は、必ずしも貫通孔Vを形成した後に除去される必要はなく、実施例に応じて、その前に除去されてもよい。
次に、貫通孔Vを充填する導電性ビア122を形成し、第1絶縁層120aの表面に導電性パターン121を形成する。上述のように、導電性パターン121は、第1絶縁層120aの表面の凹凸を埋めるように形成され、第1絶縁層120aとの安定した結合構造を形成することができる。この場合、導電性パターン121は、導電性ペーストを塗布する方法やシード層を用いためっき工程などにより得られることができる。
一方、絶縁層120a、120b、導電性パターン121、導電性ビア122を形成する工程の場合、これらを順に積層して行われてもよく、他の例として、絶縁層120a、120b、導電性パターン121、導電性ビア122を個別に作製した後、まとめて積層してもよい。
次に、プリント回路基板の最外側にソルダーレジストのような外部層130を形成して、上述の実施形態において説明したプリント回路基板を得ることができ、外部層130は、ICパッケージ基板などとしての利用に適する形態としてデザインや必要な機能に応じて適切な形状で提供されてもよい。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 プリント回路基板
110 コア部
111、121 導電性パターン
112、122 導電性ビア
120 絶縁層
120a、120b 第1及び第2絶縁層
130 外部層
P1、P2 第1及び第2フィラー
R 凹凸
V 貫通孔
201 キャリアフィルム
202 噴射ユニット

Claims (15)

  1. 少なくとも一つの絶縁層と、配線部と、を含み、
    前記絶縁層は、前記配線部と接する第1絶縁層と、前記第1絶縁層の下部に配置された第2絶縁層と、を含み、
    前記第1絶縁層は、前記第2絶縁層よりも薄く、
    前記第1及び第2絶縁層の内部には、それぞれ、第1及び第2フィラーが分散されており、
    前記第1フィラーは、前記第2フィラーよりも酸に対して高いエッチング性を有し、
    前記第2フィラーは、前記第1フィラーよりもUVに対して低い散乱性を有する、プリント回路基板。
  2. 前記第1絶縁層において前記配線部と接する界面には凹凸が形成されている、請求項1に記載のプリント回路基板。
  3. 前記配線部は、前記凹凸を埋める形態である、請求項2に記載のプリント回路基板。
  4. 前記第1フィラーは、SiO、ZnO、Al、MgO、BN、SiC、AlBO、BaTiO、CaZrOからなる群から選択される1種以上である、請求項1からのいずれか一項に記載のプリント回路基板。
  5. 前記第2フィラーは、白色顔料系物質である、請求項1からのいずれか一項に記載のプリント回路基板。
  6. 前記第2フィラーは、BaSO、TiO、及びZnSからなる群から選択される1種以上である、請求項1からのいずれか一項に記載のプリント回路基板。
  7. 前記配線部は、前記絶縁層上に形成された導電性パターンと、前記絶縁層を貫通する導電性ビアと、を含む、請求項1からのいずれか一項に記載のプリント回路基板。
  8. 前記絶縁層は、感光性物質を含む、請求項1からのいずれか一項に記載のプリント回路基板。
  9. 前記酸はHFである、請求項1からのいずれか一項に記載のプリント回路基板。
  10. 第1フィラーが内部に分散された第1絶縁層と、前記第1フィラーよりも酸に対して低いエッチング性及びUVに対して低い散乱性を有する第2フィラーが内部に分散され、前記第1絶縁層よりも厚さが厚い第2絶縁層と、を含む絶縁層を形成する段階と、
    前記第1フィラーのうち前記第1絶縁層の表面に露出したものの少なくとも一部を除去して、前記第1絶縁層の表面の一部が埋められた形態の凹凸を形成する段階と、
    前記第1絶縁層の表面に配線部を形成する段階と、を含む、プリント回路基板の製造方法。
  11. 前記絶縁層は、感光性物質を含む、請求項10に記載のプリント回路基板の製造方法。
  12. 前記第1及び第2絶縁層を貫通する貫通孔を形成する段階をさらに含む、請求項10又は11に記載のプリント回路基板の製造方法。
  13. 前記貫通孔を形成する段階は、前記第1及び第2絶縁層にUVを照射して行われる、請求項12に記載のプリント回路基板の製造方法。
  14. 前記第1絶縁層の表面に凹凸を形成する段階は、前記露出した第1フィラーをHFでエッチングして行われる、請求項10から13のいずれか一項に記載のプリント回路基板の製造方法。
  15. 前記配線部は、第1絶縁層の表面に形成された凹凸を埋めるように形成されている、請求項10から14のいずれか一項に記載のプリント回路基板の製造方法。
JP2016048500A 2015-10-06 2016-03-11 プリント回路基板及びその製造方法 Active JP6721143B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150140442A KR102078009B1 (ko) 2015-10-06 2015-10-06 인쇄회로기판 및 그 제조방법
KR10-2015-0140442 2015-10-06

Publications (2)

Publication Number Publication Date
JP2017073531A JP2017073531A (ja) 2017-04-13
JP6721143B2 true JP6721143B2 (ja) 2020-07-08

Family

ID=58537932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048500A Active JP6721143B2 (ja) 2015-10-06 2016-03-11 プリント回路基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP6721143B2 (ja)
KR (1) KR102078009B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930849B2 (ja) 2017-04-03 2021-09-01 Kddi株式会社 端末装置、基地局装置、制御方法、及びプログラム
JP7411937B2 (ja) 2019-06-26 2024-01-12 パナソニックIpマネジメント株式会社 金属張積層板及びプリント配線板
CN112911818A (zh) * 2019-12-04 2021-06-04 奥特斯奥地利科技与系统技术有限公司 光成像材料及使用方法和相应的部件承载件及其制造方法
KR20220042692A (ko) * 2020-09-28 2022-04-05 엘지이노텍 주식회사 안테나 기판
KR20230075580A (ko) * 2021-11-23 2023-05-31 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617685A (ja) * 1984-06-21 1986-01-14 イビデン株式会社 金属基材プリント配線板およびその製造方法
JP2889738B2 (ja) * 1991-06-27 1999-05-10 三洋電機株式会社 多層配線基板の製造方法
JP5855936B2 (ja) * 2011-12-27 2016-02-09 京セラ株式会社 配線基板およびその実装構造体
JP6115009B2 (ja) * 2012-02-17 2017-04-19 株式会社村田製作所 積層基板の製造方法および積層基板構造
KR20130115022A (ko) * 2012-04-10 2013-10-21 삼성테크윈 주식회사 회로기판의 제조방법 및 이에 사용되는 회로기판 제조용 절연 코어
KR101454111B1 (ko) * 2013-04-17 2014-10-22 삼성전기주식회사 열팽창율 및 유전손실율이 낮은 인쇄회로기판용 절연수지 조성물, 이를 이용한 프리프레그 및 인쇄회로기판
JP6133689B2 (ja) * 2013-05-28 2017-05-24 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP5567716B2 (ja) * 2013-06-24 2014-08-06 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム

Also Published As

Publication number Publication date
JP2017073531A (ja) 2017-04-13
KR102078009B1 (ko) 2020-02-17
KR20170041020A (ko) 2017-04-14

Similar Documents

Publication Publication Date Title
JP6721143B2 (ja) プリント回路基板及びその製造方法
US8735739B2 (en) Wiring board and method for manufacturing the same
JP6373574B2 (ja) 回路基板及びその製造方法
TWI495416B (zh) 多層基板
KR101562486B1 (ko) 다층배선기판 및 그 제조방법
US9538642B2 (en) Wiring board and method for manufacturing the same
US20110209910A1 (en) Multilayered Wiring Board and Method of Manufacturing the Same
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
CN107393899B (zh) 芯片封装基板
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP5576546B2 (ja) 配線基板の製造方法
JP5221887B2 (ja) 配線基盤の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2007266197A (ja) 配線基板
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
US20170094786A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200602

R150 Certificate of patent or registration of utility model

Ref document number: 6721143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250