KR101088030B1

KR101088030B1 - 임베디드 인쇄회로기판 및 그 제조방법

Info

Publication number: KR101088030B1
Application number: KR1020100013463A
Authority: KR
Inventors: 이민석; 최재봉; 이기용; 유재현
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-02-12
Filing date: 2010-02-12
Publication date: 2011-11-30
Also published as: KR20110093421A

Abstract

본 발명은 기판에 내장되는 소자와 PCB 회로를 연결함에 있어, 레이저 가공시 정밀한 사이즈 조절과 가공 위치의 조절을 위한 임베디드 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명에 의하면, 범프 사이에 비아가 형성된 비아 범프를 사용함으로써 레이저 가공시 정밀한 사이즈의 조절이 가능하게 하고 가공 위치의 정밀도를 향상시켜 공정의 편의성과 효율을 높일 수 있게 된다.

Description

임베디드 인쇄회로기판 및 그 제조방법{EMBEDDED PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}

본 발명은 소자가 매립되는 구조의 임베디드 인쇄회로기판 및 그 제조방법에 관한 것이다.

수동소자와 능동소자가 PCB의 표면을 공유하고 있는 종래의 PCB와는 달리 임베디드(Embedded) PCB(Printed Circuit Board)는 저항이나 커패시터 등과 같은 소자가 기판에 내장되어 있어 PCB의 표면에 여유공간을 확보할 수 있어 종래의 PCB에 비하여 배선밀도를 높일 수 있어 더욱 컴팩트한 전자기기의 개발이 가능하게 된다.

또한 소자가 수직방향으로 연결되어 배선 길이가 크게 감소되어 고주파 신호를 사용하는 전자기기에서 기생효과(Parasitic Effect)에 의한 임피던스 발생 및 신호지연 등의 문제를 줄이는 효과가 있다.

이러한 임베디드 PCB의 핵심기술 중 하나는, 기판 내부에 내장되는 소자와 PCB 회로를 정밀하게 연결하는 기술이다. 일반적으로 소자와 PCB회로를 연결하는 기술로는 솔더(Solder) 혹은 Au Stud Bump를 이용하는 방법이 있는데 최근에는 공정 효율성 및 높은 신뢰성, 낮은 공정 가격으로 인하여 레이저로 비아를 형성하고 도금하는 방법이 주목 받고 있다.

도 1a 내지 도 1f는 종래의 레이저 가공을 통하여 비아를 형성하는 방법에 관한 도면이다. 특히 도 1a 내지 도 1c는 패터닝을 통해 미리 동박(10)을 제거(개구부를 형성)하고 해당 부위에 레이저(40)를 조사하여 절연층(20)을 제거하는 것을 도시한 도면이고, 도 1d 내지 도 1f는 미리 개구부를 만들지 않고 레이저 빔(40)으로 동박(10)과 절연층(20)을 함께 가공하는 것을 도시한 도면이다.

구체적으로 살펴보면, 도 1a는 미리 제거된 동박(10)과 레이저(40)에 의한 제거가 정상적으로 가공된 경우이지만, 도 1b는 제거된 동박(10)이 한 쪽으로 쏠려 원하는 위치에서 레이저(40)에 의한 가공이 이루어지지 않았고, 도 1c는 도 1b와 반대로 동박(10)의 제거는 올바른 위치에서 이루어 졌지만 레이저 빔(40)이 한 쪽으로 쏠려 원하는 위치에서 가공이 이루어지지 않은 경우를 도시한 것이다. 또한, 도 1d는 동박(10)과 절연층(20)이 올바른 위치에서 레이저 빔에 의해 가공된 경우이지만, 도 1e는 레이저 빔(40)이 한 쪽으로 쏠려 원하는 위치에서 동박(10)과 절연층(20)이 제거되지 않았고, 도 1f는 레이저 빔(40)의 위치는 정상적이지만 레이저의 사이즈가 불량이 생겨 올바른 사이즈로 가공되지 않은 경우를 도시한 것이다.

상기와 같이 종래의 레이저 가공을 통하여 비아를 형성하는 방법은 PCB에서 사용하는 일반적인 가이드 시스템(Guide System)을 사용하고 그 사이즈 조절도 설비에 의존하게 됨으로 인하여 원하지 않는 가공 위치에 따른 불량 및 비아 사이즈 불량이 발생하는 문제점이 발생한다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 범프 사이에 비아가 형성된 비아 범프를 포함하는 임베디드 인쇄회로기판 및 그 제조 방법을 제공함으로써 레이저에 의한 가공시 가공 위치와 그 크기를 용이하게 제어할 수 있도록 하여 기판에 내장된 소자와 PCB회로를 정밀하게 연결시키고 그로 인해 공정의 편의성과 효율성을 향상시키는데 본 발명의 목적이 있다.

상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 소자가 매립된 임베디드 인쇄회로기판에 있어서, 상기 소자와 인쇄회로기판과의 연결을 위해 범프(Bump)사이에 비아(Via)가 형성된 비아 범프 및 상기 비아 범프 내에 전기적 연결을 위해 형성된 도금층을 포함하는 것을 특징으로 하여 레이저 가공시 정밀한 사이즈 조절이 가능하고 가공 위치의 정밀도를 향상시킬 수 있도록 한다.

특히, 상술한 비아 범프는 중앙에 홀이 형성된 도넛 형태의 원통형인 것을 특징으로 하거나, 전체적으로 중앙에 홀이 형성된 도넛 형태의 원통형이되 다수의 조각으로 분할되어 이격된 형태인 것을 특징으로 하여 공정의 효율성과 편의성을 증대시킬 수 있도록 한다.

또한, 상술한 비아 범프는, 상기 중앙에 형성된 비아의 폭이 30 내지 40μm인 것을 특징으로 하며, 상기 중앙에 형성된 홀과 외측 원과의 최단 거리가 40 내지 50μm인 것을 특징으로 한다.

아울러, 상술한 비아 범프는 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 또는 팔라듐(Pd) 중 적어도 어느 하나로 1층 이상의 구조로 형성되는 것을 특징으로 한다.

또한, 본 발명의 또 다른 실시형태에 따른 임베디드 인쇄회로기판의 제조방법은, (a) 캐리어인 동박적층판상에 Cu층과 금속층을 순차적으로 형성하는 단계; (b) 상기 금속층을 패터닝하여 범프(bump) 사이에 비아(Via)가 존재하도록 비아 범프를 형성하는 단계; (c) 상기 비아 범프상에 소자를 접착하기 위하여 접착층을 형성하는 단계; (d) 상기 접착층을 통해 소자를 실장하고 내층 회로를 적층하는 단계; (e) 상기 캐리어인 동박적층판을 제거하고 회로패턴을 형성하는 단계; (f) 상기 비아 범프를 이용하여 레이저 가공을 통해 비아를 형성하는 단계; (g) 상기 비아를 도금하여 상기 소자와 회로를 전기적으로 연결시키는 단계; 를 포함하는 것을 특징으로 한다.

특히, 상술한 (b)단계는, 중앙에 홀이 형성된 도넛 형태의 원통형인 비아 범프를 형성하는 단계인 것을 특징으로 할 수 있으며, 전체적으로 중앙에 홀이 형성된 도넛 형태의 원통형이되 다수의 조각으로 분할되어 이격된 형태의 비아 범프를 형성하는 단계인 것을 특징으로 할 수 있다.

또한, 상술한 (b)단계는, 상기 비아 범프의 중앙에 형성된 홀의 지름이 30 내지 40μm 가 되도록 상기 비아 범프를 형성하는 단계인 것을 특징으로 하며, 상기 비아 범프의 중앙에 형성된 홀과 외측 원의 최단 거리가 40 내지 50 μm 가 되도록 상기 비아 범프를 형성하는 단계인 것을 특징으로 한다.

또한, 상술한 (b)단계는 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 또는 팔라듐(Pd) 중 적어도 어느 하나로 1층 이상의 비아 범프를 형성하는 단계인 것을 특징으로 한다.

본 발명에 따르면, 소자가 매립된 인쇄회로기판에 있어서, 기판에 내장된 소자와 PCB회로를 정밀하게 연결하기 위하여 범프 사이에 비아가 형성된 비아 범프를 이용함으로써 레이저에 의한 비아 가공시 가공 위치나 그 사이즈를 더 용이하고 정밀하게 제어하여 공정의 편의성과 효율성을 향상시킬 수 있는 효과를 가지게 된다.

도 1a 내지 도 1f는 종래 기술에 따른 레이저 가공에 의하여 비아를 형성하는 임베디드 PCB의 단면도이다.
도 2a 내지 도 2f는 비아 범프를 이용하여 레이저 가공한 임베디드 PCB의 단면도이다.
도 3은 비아 범프가 형성된 임베디드 PCB의 제조 공정도이다.
도 4a와 도 4b는 비아 범프를 확대한 단면도 및 평면도이다.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.

기존의 레이저 가공에 의해 비아를 형성하는 방법들은 패터닝에 의해 제거된 동박이나 레이저의 가공 위치가 한 쪽으로 쏠려 정밀한 비아를 형성함에 있어 문제점이 발생한다. 이에 반하여 본 발명에 제안하는 임베디드 기판 및 그 제조방법은 비아 범프(Via Bump)를 이용하여 레이저 가공을 행함으로써 정밀한 사이즈나 가공 위치의 제어가 가능하도록 한다. 상기의 비아 범프는 범프 사이에 비아가 형성된 범프로서 기판 내부에 매립되는 소자와 PCB회로의 정밀한 연결을 위한 레이저 가공에 의한 비아를 형성함에 있어 범프 형태의 Via Land가 필요한데 이를 비아 범프라 정의한다. 여기에서, 상기 정밀한 비아를 형성하는데 있어서의 비아는 회로와 소자 간의 전기적 연결을 위한 비아로서 본 발명에서 '제1 비아'라고 한다. 또한, 비아가 형성된 비아 펌프에서, 비아 범프에 형성된 비아는 '제2 비아' 라고 한다.

도 2a 내지 도 2f는 본 발명에 따른 비아 범프를 이용하여 레이저 가공을 행하는 임베디드 PCB의 단면도를 도시한 것이다. 다만, 도 2a 내지 도 2c는 패터닝을 통해 미리 동박(110)을 제거(개구부를 형성)하고 해당 부위에 레이저(150)를 조사하여 절연층(120)을 제거하는 것을 도시한 도면이고, 도 2d 내지 도 2f는 미리 개구부를 만들지 않고 레이저 빔(150)으로 동박(110)과 절연층(120)을 함께 가공하는 것을 도시한 도면이다.

구체적으로 상기의 도면을 참조하여 살펴보면, 도 2a는 패터닝을 통해 미리 제거된 동박(110)과 레이저 빔(150)에 의한 제거가 정상적으로 가공된 경우이다. 도 2b는 레이저 빔(150)에 의한 가공 위치는 정상적이만 패터닝에 의해 제거된 동박(110)이 한 쪽으로 쏠려 있고 도 2c는 반대로 패터닝에 의해 제거된 동박(110)은 정상적인 위치에 있지만 레이저(150)의 가공 위치가 한 쪽으로 쏠려 있다. 종래의 기술에 따른 도 1b 와 도 1c에 따르면 상기와 같은 경우 가공 위치의 쏠림으로 인해 레이저 가공시 불량이 발생하지만, 본 발명에 따른 도 2b 와 도 2c는 비아 범프(140)에 의해 레이저 마스킹이 가능하여 레이저 가공시 불량이 발생하지 않는다. 다만, 상기와 같이 패터닝에 의해 동박(110)이 미리 제거되어 개구부가 형성된 경우에는 레이저 가공에 의해 영향을 받지 않기 위해 비아 범프(140)는 2층 이상의 다층으로 구성되는 것이 바람직하다.

도 2d는 동박(110)과 절연층(120)이 올바른 위치에서 레이저 빔(150)에 의해 가공된 경우이다. 도 2e는 레이저 빔(150)에 의한 가공 위치가 한 쪽으로 쏠려있으며, 도 2f는 레이저(150)의 사이즈에 불량이 생긴 경우이다. 종래의 기술에 따른 도 1e 와 도 1f에 따르면 상기와 같은 경우 레이저 빔의 가공 위치가 한 쪽으로 쏠리고 레이저의 사이즈가 불량이 생겨 레이저 가공시 불량이 발생하지만, 본 발명에 따른 도 2e 와 도 2f는 비아 범프(140)에 의해 레이저 마스킹이 가능하여 레이저 가공시 불량이 발생하지 않는다. 다만, 상기와 같이 레이저 빔(150)에 의해 동박(110)과 절연층(120)이 가공되는 경우에는 상기 도면 2a 내지 도 2c와는 달리 동박(110)의 존재로 레이저 빔(150)에 의해 비아 범프(140)가 영향을 받지 아니하므로 1층으로 구성될 수 있으며, 다층으로 구성될 수도 있음은 물론이다. 이와 같이 동박(110)이 패터닝에 의해 미리 제거되었는지 여부, 제거된 동박이나 레이저 가공위치가 한 쪽으로 쏠렸는지 여부 및 레이저의 사이즈 불량 여부와 관계없이 비아 범프(140)에 의해 어떠한 경우라도 원하는 가공 위치와 원하는 사이즈를 쉽게 제어할 수 있게 된다.

도 3은 비아 범프가 형성된 임베디드 PCB의 제조 공정도이다.

도 3을 참조하면, (a)단계에서는 캐리어인 동박적층판(Copper Clad Laminate:CCL)(210) 상에 Cu층(220)을 형성하고 그 위에 금속층(230) 형성 한 후 금속층(230)을 패터닝하여 비아 범프(240)를 형성한다. 비아 범프(240)는 도 3의 (a)에 도시된 바와 같이 제2 비아를 갖는다. 이 경우 상기 금속층(230)은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 또는 팔라듐(Pd) 중 적어도 어느 하나로 1층 이상의 구조로 형성할 수 있다. 다만, 패터닝에 의해 Cu(220)가 제거되어 개구부가 형성된 채 레이저 빔(280)으로 가공하는 경우에는 레이저에 의해 비아 범프(240)가 영향을 받을 수 있으므로 2층 이상의 다층으로 형성하는 것이 바람직하다. 상기 비아 범프(240)의 형성은 Subtractive 또는 Additive 공법으로 구현할 수 있으며, 도금법, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), Printing으로 형성할 수 있다. (b)단계에서는 소자(260)를 상기 비아 범프(240)상에 실장하기 위해 접착층(250)을 형성하고 (c)단계에서는 기판내에 매립될 소자(260)를 준비하고, (d)단계에서는 상기 소자(260)를 접착층(250)을 이용해 상기 비아 범프(240)상에 접착한다. (e)단계에서는 내층 회로(270)를 가압하여 적층하고 (f)단계에서는 캐리어인 동박적층판(210)을 제거하고 회로 패턴을 형성한 후 비아 범프(240)를 이용하여 레이저 빔(280)으로 기판 내부에 내장된 소자(260)와 PCB회로를 연결하기 위한 제1 비아를 형성한다. 이 경우 비아 범프(240)로 인해 가공 위치나 사이즈 또는 레이저 불량의 발생 여부와 관계없이 제1 비아의 가공 위치와 사이즈를 용이하고 정밀하게 제어할 수 있어 공정의 편의성과 효율성을 증대시킬 수 있게 된다. (g)단계에서는 상기 레이저(280) 가공에 의해 형성된 제1 비아를 도금(290)하여 상기 소자와 회로를 전기적으로 연결시켜 임베디드 PCB를 제조하게 된다.

도 4a 및 도 4 b는 동박층 상에 형성된 비아 범프를 확대한 단면도와 정면도를 도시한 도면이다.

도 4a를 참조하면, 상기 비아 범프(240)는 중앙에 홀이 형성된 도넛 형태의 원통형으로서, 비아의 폭 즉, 중앙에 형성된 홀의 지름(X)은 30 내지 40μm인 것이 바람직하며, 중앙에 형성된 홀과 외측 원과의 최단 거리(Y)는 40 내지 50μm인 것이 바람직하다. 다만, 도금 특성을 고려하여 도 4a와 같은 도넛 형태의 비아 범프(240) 이외에 도 4b와 같은 형태의 비아 범프(240)를 형성함으로써 동일한 장점을 가지면서 공정능력을 향상시킬 수 있다. 도 4b에 도시된 비아 범프(240)는 전체적으로 중앙에 홀이 형성된 도넛 형태의 원통형으로서 도 4a와 동일한 형태이지만, 다수의 조각으로 분할되어 이격된 형태로서 Thermal Via Pad의 형태를 갖추고 있다. 상기 도 4a와 마찬가지로 도 4b의 비아 범프(240)의 중앙에 형성된 홀의 지름(X)은 30 내지 40μm인 것이 바람직하며, 중앙에 형성된 홀과 외측 원과의 최단 거리(Y)는 40 내지 50μm인 것이 바람직하다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10, 110, 220: 동박 20, 120: 절연층
30, 130, 260 : 소자 40, 150, 280: 레이저 빔
140, 240: 비아 범프 210: 동박 적층판
230: 금속층 250: 접착층
270: 내층 회로 290: 도금
X: 비아 범프내 홀의 지름 Y: 비아 범프 내의 홀과 외측 원과의 최단 거리

Claims

소자가 매립된 임베디드 인쇄회로기판에 있어서,
상기 소자가 매립되고 그 위에 회로가 형성된 절연층;
상기 소자와 상기 회로와의 연결을 위해 형성된 제1 비아(Via);
상기 소자와 상기 회로 사이에 위치하며 상기 제1 비아의 형성 위치에 대응하여 제2 비아를 갖는 비아 펌프; 및
상기 제1 비아 내에 전기적 연결을 위해 형성된 도금층을 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판.
청구항 1에 있어서,
상기 비아 범프는,
중앙에 홀이 형성된 도넛 형태의 원통형인 것을 특징으로 하는 임베디드 인쇄회로기판.
청구항 1에 있어서,
상기 비아 범프는,
전체적으로 중앙에 홀이 형성된 도넛 형태의 원통형이되 다수의 조각으로 분할되어 이격된 형태인 것을 특징으로 하는 임베디드 인쇄회로기판.
청구항 1에 있어서,
상기 비아 범프는,
상기 중앙에 형성된 비아의 폭이 30 내지 40μm인 것을 특징으로 하는 임베디드 인쇄회로기판.
청구항 2 또는 청구항 3에 있어서,
상기 비아 범프는,
상기 중앙에 형성된 홀과 외측 원과의 최단 거리가 40 내지 50μm인 것을 특징으로 하는 임베디드 인쇄회로기판.
청구항 1에 있어서,
상기 비아 범프는,
구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 또는 팔라듐(Pd) 중 적어도 어느 하나로 1층 이상의 구조로 형성되는 것을 특징으로 하는 임베디드 인쇄회로기판.
소자가 매립된 임베디드 인쇄회로기판의 제조방법에 있어서,
(a) 캐리어인 동박적층판상에 회로를 위한 Cu층과 금속층을 순차적으로 형성하는 단계;
(b) 상기 금속층을 패터닝함으로써, 상기 소자와 상기 회로와의 연결을 위한 제1 비아의 형성 위치에 대응하여 제2 비아(Via)를 갖는 비아 범프를 형성하는 단계;
(c) 상기 비아 범프상에 소자를 접착하기 위하여 접착층을 형성하는 단계;
(d) 상기 접착층을 통해 소자를 실장하고 상기 소자를 매립하는 내층 회로를 적층하는 단계;
(e) 상기 캐리어인 동박적층판을 제거하고 상기 Cu층을 패터닝하여 회로를 형성 하는 단계;
(f) 상기 비아 범프를 이용하여 레이저 가공을 통해 상기 제1 비아를 형성하는 단계; 및
(g) 상기 제1 비아를 도금하여 상기 소자와 회로를 전기적으로 연결시키는 단계;
를 포함하는 것을 특징으로 하는 소자가 매립된 임베디드 인쇄회로기판의 제조 방법.
청구항 7에 있어서,
상기 (b)단계는,
중앙에 홀이 형성된 도넛 형태의 원통형인 비아 범프를 형성하는 단계인 것을 특징으로 하는 소자가 매립된 임베디드 인쇄회로기판의 제조 방법.
청구항 7에 있어서,
상기 (b)단계는,
전체적으로 중앙에 홀이 형성된 도넛 형태의 원통형이되 다수의 조각으로 분할되어 이격된 형태의 비아 범프를 형성하는 단계인 것을 특징으로 하는 소자가 매립된 임베디드 인쇄회로기판의 제조 방법.
청구항 8 또는 청구항 9에 있어서,
상기 (b)단계는,
상기 비아 범프의 중앙에 형성된 홀의 지름이 30 내지 40μm 가 되도록 상기 비아 범프를 형성하는 단계인 것을 특징으로 하는 소자가 매립된 임베디드 인쇄회로기판의 제조 방법.
청구항 8 또는 청구항 9에 있어서,
상기 (b)단계는,
상기 비아 범프의 중앙에 형성된 홀과 외측 원의 최단 거리가 40 내지 50μm 가 되도록 상기 비아 범프를 형성하는 단계인 것을 특징으로 하는 소자가 매립된 임베디드 인쇄회로기판의 제조 방법.
청구항 8 또는 청구항 9에 있어서,
상기 (b)단계는,
구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 또는 팔라듐(Pd) 중 적어도 어느 하나로 1층 이상의 비아 범프를 형성하는 단계인 것을 특징으로 하는 소자가 매립된 임베디드 인쇄회로기판의 제조 방법.