KR100305570B1 - 인쇄회로기판및그제조방법 - Google Patents

Abstract

본 발명은 제조방법이 간단하고 제조비용이 대폭 절감됨과 동시에 칩이 실장되는 개구 두께의 제어가 가능한 인쇄회로기판 및 그 제조방법에 관한 것으로, 기판 위에 개구를 포함하는 적어도 하나의 잉크층이 형성되며, 개구 내부에 칩이 실장된다.

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THERE OF}

본 발명은 인쇄회로기판에 관한 것으로, 특히 동박적층판에 적어도 하나의 잉크층을 형성하고 상기 잉크층을 현상하여 칩이 실장되는 개구를 형성함으로써 제조비용이 절감되고 개구 두께의 조정을 용이하게 할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.

근래, 고밀도 및 고집적회로(IC) 칩이 고속화, 고기능화됨에 따라 칩이 실장되는 기판도 이에 대응하여 고속화, 고기능화되어야만 한다. 상기한 고속 및 고기능을 위해, 칩이 동박적층판(Copper Clad Laminate)으로 이루어진 인쇄회로기판(Printed Circuit Board) 위에 실장되는 COB(Chip On Board)가 주로 사용된다.

도 1에 상기한 COB가 도시되어 있다. 도면에는 비록 양면 CCL(1)에 하나의 개구(5)만이 형성되어 그 내부에 칩(7)이 실장되지만, 실제의 제품이나 제조공정에서는 상기 개구(5)가 복수개 형성되어 그 내부에 복수의 칩(7)이 실장될 수 있다. CCL(1)의 양면에는 동박으로 이루어진 회로(3)가 형성되어 있으며, 칩(7)에는 패드(8)가 형성되어 와이어(wire;9)에 의해 상기 CCL(1)의 양면에 형성된 회로(3)와 연결된다(와이어본딩).

상기한 바와 같이, CCL(1)상에 칩(7)을 실장하기 위해서는 상기 CCL(1)을 가공하여 개구(5)를 형성해야만 한다. 이러한 개구(5)는 종래에는 라우터(rauter)기계와 같은 기계적인 방법에 의해 형성하였다. 즉, CCL(1) 양면의 동박을 에칭하여 원하는 회로(3)를 형성한 후, CCL(1)을 라우터(rauter)기계에 흡착 고정시키고 개구(5)가 형성될 부분을 라우터비트(rauter bit)로 가공하여 PCB(1)의 z-축방향(즉, PCB의 두께방향)으로 상기 비트를 원하는 깊이 만큼 절삭하였다.

그러나, 상기와 같이 라우터에 의해 CCL(1)의 개구(5)를 형성하는 방법은 기계적인 방법으로 z-축을 제어하여 원하는 깊이의 개구를 형성하기 때문에, 가공시간이 길어질 뿐만 아니라 형성된 개구(5)의 바닥을 편평하게 제어하기가 대단히 어려웠다. 개구(5)의 바닥을 편평하게 하기 위해 또 다른 가공을 하는 경우에도 공정이 길어질 뿐만 아니라 제품이 수율이 저하되며 제조비용이 증가하는 문제가 있었다.

상기 문제를 위해, 근래에 도 2에 도시된 COB가 제안되고 있다. 상기 COB의 특징은 2장의 단면 CCL(1,2)을 합착한다는 것이다. 도면에 나타낸 바와 같이, 제1CCL(1)과 제2CCL(2) 사이에는 프리프레그(prepreg;10)가 존재하여 상기 제1CCL(1) 및 제2CCL(2)에 압력을 가함으로써 합착된다. 제1CCL(1)과 프리프레그(10)에는 관통공이 형성되어 제1CCL(1) 및 제2CCL(2)의 합착시 칩(7)이 실장되는 개구(5)를 형성한다.

일반적으로 상기 COB에서는 약 0.1mm 두께의 CCL을 사용한다. 또한, 프리프레그(10)의 두께 역시 약 0.06mm 정도이기 때문에, 제1CCL(1)과 제2CCL(2)을 합착했을 때 약 0.26mm 두께의 COB를 얻을 수 있게 된다. 그러나, 디지탈카메라와 같은 초박형의 전자제품에서는 최종 COB의 두께가 EMC(Epoxy Molding Compound)를 포함하여 0.6mm를 초과해서는 안된다. 따라서, 최종 COB의 두께를 얇게 하기 위해서는 박형의 CCL을 합착해야만 한다. 그러나, 제1CCL(1)과 제2CCL(2)의 두께가 너무 얇으면, CCL(1,2)의 합착시 개구영역의 제2CCL(2), 즉 개구(5)의 바닥에 응력이 작용하여 바닥이 뒤틀리거나 한쪽(개구의 위쪽)으로 굴곡지는 변형이 발생하게 된다. 이러한 변형은 칩의 실장시 칩의 안정된 부착을 방해할 뿐만 아니라 몰딩된 최종 COB에 오차를 발생시켜 수율을 저하시키는 문제를 야기한다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 기판 위에 잉크층을 형성한 후 칩이 실장되는 영역을 현상액으로 제거하여 개구를 형성한 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해, 본 발명에 따른 인쇄회로기판은 기판과 상기한 기판위에 형성되며 칩이 실장되는 개구를 포함하는 적어도 하나의 잉크층으로 구성된다. 기판의 상면에는 회로가 형성되어 있으며, 상기 회로의 일부가 개구내에서 외부로 노출되어 칩의 실장시 와이어에 의해 패드와 전기적으로 접속된다. 상기 잉크층이 복수층으로 이루어진 경우에는 잉크층 사이에 내층 회로가 형성된다.

또한, 본 발명에 따른 인쇄회로기판 제조방법은 기판위에 적어도 하나의 잉크층을 형성하는 단계와 상기 잉크층의 일부 영역을 제거하여 칩이 실장되는 개구를 형성하는 단계로 구성된다. 개구영역의 잉크층의 제거는 잉크층의 일부 영역을마스크로 블로킹한 상태에서 광을 조사하여 경화하고 현상액으로 미경화영역을 제거함으로써 이루어진다. 잉크층이 복수층으로 이루어진 경우, 잉크층에 개구를 형성하는 단계는 기판 전체에 걸쳐서 잉크를 도포하여 제1잉크층을 형성하는 단계와, 상기 제1잉크층에 개구를 형성하는 단계와, 상기 제1잉크층 위에 금속을 도금하고 에칭하여 내부 회로를 형성하는 단계와, 상기 제1잉크층 및 개구에 제2잉크층을 형성하는 단계와, 상기 제1잉크층의 개구와 동일한 폭으로 제2잉크층에 개구를 형성하는 단계로 구성된다. 또한, 제1잉크층을 형성하고 그 위에 내부 회로를 형성한 후 다시 제2잉크층을 형성하며, 이어서, 개구영역의 제1잉크층 및 제2잉크층을 한꺼번에 현상하는 것도 가능하다.

도 1은 칩이 실장된 종래의 인쇄회로기판을 나타내는 도면.

도 2는 다른 종래의 인쇄회로기판을 나타내는 도면.

도 3은 본 발명의 제1실시예에 따른 인쇄회로기판의 구조를 나타내는 단면도.

도 4는 본 발명의 제1실시예에 따른 인쇄회로기판을 제조하는 방법을 나타내는 도면.

도 5는 본 발명의 제2실시예에 따른 인쇄회로기판의 구조를 나타내는 단면도.

도 6은 본 발명의 제2실시예에 따른 인쇄회로기판을 제조하는 방법을 나타내는 도면.

*도면의 주요부분에 대한 부호의 설명*

101,201 : CCL 103,203 : 회로

105,205 : 개구 107,207 : 칩

108,208 : 패드 109,209 : 와이어

120,220,225 : 잉크층 103 : 회로

203 : 제1회로 233 : 제2회로

237 : 제3회로

상술한 바와 같이, 제작의 간편성과 칩실장부위의 평탄성을 위해 CCL을 2장 합착함으로써 개구를 형성하는 방법은 CCL의 추가 사용에 의한 비용의 증가와 2장의 CCL의 합착에 의한 고정의 복잡성을 야기하게 된다. 본 발명에서는 1장의 CCL을 가공하거나 혹은 2장의 CCL을 합착하여 개구를 형성하는 대신 1장의 CCL 위에 잉크(INK)를 도포하여 개구를 형성한다.

상기한 COB 구조의 제1실시예가 도 3에 도시되어 있다. 도 3에 나타낸 바와 같이, CCL(101)의 양면에는 동박 또는 금속이 도금되고 에칭되어 회로(103)가 형성되어 있으며, CCL(101)의 상면에 일정한 높이의 잉크층(120)이 형성되어 있다. 상기 잉크층(120)은 약 0.1mm의 두께로서, 칩이 실장되는 영역에 개구(105)가 형성되어 있다. 상기 CCL(101)의 두께가 약 0.1mm이고 잉크층(105)의 두께도 약 0.1mm이기 때문에, 전체 COB의 두께가 약 0.2mm로 되며, EMC를 포함한 전체의 제품 두께가 0.6mm를 초과하지 않게 된다.

CCL(101)의 상면에 형성된 회로(103)는 CCL(101)과 잉크층(120) 사이에 위치하지만, 회로(103)의 일부가 개구(105)의 내부에서 외부로 노출되어 와이어(10)에 의해 칩(107)에 형성된 패드(108)에 연결된다.

이하, 도 4를 참조하여 상기 COB를 제조하는 방법을 상세히 설명한다. 우선, 도 4(a)에 나타낸 바와 같이, 두께가 약 0.1mm인 양면 CCL(101)에 드릴과 같은 공작기계에 의해 비어홀(VIA hole;113)을 형성한 후, 상기 CCL(101) 전체에 걸쳐 구리와 같이 전도성이 양호한 금속을 도금한다. 상기 CCL(101)의 금속층 위에 레지스트패턴을 형성한 후, 이 CCL(101)을 에천트(etchant)에 작용하여 회로(103)를 형성한다. 이때, 비어홀(113)을 형성하고 금속을 도금한 후 에칭하여 회로(103)를 형성하는 대신, CCL(101)의 동박을 에칭하여 회로(103)를 형성하고 비어홀(113)을 형성항 후 상기 비어홀(113)에 금속을 도금하여 상기 회로를 연결하는 것도 물론 가능하다.

이어서, 도 4(b)에 나타낸 바와 같이, CCL(101)의 상면 전체에 걸쳐서 약 0.1mm의 두께로 감광성 잉크를 도포하여 잉크층(120)을 형성한 후, 칩이 실장되는 개구(105)를 형성한다. 잉크층(120)은 스크린도포방법이나 롤코팅(roll coating)방법에 의해 형성되며, 개구(105)는 상기 잉크층(120)의 개구영역을 마스크(mask)를 이용하여 블로킹한 상태에서 자외선과 같은 광을 조사하여 잉크층(120)을 경화시킨 후 현상액을 작용시켜 상기 개구영역의 잉크층을 제거함으로써 형성된다.

이후, 도 4(c)에 나타낸 바와 같이, 상기 개구(120)에 칩(107)을 실장한 후, 개구(105)내의 회로(103)와 칩(107)의 패드(108)를 와이어(109)로 연결하여 칩(107)이 실장된 COB를 완성한다.

상기한 본 발명의 제1실시예에서는 경화된 잉크층이 종래의 CCL기판의 역할을 대신하기 때문에, 종래에 라우터기계를 이용하여 기판을 가공함으로써 개구를 형성하거나 2장의 기판을 합착하여 개구를 형성하는 것에 비해 제조가 대단히 간편해지며, 따라서 제조비용이 절감됨과 동시에 수율이 향상된다. 또한, 잉크의 도포시 그 두께의 조정이 용이하기 때문에, 개구의 두께를 용이하게 제어할 수 있게 된다.

도 5는 본 발명의 제2실시예에 따른 COB구조를 나타내는 도면이다. 도면에 나타낸 바와 같이, 제2실시예는 제1실시예와는 달리 잉크층이 2층 이상의 층으로 이루어져 있으며, 상기 잉크층 사이에 회로가 형성된 다층회로기판이다.

도면에 나타낸 바와 같이, CCL(201)의 상면에는 제1회로(203)가 형성되어 있으며, 상기 제1회로(203) 및 CCL(201) 위에 개구(205)가 형성된 제1잉크층(220)이 형성되어 있다. 상기 제1잉크층(220) 및 제1회로(203) 위에는 다시 제2회로(233)가 형성되며, 상기 제1잉크층(220) 및 제2회로(233) 위에 상기 제1잉크층(220)과 동일한 두께의 제2잉크층(225)이 형성되어 있다.

제1잉크층(220) 및 제2잉크층(225)은 약 0.1mm의 두께로서, 동일한 폭을 갖는 개구(205)가 형성되어 있다. 개구(205)의 내부에는 제1회로(203) 및 제2회로(233)의 일부가 외부로 노출되어 와이어(9)에 의해 개구(205)에 실장되는칩(207)의 패드(208)와 연결된다.

CCL(201)과 잉크층(220,225)에는 비어홀(213)이 형성되어 있으며, 그 내부벽에는 제3회로(237)의 형성시 도금되는 금속이 위치하여 CCL(201)의 상면의 회로와 하면의 회로 및 층간회로를 연결한다.

본 발명의 제2실시예에 따른 COB를 제조하는 방법이 도 6에 도시되어 있다.

우선, 도 6(a)에 나타낸 바와 같이, 약 0.1mm 두께의 양면 CCL(201)의 동박을 에칭하여 제1회로(203)를 형성한 후, 스크린도포방법이나 롤코팅방법에 의해 상기 CCL(201) 전체에 걸쳐 약 0.1mm 두께의 제1잉크층(220)을 형성한다.

이어서, 도 6(b)에 나타낸 바와 같이, 상기 제1잉크층(220)에 칩이 실장되는 일정 폭의 개구(205)를 형성한 후, 상기 제1잉크층(220) 및 CCL(201) 전체에 걸쳐서 금속을 도금하여 금속층(233a)을 형성한다. 상기 개구(205)는 마스크를 이용하여 상기 제1잉크층(220)의 일부 영역을 블로킹한 상태에서 자외선과 같은 광을 조사하여 상기 잉크층(220)을 경화한 후 현상액을 작용하여 자외선이 조사되지 않은 영역의 잉크층을 제거함으로써 형성된다. 이때, 상기 개구(205)내에는 제1회로(203)의 일부가 외부로 노출된다.

그후, 도 6(c)에 나타낸 바와 같이, 상기 금속층(233a)을 에천트로 에칭하여 제1잉크층(220) 위에 제2회로(233)를 형성한 후, CCL(201) 전체에 걸쳐서 제2잉크층(225)을 형성한다. 도면에 도시된 바와 같이, 제2회로(233)를 형성할 때 개구(205)내에서 외부로 노출되는 제1회로(203)위에 상기 제2회로(233)의 일부가 위치하여 칩이 실장되는 경우 칩의 패드와 접속된다. 제2잉크층(225)은제1잉크층(220)과 같이 스크린도포방법이나 롤코팅방법에 의해 상기 제1잉크층(220)과 동일한 두께로 형성된다. 이때, 상기 제2잉크층(225)이 제1잉크층(220)과 다른 방법에 의해 다른 두께로 형성되는 것도 물론 가능하다.

이후, 도 6(d)에 나타낸 바와 같이, 상기 제2잉크층(225)을 현상하여 제1잉크층(220)의 개구와 동일한 폭의 개구(205)를 형성한 후, CCL(201)과 잉크층(220,225)에 비어홀(213)을 형성한다. 이어서, 상기 제2잉크층(225)과 CCL(201)의 하면 동박 및 비어홀(213)의 내벽에 금속을 도금하고 에칭하여 상기 제2잉크층(225)위에 제3회로(237)를 형성한다. 상기 제1잉크층(220)과 제2잉크층(225)에 형성된 개구(205)에는 도면에 나타낸 바와 같이 칩(207)이 실장되며, 패드(208)를 통해 제2회로(233)에 접속된다.

도면에서는 잉크를 도포하여 제1잉크층(220)을 형성한 후 현상하여 개구를 형성하고 다시 그 위에 제2잉크층(225)을 형성하고 개구를 형성했지만, 제1잉크층(220)을 형성하고 그 위에 제2회로(233)를 형성한 후 다시 상기 제1잉크층(220) 전체에 걸쳐서 잉크를 도포하여 제2잉크층(225)을 형성하며, 이어서 현상액으로 상기 제1잉크층(220) 및 제2잉크층(225)의 개구영역을 한꺼번에 제거할 수도 있다.

상기한 도면에서는 비록 잉크층(220,225)이 2층으로 형성되어 있지만, 2층 이상의 복수의 층으로 잉크층을 형성하는 것도 물론 가능하다. 일반적으로 디지털카메라나 IC카드용으로 사용되는 칩의 두께는 약 0.2mm이기 때문에, 상기와 같이 잉크층을 2층 이상의 복수의 층으로 형성하는 경우, 칩이 실장될 때 상기 칩이 완전히 개구 내부로 들어 가게된다. 따라서, 칩의 패드가 완전히 개구 내부에 형성되므로, 에폭시몰딩시 최상층 상부로의 칩의 돌출을 방지할 수 있게 되어 제품의 전체 두께가 줄어들게 된다.

본 발명에 따른 인쇄회로기판은 상기한 바와 같이, 적어도 한층의 잉크층을 형성한 후 현상에 의해 개구를 형성하기 때문에 제조비용이 대폭 절감된다. 또한, 상기 잉크층의 도포시 그 두께의 조정이 용이하기 때문에, 개구 두께의 제어를 용이하게 실행할 수 있게 된다.

Claims (14)

1. (2회 정정) 반도체칩이 실장되는 COB기판에 있어서,

   동박이 에칭되어 회로(103,203)가 형성된 동박적층판(101,201): 및

   상기 동박적층판 위에 형성되며 칩이 실장되는 개구(105,205)가 형성된 적어도 하나의 잉크층으로 구성된 인쇄회로기판.
2. 제1항에 있어서, 상기한 회로의 일부가 개구 내부에서 외부로 노출되어 칩의 실장시 칩의 패드와 전기적으로 접속되는 것을 특징으로 하는 인쇄회로기판.
3. 제1항에 있어서, 상기 잉크층이 감광성 잉크로 이루어진 것을 특징으로 하는 인쇄회로기판.
4. 제1항에 있어서, 상기 잉크층이 복수의 층(220,225)으로 이루어진 것을 특징으로 하는 인쇄회로기판.
5. (2회 정정) 제4항에 있어서, 상기 잉크층 사이에 형성된 회로(233)를 추가로 포함하는 것을 특징으로 하는 인쇄회로기판.
6. (2회 정정) 동박적층판(101,201)을 준비하는 단계;

   상기 동박적층판의 동박을 에칭하여 회로(103,203)를 형성하는 단계;

   상기 동박적층판 위에 잉크를 도포하여 적어도 하나의 잉크층을 형성하는 단계;

   상기 잉크층의 일부를 마스크로 블로킹한 상태에서 자외선을 조사하여 상기 잉크층을 경화하는 단계; 및

   현상으로 상기 잉크층의 미경화영역을 제거하여 개구를 형성하는 단계로 구성된 인쇄회로기판 제조방법.
7. (삭제)
8. (삭제)
9. (삭제)
10. 제6항에 있어서, 상기 잉크층이 복수의 층으로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
11. 제10항에 있어서, 상기 잉크층을 형성하는 단계가,

    기판 위에 잉크를 도포하여 제1잉크층(220)을 형성하는 단계;

    마스크로 일부 영역을 블로킹한 상태에서 광을 조사하여 상기 제1잉크층을경화하는 단계; 및

    현상액으로 미경화영역을 제거하여 개구를 형성하는 단계;

    상기 제1잉크층 위에 잉크를 도포하여 적어도 한층의 제2잉크층(225)을 형성하는 단계;

    마스크로 상기 제1잉크층의 개구영역을 블로킹한 상태에서 광을 조사하여 상기 제2잉크층을 경화하는 단계; 및

    현상액으로 미경화영역을 제거하여 개구(205)를 형성하는 단계로 구성된 것을 특징으로 하는 인쇄회로기판 제조방법.
12. 제11항에 있어서, 제1잉크층에 개구를 형성한 후 상기 제1잉크층에 금속을 도금하고 에칭하여 회로(233)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
13. 제10항에 있어서, 상기 잉크층을 형성하는 단계가,

    기판 위에 잉크를 도포하여 제1잉크층(220)을 형성하는 단계;

    마스크로 상기 제1잉크층의 일부 영역을 블로킹한 상태에서 광을 조사하여 상기 제1잉크층을 경화하는 단계;

    상기 제1잉크층 위에 적어도 한층의 제2잉크층(225)을 형성하는 단계;

    마스크로 상기 제2잉크층의 일부 영역을 블로킹한 상태에서 광을 조사하여 상기 제2잉크층을 경화하는 단계; 및

    현상액으로 상기 제1잉크층 및 제2잉크층의 미경화영역을 한꺼번에 제거하여 개구(205)를 형성하는 단계로 구성된 인쇄회로기판 제조방법.
14. 제13항에 있어서, 상기 제1잉크층 위에 금속을 도금하고 에칭하여 회로(233)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.