JP2003324168A - 半導体集積回路実装用プリント配線板 - Google Patents

半導体集積回路実装用プリント配線板

Info

Publication number
JP2003324168A
JP2003324168A JP2002127264A JP2002127264A JP2003324168A JP 2003324168 A JP2003324168 A JP 2003324168A JP 2002127264 A JP2002127264 A JP 2002127264A JP 2002127264 A JP2002127264 A JP 2002127264A JP 2003324168 A JP2003324168 A JP 2003324168A
Authority
JP
Japan
Prior art keywords
solder resist
printed wiring
opening
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002127264A
Other languages
English (en)
Inventor
Junsuke Tanaka
淳介 田中
Norio Matsumoto
規雄 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2002127264A priority Critical patent/JP2003324168A/ja
Publication of JP2003324168A publication Critical patent/JP2003324168A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 、高密度配線を備えたプリント配線基板のパ
ターニングの位置精度を高め、また反りを小さく抑える
ことの可能なプリント配線基板を提供することを目的と
する。 【解決手段】 基板1の上面には導体層2からなる配線
パターンの上に、熱硬化性樹脂3からなるソルダーレジ
ストが形成されている。そして開口が設けられている。
一方下面には導体層2からなる配線パターンの上に感光
性樹脂4からなるソルダーレジストが形成されて開口が
設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を搭載・
実装するためのプリント配線板に関し、さらに詳しく
は、半導体集積回路をフリップチップ実装するためのプ
リント配線板に関する。
【0002】
【従来の技術】抵抗素子や半導体部品などの電子部品の
端子間を電気的に接続し、また、固着・保持するために
プリント配線板が使用される。プリント配線板には少な
くとも1層以上の配線パターンがあり、電子部品の端子
と接続すべきパッドなどを除き、ソルダーレジストと呼
ばれる樹脂皮膜で被覆されている。ソルダーレジストに
は、熱硬化性樹脂のものと感光性樹脂のものがある。
【0003】図2と図3に従来のプリント配線板を示
す。図2において基板1の上面には導体層2からなる配
線パターンの上に、熱硬化性樹脂3からなるソルダーレ
ジストが形成されており、開口が設けられている。一方
下面には導体層2からなる配線パターンの上に熱硬化性
樹脂3からなるソルダーレジストが形成されて開口が設
けられている。前記開口の端部である開口端5とパッド
端部6が接したり、横切る場合はズレ不良となる。ズレ
不良は、基板の伸縮やマスクフィルムのズレに起因して
おり、これらのズレ要因を考慮し、あらかじめ寸法余裕
をとって設計する。図2における、0.5mmが寸法余
裕にあたる。熱硬化性樹脂を用いる場合、樹脂インクの
印刷に使用するスクリーン版にマスクテープを貼って、
樹脂インクが塗布されない部分、すなわち、保護被膜の
開口部を形成する。スクリーン版の位置合わせは人手に
頼るところが多く、前記の寸法余裕0.5mm以上を取
る必要がある。
【0004】図3は熱硬化性樹脂の代わりに感光性樹脂
4が形成されている。感光性樹脂の場合、マスクフィル
ムを用いて、露光・現像により開口部を形成する。露光
機に搭載の画像認識装置よりマスクフィルムと基板の位
置を合わせることができるため、前記のスクリーン版の
場合よりも、寸法余裕を小さくすることができる。通
常、0.05mm以上の寸法余裕を取って、設計する。
熱硬化性樹脂を用いる場合に比べ、寸法余裕を10分の
1にすることができるため、配線密度を高めることがで
きる。
【0005】この製造法を簡単に説明する。ソルダーレ
ジストを塗工する前に、基板の表面に回路配線を形成す
る。絶縁樹脂板の両面に銅箔を貼り付けた銅張り積層板
を用意し、両面の銅箔間で電気的な接続を取りたい場所
にドリルなどで穴をあけ、穴の中に銅メッキを施す。そ
の後、基板の両面に感光性ドライフィルムを貼り付け、
露光・現像によりエッチングレジストを形成する。この
基板をエッチング液に浸すことにより、回路配線が形成
される。エッチングレジストを剥離し、水洗・乾燥した
のち、ソルダーレジスト形成工程へ移動する。
【0006】熱硬化性のソルダーレジストを用いる場合
には、スクリーン印刷機で基板表面に塗工する。スクリ
ーン版にはパッドなどに相当する部分に樹脂が塗工され
ないよう、マスクが形成されており、パッドを除いた部
分に樹脂皮膜が形成される。その後、一定の温度・時間
で加熱することにより、ソルダーレジスト皮膜が形成さ
れる。
【0007】一方、感光性ソルダーレジストの場合、基
板表面のほぼ全体にスクリーン印刷機によりレジストを
塗工したのち、マスクフィルムを用いて露光する。その
後、現像により露光されていないパッド部の樹脂皮膜を
除去する。さらに、加熱・硬化させることにより、ソル
ダーレジスト皮膜を形成する。熱硬化性ソルダーレジス
トの場合に比べ、工程が多いため、製造コストが高くな
る。
【0008】スクリーン印刷機の位置合わせ精度は、数
百ミクロン程度であるため、上記のような熱硬化性ソル
ダーレジストの形成工程では、電子部品の小型化に伴う
配線密度の上昇、パッドの縮小に対応できない。
【0009】一方、露光機にはフィルムとプリント配線
板の位置合わせを行う機構が備わっている。位置合わせ
精度は、ワークサイズや露光機の性能に依存するが、通
常、数十ミクロン程度である。このような理由で、最近
は、ほとんどのプリント配線板に感光性ソルダーレジス
トが使用されている。
【0010】さらに、高い位置精度を求める場合には、
熱硬化性ソルダーレジストで被膜を形成したのち、レー
ザーにてパッド上の樹脂を除去する方法がある。この場
合、パッド毎に加工する必要があるため、加工時間が露
光法よりも長くなり、結局、コスト高になってしまう。
すなわち、コストは印刷法 <露光法 <レーザー加工の
順に高くなる。
【0011】従来、半導体集積回路はリードフレームに
ワイヤボンディング工法で電気接続され、樹脂により封
止されていた。半導体集積回路の小型化・多端子化に伴
い、リードのピッチが狭小化し、マザーボードへの実装
が困難になってきている。そこで、プリント配線板に半
導体集積回路をワイヤボンディング工法で接続し、他方
の面にはハンダボールを格子状に配置するボール・グリ
ッド・アレイが普及している。
【0012】最近では、さらに、多端子化をすすめるた
め、ワイヤボンディング工法に代わり、フリップチップ
工法が増加している。フリップチップ工法では、半導体
集積回路とプリント配線板に格子状に配置された端子間
で電気接続をとるため、端子ピッチが同じでもワイヤボ
ンディング工法よりも多くの端子を配置することができ
る。
【0013】さらに、端子ピッチが狭くなると、パッド
とソルダーレジストの位置関係が重要になる。すなわ
ち、パッドとソルダーレジストの位置合わせにおいて、
高い精度が求められる。高機能素子の場合、パッドとソ
ルダーレジストの位置合わせ精度は10um程度が必要であ
る。しかしながら、従来の露光工法では必要な位置合わ
せ精度が得られない。
【0014】そこで、熱硬化性樹脂を用い、レーザーで
パッド部の樹脂を除去する方法がある。レーザー加工の
場合、カメラでパッド位置に相当する認識マークを読み
とり、演算によりパッド位置を特定し、加工を行うた
め、数um程度の高い精度が得られる。しかしながら、レ
ーザー工法では露光工法と異なり、パッド毎にレーザを
照射して加工する必要があるため、加工時間が長く、コ
ストアップとなる問題があった。
【0015】従来から、外観の均一性を重視し、あるい
は非対称性に起因したプリント配線板のソリを回避する
ため、ソルダーレジストは両面とも感光性樹脂を用いる
か、あるいは、両面とも熱硬化性樹脂を用いてレーザー
加工していた。そのため、加工位置精度をとるか、コス
トをとるかの二者択一であった。
【0016】
【発明が解決しようとする課題】本発明は、高密度配線
を備えたプリント配線基板のパターニングの位置精度を
高め、また反りを小さく抑えることの可能なプリント配
線基板を提供することを目的とする。
【0017】
【課題を解決するための手段】発明者らは、プリント配
線基板の両面のソルダーレジストの種類が異なっていて
もソリが許容範囲となる被膜の条件を見いだし、基板加
工に必要な精度を得られる加工方法を適用することを提
案する。すなわち本発明は、絶縁層を挟んで少なくとも
2層の配線層のあるプリント配線板において、片方の配
線層上には感光性樹脂による保護皮膜が形成されてお
り、もう一方の配線層上には熱硬化性樹脂による保護皮
膜が形成されており、両方の保護被膜とも膜厚が30μm
以下であるプリント配線板である。
【0018】感光性樹脂による保護皮膜が形成されてい
る配線層は、前記保護皮膜の開口部の開口端と前記開口
部に対応する配線であるパッドの端部との平均距離の最
小値が50ミクロン以上であることが好ましい。また熱硬
化性樹脂による保護皮膜が形成されている配線層は、前
記保護皮膜の開口部の開口端と前記開口部に対応する配
線であるパッドの端部との平均距離の最小値が5ミクロ
ン以上50ミクロン以下であることが好ましい。
【0019】プリント配線基板の両面のうちの半導体集
積回路との接続パッドを形成する面に、熱硬化性ソルダ
ーレジストを用い、レーザーでパッド上の樹脂皮膜を除
去することにより、高精度でソルダーレジスト皮膜を形
成することができる。また、他方の面を感光性ソルダー
レジストとすることで、コストを抑制できる。すなわ
ち、必要な精度を確保したうえで、低コストとなるプリ
ント配線板を得られる。基板の両面に異なる樹脂を形成
すると反りが発生するが、それぞれのソルダーレジスト
の厚さを30μm以下にすることにより反りを無視する
程度に小さくできる。
【0020】まず、半導体集積回路を接続する面につい
ては、熱硬化性ソルダーレジストを用いる。フリップチ
ップ工法により接続されるパッドは、一旦、樹脂皮膜で
覆われるが、レーザーにより除去し、電子部品の端子と
電気接続がとれるようにする。レーザー加工では、パッ
ド毎に加工が必要なため、加工コストが高くなるが、10
um以下の高い位置精度を得られる。
【0021】他方の面は感光性ソルダーレジストを用い
る。この面のパッドとソルダーレジストの位置合わせ精
度は数十ミクロン程度なので、問題はない。感光工法で
は、一度に基板面全体を加工できるため、レーザー工法
よりも低コストとなる。
【0022】前記の通り、フリップチップ工法により接
続されるパッドの配置される面では位置精度の高いレー
ザー加工を用い、他方の面では加工コストの低い感光性
工法を用いた。
【0023】さらに、ことなる種類のソルダーレジスト
樹脂を使用する場合、被膜の膜厚が30μm以下であれ
ば、基板のソリは許容範囲内であることを見いだした。
【0024】上記の効果は、レーザー加工を行う面の加
工精度の方が、他方の面よりも高いことが重要である。
加工精度は、パッドの寸法と開口径の寸法から次の式に
より算出される。
【0025】加工精度=±ABS(パッド径−開口径)÷2 (ABSは絶対値を得るための関数) 例えば、パッド径が200μmで、開口径が150μmの場合、
必要な加工精度は±(200-150)÷2=±25μmとなる。
また、この加工精度は、パッドと開口部の平均距離と等
しい。
【0026】レーザー加工の加工精度が必要な面には、
熱硬化性ソルダーレジストを用い、レーザー加工を施
す。他方の面は、感光性レジストを用い、露光法により
ソルダーレジスト皮膜を形成する。
【0027】露光法の加工精度は±50μm以上であり、
レーザー加工の加工精度は±5μm以上である。そこで、
熱硬化性レジストを用いる面のパッドと開口部の平均距
離は5〜50μmであることが好ましく、他方の面のパッド
と開口部の平均距離は50μm以上であることが好まし
い。
【0028】
【発明の実施の形態】(実施例1)厚さが200μmのガラ
スエポキシ絶縁板の両面に18μmの銅箔を貼り付けた銅
張り積層板を準備する。前記銅張り積層板の両面で電気
的接続を取りたい部分にドリルで直径200μmの穴をあけ
たのち、穴の壁面に銅メッキを析出させ、両面の電気的
接続を確保した。つぎに、感光性ドライフィルムを密着
・張り付けし、配線パターンを露光・現像した。これを
エッチングレジストとして、エッチング液に浸すことに
より、不要な銅箔および銅メッキを除去し、回路配線を
形成した。
【0029】つぎに半導体を実装する面(A面)に熱硬
化性樹脂をスクリーン印刷機により塗工した。この際、
基板の4隅付近に回路の位置を認識するための回路パタ
ーン部には樹脂が塗工されないようにスクリーンにマス
クをしておいた。塗工後、70℃で、30分間、加熱するこ
とにより、樹脂中の溶剤分を除去した。次に、レーザー
加工により、パッド上にある樹脂を除去した。この場
合、基板の4隅にある認識パターンをカメラで読みと
り、パッドの位置を演算により求めることにより、正確
に加工を行うことができた。この後、150℃で、60分
間、加熱することにより樹脂を完全に硬化させた。
【0030】次に半導体を実装しない面(B面)に感光
性樹脂をスクリーン印刷機により塗工した。こちらの面
にもA面と同様に認識パターンがあり、その部分に樹脂
が塗工されないようにスクリーンにマスクをしておい
た。塗工後、70℃で30分間、加熱することにより、樹脂
中の溶剤分を除去した。次に、開口部を描画したフィル
ムを重ね、フィルムの認識パターンと基板の認識パター
ンがほぼ一致するように位置合わせを行ったのち、UV露
光を行った。炭酸ナトリウム水溶液に浸すことにより、
未露光部(パッド開口部)を除去した。
【0031】こうして製造したプリント配線板を図1に
示す。基板1の上面には導体層2からなる配線パターン
の上に、熱硬化性樹脂3からなるソルダーレジストが形
成されている。そして開口が設けられている。一方下面
には導体層2からなる配線パターンの上に感光性樹脂4
からなるソルダーレジストが形成されて開口が設けられ
ている。
【0032】下面のソルダーレジストの開口端とパッド
端部の距離は、前述の寸法余裕を考慮し、0.05mm
である。一方、上面の場合、熱硬化性樹脂をレーザーに
て加工しており、寸法余裕は0.005mm以上あれば
よい。そこで、上面のソルダーレジスト開口端とパッド
端部の距離は、0.01mmとした。そのため、従来の
方法よりも、寸法余裕が5分の1になり、配線密度を高
めることができた。
【0033】このようにして製造した基板をNC加工機で
50mm角の小基板に切り出した。小基板を定盤の上に置
き、ソリを測定した。ソリは次のようにして測定した。
まず、小基板の1つの角から対角線に沿ってレーザー変
位計を用いて定盤からの高さを測定した。測定箇所は、
基材の上に保護皮膜のみがある箇所に限る。導体配線や
保護皮膜の開口部があると、それに起因した段差を含め
た値となってしまうからである。次に、他の対角線に沿
って同様に測定した。高さの最大値と最小値の差をソリ
と定義した。これを小基板の寸法(50mm)で除した値を
ソリ率とした。一般に、ソリ率は1%以下であることが求
められる。ソリ率が1%を越えると、半導体の実装時など
に実装不良が生じる。
【0034】ソルダーレジストの膜厚は、塗工時に用い
るスクリーンの番手により調整できる。ここで150メ
ッシュのスクリーンを使用した。また、ソルダーレジス
トの樹脂、加工方法は次のようにした。 ・半導体集積回路を実装する面(A面) 熱硬化性ソルダーレジスト:太陽インキ製造社製 S500
(熱硬化性レジスト) レーザー:ESI社製 MODEL 5150(加工精度:±5μm) パッド径:120μm 開口径:100μm ・他方の面(B面) 感光性ソルダーレジスト:太陽インキ製造社製 PSR4000
-AUS5(感光性レジスト) 露光機:小野測器社製(加工精度:±50μm) パッド径:500μm 開口径:600μm (実施例2)ソルダーレジストを塗布する際のスクリー
ンの番手を100メッシュとした以外は実施例1と同様
にした。 (比較例1)ソルダーレジストを塗布する際のスクリー
ンの番手を75メッシュとした以外は実施例1と同様に
した。 (比較例2)ソルダーレジストを塗布する際のスクリー
ンの番手を100メッシュとし、塗工回数を2回とした
以外は実施例1と同様にした。
【0035】それぞれの膜厚とソリ率を表にまとめた。
【0036】
【表1】
【0037】
【発明の効果】プリント配線基板の両面のうちの半導体
集積回路との接続パッドを形成する面に、熱硬化性ソル
ダーレジストを用い、レーザーでパッド上の樹脂皮膜を
除去することにより、高精度でソルダーレジスト皮膜を
形成することができる。また、他方の面を感光性ソルダ
ーレジストとすることで、コストを抑制できる。。すな
わち、必要な精度を確保したうえで、低コストとなるプ
リント配線板を得られる。この場合、両面それぞれのソ
ルダーレジストの膜厚を30μm以下にすることにより、
ソリ率を1%以下にすることができた。
【図面の簡単な説明】
【図1】本発明のプリント配線板の概略図。
【図2】従来のプリント配線板の概略図。
【図3】従来のプリント配線板の概略図。
【符号の説明】
1・・ 基板、 2・・導体層 3・・ 熱硬化性樹脂、 4・・感光性樹
脂 5・・ 保護被膜開口部の開口端、 6・・ パッドの
端部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁層を挟んで少なくとも2層の配線層の
    あるプリント配線板において、片方の配線層上には感光
    性樹脂による保護皮膜が形成されており、もう一方の配
    線層上には熱硬化性樹脂による保護皮膜が形成されてお
    り、両方の保護被膜とも膜厚が30μm以下であることを
    特徴とするプリント配線板。
  2. 【請求項2】感光性樹脂による保護皮膜が形成されてい
    る配線層は、前記保護皮膜の開口部の開口端と前記開口
    部に対応する配線であるパッドの端部との平均距離の最
    小値が50ミクロン以上であることを特徴とする請求項1
    に記載のプリント配線板。
  3. 【請求項3】熱硬化性樹脂による保護皮膜が形成されて
    いる配線層は、前記保護皮膜の開口部の開口端と前記開
    口部に対応する配線であるパッドの端部との平均距離の
    最小値が5ミクロン以上50ミクロン以下であることを特
    徴とする請求項1ないしは2に記載のプリント配線板。
JP2002127264A 2002-04-26 2002-04-26 半導体集積回路実装用プリント配線板 Pending JP2003324168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002127264A JP2003324168A (ja) 2002-04-26 2002-04-26 半導体集積回路実装用プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002127264A JP2003324168A (ja) 2002-04-26 2002-04-26 半導体集積回路実装用プリント配線板

Publications (1)

Publication Number Publication Date
JP2003324168A true JP2003324168A (ja) 2003-11-14

Family

ID=29541425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002127264A Pending JP2003324168A (ja) 2002-04-26 2002-04-26 半導体集積回路実装用プリント配線板

Country Status (1)

Country Link
JP (1) JP2003324168A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417139A (en) * 2004-08-13 2006-02-15 Siemens Aktiengesellschaft Printed circuit board
KR20100117035A (ko) * 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 프린트 배선판의 제조 방법
JP2012004177A (ja) * 2010-06-14 2012-01-05 Panasonic Corp 表面実装型半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417139A (en) * 2004-08-13 2006-02-15 Siemens Aktiengesellschaft Printed circuit board
KR20100117035A (ko) * 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 프린트 배선판의 제조 방법
JP2010258147A (ja) * 2009-04-23 2010-11-11 Ajinomoto Co Inc プリント配線板の製造方法
TWI488556B (zh) * 2009-04-23 2015-06-11 Ajinomoto Kk Printed circuit board manufacturing method
KR101712338B1 (ko) * 2009-04-23 2017-03-06 아지노모토 가부시키가이샤 프린트 배선판의 제조 방법
JP2012004177A (ja) * 2010-06-14 2012-01-05 Panasonic Corp 表面実装型半導体パッケージ

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100836651B1 (ko) 소자내장기판 및 그 제조방법
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
JP2842378B2 (ja) 電子回路基板の高密度実装構造
JP2996510B2 (ja) 電子回路基板
JPH11233678A (ja) Icパッケージの製造方法
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
US5109601A (en) Method of marking a thin film package
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
US4965700A (en) Thin film package for mixed bonding of chips
JP2003324168A (ja) 半導体集積回路実装用プリント配線板
US20040003940A1 (en) Circuit board for flip-chip semiconductor package and fabrication method thereof
KR100914892B1 (ko) 볼 그리드 어레이 패키지 및 그 제조방법
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
JP3883948B2 (ja) 多層配線基板およびフリップチップ方式の半導体パッケージ
KR20070062079A (ko) 위치 정렬 마크를 갖는 인쇄회로기판과 그 제조 방법
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
EP4355040A1 (en) Circuit substrate, related circuit assembly, and electronic device
JP2004214700A (ja) 配線基板及びその製造方法
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
KR100305570B1 (ko) 인쇄회로기판및그제조방법
US6968613B2 (en) Fabrication method of circuit board
JPH06152104A (ja) セラミック回路基板の製造方法
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법