JP4397915B2 - キャビティを備えた基板製造方法 - Google Patents

キャビティを備えた基板製造方法 Download PDF

Info

Publication number
JP4397915B2
JP4397915B2 JP2006254990A JP2006254990A JP4397915B2 JP 4397915 B2 JP4397915 B2 JP 4397915B2 JP 2006254990 A JP2006254990 A JP 2006254990A JP 2006254990 A JP2006254990 A JP 2006254990A JP 4397915 B2 JP4397915 B2 JP 4397915B2
Authority
JP
Japan
Prior art keywords
cavity
substrate
manufacturing
package
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006254990A
Other languages
English (en)
Other versions
JP2007088475A (ja
Inventor
ジュン、ホエ−ク
カン、ミュン−サム
パク、ジュン−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007088475A publication Critical patent/JP2007088475A/ja
Application granted granted Critical
Publication of JP4397915B2 publication Critical patent/JP4397915B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は積層型半導体パッケージモジュールに関するもので、特にキャビティを備えた基板製造方法に関する。
電子産業の発達により電子部品の高機能化、小型化に対する要求が急増している。このような趨勢により現在半導体実装技術は一つの基板に一つの集積回路を実装する趨勢から一つの基板に多数の集積回路を実装する積層型半導体パッケージ技術に変化している。また、電子産業の発達により高性能、高密度パッケージを実現するための方案と、それに対する需要が増加することによりパッケージを製造する多くの方法のうち、パッケージの上にパッケージを積むパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ、以下‘パッケージオンパッケージ’と指称する）が好ましい代案として浮び上がっている。パッケージオンパッケージを具現するためには、全体パッケージの厚さを最小化することが現在克服しなければならない問題の一つである。
図１は、従来技術によるパッケージオンパッケージの断面図である。図１を参照すると、下層パッケージ１１０、上層パッケージ１２０、上層ソルダーボール１３０及び下層ソルダーボール１４０が図示されている。
従来のボールグリッドアレイ（ＢＧＡ）半導体パッケージには基板本体があり、その基板本体の内部にパターン化された複数の導電性配線が内設されている。基板本体の上面に複数のチップペッドがあり、複数の半導体チップはこれらの複数のチップペットとワイヤポンディングされている。また、半導体チップと金属ワイヤを取り囲むように基板本体上部の一定した面積をエポキシ（ＥＰＯＸＹ）モールディング化合物でモールディングしたモールディング部が形成されている。また、基板の下面にはその基板に内設された複数の導電性配線が他の一端にそれぞれ繋がるように複数個のソルダーボールが付着されている。このように構成された従来のボールグリッドアレイ半導体パッケージはその構造の特性上薄く積層することができないので、制限された面積の中に高集積化メモリモジュールを製作することができない短所がある。
また、従来パッケージオンパッケージの構造を見ると、下層に位置している下層パッケージ１１０は２層の構造であり、集積回路が基板の表面に実装されている。この時、下層パッケージ１１０の基板は一般的な印刷回路基板を製作する工法により製作される。半導体パッケージモジュールがますます高密度化されることにより、現在、複数の集積回路の実装が要求されている。パッケージオンパッケージの全体の高さを維持しながら、下層パッケージ１１０の実装を増やすためには既存方式では高さを合わせにくい問題点がある。これのために、半導体チップの自体の厚さを減らす方法（die-Thinning）により高さの問題を解決することも一つの解決方案となり得る。しかし、半導体チップ自体の厚さを減らす場合、半導体チップの長時間作動時発生する機能エラー（Funtion-error）の問題があるので、半導体チップ自体よりは基板の厚さを減らしてパッケージオンパッケージの実装能力の向上を図っている。
また、従来技術によると、基板の厚さを減らすことに限界があるので、下層半導体パッケージに実装する集積回路の個数が制限される問題点がある。また、半導体パッケージを基板内にエンベデッド形式で内装するためには、別途のドリル工程を行わなければならないので、工程が複雑になり追加的な費用が発生する問題点がある。
本発明は、基板の厚さを減らして複数の集積回路を実装することができるパッケージオンパッケージ用基板を製造するキャビティを備えた基板製造方法を提供する。
また、本発明は集積回路をキャビティに実装して全体的な半導体パッケージの厚さを減少させることがキャビティを備えた基板製造方法を提供する。
また、本発明は別途のドリル工程を利用しなく、集積回路を基板に形成されたキャビティに実装することで、工程を単純化させることができるキャビティを備えた基板製造方法を提供する。
また、本発明は基板に形成されたキャビティに集積回路が収容されるので、同一な数の集積回路を搭載するパッケージの厚さを相対的に減らすことができるキャビティを備えた基板製造方法を提供する。
また、本発明は別途のドリル工程を利用しなく、キャビティを形成することで、従来のキャビティ形成工程より仕上げ工程が優れたキャビティを備えた基板製造方法を提供する。
また、本発明はパッケージオンパッケージの下層パッケージに複数の集積回路を層別に実装することができるキャビティを備えた基板製造方法を提供する。
また、本発明は３層以上の構造を有するパッケージオンパッケージ用基板の厚さを減らすことができるキャビティを備えた基板製造方法を提供する。
また、本発明は追加的にキャビティ形成工程を必要としないので、追加的な費用を減少させることができるキャビティを備えた基板製造方法を提供する。
上述したように、本発明によるキャビティを備えた基板製造方法は、パッケージオンパッケージでの基板の厚さを減らして複数の集積回路を実装することができる。
また、本発明によるキャビティを備えた基板製造方法は、集積回路をキャビティに実装して全体的な半導体パッケージの厚さを減少させることができる。
また、本発明によるキャビティを備えた基板製造方法は、別途のドリル工程を利用しないで、キャビティを備えた基板での集積回路をキャビティに実装することにより、工程を単純化することができる。
また、本発明によるキャビティを備えた基板製造方法は、基板に形成されたキャビティに集積回路を収容させることで、同一の数の集積回路を搭載するパッケージの厚さを減らすことができる。
また、本発明によるキャビティを備えた基板製造方法は別途のドリル工程を利用しないでキャビティを形成することにより、従来のキャビティ形成工程より仕上げの工程が優れる。
また、本発明によるキャビティを備えた基板製造方法は、パッケージオンパッケージの下層パッケージに複数の集積回路を層別に実装することができる。
また、本発明によるキャビティを備えた基板製造方法は、３層以上の構造を有するパッケージオンパッケージ用基板の厚さを減らすことができる。
また、本発明によるキャビティを備えた基板製造方法は追加的にキャビティ形成工程を必要しないので追加的な費用が減少される。
本発明の一実施形態によると、（ａ）内部回路の形成された銅箔積層原板での予め設定されたキャビティの形成される周りにバリアを形成する段階と、（ｂ）キャビティの形成される領域に熱硬化素材を塗布する段階と、（ｃ）熱硬化素材が塗布された銅箔積層原板に絶縁層及び銅箔層を積層する段階と、（ｄ）積層された絶縁層及び銅箔層に、キャビティの形成される領域に相応する部分に突出部の形成されたプレス板を用いてプレスを加える段階と、（ｅ）積層された絶縁層の上部に外部回路パターンを形成する段階と、（ｆ）塗布された熱硬化素材を溶解剤を用いて溶解させてキャビティを形成する段階とを含む、キャビティを備えた基板製造方法を提供する。
ここで、絶縁層及び銅箔層はレジンコーティング銅箔であるか又は絶縁層はプリプレグであってもよい。
ここで、バリアはスクリーン方式により印刷されるか又は熱硬化フィルムに対して露光工程を行って印刷されることができる。
ここで、熱硬化素材のガラス転移温度Ｔｇは、絶縁層のガラス転移温度Ｔｇより高いほうが好ましい。
ここで、熱硬化素材は絶縁層と互いに混じらない素材であることが好ましい。
また、本発明によるキャビティを備えた基板製造方法は、（ｇ）形成されたキャビティの中に素子と上記基板を電気的に連結するためのボンディングパッドを電解金メッキ又は無電解金メッキで蒸着する段階をさらに含むことができる。
以下、本発明によるキャビティを備えた基板製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、図面符号にかかわらず同一の構成要素は同じ参照符号を付与してこれに対する重複される説明は略する。また、本発明の好ましい実施例を詳しく説明する前に、先ず一般的な基板の製造方法に対して説明する。以下、多層基板の製造方法を中心として説明するが、本発明は多層基板の製造方法に限られるものではない。
先ず、コア層外部に内部回路パターンを形成する。ここで、製品仕様に適する内層原資材を切断し、ドライフィルム（dry film）及び作業用フィルム（working film）を用いて予め設定された内部回路パターンを形成する。ここで、内部層をスクラビング（scrubbing、正面）し、内層写真印刷膜を塗布して内層露光/現像工程を遂行することができる。
以後、回路パターンの形成された内層を外層と接着させる前に、接着力強化処理の工程（Brown（Black）Oxide）を行う。すなわち、化学的な方法で銅箔表面を酸化させて表面に粗度を強化することにより積層での接着がよくできるように表面処理の工程を行う。以後、内層基板とプリプレグ（prepreg）を積層することで、予備積層及び積層工程を行う。
以後、積層された内層基板とプリプレグを真空加圧（vacuum press）する。ここで、真空加圧の代わりに高温で一定期間圧力を加えるホットプレス及び高温の作業を行った基板に対してクールプレスをすることもできる。
パネルの角等にレジン及び銅箔などを整えるトリミング（trimming）工程を行い、ドリリング（drilling）工程のために基準点、すなわち、内層回路上の基準点（target guide mark）にホールを加工するＸ−Ｒａｙターゲットドリル工程を行う。
以後、基板の各層間電気伝導のためにホールを加工するドリル工程を行う。ここで、ドリル工程はＣＮＣ（Computer Numerical Control）方式で基板上に必要なホールを加工する工程となり得る。
以後、外層（outer layer）に対して回路パターンを形成するドライフィルムと作業用フィルムを塗布し、光を所定の強さと時間で照射して外層露光作業を行い、照射されない部分を現像するエッチング工程を行う。外層の検査及びスケールを測定した後、ソルダーレジスト露光フィルムを設計及び製造する。以後、ブラシ研磨とソルダーレジストインクが基板とよく密着されるように、銅壁面に粗度を形成するなどのソルダーレジスト工程に対する前処理工程を行う。以後、ソルダーレジストを塗布し、前段階で適応的に設計されたソルダーレジスト露光フィルムを用いてソルダーレジスト露光工程を行い、ソルダーレジストインクを除去する現像工程を行って、表面処理、電気／最終検査を含む多様な後工程が行われる。
図２は本発明の好ましい実施例によるパッケージオンパッケージを構成する半導体パッケージの断面を概略的に示す図面である。図２を参照すると、本発明による半導体パッケージは、コア層２１０、導電性配線２２０、金属パッド２３０、集積回路２４０、金属ワイヤ２５０、モールディング部２６０及びソルダーボール２７０を含む。
本発明によると、半導体パッケージの厚さを減少させるために、少なくとも一つの集積回路２４０が基板に形成されたキャビティに収容されて位置する。すなわち、パッケージオンパッケージにおいて、全体半導体パッケージの厚さを減すためにコア層２１０の上部に絶縁層を用いてキャビティを形成し、形成されたキャビティに集積回路２４０を入れる。以後集積回路２４０を導電性配線２２０及び金属パッド２３０と金属ワイヤ２５０を用いて電気的に接続させる。以後エポキシ樹脂のような保護物質を用いて集積回路２４０の周り及び上部にモールディング部２６０を形成する。
図３は本発明の好ましい実施例によるパッケージオンパッケージの断面図である。図３を参照すると、本発明による基板は、コア層３１０、内部回路３２０、絶縁層３３０、インナービアホール（IVH : Interstitial Via Hole）３３５、外部回路３４０、 ソルダーレジスト３５０、ブラインドビアホール（BVH : Blind Via Hole）３５５、バリア（barrier）３６０及びボンディングパット３７０を含むことができる。
コア層３１０は、内部回路３２０の形成された銅箔積層原板であり得るし、絶縁層３３０はプリプレグ（ＰＰＧ）又はレジンコーティング銅箔（ＲＣＣ : Resin Coated Copper Foil）のような絶縁物質で構成されることができる。
内部回路３２０と外部回路３４０は、インナービアホール（IVH : Interstitial Via Hole）３３５又はブラインドビアホール（BVH : Blind Via Hole）３５５により、互いに電気的に繋がることができる。ここで、プレーテッドスルーホール（PTH : Plated Through Hole）（図示せず）による内部回路３２０と外部回路３４０間の電気的な接続も可能である。
バリア３６０は、キャビティの形成のために予め用意された熱硬化素材の流れを防止するために取り付けられるが、内部回路の形成された銅箔積層原板での予め設定されたキャビティの形成される周りのバリアは絶縁ペーストであってもよい。
ボンディングパッド３７０はキャビティに収容されて基板に接続される半導体チップと基板とを互いに連結する役目をするし、この場合、半導体チップと基板は互いにフリップチップポンディング又はワイヤポンディングにより接続されることができる。
図４ないし図１１は、本発明の好ましい実施例によるパッケージオンパッケージに使用されるキャビティを備えた基板製造方法を示す図面である。
図４を参照すると、銅箔積層原板３１０に内部回路３２０を形成する。ここで、 インナービアホール、メッキ、ドライフィルムを用いる露光、現像、エッチングなどの製作工程が用いられる。
図５を参照すると、キャビティの形成される領域を取り囲んでバリア３６０を形成する。ここで、バリア３６０は、スクリーン方式により印刷されるか又は熱硬化フィルムに対して露光工程を行って印刷されることができる。バリア３６０は、キャビティを形成するために用意された熱硬化素材が絶縁層３３０と混じらないように、その流れを防止する役目をする。よって、バリア３６０はキャビティの形成される領域の境界をなすので、高い整合度を要する。
図６を参照すると、キャビティの形成される位置に熱硬化素材６１０を塗布する。ここで、熱硬化素材は液状状態であってもよい。この時、使用される液状熱硬化素材は、キャビティを形成するほどの量がバリア３６０により取り囲まれている領域に塗布され、常温で時間が過ぎると固体状態になる。ここで、熱硬化素材は絶縁層３３０と互いに混じらない素材であるものが好ましい。すなわち、熱硬化素材が絶縁層３３０と混じらない場合、キャビティの形成される領域にだけ熱硬化素材が塗布されて熱硬化素材をエッチングすると鮮かなキャビティが形成され得る。
図７を参照すると、コア層又は内部回路の印刷された銅箔積層原板の上層及び下層に絶縁層回路を形成するために、レジンコーティング銅箔（ＲＣＣ）である３３０と３４０又はプリプレグ（ＰＰＧ）３３０と銅箔３４０を積層する。ここで、コア層又は内部回路の印刷された銅箔積層原板に絶縁層を積層するためにプリプレグ又はポンディングシートを用いることもできる。この時、積層時用いられるプレス板またはＳｕｓ板７１０と７２０に凸部の突出部を作って突出部によりキャビティが形成されることができるようにする。ここで、プレス板７１０に形成された突出部は熱硬化素材６１０により形成されるキャビティに相応する形態を有する。すなわち、プレス板７１０に形成された突出部はバリア３６０が取り囲んでいる領域に合わせて形成される。
図８を参照すると、所定の温度でプレス板、又はＳＵＳ板７１０と７２０によりプレスが加わる。ここで、積層時、基板に用いられる資材は次のようなスペック（specification）を有する。すなわち、液状状態の熱硬化素材は、積層時絶縁層素材より高い温度のガラス転移温度（Ｔｇ）値を有し、温度が上昇することにより粘度を有する液体状態となる。積層時、液状熱硬化素材より低い温度で粘度が高くなる絶縁層素材は突出部の外周辺に流れることになる。
図９を参照すると、積層を完了した後、上層及び下層を電気的に連結させるためにレーザードリル（laser drill）を用いてブラインドビアホール（BVH : Blind Via Hole）３５５を形成する。
図１０を参照すると、ブラインドビアホール（BVH : Blind Via Hole）３５５をメッキし、所定の回路パターンを形成する。この時、キャビティ部分の銅箔をエッチングする。図１１を参照すると、回路形成の後キャビティ部分に残っている液状状態の熱硬化素材を溶解剤により溶解させて除去することで、キャビティを形成する。
以後、ソルダーレジスト（solder resist）工程を行い、無電解金メッキ又は電解金メッキでボンディングパット３７０を形成することで、基板製作を完了する。以後形成されたキャビティのある基板は図３に示されている基板と同様である。
本発明は前記実施例に限定されないし、本発明の思想内で当分野の通常の知識を持った者によって多くの変形が可能である。
上記では本発明の好ましい実施例を参照して説明したが、該当技術分野で通常の知識を持った者であれば、下記の特許請求の範囲に記載された本発明及びその均等物の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させ得ることを理解できるだろう。
従来技術によるパッケージオンパッケージの断面図である。 本発明の好ましい実施例によるパッケージオンパッケージの断面を概略的に示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージの断面図である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板製造方法を示す図面である。
符号の説明
３１０：コア層
３２０：内部回路
３３０：絶縁層
３３５：インナービアホール（IVH : Interstitial Via Hole）
３４０：外部回路
３５０：ソルダーレジスト
３５５：ブラインドビアホール（BVH : Blind Via Hole）
３６０：バリア（barrier）
３７０：ボンディングパット

Claims (6)

  1. （ａ）内部回路の形成された銅箔積層原板に予め設定されたキャビティの形成される周りにバリアを形成する段階と、
    （ｂ）前記キャビティの形成される領域に熱硬化素材を塗布する段階と、
    （ｃ）前記熱硬化素材の塗布された前記銅箔積層原板に絶縁層及び銅箔層を積層する段階と、
    （ｄ）前記積層された絶縁層及び銅箔層に、前記キャビティの形成される領域に相応する部分に突出部の形成されたプレス板でプレスを加える段階と、
    （ｅ）前記積層された絶縁層の上部に外部回路パターンを形成する段階と、
    （ｆ）前記塗布された熱硬化素材を溶解剤を用いて溶解させてキャビティを形成する段階とを含むキャビティを備えた基板製造方法。
  2. 前記絶縁層及び銅箔層は、レジンコーティング銅箔であるか又は前記絶縁層はプリプレグであることを特徴とする請求項１に記載のキャビティを備えた基板製造方法。
  3. 前記バリアは、スクリーン方式により印刷されるかまたは熱硬化フィルムに対して露光工程を介して印刷されることを特徴とする請求項１に記載のキャビティを備えた基板製造方法。
  4. 前記熱硬化素材のガラス転移温度Ｔｇは、前記絶縁層のガラス転移温度Ｔｇより高いことを特徴とする請求項１に記載のキャビティを備えた基板製造方法。
  5. 前記熱硬化素材は、前記絶縁層と互いに混じらない素材であることを特徴とする請求項１に記載のキャビティを備えた基板製造方法。
  6. （ｇ）前記形成されたキャビティ中の素子と前記基板を電気的に連結するためにボンディングパッドを電解金メッキ又は無電解金メッキで蒸着する段階をさらに含むことを特徴とする請求項１に記載のキャビティを備えた基板製造方法。
JP2006254990A 2005-09-22 2006-09-20 キャビティを備えた基板製造方法 Expired - Fee Related JP4397915B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088089A KR100633850B1 (ko) 2005-09-22 2005-09-22 캐비티가 형성된 기판 제조 방법

Publications (2)

Publication Number Publication Date
JP2007088475A JP2007088475A (ja) 2007-04-05
JP4397915B2 true JP4397915B2 (ja) 2010-01-13

Family

ID=37626172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254990A Expired - Fee Related JP4397915B2 (ja) 2005-09-22 2006-09-20 キャビティを備えた基板製造方法

Country Status (4)

Country Link
US (1) US7498205B2 (ja)
JP (1) JP4397915B2 (ja)
KR (1) KR100633850B1 (ja)
DE (1) DE102006044369B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255672B (en) * 2004-03-03 2006-05-21 Sanyo Electric Co Manufacturing method of multilayer substrate
TWI367555B (en) * 2007-03-21 2012-07-01 Advanced Semiconductor Eng Conversion substrate for leadframe and the method for making the same
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device
US7727808B2 (en) * 2008-06-13 2010-06-01 General Electric Company Ultra thin die electronic package
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
KR101538544B1 (ko) * 2013-08-23 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지
US9997442B1 (en) 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
KR102501905B1 (ko) * 2017-11-09 2023-02-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US6090237A (en) * 1996-12-03 2000-07-18 Reynolds; Carl V. Apparatus for restraining adhesive overflow in a multilayer substrate assembly during lamination
JP3314939B2 (ja) * 1997-04-30 2002-08-19 日立化成工業株式会社 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法
JP3147053B2 (ja) 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US6429048B1 (en) * 2000-12-05 2002-08-06 Asat Ltd. Metal foil laminated IC package
JP2004031651A (ja) * 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
CN100390951C (zh) * 2003-03-25 2008-05-28 富士通株式会社 电子部件安装基板的制造方法
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices

Also Published As

Publication number Publication date
JP2007088475A (ja) 2007-04-05
DE102006044369A1 (de) 2007-04-12
US20070066045A1 (en) 2007-03-22
KR100633850B1 (ko) 2006-10-16
US7498205B2 (en) 2009-03-03
DE102006044369B4 (de) 2010-01-07

Similar Documents

Publication Publication Date Title
JP4397915B2 (ja) キャビティを備えた基板製造方法
JP4658974B2 (ja) キャビティの形成された基板製造方法
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
KR100697980B1 (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP4648277B2 (ja) キャビティを備えた基板の製造方法
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
JP4384157B2 (ja) キャビティを備えた基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR100677184B1 (ko) 캐비티가 형성된 기판 제조 방법
US6582616B2 (en) Method for preparing ball grid array board
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
KR20070025496A (ko) 인쇄회로기판의 제조방법
JP2005191157A (ja) 半導体装置およびその製造方法
KR20050092225A (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JPH1013027A (ja) 多層プリント配線板の製造方法
KR20050101947A (ko) 요철이 없는 비아홀을 갖는 다층인쇄회로기판 및 그제조방법
JP2007165691A (ja) 半導体パッケージ用多層基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees