KR100553281B1 - 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법 - Google Patents

반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법 Download PDF

Info

Publication number
KR100553281B1
KR100553281B1 KR1019997009932A KR19997009932A KR100553281B1 KR 100553281 B1 KR100553281 B1 KR 100553281B1 KR 1019997009932 A KR1019997009932 A KR 1019997009932A KR 19997009932 A KR19997009932 A KR 19997009932A KR 100553281 B1 KR100553281 B1 KR 100553281B1
Authority
KR
South Korea
Prior art keywords
connection terminal
substrate
recess
semiconductor element
wiring
Prior art date
Application number
KR1019997009932A
Other languages
English (en)
Other versions
KR20010020324A (ko
Inventor
나오끼 후꾸또미
요시아끼 와까시마
스스무 나오유끼
아끼나리 기다
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20010020324A publication Critical patent/KR20010020324A/ko
Application granted granted Critical
Publication of KR100553281B1 publication Critical patent/KR100553281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding

Abstract

신뢰성이 높고, 소형화가 가능하고, 제조 비용을 낮출 수 있는, 반도체 소자를 탑재하기 위한 오목부를 구비하는 기판을 구비한 반도체 장치가 개시된다. 배선 부재가 되는 구리 배선(12), 니켈 합금 등의 배리어층(11), 캐리어층이 되는 동박(10)으로 구성되는 드로잉 가공 가능한 배선체를, 수지 기판(14, 15)에 접착함과 함께, 금형(13)의 돌기부(13a)에 의해 프레스 가공함으로써, 기판 표면에 매립된 배선(2)을 형성함과 함께, 배선(2)의 양단부를 구성하는 반도체 소자(1)와 접속되는 내부 접속 단자부와 외부 접속 단자(5)에 접속되는 외부 접속 단자부 사이에 단차를 설치함으로써, 상기 기판의 중심부에 반도체 소자(1)를 수용 가능한 오목부를 형성한다.
반도체 소자, 접속 단자부, 리드 프레임, 에어리어 어레이 패키지, 프리 프레그

Description

반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법{SEMICONDUCTOR DEVICE AND BOARD FOR MOUNTING SEMICONDUCTOR ELEMENT, AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자를 탑재하는 반도체 소자 탑재용 기판 및 그 제조 방법, 및 반도체 소자를 실장한 반도체 소자 탑재용 기판을 구비하는 반도체 장치에 관한 것이다.
최근의 반도체 장치는, 집적도의 증대, 고주파화에 의해, 핀이 여러개이고 소형인 패키지가 요구되고 있다. 그 때문에, 종래의 리드 프레임을 이용한 주변 단자 타입은, 단자수가 증가하면 패키지가 대형화된다. 대책의 하나로는 단자 피치의 축소가 있지만, 0.4㎜ 이하는 곤란한 상황에 있다.
단자수의 증가에 대한 대응책으로서, 단자를 면형으로 배치하는 에어리어 어레이형의 패키지가 있다. 이 에어리어 어레이 패키지에는, 칩 단자로부터 배선을 외부 단자 전극으로 인회하기 위한 배선 기판이 필요하다. 외부 단자 전극을 배선 기판 하면에 설치하면, 칩의 탑재면은 배선 기판의 상면의 경우와 하면의 경우로 분리된다. 배선 기판 상면에 칩을 탑재하는 경우, 배선 기판 상면과 하면을 연결하는 층간 접속이 필요해진다. 배선 기판 하면에 칩을 탑재하는 경우, 이 접속은 불필요해진다. 그러나, 칩을 배선 기판 하면에 탑재하는 경우, 칩의 두께와 밀봉에 필요한 두께를 흡수하기 위해 오목부가 필요하다.
이 오목부는 캐비티라고 하고, 캐비티가 하면에 존재하는 경우, 캐비티 다운 구조가 된다. 이 구조를 만들기 위해서는 일반적으로는 기판을 스폿 페이싱(spot facing)하던지, 기판을 펀치시켜 바닥판을 접착시킴으로써 만들 수 있다. 이 구조에서는 배선면이 동일면이기 때문에, 칩 접속부와 외부 전극의 높이를 바꾸는 경우에는, 다층 구조의 배선이 필요해진다. 이들 방법에 따라 칩 수용부와 칩 접속부와 외부 전극부의 입체적 위치 관계를 만족시키는 배선 구조를 형성할 수 있다.
에어리어 어레이형 반도체 패키지의 하나로서, 접속 단자에, 땜납 볼을 이용하는 볼 그리드 어레이(BGA)가 있다. 이 BGA는, 종래의 리드 프레임을 이용하는 반도체 장치에 비교하여 가격이 높아, 그 가격의 저감화가 요구되고 있다. 가격이 높은 이유로, 반도체 소자 탑재용 기판의 구조나 제조 프로세스가 리드 프레임에 비교하여 복잡한 것이 요인으로 되었다. 그 때문에, 구조와 제조 프로세스가 단순한 반도체 소자 탑재용 기판의 개발이 요구되고 있다.
에어리어 어레이형 반도체 패키지에 이용하는 배선 기판은, 일반적으로 인터포저라고 칭해진다. 인터포저는 대별하여, 필름 형상, 리지드판 형상이 있다. 배선 층수는 1층 또는 2층 또는 3층 이상이다. 일반적으로, 제조 비용은 배선층수가 적은 것이 낮다.
가장 저비용을 기대할 수 있는 것은 1층의 배선 구조이다. 배선이 인터포저의 적어도 양면에 존재하는 경우는, 반도체 칩 탑재부와 외부 단자를 표리면으로 나눌 수 있다. 그러나, 1층의 배선 구조의 인터포저에서는 반도체 칩 탑재부와 외부 단자가 동일면이 된다. 이러한 1층의 배선 구조에서는, 반도체 칩을 수납하기 위해 적어도 칩의 두께 정도의 오목부를 배선면측에 설치할 필요가 있고, 그 제조법이 과제로 되었다.
TAB(Tape Automated Bonding)나 TCP(Tape Carrier Package)라고 칭해지는 인터포저와 패키지 기술은, 인터포저의 중앙부를 펀치하여 반도체 칩을 설치하고 있다. 리지드판에서는, 역시 인터포저의 중앙부를 펀치하여 반도체 칩 수용부를 제조하고, 바닥판으로서 금속판을 접착하거나, 인터포저의 중앙부를 스폿 페이싱 가공하여 오목부를 형성하고 있다. 이러한 방법으로는 배선은 평면부에 있고, 오목부에는 존재하지 않는다.
본 발명은 상술된 점을 고려하여 이루어진 것으로, 그 목적은 소형화, 고신뢰성, 염가인 것을 가능하게 하고, 설계 및 제조 방법의 표준화를 용이하게 할 수 있는 반도체 소자를 탑재하는 반도체 소자 탑재용 기판 및 그 제조 방법, 및 반도체 소자 탑재용 기판에 반도체 소자를 실장한 반도체 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해 본 발명은, 오목부를 구비한 반도체 소자 탑재용 기판, 또는 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서, 상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 구비하고, 상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단 자부와, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부와, 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되고, 상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고, 상기 내부 접속 단자부는 상기 오목부 내에 위치하는 것을 특징으로 한다.
예를 들면, 상기 오목부의 기판 벽면은, 상기 오목부의 저면 방향으로 신장하는, 미리 정해진 경사 각도 범위 내의 구배를 구비하는 것으로 하고, 그 경사 각도가 5∼40도, 보다 바람직하게는 10∼40도의 범위 내로 한다. 또한, 상기 오목부의 기판 벽면의 높이 G와 수평 거리 L을 이용하여 나타낸 경우에는, 양자의 비 L/G가 1.5 < L/G < 10, 보다 바람직하게는 2 < L/G < 10, 가장 바람직하게는 3 < L/G < 10의 범위 내가 되는 경사 구조로 한다.
상기 오목부는, 예를 들면 볼록형의 프레스 성형에 의해 구성된다. 또한, 상기 오목부가 복수의 단으로 형성되어 있는 구조로 해도 된다.
또한, 상기 오목부에, 상기 오목부를 더욱 스폿 페이싱 가공하여 형성된 반도체 소자를 수용하기 위한 반도체 소자 수용부를 설치하는 구성으로 해도 된다. 이 경우, 상기 저글 가공된 반도체 소자 수용부의 깊이를, 탑재되어야 하는 반도체 칩의 두께보다 크게 하는 것이 바람직하다.
또한, 상기 발명의 반도체 소자 탑재용 기판 및 반도체 장치에 있어서, 상기 기판 표면부의 상기 외부 접속 단자부와, 상기 오목부 내의 상기 내부 접속 단자부와의 단차가 0.05㎜ 이상으로 하는 것이 바람직하다.
상기 오목부에 탑재된 반도체 소자의 단자는, 상기 내부 접속 단자부와 와이어본드 접속하거나, 또는 상기 내부 접속 단자부에 페이스 다운으로 직접 접속한다.
또한, 상기 발명의 반도체 소자 탑재용 기판 및 반도체 장치에 있어서, 상기 배선은 상기 오목부의 각부를 제외한 벽면 영역에 설치되는 것이 바람직하다.
또한, 상기 오목부가 상기 기판의 주평면의 대략 중심 위치에 형성되고, 상기 오목부 내에 반도체 소자를, 상기 반도체 소자 탑재용 기판의 두께 방향에 대해 대략 중앙이 되도록 탑재하는 구성으로 해도 좋다. 또한, 상기 오목부 내에 반도체 소자를, 상기 기판의 두께 방향에 대해 중앙으로부터 상기 기판의 두께의 30% 이내로 오프셋하여 탑재하는 구성으로 해도 좋다. 또한, 상기 오목부의 저면 영역을, 복수의 소자를 수용할 수 있는 넓이가 되도록 함과 함께, 상기 복수의 소자로의 배선을 형성하고, 상기 오목부에 복수의 반도체 소자 및 수동 소자를 탑재하는 구성으로 해도 좋다.
또한, 상기 발명의 반도체 소자 탑재용 기판 및 반도체 장치에 있어서, 상기 배선이, 모두 금속으로 구성된, 드로잉(drawing) 가공 가능한 배선 구성체를 이용하여 형성되는 것으로, 상기 드로잉 가공 가능한 배선 구성체는, 상기 배선을 구성하는 제1 금속층과, 캐리어층으로서 기능하는 제2 금속층을 적어도 포함하는 구조를 갖는 것이 바람직하다.
또한, 상기 오목부의 깊이가, 탑재하는 반도체 소자의 두께보다도 작고, 상기 오목부의 저면을 상기 반도체 소자 탑재용 기판의 두께 방향에 대해 중앙부로부터, 탑재해야하는 상기 반도체 소자의 두께의 0.5 내지 2.5배의 범위 내의 깊이로 스폿 페이싱 가공하는 구성으로 해도 좋다. 또한, 상기 오목부의 깊이가, 탑재하 는 반도체 소자의 두께보다도 작고, 또한 상기 오목부의 기판 저면에 스폿 페이싱 가공을 실시하고, 적어도 노출한 스폿 페이싱 저면이 부직포로 이루어지도록 프리 프레그를 경화시켜 형성되는 수지층을 구비한 구성으로 해도 좋다. 이 경우, 상기 오목부가 형성된 수지층의 이면에, 두께 0.035㎜이상의 금속판을 접착하고, 상기 오목부의 깊이를, 탑재하는 반도체 소자의 두께보다도 작고, 또한 상기 오목부의 저면에 스폿 페이싱 가공을 실시하여 상기 금속판을 노출시킨다. 또는, 상기 오목부가 형성된 수지층의 이면에, 두께 0.20㎜ 이상의 금속판을 접착하고, 상기 오목부의 깊이를, 탑재하는 반도체 소자의 두께보다 작고, 또한 상기 금속판에서의 스폿 페이싱 깊이가 0.05㎜ 이상이 되도록, 상기 오목부의 저면에 스폿 페이싱 가공을 실시한다.
또한, 수지층의 스폿 페이싱 가공은, 상기 금속판에 이르기 전에 종료해도 좋다.
또한, 상기 목적을 달성하기 위해 본 발명은, 반도체 소자 탑재용 기판의 제조 방법에 있어서, 제1 금속층과 그 캐리어층으로서 기능하는 제2 금속층을 적어도 포함하는 구조를 구비하는, 모두 금속으로 구성된 드로잉 가공 가능한 배선 구성체를, 수지 기판에 눌러 접착함과 함께, 상기 수지 기판에 미리 정해진 경사 각도 범위 내의 구배의 벽면을 구비한 오목부를 형성하고, 상기 제1 금속층을 남기고 다른 금속층을 제거함으로써, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치된 외부 접속 단자와 접속되는 외부 접속 단자부와, 탑재되는 반도체 소자와 접속되는 내부 접속 단자부와, 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되는 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립된 배선을, 상기 기판 표면으로부터 상기 오목부의 기판 벽면을 따라 배치 형성하는 것을 특징으로 한다.
여기서, 상기 드로잉 가공 가능한 배선 구성체의 파단 신장율이 2% 이상으로 하는 것이 바람직하다. 또한, 상기 드로잉 가공 가능한 배선 구성체를 구성하는 상기 캐리어층의 두께가 0.010㎜로부터 0.050㎜의 범위에 있는 것이 바람직하다. 또한, 상기 오목부의 기판 벽면의 경사 각도 범위가 5도 이상 40도 이하이고, 상기 오목부의 깊이가 수납하는 반도체 소자의 두께의 적어도 30%이상인 것이 바람직하다. 또한, 상기 오목부를 형성한 후, 상기 오목부의 저면에 스폿 페이싱 가공을 실시하고, 상기 스폿 페이싱 가공 후, 상기 다른 금속층의 제거를 행하는 구성으로 해도 좋다. 다른 금속층이 있는 상태에서, 스폿 페이싱 가공을 함으로써 단부를 정밀도 좋게 스폿 페이싱 가공할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명은, 반도체 소자를 탑재하기 위한 오목부와 배선을 구비하는 반도체 소자 탑재용 기판의 제조 방법에 있어서, 상기 오목부의 깊이를, 탑재하는 반도체 소자의 두께보다도 작고, 또한 상기 오목부의 저면에 스폿 페이싱 가공을 실시하는 것이고, 상기 스폿 페이싱 가공시에, 상기 탑재된 반도체 소자로의 배선의 일부를 절단하고, 상기 배선의 단부가 스폿 페이싱에 의해 형성된 오목부의 엣지부까지 도달하는 것을 특징으로 한다. 오목부의 엣지부의 가공 정밀도가 향상된다.
본 발명에 따르면, 반도체 소자를 수용할 수 있는 오목부의 형성과 함께, 반도체 소자의 접속 피치에 대응하는 미세 배선을 형성할 수 있어, 에어리어 어레이형 반도체 패키지에 적합하다. 이 기술을 적용한 반도체 패키지는, CSP(Chip Scale Package), FBGA(Fine Pitch Ball Grid Array), BGA(Ball Grid Array), LGA(Land Grid Array) 등에 적합하다.
도 1은 본 발명에 따른 반도체 패키지의 단면 구성의 일례를 나타내는 단면도.
도 2는 본 발명에 따른 반도체 패키지의 단면 구성의 다른 예를 나타내는 단면도.
도 3은 복수의 반도체 소자를 탑재한 본 발명에 따른 반도체 패키지의 단면 구조예를 나타내는 단면도.
도 4는 고방열 기능을 갖게 한 본 발명에 따른 반도체 패키지의 단면 구조예를 나타내는 단면도.
도 5는 모두 금속으로 이루어지는 드로잉 가공 가능한 배선 구성체의 단면 구조예를 나타내는 단면도．
도 6은 모두 금속으로 이루어지는 드로잉 가공 가능한 배선 구성체의 단면 구조의 다른 예를 나타내는 단면도.
도 7은 성형 프레스시의 재료 구성을 나타내는 것이고, 부직포 프리 프레그를 구성 내에 이용한 예를 나타내는 설명도.
도 8은 성형 프레스시의 재료 구성을 도시한 것으로, 프리 프레그를 펀치한 구성을 이용한 예를 나타내는 설명도.
도 9는 고방열 구조를 위한 성형 프레스시의 재료 구성을 도시한 것이고, 금속판을 이면에 이용한 예를 나타내는 설명도.
도 10은 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 11은 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 12는 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 13은 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 14는 본 발명에 따른 반도체 장치의 제조법(프레스 구성)의 다른 예를 나타내는 단면도.
도 15는 본 발명에 따른 반도체 장치의 제조법(프레스 구성)의 다른 예를 나타내는 단면도.
도 16은 본 발명에 따른 반도체 장치의 제조법(프레스 구성)의 다른 예를 나타내는 단면도.
도 17은 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 18은 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 19는 본 발명에 따른 반도체 장치의 제조법(프레스 구성)의 다른 예를 나타내는 단면도.
도 20은 본 발명에 따른 반도체 장치의 제조법(프레스 구성)의 다른 예를 나타내는 단면도.
도 21a는 본 발명에 따른 반도체 소자 탑재용 기판의 다른 예를 나타내는 단 면도.
도 21b는 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 22a는 본 발명에 따른 반도체 소자 탑재용 기판의 다른 예를 나타내는 단면도.
도 22b는 본 발명에 따른 반도체 장치의 다른 예를 나타내는 단면도.
도 23은 본 발명에 따른 반도체 장치의 제조법(프레스 구성)을 나타내는 단면도.
본 발명을 적용한 반도체 장치의 실시 형태를 도 1∼도 4를 참조하여 설명한다. 또한, 본 발명은, 이하에 진술하는 형태에 한정되는 것이 아니다.
본 실시 형태에 따른 반도체 장치는, 각 도면에 도시된 바와 같이, 반도체 소자(반도체 칩 : 1)와, 반도체 칩(1)을 탑재하기 위한 오목부 혹은 관통 홀부를 구비하는 절연 기판(7)과, 절연 기판(7)의 표면에 형성되어 반도체 칩(1)에 전기적으로 접속됨과 함께 실장시에 외부와의 접속을 행하는 외부 전극(5)과, 반도체 칩(1)을 수납하는 오목부 또는 관통 홀부를 밀봉한 밀봉 수지(4)를 구비한다.
본 실시 형태의 반도체 장치는, 또한 반도체 칩(1)과 외부 전극(5)을 전기적으로 접속하는 배선(2)이 설치된다. 이 배선(2)은, 반도체 칩(1)과 접속하기 위한 와이어(3)가 접속된 내부 접속 단자부와, 외부 전극(5)과 접속된 외부 단자 접속부와, 상기 내부 접속 단자부와 외부 접속 단자부 사이의 배선부로 구성되고, 상기 내부 접속 단자부와 상기 외부 접속 단자부 사이에는, 단차가 설치된다.
여기서, 와이어(3)와 외부 전극(5) 사이에 접속하는 배선(2)은, 외부 전극(5)이 배치된 기판 표층부로부터 상기 오목부 벽면 또는 저면의 표층부까지 연속적으로 매립되어 있는 것으로 한다. 또한, 반도체 칩(1), 와이어(3), 와이어(3)와 배선(2)과의 접속부(내부 접속 단자부), 및 배선(2)의 주된 부분 또는 모든 부분은 상기 오목부 내에 위치하고, 밀봉 수지(4)에 의해 밀봉되어 있다.
또한, 도 1∼도 4에 있어서, 참조 번호(6)는 절연 기판(7)의 표면에 형성된 표면 절연층, 도 1 및 도 4에 있어서, 8은 절연 기판(7)의 이면측에 설치되는 금속판이다. 상기 반도체 장치 및 반도체 소자 탑재용 기판은, 제1 금속층과 그 캐리어층으로서 기능하는 제2 금속층을 적어도 포함하는 다층 구조를 갖는, 모두 금속으로 구성되는 드로잉 가공 가능한 배선 구성체를, 수지 기판에 접착함과 함께, 상기 수지 기판에 미리 정해진 경사 각도 범위 내의 구배의 벽면을 구비한 상기 오목부를 형성하고, 상기 제1 금속층을 남기고 다른 금속층을 제거함으로써, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부와, 탑재되는 반도체 소자와 접속되는 내부 접속 단자부와, 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되는, 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립된 배선을, 상기 기판 표면으로부터 상기 오목부의 기판 벽면을 따라 배치 형성함으로써 제조되는 것이다.
상기 드로잉 가공 가능한 배선 구성체를, 수지 기판에 눌러 접착하고, 제1 금속층을 남기고 다른 금속층을 제거하면, 제1 금속층인 배선의 다른 금속층에 접하지 않은 3면이 수지 기판에 매립되어 배선의 다른 금속층에 접하고 있는 1면이 수지 기판과 동일면에서 노출된다. 본 발명에서 배선이 매립된다는 것은 이러한 것을 의미한다.
상기 드로잉 가공 가능한 배선 구성체에 있어서, 제1 금속층인 배선의 다른 금속층에 접하고 있는 배선면(a)의 폭은 배선면(a)과 반대면의 배선면(b)의 폭보다 커진다. 본 발명에서는 폭이 큰 배선(a)의 면이 노출하고 있어 이 면을 단자로서 사용할 수 있으므로, 단위 면적당의 배선 밀도를 크게 할 수 있고, 고밀도화가 가능해진다.
드로잉 가공 가능한 배선 구성체는, 배선으로서 기능하는 제1 금속층과 그 캐리어층으로서 기능하는 제2 금속층을 적어도 포함하는 다층 구조의 것이라도, 1장의 금속박의 한쪽 면으로부터 소정의 레지스트 패턴을 통해 하프 에칭 배선을 형성한 배선으로서 기능하는 제1 금속층과 그 캐리어층으로서 기능하는 제2 금속층으로 이루어지는 구조라도 좋다.
상기 드로잉 가공 가능한 배선 구성체를, 수지 기판에 눌러 접착하고, 제1 금속층을 남기고 다른 금속층을 제거하는 경우, 다른 금속층의 일부, 예를 들면 내부 접속 단자부, 외부 접속 단자부의 개소 등을 남길 수도 있다.
상기 오목부는, 그것에 대응하는 볼록형의 프레스 성형된 것이라도, 그 자신 또는 상기 오목부를 더욱 스폿 페이싱 가공함으로써, 반도체 칩(1)의 수용부가 되는 반도체 소자 수용부를 형성한다. 여기서, 오목부는 복수의 단으로 설치되어 있어도 된다.
또한, 상기 오목부 또는 상기 오목부를 스폿 페이싱 가공하여 형성하는 반도 체 소자 수용부의 깊이는, 탑재되어야되는 반도체 칩(1)의 두께보다 큰 것으로 하면 좋다.
또, 상기 오목부를 스폿 페이싱 가공하는 경우에는, 상기 스폿 페이싱 가공을 실시한 후, 상기 다른 금속층(캐리어층)을 제거하는 구성으로 해도 된다.
또한 본 실시 형태에 있어서, 배선(2)이 설치되는 경사부의 경사 각도는, 이하에 상술되는 상기 장치용 기판의 제조 방법에 있어서의 제조 조건에 대응하여 설정된, 미리 정해진 각도범위 내로 한다.
보다 구체적으로는, 상기 오목부 벽면의 경사 각도는, 5∼40도 이하인 것으로 하고, 보다 바람직하게는 5∼25도, 더욱 바람직하게는 5∼18도로 한다. 이 경사 각도는, 프레스 가공에 이용하는 금형 돌기부의 형상뿐만 아니라, 배선(2)을 형성하기 위해 이용하는 드로잉 가공 가능한 배선 구성체(전사용 금속박)의 물성이나 오목부 형성 프레스시의 제조 조건 등에 따라 결정된다. 경사 각도는 최대 경사 각도를 의미한다.
또한, 경사부의 높이 G와 수평 거리 L을 이용하여 나타내면(도 1 참조), 본 실시 형태의 반도체 장치의 경사 부분에 대해서는, 1.5 < L/G < 10으로 하고, 보다 바람직하게는 2 < L/G < 10, 가장 바람직하게는 3 < L/G < 10으로 한다.
또한, 상기 단차의 깊이는 수납해야 할 반도체 칩(1) 두께의 30%가 바람직하다. 반도체 칩(1)의 두께는 일반적으로 0.2 내지 0.5㎜이므로, 단차의 깊이는 적어도 0.06 내지 0.15㎜가 필요하다.
단차의 깊이는, 외부 전극(5)의 높이에 따라서도 다르다. 도 1∼도 4에 도 시된 바와 같이, 땜납 볼을 외부 전극(5)에 이용하는 경우, 땜납 볼의 크기에 따라 여유도가 틀리다. 예를 들면, 땜납 볼의 직경이 0.7㎜ 정도면, 낮은 와이어 본딩을 행하고, 밀봉 수지(4)의 높이를 0.2㎜ 정도로 억제하면, 충분히 패키지와 마더 기판의 간격을 유지할 수 있다. 그러나, 땜납 볼의 직경이 0.4㎜ 이하가 되면 오목부를 설치하지 않고 패키지와 마더 기판의 간격을 유지하는 것이 곤란해진다.
또한, 땜납 볼을 이용하지 않은 LGA (Land Grid Array)에서는 와이어본드 접속부를 오목부 내에 설치하는 것이 필요하다.
반도체 칩(1)을 탑재하는 절연 기판(7)에 있어서는, 사각형, 직사각형의 단차를 설치하는 경우, 그 코너부가 가장 파단(破斷)하기 쉽다. 또한, 파단에 이르지 않은 경우에도 가장 큰 변형을 받고 있다. 그 때문에, 코너부에는 배선을 설치하면 장기적인 신뢰성에 문제가 생길 가능성이 있고, 여기에 배선을 설치하지 않은 것이 바람직하다. 코너부에 배선을 설치하는 경우에는 코너부에 R을 설치하면 된다.
또한, 절연 기판(7)의 오목부에, 반도체 칩(1)을 상기 기판의 두께 방향에 대해 중앙부가 되도록 탑재하고 있다. 이 때문에, 온도 사이클이 발생한 경우의 상기 반도체 장치의 휘어짐을 작게 억제할 수 있다.
한편, 반도체 소자를 중앙부로부터 오프셋 탑재하는 경우에는, 기판의 강성과 밀봉 수지의 경화 수축량과 관계가 있고, 기판 두께의 30% 오프셋해도 실질적으로는 신뢰성을 확보할 수 있다.
또한, 반도체 칩(1)의 수용부는, 프레스에 따른 오목부 형성에 더해, 예를 들면 도 1 또는 도 4에 도시된 바와 같이, 오목부 내를 더욱 스폿 페이싱 가공함에 따라, 여러가지 사양의 반도체 소자 탑재용 기판을 제작할 수 있다. 스폿 페이싱 가공은, 프린트 배선 기판에서는 일반적으로 행해지는 것으로, 엔드밀에 의해 기계적으로 행하고, 가공 치수는 XYZ 방향 모두 정밀하게 제어할 수 있다.
본 실시 형태에서는, 스폿 페이싱 깊이는 수납 칩의 두께의 0.5배로부터 2.5배의 범위 내에 있을 필요가 있다. 이것은, 와이어본드 접속의 용이함이 관계하고 있다. 높이가 낮은 저루프 와이어본딩에는 칩측 본딩 위치와 기판측 본딩 위치의 높이 변화는 적은 편이 낫다.
스폿 페이싱 가공면의 상태는, 반도체 칩(1)과의 접착 및 밀봉 수지(4)와의 접착에 영향을 준다. 반도체 칩(1)을 탑재하기 위한 절연 기판(7)을 포형상(布狀)의 연속 유리 섬유로 형성한 경우, 스폿 페이싱 가공면에서 유리 섬유와 수지가 박리하는 경우가 있다. 이러한 경우, 스폿 페이싱 가공면에의 밀봉 수지나 다이본딩 수지의 습윤성이 나빠 접착력이 약하다. 부직포는, 유리 섬유가 단섬유이고 스폿 페이싱 가공이 매끄럽다. 따라서, 스폿 페이싱 가공면에의 밀봉 수지나 다이본딩 수지의 습윤성이 좋아 접착력이 강하다. 상세한 제조 방법에 대해서는 이하에 설명한다.
또한, 절연 기판(7)의 중심부에 반도체 소자를 수용하는 것에 불충분한 두께의 오목부와 배선을 형성하고, 또한 상기 오목부를 스폿 페이싱 가공하여, 스폿 페이싱시에 배선(2)의 일부를 절단하고, 배선(2)의 단부가 스폿 페이싱에 의해 형성된 오목부까지 도달하도록 구성해도 좋다.
또한, 도 3에 도시된 바와 같이, 절연 기판(7)의 중심부에 복수의 소자를 수용할 수 있는 오목부와 배선(2)을 형성하고, 상기 오목부에 복수의 반도체 소자나 수동 소자 등을 탑재하는 구성으로 해도 좋다. 배선(2)은 오목부 내에서의 반도체 칩 사이의 배선, 및 오목부와 오목부 외의 배선으로 이용한다.
또한, 오목부 형성 프레스시에 금속판을 이면측에 설치하면, 방열층 등으로서 기능하는 것이 가능한 금속부를 동시에 일체화할 수 있다.
도 4에 도시된 바와 같이, 절연 기판(7)의 이면에 부착한 금속판(8)에 스폿 페이싱 가공을 행하고, 스폿 페이싱에 따른 오목부의 저면에 금속층을 노출시키는 구성으로 해도 좋다. 금속층을 노출하기 위한 스폿 페이싱에 엔드밀을 이용하는 경우, 금속면에 잘라서 끼울 필요가 있다. 따라서, 금속판(8)을 두껍게 할 필요가 있다. 엷은 금속층을 이용하는 경우에는, 실질적으로 엔드밀 가공으로는 판두께 정도(精度)의 보정이 곤란하지만, 레이저 가공, 플라즈마 가공, 수지 에칭 가공 등을 단독 또는 엔드밀 가공과 병용함으로써 제작할 수 있다. 또한, 스폿 페이싱이 필요한 부분을 펀치 가공하고, 다른 기판 또는 금속판을 접착하여 형성해도 좋다.
이어서, 본 실시 형태에 있어서의 반도체 장치의 제조 방법에 대해 도 5∼도 8을 참조하여 설명한다.
제1 예에 대해 설명한다.
본 예에 따른 제조 방법에 있어서는, 최초 배선(2)을 포함시킨 배선을 형성하기 위한 전사용 금속박으로서, 예를 들면 도 5 또는 도 6에 도시된 바와 같이, 두께 35㎛의 동박(캐리어박 : 10)에 0.5㎛의 니켈층(11)을 도금으로 형성하고, 또한 5㎛의 구리층(12)을 형성한 3층 구조박을 이용한다. 이 동박은 일본 전해 주식회사제이다. 또한 본 발명에서는, 전사용 금속박은 모두 금속으로 구성되고, 일체 수지 등을 포함하지 않은 것이면, 상기 구조 이외의 것이라도 상관없다. 즉, 전사용 금속박이, 적어도 캐리어층(본 예에서는 동박(10)과 배선층(본 예에서는 구리층(12))을 갖고 있으면 좋고, 캐리어층과 배선층이 동종의 금속으로 이루어지는 경우에는, 이종의 금속으로 이루어지는 배리어층(본 예에서는 니켈 합금(11))을 층간에 설치한다. 또한, 캐리어층은 후공정에서 에칭에 의해 제거한다. 캐리어층은 일부 남겨두어 단자로서 활용해도 좋다.
또한, 전사용 금속박은, 프로세스 온도 영역(프레스 온도인 150℃∼250℃)에 있어서 2% 이상의 파단 신장률을 갖을 필요가 있다(파단 신장률은 100%이하가 바람직함). 전사용 금속박은, 캐리어층의 두께가 0.010㎜로부터 0.050㎜의 범위에 있는 것으로 한다. 이것보다 엷으면 취급이 곤란하고, 이것보다 두꺼우면 금형 형상에 따르는 것이 곤란해진다. 캐리어층은 전사 공정의 프레스 직전에, 배선이 형성되어 있지 않은 면을 전면 에칭하여 엷은 것으로 할 수 있다.
본 예에 있어서는, 배선 부재가 되는 두께 5㎛의 구리층(12)을, 통상의 포토레지스트법에 따라 레지스트 패턴을 형성하여 에칭하였다. 에칭액은, 니켈을 에칭하지 않고 구리를 에칭하는 선택성이 필요하다. 프린트판 업계에서 일반적으로 이용되고 있는 알카리 에칭이 적당하다. 두께 35㎛의 캐리어박(10)은 에칭되지 않도록 레지스트로 보호하였다.
이 패턴화된 동박(10∼12)을, 도 7에 도시된 구성으로, 온도 180℃, 압력 25㎏/㎠로 2시간 가열 가압하였다. 도 7은, 프레스 상형(13)과 프레스 하형(17) 사이에 위에서부터, 복수의 알루미늄박(18), 3층 구조의 패턴화된 동박(동박(10) 니켈 합금(11), 구리선 배선(12)), 복수의 유리포 프리 프레그(14), 부직포 프리 프레그(15), 유리포 프리 프레그(14), 및 금속판으로서의 동박(16)을 배치한 구성을 나타내고 있다.
프레스 상형(13)의 돌기부(13a)는 그 단면이 사다리꼴 형상을 하고 있고, 그 높이는 0.15㎜이고, 그 측면의 구배 각도는 45도이다. 쿠션층으로서 금형과 동박(16) 사이에 두께 25㎛의 알루미늄박(18)을 3매를 눌러 프레스하였다. 프리 프레그는, 유리포 등에 내열 에폭시 수지를 함침(含浸)한 히타치 화성 공업(주) 제품을 이용하였다.
여기서는, 두께 0.1㎜의 유리포 프리 프레그(14)를 모두 8매 이용하였다. 또한, 유리 섬유의 두께 0.2㎜의 부직포 프리 프레그(15)를 1매 이용하였다. 이 부직포 프리 프레그는 유리포 프리 프레그의 6매째과 7매째 사이에 삽입했다. 이러한 조건에 따라 제작한 유리 에폭시 기판은 다수개 구성으로 되어 있고, 동일한 배선과 오목부를 다수 형성하고 있다. 이것을 앞서 상술된 알카리 에칭제에 의해 캐리어 동박(10)을 에칭하고 전면적으로 제거하고, 이어서 니켈 선택 에칭액에 의해 니켈층(11)을 에칭하고 제거하였다.
이상의 조건에 따라, 두께 1.0㎜의 판에 깊이 0.15㎜의 오목부를 구비하고, 오목부를 포함하는 표면층에 연속적으로 배선을 형성할 수 있었다. 이 기판을 더욱 엔드밀 장치에 의해 오목부로부터, 깊이를 조정하기 위해 또한, 0.55㎜ 깊이로 밀링하고, 반도체 칩을 장착할 수 있도록 가공하였다. 솔더 레지스트층을 통상 방법에 따라 설치하고, 단자부에 니켈을 5㎛, 금을 0.5㎛의 두께로 도금하였다.
여기에, 두께 0.28㎜의 반도체 칩(1)을 상기 오목부에 접착하고, 와이어본드로 접속하였다. 반도체 칩(1)과 와이어본드부(와이어(3) 및 배선(2)의 내부 접속 단자부)를 액형 수지(4)에 의해 밀봉하고, 땜납 볼(5)을 장착 후, 개개의 조각(個片)으로 절단 분리하고, 반도체 장치로 하였다.
이상의 제조 방법에 따라, 예를 들면 도 1에 도시된 바와 같은 구조를 얻을 수 있다. 본 구조에 따르면，칩 사이즈에 가까운, 비교적 작은 패키지의 제작이 가능하고, 칩 스케일 패키지를 제작하는 것이 가능해진다.
제2 예에 대해 설명한다.
본 예에 따른 제조 방법에 있어서도, 두께 35㎛의 동박(캐리어박)에, 0.5㎛의 니켈층을 도금으로 형성하고, 또한 5㎛의 구리층을 형성한 3층 구조박을 준비한다. 이 동박은 일본 전해 주식회사제이다.
상기 두께 5㎛의 구리층을 통상의 포토레지스트법에 따라 레지스트 패턴을 형성하고 에칭했다. 에칭액은, 니켈을 에칭하지 않고 동을 에칭하는 선택성이 필요하다. 프린트판 업계에서 일반적으로 이용되고 있는 알칼리 에칭제가 적합하다. 두께 35㎛의 캐리어박은 에칭되지 않도록 레지스트로 보호하였다.
동박(10), 니켈 합금(11) 및 동박(12)으로 구성되는 패턴화된 동박을, 도 8에 도시된 구성에서, 온도 180℃, 압력 25㎏/㎠로 2시간 가열 가압했다. 도 8은, 프레스 상형(13)과 프레스 하형(17) 사이에, 알루미늄박(18), 3층 구조의 패턴화된 동박(동박(10), 니켈 합금(11), 구리층(12)), 유리포 프리 프레그(14), 복수의 펀 치부가 있는 프리 프레그(19), 복수의 유리포 프리 프레그(14) 및 금속판으로서의 동박(16)을 배치한 구성을 나타내고 있다.
프레스 상형(13)의 돌기부는 높이 0.5㎜이고, 그 측면의 구배의 경사 각도는 30도로 제작해둔다. 쿠션층으로서 금형과 동박 사이에 두께 25㎛의 알루미늄박 1매를 눌러 프레스하였다.
프리 프레그는 유리포에 내열 에폭시 수지를 함침한 히타치 화성 공업(주)제를 이용했다. 상기 프레스 상형(13)의 돌기부에 상당하는 부분을 펀치한 프리 프레그를 제작하고, 돌기의 높이에 상당하는 두께를 층구성으로서 이용하였다. 이번의 돌기 높이 0.5㎜인 경우, 두께 0.1㎜ 펀치한 프리 프레그를 5매, 펀치하지 않은 프리 프레그를 5매 이용하였다.
이상과 같은 조건에 따라 제작한 유리 에폭시 기판은 다수개의 구조로 되어 있고, 동일 배선과 오목부를 다수개 형성하고 있다. 이것을 먼저 상술한 알칼리 에칭제에 따라 캐리어동박(10)을 에칭하여 전면적으로 제거하였다. 이어서, 니켈 선택 에칭액에 의해 니켈층(11)을 에칭하여 제거하였다.
이상과 같이, 두께 1㎜의 판에 깊이 0.5㎜의 오목부를 구비하고, 오목부를 포함하는 표면층에 연속적으로 배선을 형성할 수 있었다. 솔더 레지스트층을 통상의 방법에 따라 설치하고, 단자부에 니켈을 5㎛, 금을 0.5㎛의 두께로 도금했다. 반도체 칩(1)을 상기 오목부에 접착하고, 와이어본드로 접속했다. 칩과 와이어본드부를 액형 수지(4)에 의해 밀봉했다. 땝납볼(5)을 장착 후, 기판을 절단하고, 개개의 조각의 반도체 장치로 했다.
본 예의 제조 방법에 따르면, 예를 들면 도 2 또는 도 3에 도시된 바와 같은 기판의 이면에, 또한 금속판을 부착한 구조를 얻을 수 있다. 본 예의 구조에 따르면, 경사부의 경사 각도가 작기 때문에, 경사부가 길어지고, 패키지 사이즈가 커지지만, 스폿 페이싱 공정이 불필요하여 저코스트화가 가능하다. 또한, 도 3에 도시된 바와 같이 복수의 칩을 수용하고, 상기 칩 사이의 배선도 동시에 형성 가능하다는 효과가 있다.
제3 예에 대해 설명한다.
본 예에 따른 제조 방법에 있어서는, 두께 35㎛의 동박(캐리어박)에 0.5㎛의 니켈층을 도금으로 형성하고, 또한 5㎛의 구리층을 형성한 3층 구조박을 준비한다. 이 동박은 일본 전해 주식회사제이다.
상기 두께 5㎛의 구리층을 공지의 포토레지스트법에 따라 레지스트 패턴을 형성하고 에칭하였다. 에칭액은, 니켈을 에칭하지 않고 구리를 에칭하는 선택성이 필요하다. 프린트판 업계에서 일반적으로 이용되고 있는 알칼리 에칭이 적합하다. 상기 두께 35㎛의 캐리어박은 에칭되지 않도록 레지스트로 보호하였다.
이 패턴화된 동박을 도 9에 도시된 구성에서, 온도 180℃, 압력 25㎏/㎠로 2시간 가열 가압하였다. 도 9에는, 프레스 상형(13)과 프레스 하형(17) 사이에 상측으로부터, 알루미늄박(18), 3층 구조의 패턴화된 동박(동박 : 10, 니켈 합금 : 11, 구리층: 12), 복수의 유리포 프리 프레그(14, 19), 및 금속판으로서의 구리판(16')을 배치한 구성을 나타내고 있다.
금형의 돌기부는 높이 0.20㎜이고, 측면의 구배의 경사 각도는 30도로 제작 해 둔다. 쿠션층으로서 금형과 동박 사이에 두께 25㎛의 알루미늄박(18)을 1매 눌러 프레스했다.
프리 프레그는 유리포에 내열 에폭시 수지를 함침한 히타치 화성 공업(주)제이고, 두께 0.1㎜의 프리 프레그를 6매 이용하였다. 2매째 및 3매째의 프리 프레그(19)에는 금형 돌기부에 상당하는 부분을 펀치 가공해 둔다. 또한, 기판의 이면측에는 두께 0.40㎜의 접착 조화 처리(接着粗化處理)한 구리판을 배치하고, 프레스했다. 프레스 후의 전체 두께는 1.0㎜이다.
이러한 조건에 따라 제작한 유리 에폭시 기판은 다수개 구성으로 이루어지고, 동일 배선과 오목부를 다수개 형성하고 있다. 이것을 먼저 상술된 알카리 에칭제에 의해 캐리어 동박을 에칭하여 전면적으로 제거하였다. 이어서, 니켈 선택 에칭액에 의해 니켈층을 에칭하여 제거하였다.
이상으로부터, 두께 1.0㎜의 판에 깊이 0.20㎜의 오목부를 구비하고, 오목부를 포함하는 표면층에 연속적으로 배선을 형성할 수 있었다. 이 기판을 더욱 엔드밀 장치에 의해 0.65㎜ 깊이까지 밀링하고, 반도체 칩을 장착할 수 있도록 가공했다. 솔더 레지스트층을 통상 방법에 따라 설치하고, 단자부에 니켈을 5㎛, 금을 0.5㎛의 두께로 도금했다.
반도체 칩을 상기 오목부에 접착하고, 와이어본드로 접속했다. 칩과 와이어 본드부를 액형 수지(4)에 의해 밀봉하고, 땜납 볼(5)을 장착 후, 개개의 조각으로 절단 분리하여 반도체 장치로 하였다.
본 예의 제조 방법에 따르면, 예를 들면 도 4에 도시된 바와 같은 구조를 얻 을 수 있다. 본 구조에 따르면, 방열판 부착 가공이 일괄 프레스 가공에 의해 가능하고, 저비용, 고신뢰성을 달성할 수 있는 제조 방법을 제공할 수 있다.
이상의 제1 내지 제3 예에 따르면, 소형화, 고신뢰성, 염가인 것을 가능하게 하고, 설계 및 제조 방법의 표준화를 용이하게 할 수 있는, 반도체 소자를 탑재하는 반도체 소자 탑재용 기판 및 그 제조 방법, 및 반도체 소자 탑재용 기판에 반도체 소자를 실시한 반도체 장치를 제공할 수 있다.
이어서, 본 발명에 따른 반도체 장치, 기판 및 제조 방법의 다른 실시 형태에 대해 도 10∼도 16을 참조하여 설명한다.
본 실시 형태의 반도체 장치는, 배선 기판의 일부에 오목부를 설치하여, 이 오목부에 반도체 칩을 장착하여 이루어지는 반도체 장치이고, 배선 기판의 오목부를 포함하는 배선 기판 표층부에 연속한 배선 도체가 매립되어 있다.
보다 구체적으로는, 높이가 다른 2이상의 표층부를 구비한 배선 기판에 있어서, 예를 들면 도 10에 도시된 바와 같이 제1 표층부에 외부 접속 단자(5)와 접속되는 외부 접속 단자부를 설치하고, 제2 표층부에 반도체 칩(1)과 접속되는 내부 접속 단자부를 설치하고, 제1 표층부와 제2 표층부에 0.05㎜ 이상의 단차를 설치하고, 제1 표층부 및 제2 표층부 및 그 중간부의 표층에 연속한 배선 도체를 매립하여 배선(2)을 형성한 배선 기판이다.
이 배선 기판은, 구리 등의 금속박에 배선 도체를 설치하고, 상기 금속박에 수지층을 접착할 때, 오목부를 동시에 형성하는 제조법에 따라 실현할 수 있다.
또한, 이것을 실현하는 방법으로서, 배선 도체를 설치한 금속박과 수지를 함침한 복수의 유리포를 중복하여 압축하고, 오목부를 형성하는 배선 기판의 제조법에 있어서, 오목부에 대응하는 유리포의 일부를 미리 제거하고나서, 압축함에 따라 제조할 수 있다.
또한 본 실시 형태의 다른 양태에서는, 오목부를 구비하는 배선 기판에 있어서, 예를 들면 도 11에 도시된 바와 같이, 와이어본드부와 칩 접착부의 2단에 오목부를 형성한 배선 기판 및 그 제조법이 제공된다. 이 2단의 오목부를 형성하는 방법에 있어서 1단째는 볼록부를 구비한 금형을 이용해서 프리 프레그를 압축하여 오목부를 형성하고, 2단째는 절삭 가공하여 형성할 수 있다.
1매의 배선 기판에 다수의 오목부를 설치하여, 각각의 오목부에 칩 장착, 수지 밀봉, 땜납 볼 장착 후, 절단하여 분리함으로써 반도체 장치를 제조할 수 있다.
도 10∼도 13은, 본 실시 형태에 있어서의 전형적인 반도체 장치의 단면도이다.
참조 번호 1은 반도체 칩, 참조 번호 2는 배선, 참조 번호 3은 와이어, 참조 번호 4는 밀봉 수지, 참조 번호 5는 외부 단자 전극, 참조 번호 6은 표면 절연층, 참조 번호 7은 절연 기판, 참조 번호 8은 금속판, 참조 번호 9는 절연판을 나타낸다.
도 11에 도시된 바와 같이 오목부는 일부는 관통 홀이라도 좋고, 이 반도체 장치는 도 12, 도 13에 도시된 바와 같이, 이면은 금속판(8), 절연판(9)으로 지지할 수 있다.
본 실시 형태에 따른 반도체 장치의 제조 방법의 일례에 대해 도 14에 의해 설명한다.
두께 35㎛의 동박(캐리어박, 일본 전해 주식회사제 : 10)에 0.5㎛의 니켈층(11)을 도금으로 형성하고, 또한 5㎛의 구리층을 형성한 3층 구조박을 준비한다. 두께 5㎛의 구리층을, 통상의 포토레지스트법에 따라 레지스트 패턴을 형성하고 에칭하고, 배선 도체(12)를 형성하였다.
에칭액은, 니켈을 에칭하지 않고 구리를 에칭하는 선택성이 필요하다. 프린트판 업계에서 일반적으로 이용되고 있는 알카리 에칭제가 적합하다. 두께 35㎛의 캐리어박은 에칭되지 않도록 레지스트로 보호하였다.
이 패턴화된(배선 도체 : 12) 동박(10)을 도 14에 도시된 구성에서 온도 180℃, 압력 25㎏/㎠로 2시간 가열 가압하였다. 금형(13)의 돌기부는 0.15㎜이고 돌기부의 구배는 90도로 제작해 둔다. 쿠션층으로서 금형(13, 17)과 동박(10, 16) 사이에 두께 50㎛의 테플론(듀폰사 제) 시트(도면에 도시하지 않음)를 눌러 프레스하였다. 프리 프레그(펀치하지 않음 :14)는 유리포에 내열 에폭시 수지를 함침하여 히타치 화성제를 이용하였다.
이러한 조건에 따라 제작한 유리 에폭시 기판은 다수개의 구조로 되어 있고, 동일 배선과 오목부를 다수개 형성하고 있다. 이것을 상술한 알칼리 에칭제에 의해 캐리어 동박을 에칭하여 전면적으로 제거했다. 이어서, 니켈 선택 에칭액에 의해 니켈층을 에칭하고 제거했다. 이상의 조건에 따라, 두께 1㎜의 기판에 깊이 0.15㎜의 오목부를 구비하고, 오목부를 포함하는 표면층에 연속적으로 배선을 형성한다. 이 기판을 더욱 밀링 장치에 의해 두께 0.5㎜ 밀링하고, 반도체 칩(1)을 장 착할 수 있도록 가공하고, 또한 개개의 조각으로 절단하였다. 반도체 칩(1)을 오목부에 접착하고, 와이어본드로 접속하였다. 반도체 칩(1)과 와이어본드부를 액형 수지에 의해 밀봉하고, 반도체 장치로 하였다.
본 실시 형태에 따른 제조 방법의 다른 예를 도 15를 참조하여 설명한다.
상기 도 14의 예와 같은 패턴화된 동박(10)을, 도 15에 도시된 구성으로 온도 180℃, 압력 25㎏/㎠로 2시간 가열 가압했다. 본 예에 있어서, 금형(13)의 돌기부는 0.5㎜이고 돌기부의 구배는 45도로 제작해 둔다.
쿠션층으로서 금형(13, 17)과 동박(10, 16) 사이에 두께 50㎛의 테프론(듀폰사제) 시트(도시하지 않음)를 눌러 프레스한다. 프리 프레그(14)는 유리포에 내열 에폭시 수지를 함침한 히타치 화성제를 이용했다. 금형 돌기부에 상당하는 부분을 펀치한 프리 프레그(15)를 제작하고, 돌기의 높이에 상당하는 두께 분을 층구성으로서 이용하였다.
본 예와 같이 돌기 높이 0.5㎜인 경우, 두께 0.1㎜의 펀치 프리 프레그(15)를 5매, 펀치하지 않은 프리 프레그(14)를 5매 이용하였다. 이러한 조건에 따라 제작한 유리 에폭시 기판은 다수개의 구조로 되어 있고, 동일 배선과 오목부를 다수 형성하고 있다. 이것을 먼저 진술한 알카리 에칭제에 의해 캐리어 동박을 에칭하여 전면적으로 제거하였다. 이어서, 니켈 선택 에칭액에 의해 니켈층을 에칭하여 제거하였다.
이상의 조건에 따라, 두께 1㎜의 판에 두께 0.5㎜의 오목부를 구비하고, 상기 오목부를 포함하는 표면층에 연속적으로 배선을 형성한다. 반도체 칩(1)을 오 목부에 접착하고, 와이어본드로 접속했다. 반도체 칩(1)과 와이어본드부를 액형 수지에 의해 밀봉했다. 땜납 볼(5)을 장착 후, 기판을 절단하여 개개의 조각의 반도체 장치로 하였다.
본 실시 형태에 따른 제조 방법의 다른 예를 도 16을 참조하여 설명한다.
상기 도 14의 예와 동일한 패턴화된 동박(10)을, 도 16에 도시된 구성으로 온도 180℃, 압력 25㎏/㎠로 2시간 가열 가압했다. 금형(13)의 돌기부는 0.5㎜로 돌기부의 구배는 45도로 제작해 둔다. 쿠션층으로서 금형(13, 17)과 동박(10, 16) 사이에 두께 50㎛의 테플론(듀폰사제) 시트(도시하지 않음)를 눌러 프레스하였다. 프리 프레그는 유리포에 내열 에폭시 수지를 함침한 히타치 화성제를 이용하였다.
두께 0.5㎜의 유리 에폭시 기판(18')을 금형 돌기부에 상당하는 부분을 펀치했다. 이 경우, 두께 0.1㎜의 펀치하지 않은 프리 프레그(14)를, 1매의 유리 에폭시 기판(18')과 패턴화된 동박(10) 사이에 두고, 유리 에폭시 기판(18')의 하부에는 프리 프레그(14)를 3매 이용하였다.
이러한 조건에 따라 제작한 유리 에폭시 기판은 다수개의 구조로 되어 있고, 동일 배선과 오목부를 다수개 형성하고 있다. 이것을 먼저 진술한 알카리 에칭제에 의해 캐리어 동박을 에칭하여 전면적으로 제거하였다. 이어서, 니켈 선택 에칭액에 의해 니켈층을 에칭하여 제거하였다.
이상의 조건에 따라, 두께 1㎜의 판에 깊이 0.5㎜의 오목부를 구비하고, 오목부를 포함하는 표면층에 연속적으로 배선을 형성할 수 있었다. 반도체 칩(1)을 오목부에 접착하고, 와이어본드로 접속하였다. 반도체 칩(1)과 와이어본드부를 액 형 수지에 의해 밀봉했다. 땜납 볼을 장착 후, 기판을 절단하여 개개의 조각의 반도체 장치로 하였다.
이상과 같이 본 실시 형태에 따르면, 반도체 장치는 심플한 구조로, 심플한 제조 프로세스로 저비용으로 제작할 수 있다.
이어서, 본 발명에 따른 반도체 장치, 기판 및 제조 방법의 다른 실시 형태에 대해, 도 17∼도 20을 참조하여 설명한다.
본 실시 형태에 따른 반도체 장치는, 도 17에 도시된 바와 같이, 반도체 칩에, 반도체 칩(1)을 탑재하기 위한 반도체 소자 수용부를 구비하는 절연 기판(7)과, 절연 기판(7)의 표면에 형성되어 반도체 칩(1)에 전기적으로 접속됨과 함께 실장시에 외부와의 접속을 행하는 외부 전극(5)과, 반도체 칩(1)을 수납한 반도체 소자 수용부를 밀봉한 밀봉 수지(4)를 구비하고, 또한 반도체 칩(1)과 접속하기 위한 와이어(3)와 외부 전극(5) 사이에 단차를 설치하고, 상기 단차 사이를 접속하는 경사부에 따라 배치된 배선(2)을 구비한다. 또, 도면 중의 부호(6)는 절연 기판(7)의 표면에 형성된 표면 절연층을 나타낸다.
본 실시 형태의 반도체 장치에서는, 예를 들면 이하에 설명하는 도 20의 제조 방법에 따라 제조된 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서, 상기 오목부의 저면을 더욱 스폿 페이싱 가공함으로써, 반도체 칩(1)이 탑재되는 반도체 소자 수용부를 형성하고 있다.
또한, 기판의 오목부의 벽면 경사 각도는 45도보다도 완만한 각도로 되어 있다. 이 경사 각도는, 프레스 성형에 이용하는 금형의 돌기부의 경사 각도나, 전사 에 이용하는 동박(캐리어층 : 10)의 강성과 프레스 압력의 밸런스 등으로 결정되는 것이다.
본 실시 형태의 반도체 장치는 도 17의 예에 한정되는 것이 아니라, 예를 들면 도 18에 도시된 바와 같이, 오목부 벽면이 아니라 오목부의 저면에 배선(2')을 배치함과 함께, 그 하측으로 절연층을 끼워 그랜드층(1801)을 설치한 다층 구조로 해도 좋다. 또한, 그랜드층(1801)과 외부 전극(5)을 접속하는 층간 접속부(1802)를 구비하는 구성으로 해도 좋다.
본 실시 형태에서는, 그랜드층(1801)의 형성 방법 및 층간 접속 방법은 특별히 한정되는 것이 아니다. 예를 들면, 그랜드층(1801)이 되는 동박 또는 구리 패턴을, 형성한 배선 기판과 대향시키고, 그 사이에 프리 프레그 등의 절연 접착 시트를 끼우고, 또한 프리 프레그를 적층하여, 프레스함으로써, 다층 구조의 기판을 형성한다.
본 실시 형태에 있어서의 반도체 소자 탑재용 기판의 제조 방법의 예에 대해 도 19, 도 20을 참조하여 설명한다.
본 실시 형태의 제조 방법에 있어서, 상기된 2개의 실시 형태의 제조 방법과 그 기본적 구성은 동일하다. 이하에서는 주로 다른 부분에 대해 설명하고, 동일한 부분에 대해서는 그 설명을 생략한다.
또, 본 예에 따른 제조 방법에서도, 상기 2개의 실시 형태와 마찬가지로, 배선(2)을 형성하기 위한 전사용 금속박으로서, 두께 25㎛의 동박(캐리어층 : 10)과, 배선층이 되는 구리층(12)과, 캐리어층(10)과 구리층(12) 사이의 배리어층(11)으로 구성된 3층 구조박을 이용한다. 또, 도면 내에서는 참조 번호 11, 12의 2층을 함께 도시해 둔다.
본 예에서는, 이 패턴화된 동박(10∼12)을, 도 19에 도시된 바와 같이 온도 190℃의 열반(1901) 및 톱보드(1902)에 끼우고, 압력 30㎏/㎠로 가열 가압했다. 여기서, 프레스 상형(13)과 프레스 하형(17) 사이에는, 도면 상으로부터 1매의 알루미늄박(18), 3층 구조의 패턴화된 동박(10∼12), 복수매의 프리 프레그(1905, 1906), 및 두께 35㎛의 동박(16)을 배치하고 있다.
프레스 상형(13)의 돌기부는 그 단면이 사다리꼴 형상을 이루고 있고, 그 측면의 구배 각도는 30도이다. 프리 프레그(1906)는, 프레스 상형(13)의 돌기부에 대응하는 부분에 창내기를 하고, 위에서 2매째에 배치된다.
또한, 본 실시 형태의 제조 방법은 도 19의 예에 한정되는 것이 아니라, 예를 들면 도 20과 같은 구성으로 해도 좋다.
즉, 패턴화된 동박(10∼12)을, 온도 190℃의 열반(1901) 및 톱보드(1902)에 끼우고, 압력 20㎏/㎠로 가열 가압한다. 여기서는, 돌기부 측면의 구배 각도가 45도인 프레스 상형(13)과 프레스 하형(17) 사이에, 상측으로부터, 3매의 알루미늄박(18), 두께 35㎛의 동박(10)을 포함하는 3층 구조박(10∼12), 1매의 창내기 프리 프레그(1906), 복수매의 프리 프레그(1905), 및 두께 335㎛의 동박(16)을 배치한다.
상기 도 20의 제조 방법에 따르면, 도 17에 도시된 바와 같은 완만한 경사 각도의 벽면의 오목부를 구비한 반도체 장치를 제조할 수 있다.
본 발명의 반도체 소자 탑재용 기판은, 도 21a, 도 22b에 도시된 바와 같은 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서, 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 구비하고, 상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부와, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부와, 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되고, 상기 배선은, 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고, 상기 내부 접속 단자부는, 상기 오목부 내에 위치하는 것을 특징으로 하는 반도체 소자 탑재용 기판일 수 있다.
도 21a, 도 22a에 있어서, 참조 번호 7은 절연 기판, 참조 번호 2는 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 형성된 배선이다. 도 21a의 반도체 소자 탑재용 기판에서는, 오목부의 중앙부에 관통 홀이 형성되어 있다. 이 기판을 사용한 반도체 장치를 도 21b에 도시한다. 도 21b에 있어서, 참조 번호 1은 기판에 접착된 상태에서 탑재된 반도체 소자, 참조 번호 4는 밀봉 수지, 참조 번호 5는 외부 접속 단자이다. 기판 오목부는 배선의 내부 접속 단자부가 형성되어 있고, 수지로 밀봉된다. 이 기판은 상술된 방법으로 제조할 수 있다.
도 22a의 반도체 소자 탑재용 기판에서는 오목부는 양끝에 형성된 구조이고, 상술된 기판을 다수개 구조로 제조하고, 오목부로 절단함으로써 제조할 수 있다. 이 기판을 사용한 반도체 장치를 도 22b에 도시한다. 도 22b에 있어서, 참조 번호 1은 기판을 접착한 상태에서 탑재된 반도체 소자, 참조 번호 4는 밀봉 수지, 참조 번호 5는 외부 접속 단자이다. 기판 양끝의 오목부에는, 배선의 내부 접속 단자부가 형성되어 있고, 수지로 밀봉된다.
본 발명에서, 반도체 소자 탑재용 기판은, 다수개 구성으로 되어 있고, 즉 다수를 일괄 프레스로 제조할 수 있다.
도 23은, 다수개 구조로 반도체 소자 탑재용 기판을 제조하는 공정을 나타내는 프레스 구성을 나타내는 단면도이다. 참조 번호 13은 다수의 오목형(13a)이 형성된 프레스 상형, 참조 번호 17은 프레스 하형, 참조 번호 10은 다수조의 배선이 형성된 동박, 참조 번호 14는 프리 프레그이다.
도 23의 프레스 구성에서, 상형, 하형 사이에서 가열·가압하면, 세로, 가로 균등하게 배치된 다수의 볼록형(13a)에 의해, 다수의 오목부를 일괄 형성할 수 있음과 함께, 배선(12)이 기판 표면의 외부 접속 단자부로부터 오목부의 벽면을 거쳐 오목부 내의 내부 접속 단자부에 연속하여 매립 형성된다. 이 경우, 기판 표면의 외부 접속 단자부는, 상호 인접하는 오목부 형성을 위한 장력을 균등하게 받는, 프레스 이전의 평면의 위치를 고정밀도(높은 치수 안정성)로 유지할 수 있다. 즉, 본 발명의 반도체 소자 탑재 기판의 다수개 구조로 됨에 따라, 외부 접속 단자부의 프레스전의 평면의 위치와 위치 편차를 생기게 하지 않고 오목부 형성을 행할 수 있다. 기판 표면에 형성되는 외부 접속 단자부가 프레스 이전의 평면의 위치를 유지하는 것은, 외부 접속 단자부에 외부 접속 단자를 형성하는 곳 외에 솔더 레지스트를 형성하는 경우의 정렬 작업이 용이해진다. 최외측에 대해서는, 상형(13)의 모서리 전체 둘레에 더미 볼록형(13b)을 설치해 두면 된다. 더미 볼록형(13b)에 의해 최외측 기판의 외부 접속 단자부의 위치 편차를 방지할 수 있을 뿐아니라, 프리 프레그의 수지 흐름을 방지할 수 있다. 다수개는 7 ×7 이상이 바람직하다.
이와 같이, 본 발명에서는 세로, 가로 균등하게 배치된 다수의 돌기부를 갖는 프레스 상형, 상기 돌기부와 정렬된 소정의 배선과 캐리어 금속박으로 이루어지는 배선 구성체, 프리 프레그, 프레스 하형을 포함하는 프레스 구성을 준비하는 공정, 프레스 상형, 프레스 하형 사이에서 프레스함으로써, 프레스된 프리 프레그인 기판에 다수의 오목부를 일괄 형성함과 함께 상기 소정의 배선을 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립하는 공정, 상기 캐리어 금속박을 제거하는 공정, 반도체 소자를 탑재하는 공정, 오목부를 수지 밀봉하는 공정, 외부 접속 단자를 형성하는 공정, 개개의 조각으로 절단 분리하는 공정에 따라 반도체 장치를 제조할 수 있다.

Claims (37)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부가 볼록형의 프레스 성형에 의해 구성되는 것을 특징으로 하는 반도체 장치.
  6. 삭제
  7. 제5항에 있어서,
    상기 오목부에는, 상기 오목부를 더욱 스폿 페이싱(spot facing) 가공하여 형성된 반도체 소자를 수용하기 위한 반도체 소자 수용부가 설치되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 스폿 페이싱 가공된 반도체 소자 수용부의 깊이가, 탑재되어야 하는 반도체 소자의 두께보다 큰 것을 특징으로 하는 반도체 장치.
  9. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 기판 표면에 위치하는 상기 외부 접속 단자부와, 상기 오목부 내의 상기 내부 접속 단자부와의 단차가 0.05 ㎜ 이상인 것을 특징으로 하는 반도체 장치.
  10. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부에 탑재된 반도체 소자의 단자와 상기 내부 접속 단자부를 와이어본드 접속한 것을 특징으로 하는 반도체 장치.
  11. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 반도체 소자의 단자를 상기 내부 접속 단자부에 페이스 다운으로 직접 접속한 것을 특징으로 하는 반도체 장치.
  12. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 배선은 상기 오목부의 각부(角部)를 제외한 벽면 영역에 설치되는 것을 특징으로 하는 반도체 장치.
  13. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부가 상기 기판의 주평면의 대략 중심 위치에 형성되고,
    상기 오목부 내에 반도체 소자를, 상기 반도체 소자 탑재용 기판의 두께 방향에 대해 대략 중앙이 되도록 탑재한 것을 특징으로 하는 반도체 장치.
  14. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부 내에 반도체 소자를, 상기 기판의 두께 방향에 대해 중앙으로부터 상기 기판의 두께의 30% 이내로 오프셋하여 탑재한 것을 특징으로 하는 반도체 장치.
  15. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부가 저면 영역에 복수의 소자를 수용할 수 있는 넓이를 구비함과 함께, 상기 복수의 소자에의 배선이 형성되는 것으로서, 상기 오목부에 복수의 반도체 소자 및 수동 소자를 탑재한 것을 특징으로 하는 반도체 장치.
  16. 반도체 소자 탑재용 기판에 오목부를 형성하고, 상기 오목부에 반도체 소자를 탑재한 후, 밀봉 수지에 의해 밀봉한 반도체 장치에 있어서,
    상기 반도체 소자 탑재용 기판은 상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 배선은 모두 금속으로 구성된, 드로잉 가공 가능한 배선 구성체를 이용하여 형성되는 것이고,
    상기 드로잉 가공 가능한 배선 구성체는, 상기 배선을 구성하는 제1 금속층과, 캐리어층으로서 기능하는 제2 금속층을 적어도 포함하는 다층 구조를 갖는 것을 특징으로 하는 반도체 장치.
  17. 삭제
  18. 반도체 소자를 탑재하기 위한 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서,
    상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부의 깊이는 탑재할 반도체 소자의 두께보다도 작고,
    상기 오목부의 저면을 상기 반도체 소자 탑재용 기판의 두께 방향에 대해 중앙부로부터, 탑재해야 할 상기 반도체 소자의 두께의 0.5 내지 2.5배의 범위 내의 깊이로 스폿 페이싱 가공한 것을 특징으로 하는 반도체 소자 탑재용 기판.
  19. 반도체 소자를 탑재하기 위한 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서,
    상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부의 깊이는 탑재할 반도체 소자의 두께보다도 작고, 또한 상기 오목부의 저면에 스폿 페이싱 가공을 실시한 것이며,
    적어도 노출된 스폿 페이싱 저면이 부직포로 이루어지도록 프리 프레그를 경화시켜 형성되는 수지층을 갖는 것을 특징으로 하는 반도체 소자 탑재용 기판.
  20. 반도체 소자를 탑재하기 위한 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서,
    상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부가 형성된 수지층의 이면에, 금속판을 접착하여 구성된 것을 특징으로 하는 반도체 소자 탑재용 기판.
  21. 제1 금속층과 그의 캐리어층으로서 기능하는 제2 금속층을 적어도 포함하는 다층 구조를 가지며, 모두 금속으로 구성된 드로잉 가공 가능한 배선 구성체를, 수지 기판에 눌러 접착함과 함께, 상기 수지 기판에 미리 정해진 경사 각도 범위 내의 구배의 벽면을 구비한 오목부를 형성하고, 상기 제1 금속층을 남기고 다른 금속층을 제거함으로써,
    상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 탑재되는 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되는, 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립된 배선을, 상기 기판 표면으로부터 상기 오목부의 기판 벽면을 따라 배치 형성하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  22. 제21항에 있어서,
    상기 드로잉 가공 가능한 배선 구성체의 파단(破斷) 신장률이 2% 이상인 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  23. 제21항에 있어서,
    상기 드로잉 가공 가능한 배선 구성체를 구성하는 상기 캐리어층의 두께가 0.010 ㎜ 내지 0.050 ㎜의 범위에 있는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  24. 제21항에 있어서,
    상기 오목부의 기판 벽면의 경사 각도 범위는 5도 이상 40도 이하이고, 상기 오목부의 깊이는 수납하는 반도체 소자의 두께의 적어도 30% 이상인 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  25. 반도체 소자를 탑재하기 위한 오목부와 배선을 구비하는 반도체 소자 탑재용 기판의 제조 방법에 있어서,
    상기 오목부의 깊이를, 탑재할 반도체 소자의 두께보다도 작게 하고, 또한 상기 오목부의 저면에 스폿 페이싱 가공을 실시하는 것이고,
    상기 스폿 페이싱 가공시에, 상기 탑재된 반도체 소자로의 배선의 일부를 절 단하고, 상기 배선의 단부가 스폿 페이싱에 의해 형성된 오목부의 엣지부까지 도달하고 있는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  26. 제21항에 있어서,
    상기 오목부를 형성한 후, 상기 오목부의 저면에 스폿 페이싱 가공을 실시하고,
    상기 스폿 페이싱 가공 후, 상기 다른 금속층의 제거를 행하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 반도체 소자를 탑재하기 위한 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서,
    상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 오목부는 볼록형의 프레스 성형에 의해 구성되는 것을 특징으로 하는 반도체 소자 탑재용 기판.
  31. 삭제
  32. 제30항에 있어서,
    상기 오목부에는, 상기 오목부를 더욱 스폿 페이싱 가공하여 형성된 반도체 소자를 수용하기 위한 반도체 소자 수용부가 설치되는 것을 특징으로 하는 반도체 소자 탑재용 기판.
  33. 제32항에 있어서,
    상기 스폿 페이싱 가공된 반도체 소자 수용부의 깊이는 탑재되어야 할 반도체 소자의 두께보다 큰 것을 특징으로 하는 반도체 소자 탑재용 기판.
  34. 반도체 소자를 탑재하기 위한 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서,
    상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하고,
    상기 기판 표면부의 상기 외부 접속 단자부와, 상기 오목부 내의 상기 내부 접속 단자부와의 단차가 0.05 ㎜ 이상인 것을 특징으로 하는 반도체 소자 탑재용 기판.
  35. 세로, 가로 균등하게 배치된 다수의 돌기부를 갖는 프레스 상형, 상기 돌기부와 위치 정렬된 소정의 배선과 캐리어 금속박으로 이루어지는 배선 구성체, 프리 프레그, 프레스 하형을 포함하는 프레스 구성을 준비하는 공정,
    프레스 상형, 프레스 하형 사이에서 프레스함으로써, 프레스된 프리 프레그인 기판에 다수의 오목부를 일괄 형성함과 함께 상기 소정의 배선을 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립하는 공정,
    상기 캐리어 금속박을 제거하는 공정,
    반도체 소자를 탑재하는 공정,
    오목부를 수지 밀봉하는 공정,
    외부 접속 단자를 형성하는 공정, 및
    개개의 조각(個片)으로 절단 분리하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  36. 제35항에 있어서,
    프레스 상형의 주연에 더미 돌기부를 형성하는 반도체 장치의 제조 방법.
  37. 오목부를 구비하는 반도체 소자 탑재용 기판에 있어서,
    상기 기판 표면 및 상기 오목부의 기판 벽면을 따라 배치된 배선을 포함하고,
    상기 배선은, 상기 오목부가 개구하는 측의 상기 기판 표면에 설치되는 외부 접속 단자와 접속되는 외부 접속 단자부, 상기 탑재된 반도체 소자와 접속되는 내부 접속 단자부, 및 상기 외부 접속 단자부와 상기 내부 접속 단자부 사이의 배선부로 구성되며,
    상기 배선은 상기 기판 표면 및 상기 오목부의 기판 벽면에 매립되어 있고,
    상기 내부 접속 단자부는 상기 오목부 내에 위치하는 것을 특징으로 하는 반도체 소자 탑재용 기판.
KR1019997009932A 1997-04-30 1998-04-30 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법 KR100553281B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1997-112753 1997-04-30
JP11275397 1997-04-30
JP2589698 1998-02-06
JP1998-025896 1998-02-06
PCT/JP1998/001970 WO1998049726A1 (fr) 1997-04-30 1998-04-30 Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur

Publications (2)

Publication Number Publication Date
KR20010020324A KR20010020324A (ko) 2001-03-15
KR100553281B1 true KR100553281B1 (ko) 2006-02-22

Family

ID=26363589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009932A KR100553281B1 (ko) 1997-04-30 1998-04-30 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법

Country Status (9)

Country Link
US (1) US6268648B1 (ko)
EP (1) EP0980096A4 (ko)
JP (1) JP3314939B2 (ko)
KR (1) KR100553281B1 (ko)
CN (1) CN100370602C (ko)
AU (1) AU7082798A (ko)
HK (1) HK1027215A1 (ko)
TW (1) TW419797B (ko)
WO (1) WO1998049726A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US6617193B1 (en) * 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
US6492203B1 (en) 1997-04-30 2002-12-10 Hitachi Chemical Company, Ltd. Semiconductor device and method of fabrication thereof
JPH1140694A (ja) 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6595408B1 (en) 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP3370636B2 (ja) * 2000-03-03 2003-01-27 三井金属鉱業株式会社 キャリア箔付金属箔及びその製造方法
JP2001326304A (ja) * 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
DE10206661A1 (de) * 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
CA2390627C (en) * 2001-06-18 2007-01-30 Research In Motion Limited Ic chip packaging for reducing bond wire length
US20050051859A1 (en) * 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
US20030122173A1 (en) * 2001-12-28 2003-07-03 Rabadam Eleanor P. Package for a non-volatile memory device including integrated passive devices and method for making the same
US6509637B1 (en) * 2002-03-08 2003-01-21 Amkor Technology, Inc. Low profile mounting of thick integrated circuit packages within low-profile circuit modules
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
JP3618331B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3617647B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3618330B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
JPWO2004054336A1 (ja) * 2002-12-09 2006-04-13 株式会社野田スクリーン プリント配線基板の製造方法
WO2004054338A1 (ja) * 2002-12-09 2004-06-24 Noda Screen Co., Ltd. プリント配線基板の製造方法
JP3844467B2 (ja) 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2006073651A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
KR100633850B1 (ko) 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
WO2008077263A2 (de) * 2006-12-22 2008-07-03 Thommen Medical Ag Dentalimplantat und verfahren zu dessen herstellung
JP5001695B2 (ja) * 2007-03-27 2012-08-15 パナソニック株式会社 個片基板の製造方法、個片基板、赤外線検出器
KR100848609B1 (ko) * 2007-04-10 2008-07-28 조현귀 수용공간 열판인쇄회로기판 및 그 제조방법
US20100084748A1 (en) * 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US8375577B2 (en) * 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
US7836586B2 (en) * 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
JPWO2010041630A1 (ja) * 2008-10-10 2012-03-08 日本電気株式会社 半導体装置及びその製造方法
TWI485825B (zh) * 2009-07-28 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
US8377267B2 (en) * 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
CN102294655A (zh) * 2011-08-10 2011-12-28 开化美盛电子科技有限公司 一种粘固硅棒的载体的制作方法
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
KR101729882B1 (ko) 2014-06-09 2017-04-24 미쓰비시덴키 가부시키가이샤 반도체 패키지의 제조 방법 및 반도체 패키지
US9978675B2 (en) 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
WO2019216292A1 (ja) * 2018-05-10 2019-11-14 株式会社村田製作所 樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ
CN108617091A (zh) * 2018-05-30 2018-10-02 太龙（福建）商业照明股份有限公司 一种非平面pcb板
JP2021150468A (ja) * 2020-03-19 2021-09-27 富士電機株式会社 半導体装置の製造方法、半導体装置及び押圧装置
CN111341672B (zh) * 2020-05-15 2020-10-20 深圳市汇顶科技股份有限公司 半导体封装方法及其封装结构
CN115662973B (zh) * 2022-11-09 2023-12-29 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177055A (ja) * 1989-12-05 1991-08-01 Sumitomo Electric Ind Ltd 半導体素子搭載用基体
JPH06244304A (ja) * 1993-02-19 1994-09-02 Nec Corp リードレスチップキャリアパッケージ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50147292A (ko) 1974-05-15 1975-11-26
CH623183A5 (en) * 1976-11-26 1981-05-15 Nitto Electric Ind Co Circuit board and method for its production
JPS57118654A (en) * 1981-01-16 1982-07-23 Seiko Keiyo Kogyo Kk Circuit substrate
JPS60100454A (ja) * 1983-11-05 1985-06-04 Matsushita Electric Works Ltd プリント配線板の製法
JPH0668779B2 (ja) 1987-02-13 1994-08-31 三菱重工業株式会社 リネン計数識別装置
JPH0295246U (ko) * 1989-01-13 1990-07-30
JPH02142540U (ko) 1989-04-28 1990-12-04
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
JP2737322B2 (ja) * 1989-11-22 1998-04-08 ソニー株式会社 メモリモジュール
JPH04340750A (ja) 1991-05-17 1992-11-27 Nec Corp 半導体装置の製造方法
FR2684235B1 (fr) * 1991-11-25 1999-12-10 Gemplus Card Int Carte a circuit integre comprenant des moyens de protection du circuit integre.
JPH0794628A (ja) 1993-09-20 1995-04-07 Eastern:Kk 半導体搭載用の多層プリント配線板の製造方法
EP0645953B1 (de) * 1993-09-29 1997-08-06 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177055A (ja) * 1989-12-05 1991-08-01 Sumitomo Electric Ind Ltd 半導体素子搭載用基体
JPH06244304A (ja) * 1993-02-19 1994-09-02 Nec Corp リードレスチップキャリアパッケージ

Also Published As

Publication number Publication date
US6268648B1 (en) 2001-07-31
EP0980096A4 (en) 2005-03-09
HK1027215A1 (en) 2001-01-05
CN100370602C (zh) 2008-02-20
EP0980096A1 (en) 2000-02-16
AU7082798A (en) 1998-11-24
WO1998049726A1 (fr) 1998-11-05
TW419797B (en) 2001-01-21
CN1253662A (zh) 2000-05-17
JP3314939B2 (ja) 2002-08-19
KR20010020324A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
KR100553281B1 (ko) 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법
US6020218A (en) Method of manufacturing ball grid array semiconductor package
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
EP1915038A1 (en) Multilayer Wiring Substrate Mounted With Electronic Component And Method For Manufacturing The Same
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
KR20040036643A (ko) 리드프레임, 수지봉입형 반도체장치 및 그 제조방법
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
JP2005167244A (ja) 集積回路積層に用いられる薄いパッケージ
US11160160B1 (en) PCB for bare die mount and process therefore
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2001135752A (ja) 半導体装置用基板およびその製造方法並びに半導体装置
JP2001223295A (ja) 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP2001127207A (ja) 半導体素子搭載用基板およびその製造方法並びに半導体装置
JP3337467B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP4018853B2 (ja) ターミナルランドフレーム
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP2001110935A (ja) 半導体装置、それに用いる半導体チップ支持基板及び製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP2001110944A (ja) 半導体装置、それに用いる半導体チップ支持基板及び製造方法
JP2000091458A (ja) 半導体装置及びその製造方法
JP3685203B2 (ja) 半導体素子搭載用基板
JP3352083B2 (ja) 半導体パッケージ及び半導体素子搭載用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee