JP2001223295A - 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 - Google Patents

半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置

Info

Publication number
JP2001223295A
JP2001223295A JP2000035648A JP2000035648A JP2001223295A JP 2001223295 A JP2001223295 A JP 2001223295A JP 2000035648 A JP2000035648 A JP 2000035648A JP 2000035648 A JP2000035648 A JP 2000035648A JP 2001223295 A JP2001223295 A JP 2001223295A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
layer
metal foil
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000035648A
Other languages
English (en)
Inventor
Yoshiaki Wakashima
喜昭 若島
Naoki Fukutomi
直樹 福富
Kazuhisa Suzuki
和久 鈴木
Hidekazu Miyagawa
秀和 宮川
Hiroshi Morita
宏 守田
Hiroki Oyoshi
弘紀 大吉
Takeshi Funaki
威志 船木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2000035648A priority Critical patent/JP2001223295A/ja
Publication of JP2001223295A publication Critical patent/JP2001223295A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 基板の配線面に凹部を設けてワイヤボンディ
ング部及び封止部の１部又は全部を基板厚み内に収納し
たパッケージの更なる小型、薄型、軽量化を図り、且
つ、より安価にする半導体素子支持基板、及びその製造
方法並びにそれを用いた半導体装置を提供する。 【解決手段】 配線を設けた基板に半導体素子を搭載
し、半導体素子と基板の配線部とを接続した後、半導体
素子、接続部及びその近傍を樹脂封止した半導体装置に
おいて、配線を設けた基板は厚さ０．５ｍｍ以下で、基
板の表面に凹部を有し、前記凹部に対応する基板の裏面
に凸部を有し、表面の凹部以外の平坦部に外部接続端子
を配置し、凹部に半導体素子と基板とを接続するための
内部接続端子を配置することにより、半導体素子及び半
導体素子と基板の内部接続端子とを接続する接続部の１
部又は全部が基板の表面の凹部以外の平坦部より低く沈
められており、基板の表面の平坦部と凹部との間は斜面
になっており、表面の平坦部と斜面と凹部に沿って外部
接続端子と内部接続端子とを結ぶ配線が設けられたこと
を特徴とする半導体素子支持基板。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載す
る半導体素子支持基板、その製造方法及びそれを用いた
半導体装置の製造方法、半導体装置に関する。
【０００２】
【従来の技術】半導体装置の小型化・多端子化を必要と
する分野では、従来のリードフレームを用い、パッケー
ジの周辺に端子を有するＱＦＰ(Quad Flat Package)、
ＳＯＰ(Small Outline Package)に替わって、配線基板
を用い、パッケージの下面にエリアアレイ状の端子を有
するＢＧＡ（Ball Grid Array）、ＦＢＧＡ(Fine-Pitch
Ball Grid Array)等が多用されているものの、通常の
配線基板では１００から１５０μｍの配線ピッチが限界
で、小型化・多端子化に十分に対応出来難くなってい
る。より高密度な配線を得る為には多層にするか特殊な
微細配線を必要とし、いずれも高価格になり易い。そこ
で、半導体装置の更なる小型化・多端子化に適合出来、
且つ急激に需要が拡大している携帯機器類に必要な軽量
化・薄型化等のニーズにも合った、安価で高密度配線可
能な半導体素子搭載用配線基板と、それを用いた軽量・
薄型パッケージが注目を浴びている。主な小型・多端子
・軽量・薄型の半導体装置として、ＴＣＰ(Tape Carrie
r Package)、ＴＢＧＡ(Tape Ball Grid Array)、ＦＢＧ
Ａ(Fine Pitch Ball Grid Array)等がある。図１（ａ）
に７０μｍ厚さのポリイミドフィルム５をベースに１８
μｍ厚さの銅箔を用い、４０〜５０μｍピッチの配線４
を可能にしたＴＣＰの断面図を示すが、高価なポリイミ
ドフィルムを使用する上、素子にＴＡＢ(Tape Automate
d Bonding)接続用のバンプ形成が必要である為、ＣＰ
Ｕ、ＬＣＤドライバーＩＣ等限られた用途に用いられて
いる。図１（ｂ）にＴＢＧＡの内で低価格に対応し得る
と考えられるガラスエポキシ樹脂フィルム基板６を用
い、ワイヤボンディングを採用したものを示すが、通常
の配線板技術を用いるため１００μｍピッチ以下の微細
配線に対応できない上、平坦なガラスエポキシ上に素子
を搭載するため、パッケージ厚さを薄くし難い。図１
（ｃ）にキャビティダウン構造で、薄型化が可能なＦＢ
ＧＡの例を示す。ガラスエポキシ基板６に素子を収納す
る切込みを入れ、パッケージ厚さを薄くし得るが、通常
の配線板技術を用いるため１００μｍピッチ以下の微細
配線に対応できない上、基板下面にワイヤボンディング
部及び封止部が突き出るため、基板下面に設ける外部端
子高さを低く出来ない欠点がある。
【０００３】
【発明が解決しようとする課題】図１（ｃ）のＦＢＧＡ
に対して、図２（ａ）に示すように、キャリア金属箔
（１０−１）上に異種金属からなるエッチングバリア層
（１０−２）を形成し、更に厚さ１８μｍ以下の銅配線
層（１０−３）を形成した三層金属箔の配線層側にガラ
ス布にエポキシ樹脂を含浸させたプリプレグ１１を重ね
たものを、銅箔、アルミ箔、樹脂フィルム等のクッショ
ン層１４を介して凸部を有する上型１２と平坦な下型１
３で挟み、加熱加圧することにより、表面である銅の配
線層側にはガラスエポキシ層に銅の配線層が埋め込ま
れ、且つ所定の凹部が形成されており、裏面は平滑面を
有する基板中間体を得た後、基板中間体のキャリア金属
箔（１０−１）をエッチングバリア層（１０−２）の手
前まで化学エッチング法で除去し、しかる後エッチング
バリア層（１０−２）を選択エッチングすることにより
得た半導体素子支基板を用いることにより５０μｍピッ
チの高密度配線を可能にし、基板に半導体素子を収納す
るためのキャビティを設け、この中に半導体素子を搭載
し、半導体素子の電極と凹部内に設けた導体配線をボン
ディングワイヤ３で結線し、封止樹脂７により封止し、
外部端子８を設け半導体装置を得ている。この場合、基
板の配線面に凹部を設けてワイヤボンディング部及び封
止部の１部又は全部を基板厚み内に収納した図２（ｄ）
のパッケージが提示されているが、本発明の課題は、こ
れを更に小型、薄型、軽量にし、且つより安価にする半
導体素子支持基板及びその製造方法並びにそれを用いた
半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、（１）配線を
設けた基板に半導体素子を搭載し、半導体素子と基板の
配線部とを接続した後、半導体素子、接続部及びその近
傍を樹脂封止した半導体装置において、配線を設けた基
板は厚さ０．５ｍｍ以下で、基板の表面に凹部を有し、
前記凹部に対応する基板の裏面に凸部を有し、表面の凹
部以外の平坦部に外部接続端子を配置し、凹部に半導体
素子と基板とを接続するための内部接続端子を配置する
ことにより、半導体素子及び半導体素子と基板の内部接
続端子とを接続する接続部の１部又は全部が基板の表面
の凹部以外の平坦部より低く沈められており、基板の表
面の平坦部と凹部との間は斜面になっており、表面の平
坦部と斜面と凹部に沿って外部接続端子と内部接続端子
とを結ぶ配線が設けられたことを特徴とする半導体素子
支持基板である。また本発明は、（２）配線を設けた基
板に半導体素子を搭載し、半導体素子と基板の配線部と
を接続した後、半導体素子、結線部及びその近傍を樹脂
封止した半導体装置において、配線を設けた基板は、キ
ャリア金属箔上に異種金属からなるエッチングバリア
層、更に銅の配線層が形成された三層金属箔の配線層側
に１枚又は複数枚のプリプレグからなる成形後の厚さ
０．５ｍｍ以下となるようにプリプレグ層を重ね、クッ
ション層を介して凸部を有する雄型と凹部を有する雌型
で挟み、加熱加圧することにより、表面である銅の配線
層側には平坦部、凹部及び両者の間の斜面のプリプレグ
硬化層に銅の配線層が埋め込まれ、その配線層により、
平坦部に外部接続端子を配置し、凹部に半導体素子と基
板とを接続するための内部接続端子を配置し、平坦部と
斜面と凹部に沿って外部接続端子と内部接続端子とを結
ぶ配線が設けられており、凹部に対応する基板の裏面に
は凸部が形成された基板中間体を得た後、基板中間体の
キャリア金属箔をエッチングバリア層の手前まで除去
し、しかる後エッチングバリア層を選択的に除去するこ
とにより得た、表面に銅の配線層が埋め込まれると同時
に所定の凹部が形成され、裏面に凸部が形成されたこと
を特徴とする半導体素子支持基板の製造方法である。
（３）キャリア金属箔上に異種金属からなるエッチング
バリア層を形成し更に銅の配線層を形成した三層金属箔
において、キャリア金属箔または配線層として破断伸び
率が１０％以上の銅箔を用いることが好ましい。（４）
三層金属箔において、キャリア金属箔の厚さが１２〜３
５μｍの範囲であると好ましく、（５）エッチングバリ
ア層の厚さが０.０１〜１μｍの範囲であると好まし
く、（６）銅の配線層の厚さが３〜３５μｍの範囲であ
ると好ましく、（７）キャリア金属箔が圧延銅箔または
電解銅箔であると好ましく、（８）エッチングバリア層
がニッケルまたはニッケルを含む合金であると好まし
く、（９）配線層の配線形成前の銅表面又は配線形成後
の銅表面に接着粗化処理がされていることが好ましい。
また、（１０）凹部、凸部を形成するための金型とし
て、凸部を有する雄型が金属製で、凹部を有する雌型が
樹脂製であり、予め金属加工により製作した雄型を母型
として、樹脂製の雌型を製作したものであると好まし
く、（１１）凹部を有する雌型の材質が基材強化エポキ
シ樹脂であり、予め金属加工により製作した雄型を母型
として、基材強化エポキシ樹脂と雄型を押付け、加熱加
圧して作製した基材強化エポキシ樹脂製の雌型であると
好ましい。本発明は、更に（１２）上記（２）ないし
（１１）のいずれかに記載の半導体素子支持基板の製造
方法により得られた半導体素子支持基板である。更に、
本発明は、（１３）上記の半導体素子支持基板を製造す
る工程、半導体素子支持基板の凹部に半導体素子を載置
し半導体素子の電極と内部接続端子とを接続する工程、
半導体素子及び半導体素子と基板の内部接続端子とを接
続する接続部の１部又は全部が基板の表面の凹部以外の
平坦部より低くなるよう樹脂封止する工程、外部端子を
設ける工程を含む半導体装置の製造方法である。また、
（１４）上記の半導体素子支持基板を製造する工程、半
導体素子支持基板の凹部にデバイスホールを設ける工
程、金属箔または金属板によりデバイスホールを塞ぐ工
程、半導体素子支持基板の凹部の金属箔または金属板に
半導体素子を載置し半導体素子の電極と内部接続端子と
を接続する工程、半導体素子及び半導体素子と基板の内
部接続端子とを接続する接続部の１部又は全部が基板の
表面の凹部以外の平坦部より低くなるよう樹脂封止する
工程、外部端子を設ける工程を含む半導体装置の製造方
法である。さらに、（１５）上記の半導体装置の製造方
法において、さらに外部端子を設けた基板の裏面にステ
ィフナを設ける工程を有する半導体装置の製造方法であ
る。また、本発明は、（１６）上記の半導体装置の製造
方法で得られる半導体装置である。
【０００５】
【発明の実施の形態】本発明の半導体素子支持基板は、
薄手の凹凸を有する基板の表面に微細銅配線を埋め込ん
で設けることにより、高密度実装と同時に、軽量且つ省
材料コスト化を図り、更に、この基板の凹部に半導体素
子を搭載することにより、半導体装置を低価格で多端子
化、薄型化、軽量化、高信頼化するものである。従来の
技術で述べた図２（ａ）〜（ｄ）に示すように、キャリ
ア金属箔上に異種金属からなるエッチングバリア層を形
成し、更に厚さ１８μｍ以下の銅配線層を形成した三層
金属箔の配線層側にガラスエポキシプリプレグを重ねた
ものを、銅箔、アルミ箔、樹脂フィルム等のクッション
層を介して凸部を有する上型と平坦な下型で挟み、加熱
加圧することにより、表面である銅の配線層側にはガラ
スエポキシ層に銅の配線層が埋め込まれ、且つ所定の凹
部が形成されており、裏面は平滑面を有する基板中間体
を得た後、基板中間体のキャリア金属箔をエッチングバ
リア層の手前まで化学エッチング法で除去し、しかる後
エッチングバリア層を選択エッチングすることにより得
た半導体素子支持基板を用いることにより５０μｍピッ
チの高密度配線を可能にし、且つ基板の配線面に凹部を
設けてワイヤボンディング部及び半導体素子の１部又は
全部を基板厚み内に収納した図２（ｄ）のパッケージと
本発明との違いを説明すると、図３（ａ）〜（ｄ）及び
図４（ｅ）〜（ｊ）に示すように、三層金属箔の配線層
側に重ねるプリプレグ１１が成形後の厚みが０.５ｍｍ
以下と薄手であるため基板が軽量化され、且つ、プリプ
レグのコストが安くなるという特徴がある。
【０００６】次に、三層金属箔とプリプレグ１１とをク
ッション層１４を介して挟む上下型の下型として、上型
を雄型とした雌型１３を使用するため、薄い基板でも深
い凹みを形成することができ、ざぐり法を用いないで半
導体素子及び半導体素子と基板の結線部を凹部に収納出
来るため、基板の加工コストを低減すると共に、半導体
装置を薄型化できる。三層金属箔のキャリア金属箔又は
銅配線層に、又はそれらの両方に破断伸び率１０％以上
の材料を使用すること、キャリア金属箔に厚さ１２〜３
５μｍの薄く、延びやすいものを使用すること、エッチ
ングバリア層にニッケル又はニッケルを含む合金を使用
すること等も、深い凹みを形成するために有効な条件で
ある。更に、三層金属箔とプリプレグとをクッション層
を介して挟む上下型において、上型である凸部を有する
雄型が金属製で、下型である凹部を有する雌型の材質が
樹脂製、好ましくは基材強化エポキシ樹脂であり、予め
金属加工により製作した雄型を母型として、未硬化樹脂
又は基材強化エポキシ樹脂として例えばガラス基材エポ
キシ樹脂プリプレグを雄型に押付け、加熱加圧して硬化
樹脂又はガラス基材エポキシ樹脂製の雌型即ち下型を製
作するため、金型コストの低減、ひいては基板コストを
低減することができる。
【０００７】本発明において、用いるプリプレグは、熱
硬化性樹脂を用い、基材となるガラス繊維、ボロン繊
維、ウイスカ、プラスチック繊維などの強化材と複合さ
せたものである。基材としてガラス繊維織布を用い、熱
硬化性樹脂としてエポキシ樹脂を用いたものが好まし
い。さらに、熱硬化性樹脂として不飽和ポリエステル樹
脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド
・トリアジン樹脂などを用いることができる。この他
に、エンジニアリングプラスチック樹脂などの熱可塑性
樹脂を用いても良い。用いるプリプレグは、硬化後の基
板の厚みが０．５ｍｍ以下となるように１枚ないし複数
枚用いる。軽量化するために０．５ｍｍ以下とするが、
このように薄いと凹部と凸部を形成しやすく好ましい。
プリプレグの厚みは、０.０３〜０.５ｍｍの範囲である
ことが好ましい。
【０００８】本発明で用いる三層金属箔は、キャリア金
属箔上に異種金属からなるエッチングバリア層、更に銅
の配線層を形成したものであり、三層金属箔として、キ
ャリア金属箔または配線層として破断伸び率が１０％以
上の銅箔を用いることが好ましい。この破断伸び率は、
成形温度で１０％以上であることが好ましく、金型によ
り凹部と凸部を形成するため、銅箔の破断伸び率が高い
ほど切断されにくく金型に追随するので好ましい。１０
％より小さいと雄型と雌型で加熱加圧成形した際に、配
線層が切断される場合があり好ましくない。 キャリア
金属層の厚みは、１２〜３５μｍの範囲であることが好
ましく、１２μｍ未満であると三層金属箔の取扱性が悪
くなり、取扱中にしわとか折れが三層金属箔に生じてし
まう。また３５μｍを超えると、後の工程でキャリア金
属箔を除去する際に時間がかかり、除去する為の、例え
ばエッチング液の消費が多くなったり、プレス工程で高
圧力が必要となるので好ましくない。三層金属箔のエッ
チングバリア層は、純ニッケル又はリン−ニッケル、錫
−ニッケル等のニッケル合金が好適で、厚さが０.０１
〜１μｍの範囲であることが好ましく、０．０１μｍ未
満では、バリア層の効果が十分ではなく、ピンホール等
が存在した場合には、バリア性が低下し易く、１μｍを
超えて厚いと、これを除去するのに時間がかかったり、
除去費用の増大を招いたり、バリア層をエッチング除去
する際に銅配線層をオーバーエッチし易いので好ましく
ない。三層銅箔の銅の配線層の厚さは、３〜３５μｍの
範囲であることが好ましく、薄いほど配線層の高密度配
線形成が可能であるが、３μｍ未満であると配線欠陥不
良率が高まり易いなどの配線層の形成が困難であり、３
５μｍを超えて厚いと高密度配線の形成が困難となって
くる傾向にある。三層銅箔のキャリア金属箔が圧延銅箔
または電解銅箔であることが好ましく、この場合、通常
に用いられている銅箔や銅箔の製造法を用いることが出
来るので経済的である。三層銅箔のエッチングバリア層
は、ニッケルまたはニッケルを含む合金であることが好
ましく、ニッケルまたはニッケルを含む合金であると、
キャリア金属箔をエッチングなどで除去した場合に、ニ
ッケルまたはニッケルを含む合金層でエッチングが停止
されるので好ましく、ニッケルにリンなどの金属が含ま
れた合金であると、伸びなどの特性面や製造面で有利で
ある。本発明では、配線層の配線形成前の銅表面又は配
線形成後の銅表面に接着粗化処理がされていることが好
ましく、電気化学的な表面粗化、クロメート処理、キレ
ート材処理、亜鉛その他の被膜処理などが挙げられる。
また、銅の酸化処理による方法を挙げることができる。
【０００９】本発明で用いることができる凸部を有する
雄型が金属製で、凹部を有する雌型が樹脂製であり、予
め金属加工により製作した雄型を母型として、樹脂製の
雌型を製作したものであると好ましい。雄型は、通常に
用いられている金属製の金型であり、雌型は、予め金属
加工により製作した雄型を母型として、樹脂製の雌型を
製作したもので、予め金属加工により製作した雄型を母
型として、基材強化エポキシ樹脂と雄型を押付け、加熱
加圧して作製した基材強化エポキシ樹脂製の雌型である
と好ましい。基材強化エポキシ樹脂の基材としては、熱
伝導性に優れたアルミナ、アルミニウム粉末などが好ま
しく、強度を増すために、ガラス、カーボン繊維などの
繊維で強化された強化材であると好ましい。
【００１０】本発明の半導体装置の製造方法は、半導体
素子支持基板を製造する工程、半導体素子支持基板の凹
部に半導体素子を載置し半導体素子の電極と内部接続端
子とを接続する工程、半導体素子及び半導体素子と基板
の内部接続端子とを接続する接続部の１部又は全部が基
板の表面の凹部以外の平坦部より低くなるよう樹脂封止
する工程、外部端子を設ける工程を含む製造工程よりな
る。また、本発明の半導体装置の製造方法は、半導体素
子支持基板を製造する工程、半導体素子支持基板の凹部
にデバイスホールを設ける工程、金属箔または金属板に
よりデバイスホールを塞ぐ工程、半導体素子支持基板の
凹部の金属箔または金属板に半導体素子を載置し半導体
素子の電極と内部接続端子とを接続する工程、半導体素
子及び半導体素子と基板の内部接続端子とを接続する接
続部の１部又は全部が基板の表面の凹部以外の平坦部よ
り低くなるよう樹脂封止する工程、外部端子を設ける工
程を含む半導体装置の製造方法である。デバイスホール
は、半導体素子の大きさ以上であり、パンチングなどに
より打抜加工して形成することが好ましい。このデバイ
スホール形成後に、銅箔または銅板によりデバイスホー
ルを塞ぐ。銅箔または銅板によりデバイスホールを塞ぐ
方法として、デバイスホールを設けた半導体素子支持基
板の周辺または、それに対応する金属の周辺に接着層を
設け固定する方法が挙げられる。本発明の半導体装置の
製造方法においては、外部端子を設けた基板の裏面にス
ティフナを設ける工程を付加し、外部端子の剛性を上
げ、平坦性を向上させることもできる。
【００１１】
【実施例】以下、本発明を実施例により具体的に説明す
る。 (実施例１)本実施例は厚さ０.１ｍｍの薄いガラス布基
材エポキシ樹脂に、転写による微細配線層を埋め込むと
同時に半導体素子搭載部に屈曲部を設けることにより、
材料使用量を減らして低価格化を図ると共に、半導体装
置の実装容積と重量を減じることが出来る半導体素子支
持基板及びその製造方法並びにそれを用いた半導体装置
の製造方法の一例を示すものである。まず、配線を設け
た基板の製造方法について述べる。キャリア金属箔上に
異種金属からなるエッチングバリア層、更に銅の配線層
が形成された三層金属箔は、図３（ａ）に示すように、
厚さ３５μｍのキャリア銅箔１０−１上に、厚さ０.５
μｍのニッケル−リン合金からなるエッチングバリア層
１０−２及び厚さ５μｍの配線層用の銅層１０−３を形
成した日本電解株式会社製の三層構成の銅箔を準備し、
該三層銅箔の配線層上にフォトレジスト１０−４を塗布
し、露光・現像後、配線層の不要部分をエッチング除去
することにより、５μｍ厚みの銅層に所定の銅配線パタ
ーンを形成した（図３（ｂ）、（ｃ））。 エッチング
液は、ニッケル合金をエッチングせず銅をエッチングす
る選択性が必要で、プリント板業界で一般的に用いられ
ているアルカリエッチャントが適している。なお、キャ
リア銅箔１０−１はエッチングされないようレジスト
（１０−４）で保護した。次に、半導体素子支持基板及
び該基板を用いた半導体装置の製造方法について述べ
る。図３（ｄ）にプレス工程の層構成を示す。加熱加圧
機構付プレスの熱板上に、所定部分に深さ０.１５ｍｍ
の凹部を形成した下金型１３、厚さ３５μｍのダミー銅
箔１５、厚さ０.１ｍｍのガラス布基材エポキシ樹脂プ
リプレグ１１（日立化成工業株式会社製ＧＥＡ Ｅ−６
７９）、配線層が形成された三層銅箔、クッション層１
４として厚さ２５μｍのアルミ箔、及び、所定部分に高
さ０.１５ｍｍの凸部を形成した上金型１２の順に所定
位置に置き重ねた後、プレスの上下熱盤で挟み込み、１
８０℃、２．９ＭＰａ（３０kg/cm2）で２時間加熱加圧
した（図４（ｅ））。図４（ｆ）に示すようにプレスか
ら取出した成形品の両面のキャリア銅層（１０−１）及
びダミー銅箔１５をアルカリエッチャントで除去し、次
いでキャリア銅層を除去した後に残ったニッケル合金層
（１０−２）をニッケル選択エッチング液で除去した
後、ソルダーレジスト層９を通常の方法により設け、埋
め込まれた銅配線４の露出部にニッケルを５μｍ、金を
０.５μｍの厚さにめっきした。半導体素子１を該支持
基板の凹部に接着し、ワイヤボンド（ボンディングワイ
ヤ）３で接続した後、素子とワイヤボンド部を液状封止
材（日立化成工業株式会社製ＣＥＬ−Ｃ−７５０８）７
により封止した。はんだボール８を装着後、基板を切断
し、図４（ｉ）に示す個片の半導体装置とした。また、
図４（ｊ）のようにはんだバンプ付の素子１をフリップ
チップボンダーで該支持基板の凹部に接続し、素子とフ
リップチップ接続部を液状封止材７により封止してもよ
い。以上の製造方法による半導体装置は、図１（ｃ）、
図２（ｄ）等の既存構造に比べて、プリプレグの使用量
が少ない肉薄基板を用い、また、半導体素子搭載部のざ
ぐり加工も不要なため、低価格化、軽量化が可能とな
る。
【００１２】(実施例２)実施例１と同様に厚さ０.１ｍ
ｍの薄いガラス布基材エポキシ樹脂に、転写による微細
配線層を埋め込むと同時に半導体素子搭載部に屈曲部を
設けるが、転写箔に高伸び性の三層銅箔を使用すること
により、凹凸部の深さを深くし、且つ凹凸部斜面の傾斜
角度を大きくした。まず、配線層を有する三層金属箔
は、厚さ２０μｍのキャリア銅箔１０−１上に、厚さ
０.５μｍのニッケル−リン合金からなるエッチングバ
リア層１０−２及び厚さ５μｍの配線層用の銅層１０−
３が形成された三層構成の銅箔を準備し、該三層銅箔の
配線層上にフォトレジスト１０−４を塗布し、露光・現
像後、配線層の不要部分をエッチング除去することによ
り、５μｍ銅層に所定の銅配線パターンを形成した。パ
ターン形成用のエッチング液は、ニッケル合金をエッチ
ングせず銅をエッチングする選択性が必要で、プリント
板業界で一般的に用いられているアルカリエッチャント
が適している。なお、キャリア銅箔１０−１はエッチン
グされないようレジストで保護した。次に、図５（ｂ）
にプレス工程の層構成を示す。加熱加圧機構付プレスの
熱盤上に、所定部分に深さ０.５ｍｍの凹部を形成した
下金型１３、厚さ２０μｍのダミー銅箔１５、厚さ０.
１ｍｍのガラス布基材エポキシ樹脂プリプレグ（日立化
成工業株式会社製ＧＥＡ Ｅ−６７９）１１、前述のパ
ターン形成済の三層銅箔、クッション層１４として厚さ
２５μｍのアルミ箔、及び、所定部分に高さ０.５ｍｍ
の凸部を形成した上金型１２の順に所定位置に置き重ね
た後、プレスの上下熱盤で挟み込み、１８０℃、２．９
ＭＰａ（３０kg/cm2）で２時間加熱加圧した（図５
（ｃ））。金型の凹凸部は１回に多数個取れるように複
数個所設け、且つ層構成も前記構成を複数組積重ね、生
産性を向上することが出来た。図５（ｄ）に示すプレス
から取出した成形品の両面のキャリア銅層（１０−１）
及びダミー銅箔１５をアルカリエッチャントで除去し、
次いでキャリア銅層を除去した後に残ったニッケル−リ
ン合金層１０−２をニッケル選択エッチング液で除去し
た。ソルダーレジスト層９を通常の方法により設け、埋
め込まれた銅配線４の露出部にニッケルを５μｍ、金を
０.５μｍの厚さにめっきした。半導体素子１を該支持
基板の凹部に接着し、ワイヤボンドで接続した後、素子
とワイヤボンド部を液状封止材７により封止した。はん
だボール８を装着後、基板を切断し、図５（ｅ）に示す
個片の半導体装置とした。以上の製造方法により、屈曲
部の斜面傾斜を３０度以上に高めることが出来、既存の
図２（ｄ）（斜面傾斜２０度程度）に比べ実装面積を１
０％以上低減出来、且つ、ざぐり不要、プリプレグ使用
量を1／３以下に低減し、大幅なコストを可能にした。
【００１３】(実施例３)図６（ａ）に示すように、下面
に所定の突起を設けた上金型１２と平板状の下補助金型
１３−１の間にガラス布基材エポキシ樹脂プリプレグ
（日立化成工業株式会社製ＧＥＡ Ｅ−６７９）１１を
挟み込み、上下熱板による加熱加圧機構付のプレスを用
いて１８０℃、２．９ＭＰａ（３０kg/cm2）で２時間加
熱加圧し、図６（ｂ）の１３−２に示す厚さ約３ｍｍの
ガラス布基材エポキシ樹脂製の樹脂型である雌型を得
た。次に、この樹脂型を用いた半導体素子支持基板及び
該基板を用いた半導体装置の製造方法について述べる。
図７（ｃ）にプレス工程の層構成を示す。加熱加圧機構
付プレスの熱盤上に、所定部分に深さ０.１５ｍｍの凹
部を形成した図６（ｂ）の１３−２に示す厚さ約３ｍｍ
のガラスエポキシ製の雌型を乗せ、次いで厚さ３５μｍ
のダミー銅箔１５、厚さ０.１ｍｍのガラス布基材エポ
キシ樹脂プリプレグ１１、パターン形成済の三層銅箔、
クッション層１４として厚さ２５μｍのアルミ箔、及
び、所定部分に高さ０.１５ｍｍの凸部を形成した上金
型１２の順に所定位置に置き重ねた後、プレスの上下熱
盤で挟み込み、１８０℃、２．９ＭＰａ（３０kg/cm2）
で２時間加熱加圧した。金型の凹凸部を複数個所とし、
且つ層構成も前記構成を複数組積重ね、生産性を向上す
ることが出来た。プレスから取出した成形品の両面のキ
ャリア銅層及びダミー銅層をアルカリエッチャントで除
去し、次いでキャリア銅層を除去した後に残ったニッケ
ル合金層をニッケル選択エッチング液で除去して図７
（ｄ）に示すガラス布基材エポキシ樹脂に銅配線が埋め
込まれ、凹凸を有する基板中間体を得た。該基板中間体
の素子搭載部に通常のパンチング法で素子より１ｍｍ程
度大きいデバイスホール１６を開けた後、所定個所にソ
ルダーレジストを設け、埋め込まれた銅配線４の露出部
にニッケルを５μｍ、金を０.５μｍの厚さにめっき
し、更に周辺に接着材を着けた０.１ｍｍ厚さの銅箔
（放熱板）１７でデバイスホールを塞いで、図７（ｇ）
の半導体素子支持基板を得た。次に半導体素子１を該半
導体素子支持基板のデバイスホール部に設けた銅箔１７
に接着し、ワイヤボンド（ボンディングワイヤ）３で接
続した後、素子とワイヤボンド部を液状封止材７により
封止した。はんだボール８を装着後、基板を切断し、図
８（ｈ）に示す個片の半導体装置とした。以上の製造方
法による半導体装置は、プレス時に用いる金型の大部分
を廉価且つ量産可能なガラスエポキシ樹脂製の型とし、
又デバイスホールの加工を複数枚一括パンチング出来る
ため、低価格化に適し、また、デバイスホールを銅箔ま
たは銅板などの金属で塞ぐことにより、高放熱性を得ら
れる。さらに、図８（ｉ）に示すように、外部端子部を
設けた基板の裏面にガラスエポキシ樹脂等のスティフナ
１８を貼り付けて、外部端子部の剛性を上げ、平坦性を
向上することも出来る。なお、本実施例で製造した支持
基板は、勿論、１括パンチングせずに図４（ｉ）のよう
に使用することも出来る。
【００１４】
【発明の効果】本発明の、配線を設けた基板に半導体素
子を搭載し、半導体素子と基板の配線部とを接続した
後、半導体素子、接続部及びその近傍を樹脂封止した半
導体装置において、薄い銅の微細配線層を有する三層金
属箔の配線層の部分を薄いプリプレグ硬化物に埋め込む
と同時に半導体素子を搭載する個所に屈曲部又は屈曲部
と素子搭載孔を設けた半導体素子支持基板を用いること
により、半導体素子搭載部の容積を小さくし、半導体装
置の厚さ薄く出来る。また、上記構成で、三層金属箔の
破断伸び率を大きくする等により屈曲部の傾斜角度を大
きくし、傾斜部の面積を小さくして、半導体装置を小型
化出来る。以上の薄型化・小型化・軽量化は半導体装置
の高密度実装に寄与すると共に、携帯機器用途にも適合
する。更に、該支持基板全体または１部を薄肉化し、且
つ小型化したため、半導体装置の軽量化と共に、プリプ
レグ等の材料使用量減による低コスト化を図ることが出
来る。
【図面の簡単な説明】
【図１】 図1は従来技術の半導体装置を説明するため
の断面図であり、（ａ）は、ポリイミドフィルムをベー
スとした半導体素子を接続したＴＣＰ(TapeCarrier Pac
kage)の断面図、（ｂ）は、ガラス布基材エポキシ樹脂
フィルムをベースとしたＴＢＧＡ（Tape Ball Grid All
ay）の断面図、（ｃ）は、キャビティダウン構造で、薄
型化が可能なＦＢＧＡの断面図を示す。
【図２】 （ａ）〜（ｄ）は、従来技術を示し、三層金
属箔の微細配線層側をガラス布基材エポキシ樹脂層に埋
め込むと同時に素子搭載部にキャビティを設けて、ワイ
ヤボンディング部及び半導体素子の１部又は全部を基板
厚み内に収納したＦＢＧＡ(Fine Pitch Ball Grid Alla
y)の基板製造法を示す断面図である。
【図３】 本発明の一実施例を示し、（ａ）〜（ｃ）
は、配線層を形成した三層金属箔の製造方法を示し、
（ｄ）はプレスの層構成である。
【図４】 本発明の一実施例を示し、（ｅ）〜（ｉ）
は、本発明の半導体素子支持基板の製造方法及びそれに
より得られる半導体装置の断面図を示し、（ｊ）は、本
発明の半導体素子支持基板を用いた別の半導体装置の断
面図である。
【図５】 本発明の別の実施例を示し、（ａ）〜（ｅ）
は、本発明の半導体素子支持基板とそれを用いた半導体
装置の製造方法を示す断面図である。
【図６】 （ａ），（ｂ）は樹脂製の金型の製造方法を
示す断面図である。
【図７】 （ｃ）〜（ｇ）は、樹脂製の型を使用した半
導体素子支持基板の製造方法を説明する断面図、及び、
それを用いた半導体装置の製造方法を説明する断面図。
【図８】 （ｈ），（ｉ）は、図７（ｃ）〜（ｇ）で作
製した半導体素子支持基板を用いた半導体装置の製造方
法を説明する断面図。
【符号の説明】 １ ：半導体素子 ２ ：バンプ ３ ：ボンディングワイヤ ４ ：基板に設けた導体配線 ５ ：ポリイミドフィルム ６ ：基板 ７ ：封止樹脂 ８ ：外部端子 ９ ：ソルダーレジスト １０−１：キャリア金属箔 １０−２：エッチングバリア層 １０−３：銅配線層 １０−４：フォトレジスト １１ ：プリプレグ １２ ：上金型 １３ ：下金型 １３−１：下補助金型 １３−２：樹脂型 １４ ：クッション層 １５ ：ダミー銅箔 １６ ：デバイスホール １７ ：放熱板 １８ ：スティフナー
フロントページの続き (72)発明者 鈴木 和久 東京都港区芝浦四丁目９番25号 日立化成 工業株式会社内 (72)発明者 宮川 秀和 東京都港区芝浦四丁目９番25号 日立化成 工業株式会社内 (72)発明者 守田 宏 東京都港区芝浦四丁目９番25号 日立化成 工業株式会社内 (72)発明者 大吉 弘紀 東京都港区芝浦四丁目９番25号 日立化成 工業株式会社内 (72)発明者 船木 威志 東京都港区芝浦四丁目９番25号 日立化成 工業株式会社内 Ｆターム(参考） 5E346 AA01 BB16 CC02 CC04 CC09 CC32 CC58 DD02 DD12 DD32 DD44 EE09 EE13 GG22 GG28 HH24 HH26

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 配線を設けた基板に半導体素子を搭載
    し、半導体素子と基板の配線部とを接続した後、半導体
    素子、接続部及びその近傍を樹脂封止した半導体装置に
    おいて、配線を設けた基板は厚さ０．５ｍｍ以下で、基
    板の表面に凹部を有し、前記凹部に対応する基板の裏面
    に凸部を有し、表面の凹部以外の平坦部に外部接続端子
    を配置し、凹部に半導体素子と基板とを接続するための
    内部接続端子を配置することにより、半導体素子及び半
    導体素子と基板の内部接続端子とを接続する接合部の１
    部又は全部が基板の表面の凹部以外の平坦部より低く沈
    められており、基板の表面の平坦部と凹部との間は斜面
    になっており、表面の平坦部と斜面と凹部に沿って外部
    接続端子と内部接続端子とを結ぶ配線が設けられたこと
    を特徴とする半導体素子支持基板。
  2. 【請求項２】 配線を設けた基板に半導体素子を搭載
    し、半導体素子と基板の配線部とを接続した後、半導体
    素子、接続部及びその近傍を樹脂封止した半導体装置に
    おいて、配線を設けた基板は、キャリア金属箔上に異種
    金属からなるエッチングバリア層、更に銅の配線層が形
    成された三層金属箔の配線層側に１枚又は複数枚のプリ
    プレグからなる成形後の厚さ０．５ｍｍ以下となるよう
    にプリプレグ層を重ね、クッション層を介して凸部を有
    する雄型と凹部を有する雌型で挟み、加熱加圧すること
    により、表面である銅の配線層側には平坦部、凹部及び
    両者の間の斜面のプリプレグ硬化層に銅の配線層が埋め
    込まれ、その配線層により、平坦部に外部接続端子を配
    置し、凹部に半導体素子と基板とを接続するための内部
    接続端子を配置し、平坦部と斜面と凹部に沿って外部接
    続端子と内部接続端子とを結ぶ配線が設けられており、
    凹部に対応する基板の裏面には凸部が形成された基板中
    間体を得た後、基板中間体のキャリア金属箔をエッチン
    グバリア層の手前まで除去し、しかる後エッチングバリ
    ア層を選択的に除去することにより得た、表面に銅の配
    線層が埋め込まれると同時に所定の凹部が形成され、裏
    面に凸部が形成されたことを特徴とする半導体素子支持
    基板の製造方法。
  3. 【請求項３】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、キャリア金属箔または配線層として
    破断伸び率が１０％以上の銅箔を用いることを特徴とす
    る請求項２記載の半導体素子支持基板の製造方法。
  4. 【請求項４】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、キャリア金属箔の厚さが１２〜３５
    μｍの範囲であることを特徴とする請求項２又は請求項
    ３に記載の半導体素子支持基板の製造方法。
  5. 【請求項５】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、エッチングバリア層の厚さが０.０
    １〜１μｍの範囲であることを特徴とする請求項２ない
    し請求項４のいずれかに記載の半導体素子支持基板の製
    造方法。
  6. 【請求項６】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、銅の配線層の厚さが３〜３５μｍの
    範囲であることを特徴とする請求項２ないし請求項５の
    いずれかに記載の半導体素子支持基板の製造方法。
  7. 【請求項７】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、キャリア金属箔が圧延銅箔または電
    解銅箔であることを特徴とする請求項２ないし請求項６
    のいずれかに記載の半導体素子支持基板の製造方法。
  8. 【請求項８】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、エッチングバリア層がニッケルまた
    はニッケルを含む合金であることを特徴とする請求項２
    ないし請求項７のいずれかに記載の半導体素子支持基板
    の製造方法。
  9. 【請求項９】 キャリア金属箔上に異種金属からなるエ
    ッチングバリア層を形成し更に銅の配線層を形成した三
    層金属箔において、配線層の配線形成前の銅表面又は配
    線形成後の銅表面に接着粗化処理がされていることを特
    徴とする請求項２ないし請求項８のいずれかに記載の半
    導体素子支持基板の製造方法。
  10. 【請求項１０】 凸部を有する雄型が金属製で、凹部を
    有する雌型が樹脂製であり、予め金属加工により製作し
    た雄型を母型として、樹脂製の雌型を製作したものであ
    る請求項２ないし請求項９のいずれかに記載の半導体素
    子支持基板の製造方法。
  11. 【請求項１１】 凸部を有する雄型が金属製で、凹部を
    有する雌型の材質が基材強化エポキシ樹脂であり、予め
    金属加工により製作した雄型を母型として、基材強化エ
    ポキシ樹脂と雄型を押付け、加熱加圧して作製した基材
    強化エポキシ樹脂製の雌型であることを特徴とする請求
    項１０記載の半導体素子支持基板の製造方法。
  12. 【請求項１２】 請求項２ないし請求項１１の半導体素
    子支持基板の製造方法により得られた半導体素子支持基
    板。
  13. 【請求項１３】 請求項１２の半導体素子支持基板を製
    造する工程、半導体素子支持基板の凹部に半導体素子を
    載置し半導体素子の電極と内部接続端子とを接続する工
    程、半導体素子及び半導体素子と基板の内部接続端子と
    を接続する接続部の１部又は全部が基板の表面の凹部以
    外の平坦部より低くなるよう樹脂封止する工程、外部端
    子を設ける工程を含む半導体装置の製造方法。
  14. 【請求項１４】 請求項１２の半導体素子支持基板を製
    造する工程、半導体素子支持基板の凹部にデバイスホー
    ルを設ける工程、金属箔または金属板によりデバイスホ
    ールを塞ぐ工程、半導体素子支持基板の凹部の金属箔ま
    たは金属板に半導体素子を載置し半導体素子の電極と内
    部接続端子とを接続する工程、半導体素子及び半導体素
    子と基板の内部接続端子とを接続する接続部の１部又は
    全部が基板の表面の凹部以外の平坦部より低くなるよう
    樹脂封止する工程、外部端子を設ける工程を含む半導体
    装置の製造方法。
  15. 【請求項１５】 請求項１３または請求項１４に記載の
    半導体装置の製造方法において、さらに外部端子を設け
    た基板の裏面にスティフナを設ける工程を有する半導体
    装置の製造方法。
  16. 【請求項１６】 請求項１３ないし請求項１５のいずれ
    かに記載の半導体装置の製造方法により得られた半導体
    装置。
JP2000035648A 2000-02-08 2000-02-08 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 Pending JP2001223295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000035648A JP2001223295A (ja) 2000-02-08 2000-02-08 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000035648A JP2001223295A (ja) 2000-02-08 2000-02-08 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2001223295A true JP2001223295A (ja) 2001-08-17

Family

ID=18559818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035648A Pending JP2001223295A (ja) 2000-02-08 2000-02-08 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2001223295A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134649A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US7352052B2 (en) 2004-04-30 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2008124107A (ja) * 2006-11-09 2008-05-29 Fujitsu Ltd 配線基板、半導体部品及び配線基板の製造方法
JP2009094195A (ja) 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009267421A (ja) * 2007-09-06 2009-11-12 Murata Mfg Co Ltd 回路基板及び回路モジュール
JP2013254986A (ja) * 2013-09-10 2013-12-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN113923901A (zh) * 2021-10-12 2022-01-11 高德（江苏）电子科技有限公司 能改善腔体交界处印刷油墨渗金的印刷线路板的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134649A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US7352052B2 (en) 2004-04-30 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US7932605B2 (en) 2004-04-30 2011-04-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2008124107A (ja) * 2006-11-09 2008-05-29 Fujitsu Ltd 配線基板、半導体部品及び配線基板の製造方法
JP2009267421A (ja) * 2007-09-06 2009-11-12 Murata Mfg Co Ltd 回路基板及び回路モジュール
JP2009094195A (ja) 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013254986A (ja) * 2013-09-10 2013-12-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN113923901A (zh) * 2021-10-12 2022-01-11 高德（江苏）电子科技有限公司 能改善腔体交界处印刷油墨渗金的印刷线路板的制造方法
CN113923901B (zh) * 2021-10-12 2024-02-20 高德(江苏)电子科技股份有限公司 能改善腔体交界处印刷油墨渗金的印刷线路板的制造方法

Similar Documents

Publication Publication Date Title
JP4862848B2 (ja) 半導体パッケージの製造方法
JP3314939B2 (ja) 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP2001506057A (ja) 集積回路パッケージ用チップスケールボールグリッドアレイ
JP2004119728A (ja) 回路装置の製造方法
US7030033B2 (en) Method for manufacturing circuit devices
US20040106288A1 (en) Method for manufacturing circuit devices
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2001223295A (ja) 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
KR100639737B1 (ko) 회로 장치의 제조 방법
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP2000067200A (ja) Ｉｃカード
JP3337467B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP4140555B2 (ja) 半導体パッケージの製造方法
JPH0997964A (ja) プリント配線板及びその製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP2001135752A (ja) 半導体装置用基板およびその製造方法並びに半導体装置
JP3402416B2 (ja) 半導体パッケ−ジの製造法
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP2000260823A (ja) 半導体搭載用フレキシブルプリント回路板
JP3352083B2 (ja) 半導体パッケージ及び半導体素子搭載用基板の製造方法
JP2001127207A (ja) 半導体素子搭載用基板およびその製造方法並びに半導体装置