JPH06244304A - リードレスチップキャリアパッケージ - Google Patents
リードレスチップキャリアパッケージInfo
- Publication number
- JPH06244304A JPH06244304A JP50A JP3003793A JPH06244304A JP H06244304 A JPH06244304 A JP H06244304A JP 50 A JP50 A JP 50A JP 3003793 A JP3003793 A JP 3003793A JP H06244304 A JPH06244304 A JP H06244304A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- recess
- chip carrier
- carrier package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】ＬＣＣパッケージ（Ｌｅａｄｌｅｓｓ Ｃｈｉ
ｐ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）の構造におい
て、配線パタンの短化、基板歩留り向上、自動機対応の
構造化を実現しようとするものである。 【構成】有機基板のテーパ状の凹部を有し、底部平坦面
から表面平坦面へ配線がストレートに伸びている。この
凹部に半導体素子を搭載し、ボンディング後、樹脂にて
封止する構造をもつ。 【効果】この構造により配線パタンの短化が計れ、より
高周波、高速度の信号伝達ラインが形成される。又基板
歩留り向上され、自動化の際にも吸着性、吸着時姿勢の
安定化が計れ良好な特性を示す。
ｐ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）の構造におい
て、配線パタンの短化、基板歩留り向上、自動機対応の
構造化を実現しようとするものである。 【構成】有機基板のテーパ状の凹部を有し、底部平坦面
から表面平坦面へ配線がストレートに伸びている。この
凹部に半導体素子を搭載し、ボンディング後、樹脂にて
封止する構造をもつ。 【効果】この構造により配線パタンの短化が計れ、より
高周波、高速度の信号伝達ラインが形成される。又基板
歩留り向上され、自動化の際にも吸着性、吸着時姿勢の
安定化が計れ良好な特性を示す。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、基板上に半導体素子を搭載するリードレスチップキ
ャリアパッケージ（以後ＬＣＣパッケージと記す）に関
する。
し、基板上に半導体素子を搭載するリードレスチップキ
ャリアパッケージ（以後ＬＣＣパッケージと記す）に関
する。
【０００２】
【従来の技術】従来のＬＣＣパッケージは、図４に示す
様に、ガラスエポキシ等の四角い平板状の有機基板１に
金属薄膜で成る配線パタン２が施された構成になってい
る。配線パタン２は有機基板中央の素子搭載部の周辺
に、素子搭載部から放射状に形成され、その先端は有機
基板側面を経て基板裏面に達している。このＬＣＣパッ
ケージを用いた半導体装置は、有機基板１にマウント剤
３を用いて半導体素子４を搭載し、ボンディングワイヤ
５によって半導体素子の電極が基板上の配線パタンに接
続している。そして熱あるいは紫外線硬化性の封止樹脂
６を基板上に接着剤で接着された樹脂枠内７に滴下し硬
化されている。
様に、ガラスエポキシ等の四角い平板状の有機基板１に
金属薄膜で成る配線パタン２が施された構成になってい
る。配線パタン２は有機基板中央の素子搭載部の周辺
に、素子搭載部から放射状に形成され、その先端は有機
基板側面を経て基板裏面に達している。このＬＣＣパッ
ケージを用いた半導体装置は、有機基板１にマウント剤
３を用いて半導体素子４を搭載し、ボンディングワイヤ
５によって半導体素子の電極が基板上の配線パタンに接
続している。そして熱あるいは紫外線硬化性の封止樹脂
６を基板上に接着剤で接着された樹脂枠内７に滴下し硬
化されている。
【０００３】この従来構造のＬＣＣパッケージを用いた
半導体装置は、一部品として回路基板上へ組付けられる
時には、樹脂封止面を上側に、その反対面、すなわち、
有機基板裏面を回路基板面に合わせ、回路基板上に組付
けられる。
半導体装置は、一部品として回路基板上へ組付けられる
時には、樹脂封止面を上側に、その反対面、すなわち、
有機基板裏面を回路基板面に合わせ、回路基板上に組付
けられる。
【０００４】
【発明が解決しようとする課題】この従来のＬＣＣパッ
ケージでは、搭載された半導体素子と組付け基板へのコ
ンタクト面とがＬＣＣパッケージ端面のスルーホールに
て経由される為、スルーホールの出来による基板歩留り
の低下、スルーホール経由による配線の長化による高速
動作半導体素子への対応の限界などの不具合点を持って
いた。
ケージでは、搭載された半導体素子と組付け基板へのコ
ンタクト面とがＬＣＣパッケージ端面のスルーホールに
て経由される為、スルーホールの出来による基板歩留り
の低下、スルーホール経由による配線の長化による高速
動作半導体素子への対応の限界などの不具合点を持って
いた。
【０００５】また、その構造上から上面を樹脂にて形成
させる為、平面度の精度出しが困難で自由化の際のハン
ドリングにおいて吸着性，吸着時の姿勢の安定性（デバ
イス上面の平面度と吸着パッド面に関係する。）に問題
点があった。
させる為、平面度の精度出しが困難で自由化の際のハン
ドリングにおいて吸着性，吸着時の姿勢の安定性（デバ
イス上面の平面度と吸着パッド面に関係する。）に問題
点があった。
【０００６】
【課題を解決するための手段】本発明のＬＣＣパッケー
ジは搭載する半導体素子のマウントランド（素子搭載
部）から組付け基板のコンタクト面へ、ストレートに配
線が伸びる構造で形成されている。その為半導体素子の
反対面には基板地がそのまま来る構造となる。
ジは搭載する半導体素子のマウントランド（素子搭載
部）から組付け基板のコンタクト面へ、ストレートに配
線が伸びる構造で形成されている。その為半導体素子の
反対面には基板地がそのまま来る構造となる。
【０００７】すなわち、本発明のＬＣＣパッケージは、
表面に擂鉢状の凹部が形成された矩形の基板に、凹部底
面の周辺から放射状に延びる金属薄膜で成る配線パター
ンが形成された構成になっており、凹部底面が素子搭載
部になっている。
表面に擂鉢状の凹部が形成された矩形の基板に、凹部底
面の周辺から放射状に延びる金属薄膜で成る配線パター
ンが形成された構成になっており、凹部底面が素子搭載
部になっている。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ），（ｂ），（ｃ）は本発明の一実施例の
ＬＣＣパッケージ基板（ａ）が斜視図である。
る。図１（ａ），（ｂ），（ｃ）は本発明の一実施例の
ＬＣＣパッケージ基板（ａ）が斜視図である。
【０００９】ＬＣＣパッケージは有機基板１に配線パタ
ーンが形成された構成である。有機基板１は、例えば射
出成型によって表面に擂鉢状の凹部が形成された矩形板
で、この凹部の底面が素子搭載部になる。この基板表面
には、平行紫外線光を用いた写真食刻法等により得た金
属膜の配線パタン２が形成されている。この配線パタン
２は、素子搭載部周辺に放射状に形成され、その先端部
は基板表面の平坦部を経て基板側面にまで延びている。
なお、凹部の深さは搭載する素子の厚さよりも深くなる
よう設定してある。
ーンが形成された構成である。有機基板１は、例えば射
出成型によって表面に擂鉢状の凹部が形成された矩形板
で、この凹部の底面が素子搭載部になる。この基板表面
には、平行紫外線光を用いた写真食刻法等により得た金
属膜の配線パタン２が形成されている。この配線パタン
２は、素子搭載部周辺に放射状に形成され、その先端部
は基板表面の平坦部を経て基板側面にまで延びている。
なお、凹部の深さは搭載する素子の厚さよりも深くなる
よう設定してある。
【００１０】図２はこのＬＣＣパッケージを用いて組立
てた半導体装置の断面図である。この半導体装置は、従
来の如く、半導体素子４をマウント剤３にて基板凹部底
面に接着し、ボンディングワイヤ５にて素子の電極と配
線パタン２とを接続し、樹脂６で封止してある。
てた半導体装置の断面図である。この半導体装置は、従
来の如く、半導体素子４をマウント剤３にて基板凹部底
面に接着し、ボンディングワイヤ５にて素子の電極と配
線パタン２とを接続し、樹脂６で封止してある。
【００１１】図３は本発明の一実施例のＬＣＣパッケー
ジの断面図である。
ジの断面図である。
【００１２】この実施例は、有機基板１に設けた配線パ
タンの先端部が基板表面の平坦部で止まり、基板側面に
は達していない。この他の部分、すなわち、有機材上に
例えば射出成型によって得た擂鉢状の凹部を有し、この
上に平行紫外線光を用いた写真食刻法等により得た配線
パタンを有する点は先の実施例と同じである。
タンの先端部が基板表面の平坦部で止まり、基板側面に
は達していない。この他の部分、すなわち、有機材上に
例えば射出成型によって得た擂鉢状の凹部を有し、この
上に平行紫外線光を用いた写真食刻法等により得た配線
パタンを有する点は先の実施例と同じである。
【００１３】
【発明の効果】以上説明した様に本発明はＬＣＣパッケ
ージ内の半導体素子−ＬＣＣパッケージ自体のマウント
ランド間の配線を短く出来、より高速動作する半導体素
子の組み込みを可能にしている。
ージ内の半導体素子−ＬＣＣパッケージ自体のマウント
ランド間の配線を短く出来、より高速動作する半導体素
子の組み込みを可能にしている。
【００１４】また、端面スルーホールは、フィレット確
認用となる為、基板歩留りの向上、又、自動機導入の際
も一般的な上面吸着、下面認識と構造に最も適した構造
を有するパッケージとなる。
認用となる為、基板歩留りの向上、又、自動機導入の際
も一般的な上面吸着、下面認識と構造に最も適した構造
を有するパッケージとなる。
【図１】本発明の一実施例を示す図。
【図２】本発明のＬＣＣパッケージを用いた半導体装置
の断面図。
の断面図。
【図３】本発明の第２の実施例を示す断面図。
【図４】従来例を示す図。
１ 有機基板 ２ 配線パタン ３ マウント剤 ４ 半導体素子 ５ ボンディングワイヤ ６ 樹脂 ７ 樹脂枠
Claims (2)
- 【請求項１】 表面に擂鉢状の凹部を有する矩形状の基
板に、前記凹部の底面周辺から放射状に延びる金属薄膜
で成る配線パタンを設け、前記配線パタンの先端部が前
記基板の側面にまで延びている事を特徴とするリードレ
スチップキャリアパッケージ。 - 【請求項２】 表面に擂鉢状の凹部を有する矩形状の基
板に、前記凹部の底面周辺から放射状に延びる金属薄膜
で成る配線パタンを設け、前記配線パタンの先端部が前
記基板の平坦部で止り、基板側面に達していない事を特
徴とするＬＣＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06244304A (ja) | 1993-02-19 | 1993-02-19 | リードレスチップキャリアパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06244304A (ja) | 1993-02-19 | 1993-02-19 | リードレスチップキャリアパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244304A true JPH06244304A (ja) | 1994-09-02 |
Family
ID=12292632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06244304A (ja) | 1993-02-19 | 1993-02-19 | リードレスチップキャリアパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244304A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998049726A1 (fr) * | 1997-04-30 | 1998-11-05 | Hitachi Chemical Company, Ltd. | Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur |
| JPH11176986A (ja) * | 1997-12-15 | 1999-07-02 | Shinko Electric Ind Co Ltd | 高周波用の半導体パッケージと半導体装置 |
| US6239497B1 (en) | 1997-07-23 | 2001-05-29 | Nec Corporation | Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate |
| US6340842B1 (en) * | 1998-04-02 | 2002-01-22 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US6492203B1 (en) | 1997-04-30 | 2002-12-10 | Hitachi Chemical Company, Ltd. | Semiconductor device and method of fabrication thereof |
| US6617193B1 (en) | 1997-04-30 | 2003-09-09 | Hitachi Chemical Company, Ltd. | Semiconductor device, semiconductor device substrate, and methods of fabricating the same |
| US6838751B2 (en) | 2002-03-06 | 2005-01-04 | Freescale Semiconductor Inc. | Multi-row leadframe |
| KR100848609B1 (ko) * | 2007-04-10 | 2008-07-28 | 조현귀 | 수용공간 열판인쇄회로기판 및 그 제조방법 |
| CN108617091A (zh) * | 2018-05-30 | 2018-10-02 | 太龙（福建）商业照明股份有限公司 | 一种非平面pcb板 |
-
1993
- 1993-02-19 JP JP50A patent/JPH06244304A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100553281B1 (ko) * | 1997-04-30 | 2006-02-22 | 히다치 가세고교 가부시끼가이샤 | 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법 |
| WO1998049726A1 (fr) * | 1997-04-30 | 1998-11-05 | Hitachi Chemical Company, Ltd. | Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur |
| US6268648B1 (en) | 1997-04-30 | 2001-07-31 | Hitachi Chemical Co., Ltd. | Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device |
| CN100370602C (zh) * | 1997-04-30 | 2008-02-20 | 日立化成工业株式会社 | 半导体元件装配用基板及其制造方法和半导体器件 |
| US6492203B1 (en) | 1997-04-30 | 2002-12-10 | Hitachi Chemical Company, Ltd. | Semiconductor device and method of fabrication thereof |
| US6617193B1 (en) | 1997-04-30 | 2003-09-09 | Hitachi Chemical Company, Ltd. | Semiconductor device, semiconductor device substrate, and methods of fabricating the same |
| US6239497B1 (en) | 1997-07-23 | 2001-05-29 | Nec Corporation | Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate |
| JPH11176986A (ja) * | 1997-12-15 | 1999-07-02 | Shinko Electric Ind Co Ltd | 高周波用の半導体パッケージと半導体装置 |
| US6538322B2 (en) * | 1998-04-02 | 2003-03-25 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US7183132B2 (en) | 1998-04-02 | 2007-02-27 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US6340842B1 (en) * | 1998-04-02 | 2002-01-22 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US6838751B2 (en) | 2002-03-06 | 2005-01-04 | Freescale Semiconductor Inc. | Multi-row leadframe |
| KR100848609B1 (ko) * | 2007-04-10 | 2008-07-28 | 조현귀 | 수용공간 열판인쇄회로기판 및 그 제조방법 |
| CN108617091A (zh) * | 2018-05-30 | 2018-10-02 | 太龙（福建）商业照明股份有限公司 | 一种非平面pcb板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100370529B1 (ko) | 반도체 장치 | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| KR100508733B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100522838B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| KR100355744B1 (ko) | 반도체 패키지 구조 | |
| KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| KR100396868B1 (ko) | 연성인쇄회로기판의 고정방법 및 그의 구조 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100401143B1 (ko) | 반도체 패키지 제조용 히트블럭 | |
| KR100271354B1 (ko) | 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH05235198A (ja) | リードレスチップキャリア | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| JPH08306744A (ja) | 電子部品 | |
| JP2000307027A (ja) | 半導体装置とそれに用いるリードフレーム | |
| JPH098171A (ja) | 半導体パッケージ | |
| JPH06260530A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991109 |