CN111341672B - 半导体封装方法及其封装结构 - Google Patents

半导体封装方法及其封装结构 Download PDF

Info

Publication number
CN111341672B
CN111341672B CN202010412992.4A CN202010412992A CN111341672B CN 111341672 B CN111341672 B CN 111341672B CN 202010412992 A CN202010412992 A CN 202010412992A CN 111341672 B CN111341672 B CN 111341672B
Authority
CN
China
Prior art keywords
plastic package
pins
package shell
crystal grain
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010412992.4A
Other languages
English (en)
Other versions
CN111341672A (zh
Inventor
张波
陈科
秦培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN202010412992.4A priority Critical patent/CN111341672B/zh
Publication of CN111341672A publication Critical patent/CN111341672A/zh
Application granted granted Critical
Publication of CN111341672B publication Critical patent/CN111341672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本申请部分实施例提供了一种半导体封装方法及其封装结构，该半导体封装方法，包括：在基底层上表面电镀引脚和晶粒焊盘；在所述晶粒焊盘上通过粘结剂粘接晶粒的背面；对所述基底层、所述引脚、所述晶粒焊盘以及所述晶粒灌胶形成塑封壳体，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒焊盘的面积大于所述基底层与所述晶粒焊盘接触的面积；以及移除所述基底层，以使所述晶粒焊盘以及所述引脚暴露于所述塑封壳体下表面，从而降低半导体封装结构的厚度。

Description

半导体封装方法及其封装结构
技术领域
本申请实施例涉及半导体技术领域，特别涉及一种半导体封装方法及其封装结构。
背景技术
随着半导体及电子技术的发展，半导体封装结构的厚度越来越薄，集成度越来越高。例如，方形扁平无引脚封装（Quad Flat No-lead Package，QFN），QFN结构通常包含由晶粒焊盘和引脚形成的导线框架、塑封壳体以及晶粒（die）。直接通过晶粒粘贴于晶粒焊盘，并形成塑封壳体，该QFN的封装结构厚度为导线框架的厚度与塑封壳体的厚度之和，大约400mm。封装结构的总厚度与以上结构及工艺制程水平均有直接关系。在这一情形下，降低封装结构的厚度充满困难与挑战。
发明内容
本申请部分实施例的目的在于提供一种半导体封装方法及其封装结构，极大的减小了半导体封装结构的厚度。
本申请实施例提供了一种半导体封装方法，包括： 在基底层上表面电镀引脚和晶粒焊盘；在所述晶粒焊盘上通过粘结剂粘接晶粒的背面；对所述基底层、所述引脚、所述晶粒焊盘以及所述晶粒灌胶形成塑封壳体，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒焊盘的面积大于所述基底层与所述晶粒焊盘接触的面积；以及移除所述基底层，以使所述晶粒焊盘以及所述引脚暴露于所述塑封壳体下表面。
本申请实施例相较于现有技术而言，通过对该半导体封装方法的设计，例如移除所述基底层，以使得晶粒焊盘以及引脚暴露于所述塑封壳体下表面，外部电路直接通过晶粒焊盘与晶粒电气连接，保证芯片的整体性能不受影响的同时降低了半导体封装结构的厚度。
可选的，上述封装方法还包括提供晶粒焊盘，所述晶粒的背面通过所述晶粒焊盘贴于所述基底层上，其中，所述晶粒焊盘的正面通过所述粘连剂与所述晶粒的背面连接。
可选的，对所述基底层、所述引脚以及所述晶粒焊盘灌胶形成塑封壳体之前，上述封装方法还包括：在所述晶粒和引脚之间通过打线形成引线。
可选的，对所述基底层、所述引脚以及所述晶粒焊盘灌胶形成塑封壳体包括：使用异形塑封模具对所述基底层、所述引脚以及所述晶粒焊盘灌胶形成异形塑封壳体，所述异形塑封壳体用以暴露所述晶粒的正面，所述晶粒的正面凹陷于所述异形塑封壳体的上表面。
可选的，上述封装方法中，至少两排所述引脚环绕于所述晶粒焊盘。
可选的，上述封装方法中，所述晶粒焊盘或者所述引脚由镍，金，银，钯中的2种、3种或4种金属组合电镀形成叠层结构。
可选的，上述封装方法中，所述晶粒焊盘或所述引脚的所述叠层结构的厚度小于0.1mm。
可选的，上述封装方法中，所述基底层为金属板，厚度小于200um。
本申请实施例提供了一种半导体封装方法，包括：在基底层上表面电镀引脚；在所述基底层上表面通过粘结剂粘结晶粒的正面；对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒的面积大于所述基底层与所述晶粒接触的面积；移除所述基底层，以使所述引脚暴露于所述塑封壳体下表面；以及移除所述粘结剂，以使所述晶粒的正面暴露于所述塑封壳体下表面，并且所述晶粒的正面凹陷于所述塑封壳体下表面。
本申请实施例相较于现有技术而言，通过对该半导体封装方法的设计，例如移除所述基底层以及移除粘结剂，以使得晶粒的正面以及引脚暴露于所述塑封壳体下表面，进一步降低了半导体封装结构的厚度。
可选的，所述移除所述粘结剂后，上述封装方法还包括：在所述晶粒的正面和所述引脚之间通过打线形成引线。
可选的，所述在晶粒正面和引脚之间通过打线形成引线后，上述封装方法还包括：对所述引线进行点涂并固化树脂胶体。
可选的，对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体之后，上述封装方法还包括：打磨所述塑封壳体上表面，已使所述塑封壳体露出所述晶粒的背面。
可选的，上述封装方法中，至少两排所述引脚环绕于所述晶粒。
可选的，上述封装方法中，所述引脚由镍，金，银，钯中的2种、3种或4种金属组合电镀形成叠层结构。
可选的，上述封装方法中，所述引脚的所述叠层结构的厚度小于0.1mm。
可选的，上述封装方法中，所述基底层为金属板，厚度小于200um。
本申请实施例还提供了一种半导体封装结构，包括： 晶粒，所述晶粒的背面通过粘结剂与晶粒焊盘连接；所述晶粒焊盘，所述晶粒焊盘电镀于基底层上表面；引脚，所述引脚电镀于所述基底层上表面；塑封壳体，所述塑封壳体由所述基底层、所述引脚、所述晶粒焊盘以及所述晶粒灌胶形成，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒焊盘的面积大于所述基底层与所述晶粒焊盘接触的面积，以使所述基底层移除，其中，所述晶粒焊盘以及所述引脚暴露于所述塑封壳体下表面。
本申请实施例相较于现有技术而言，通过对该半导体封装结构的设计，使得晶粒焊盘以及引脚暴露于所述塑封壳体下表面，外部电路直接通过晶粒焊盘与晶粒电气连接，保证芯片的整体性能不受影响的同时降低了半导体封装结构的厚度。
可选的，上述封装结构中还包括：引线，所述引线连接所述晶粒和所述引脚。
可选的，所述塑封壳体为异形塑封壳体，所述异形塑封壳体用以露出所述晶粒的正面，所述晶粒的正面凹陷于所述异形塑封壳体的上表面。
可选的，上述封装结构中，至少两排所述引脚环绕于所述晶粒焊盘。
可选的，上述封装结构中，所述晶粒焊盘或者所述引脚由镍，金，银，钯中的2种、3种或4种金属组合电镀形成叠层结构。
可选的，上述封装结构中，所述晶粒焊盘或所述引脚的所述叠层结构的厚度小于0.1mm。
可选的，上述封装结构中，所述基底层为金属板的厚度小于200um。
本申请实施例还提供了一种半导体封装结构，包括：晶粒，所述晶粒的正面通过粘结剂与基底层上表面连接；引脚，所述引脚电镀于所述基底层上表面；塑封壳体，所述塑封壳体由所述基底层、所述引脚以及所述晶粒灌胶形成，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒的面积大于所述基底层与所述晶粒接触的面积，以使所述基底层移除，所述引脚暴露于所述塑封壳体下表面，通过移除所述粘结剂，所述晶粒的正面暴露于所述塑封壳体下表面，并且所述晶粒的正面凹陷于所述塑封壳体下表面。
本申请实施例相较于现有技术而言，通过对该半导体封装结构的设计，使得通过对基底层和粘结剂的移除，使得晶粒的正面以及引脚暴露于所述塑封壳体下表面，进一步降低了半导体封装结构的厚度。
可选的，上述封装结构还包括：引线，所述引线为移除所述粘结剂后连接所述晶粒和所述引脚。
可选的，所述引线被树脂胶体遮蔽。
可选的，所述塑封壳体露出所述晶粒背面。
可选的，上述封装结构中，至少两排所述引脚环绕于所述晶粒。
可选的，上述封装结构中，所述引脚由镍，金，银，钯中的2种、3种或4种金属组合电镀形成叠层结构。
可选的，上述封装结构中，所述引脚的所述叠层结构的厚度小于0.1mm。
可选的，上述封装结构中，所述基底层为金属板的厚度小于200um。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
图1为本申请实施例提供的半导体封装方法的流程示意图；
图2为本申请一实施例提供的半导体封装方法的流程示意图；
图3为本申请一实施例提供的半导体封装方法步骤中基底层上电镀引脚和晶粒焊盘后对应的结构示意图；
图4为本申请一实施例提供的半导体封装方法步骤中晶粒背面通过粘结剂贴合晶粒焊盘后对应的结构示意图；
图5为本申请一实施例提供的半导体封装方法步骤中打线后对应的结构示意图；
图6为本申请一实施例提供的半导体封装方法步骤中灌胶形成塑封壳体后对应的结构示意图；
图7为本申请一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图；
图8为本申请另一实施例提供的半导体封装方法的流程示意图；
图9为本申请另一实施例提供的半导体封装方法步骤中使用异形塑封模具形成的异形塑封壳体后对应的结构示意图；
图10为本申请另一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图；
图11为本申请又一实施例提供的半导体封装方法的流程示意图；
图12为本申请又一实施例提供的半导体封装方法步骤中塑封壳体形成后对应的结构示意图；
图13为本申请又一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图；
图14为本申请又一实施例提供的半导体封装方法步骤中移除粘结剂后对应的结构示意图；
图15为本申请又一实施例提供的半导体封装方法步骤中打线后对应的结构示意图；
图16为本申请又一实施例提供的半导体封装方法步骤中点涂并固化树脂胶体后对应的结构示意图；
图17为本申请又一实施例提供的半导体封装方法的流程图；
图18为本申请又一实施例提供的半导体封装方法步骤中塑封壳体形成后对应的结构示意图；
图19为本申请又一实施例提供的半导体封装方法步骤中打磨塑封壳体后对应的结构示意图；
图20为本申请又一实施例提供的半导体封装方法步骤中进一步打磨塑封壳体后对应的结构示意图；
图21为本申请又一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图；
图22为本申请又一实施例提供的半导体封装方法步骤中移除粘结剂后对应的结构示意图；
图23为本申请又一实施例提供的半导体封装方法步骤中打线后对应的结构示意图；
图24为本申请又一实施例提供的半导体封装方法步骤中点涂并固化树脂胶体后对应的结构示意图；
图25为本申请又一实施例提供的半导体封装结构示意图；
图26为本申请又一实施例提供的半导体封装结构示意图；
图27为本申请又一实施例提供的半导体封装结构示意图；
图28为本申请又一实施例提供的半导体封装结构示意图；
图29为本申请又一实施例提供的导线框架的俯视图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请部分实施例进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
图1为本申请一实施例提供的半导体封装方法各步骤的流程图，该方法包括:
S1：在基底层上表面电镀引脚和晶粒焊盘。
其中，所述引脚和晶粒焊盘电镀于基底层上表面，实现引脚和晶粒焊盘分别与基底层连接。
S2：在所述晶粒焊盘上通过粘结剂粘接晶粒背面。
具体的，晶粒的背面可以通过粘结剂与晶粒焊盘的上表面连接，具体包括，在晶粒的背面涂布粘结剂，或者在晶粒焊盘上表面涂布粘结剂，再通过固化粘结剂将晶粒的背面与晶粒焊盘的上表面连接。其中，所述粘结剂可以包括银浆。
S3：对所述基底层、所述引脚、所述晶粒焊盘以及所述晶粒灌胶形成塑封壳体，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒焊盘的面积大于所述基底层与所述晶粒焊盘接触的面积。
塑封壳体的形成可以使用注塑封装处理，注塑时可使用转移注塑或压合注塑工艺。塑封壳体包裹引脚和晶粒焊盘，其中，塑封壳体包裹引脚的面积大于基底层与引脚接触的面积，塑封壳体包裹晶粒焊盘的面积大于基底层与晶粒焊盘接触的面积，因此，塑封壳体与引脚之间的结合力大于基底层与引脚之间的结合力，塑封壳体与晶粒焊盘之间的结合力大于基底层与晶粒焊盘之间的结合力，使得基底层容易移除。
S4：移除所述基底层，以使所述晶粒焊盘以及所述引脚暴露于所述塑封壳体下表面。
移除基底层的方式可以是人工移除也可以是机械移除，通过撕除基底层，降低了半导体封装结构的厚度。
如图2所示，对所述基底层、所述引脚以及所述晶粒焊盘灌胶形成塑封壳体
之前还包括：S21：在所述晶粒和引脚之间通过打线形成引线。
使用封装打线，将所述晶粒的正面上形成的焊点通过引线与所述引脚连接。其中，引线的材质为金、银、铝、铜或镀钯铜合金。本申请实施例是先打出引线，再形成塑封壳体。
图3-7为本申请一实施例提供的封装结构的形成方法各步骤对应的结构示意图。
图3为本申请一实施例提供的半导体封装方法步骤中基底层上电镀引脚和晶粒焊盘后对应的结构示意图。请参考图3，导线框架11包括基底层20、晶粒焊盘21和引脚23，其中，晶粒焊盘21和引脚23电镀于基底层20的上表面。该导线框架11可通过电精密成型(Electro Fine Forming)方法制作。基板层20用于为塑封壳体提供支撑作用，基底层20的厚度可以小于200μm，并且基底层20为不锈钢材质，也可以是金属板或其他材质。晶粒焊盘21上表面用于贴装晶粒，并且用于使晶粒接地以及为晶粒提供散热功能。晶粒焊盘21和引脚23可由镍，金，银，钯中的2至3种金属组合或者全部金属组合电镀形成叠层结构，较佳地，晶粒焊盘21或者引脚23是叠层结构依次为银、镍和金的三层结构，其中最下层为金，使得晶粒焊盘和引脚分别电镀于基底层时结合性能好，由于镍与金以及镍与银的结合性能好，故镍位于中间层，银位于最上层，方便焊锡，使得与外部器件的电气连接性能好，叠层结构的厚度可以小于0.1mm，较佳地，叠层厚度为65mm。
本申请中所称的晶粒，也可以称作裸片或者die，是指硅半导体集成电路制作所用的硅晶片中的单元。
图4为本申请一实施例提供的半导体封装方法步骤中晶粒背面通过粘结剂贴合晶粒焊盘后对应的结构示意图，请参考图4，所述晶粒12的背面122通过粘结剂14与所述晶粒焊盘21上表面连接。具体的，在晶粒12的背面122涂布粘结剂14，或者在晶粒焊盘21上表面涂布粘结剂14，通过固化粘结剂14将晶粒12的背面122与晶粒焊盘21粘接在一起，该晶粒12的背面122可以为经过减薄抛光处理后形成的背面，并形成了中间产品结构30。
图5为本申请一实施例提供的半导体封装方法步骤中打线后对应的结构示意图，请参考图5，使用封装打线，将晶粒12正面上形成的焊点161与所述引脚23通过引线16连接。其中，引线16的材质为金、银、铝、铜或镀钯铜合金。同一个封装产品中可能存在多种材质的引线，但是单根打线只有所列其中的一种材质。比如一个产品可能存在既用到金线的引线，也用到铜线的产品。
图6为本申请一实施例提供的半导体封装方法步骤中灌胶形成塑封壳体后对应的结构示意图，请参考图6，塑封壳体10完全包裹所述晶粒12；塑封壳体10的形成可以使用注塑封装处理，注塑时可使用转移注塑或压合注塑工艺，形成塑封壳体之前已经形成引线。本申请实施例形成的塑封壳体10完全覆盖于晶粒12、晶粒焊盘11、引线16以及遮蔽了基底层20的上表面。其中，塑封壳体包裹引脚的面积大于基底层与引脚接触的面积，塑封壳体包裹晶粒焊盘的面积大于基底层与晶粒焊盘接触的面积，因此，塑封壳体与引脚之间的结合力大于基底层与引脚之间的结合力，塑封壳体与晶粒焊盘之间的结合力大于基底层与晶粒焊盘之间的结合力，使得基底层容易移除。
图7为本申请一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图，请参考图7，移除导线框架11的基底层20，最终形成了半导体封装结构33。通过人工或机械方式移除导线框架11的基底层20，由于引脚电镀于基底层，可以直接通过撕除的方式移除基底层20，以在塑封壳体的下表面102暴露出引脚23的背面以及晶粒焊盘21的背面。此后，半导体封装结构可与外部电路进行电气连接。
现有技术中的半导体封装结构的厚度是塑封壳体的厚度与铜制引线框架厚度。本申请实施例相比于现有技术来说，导线框架实际上是包括基底层以及电镀于基底层上的晶粒焊盘与引脚，晶粒焊盘与引脚的厚度为30-100mm之间，较佳地，厚度为65mm，半导体封装结构最终的厚度即为塑封壳体的厚度与晶粒焊盘层的厚度之和，或者是塑封壳体的厚度和引脚的厚度之和，去除基底层后可以显著降低半导体封装结构的厚度，满足实际产品对于超薄设计的需求。通过对该半导体封装方法的设计，例如移除所述基底层，以使得晶粒焊盘的下表面以及引脚暴露于所述塑封壳体下表面，外部电路直接通过晶粒焊盘与晶粒电气连接，在保证半导体封装结构的整体性能不受影响的同时降低了半导体封装结构的厚度。
本申请另一实施例涉及一种封装方法，与前一实施例不同的是，本申请实施例使用了异形塑封模具。
图8为本申请第二实施例提供的半导体封装方法各步骤的流程图，该方法包括:
S81：在基底层上表面电镀引脚和晶粒焊盘。
其中，所述引脚和晶粒焊盘电镀于基底层上表面，实现引脚和晶粒焊盘分别与基底层连接。
S82：在所述晶粒焊盘上通过粘结剂粘接晶粒背面。
具体的，晶粒的背面可以通过粘结剂与晶粒焊盘的上表面粘接在一起，具体包括，在晶粒的背面涂布粘结剂，或者在晶粒焊盘上表面涂布粘结剂，再通过固化粘结剂将晶粒的背面与晶粒焊盘的上表面粘接在一起。例如，所述粘结剂可以是银浆。
S83：使用异形塑封模具对所述基底层、所述引脚以及所述晶粒焊盘灌胶形成异形塑封壳体，所述异形塑封壳体用以暴露所述晶粒的正面，所述晶粒的正面凹陷于所述异形塑封壳体的上表面。
异形塑封壳体包裹引脚和晶粒焊盘，其中，异形塑封壳体包裹引脚的面积大于基底层与引脚接触的面积，异形塑封壳体包裹晶粒焊盘的面积大于基底层与晶粒焊盘接触的面积，因此，异形塑封壳体与引脚之间的结合力大于基底层与引脚之间的结合力，异形塑封壳体与晶粒焊盘之间的结合力大于基底层与晶粒焊盘之间的结合力，使得基底层容易移除。晶粒的正面凹陷于异形塑封壳体的上表面，晶粒的正面凹陷于异形塑封壳体上表面的高度由异形塑封模具决定。
S84：移除所述基底层，以使所述晶粒焊盘以及所述引脚暴露于所述异形塑封壳体下表面。
移除基底层的方式可以是人工移除也可以是机械移除，通过撕除基底层，降低了半导体封装结构的厚度。
以下将结合附图对本申请实施例提供的封装结构进行详细说明，与前一实施例相同或相应的部分，可参考前述实施例的详细说明，在此不再赘述。
图9-10为本申请另一实施例提供的半导体封装方法部分步骤对应的结构示意图。
图9为本申请另一实施例提供的半导体封装方法步骤中使用异形塑封模具形成的异形塑封壳体后对应的结构示意图，请参考图9，所述异形塑封模具用于形成异形塑封壳体15，本申请实施例形成的异形塑封壳体15暴露晶粒12的部分或全部正面121，也就是，本申请实施例中的异形塑封壳体15覆盖了晶粒12的正面和侧面，引脚23以及引线16，实际上，未完全包裹晶粒12。
本申请中，晶粒12的正面121与晶粒12的背面122相对设置。
图10为本申请另一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图，请参考图10，移除导线框架11的基底层20，形成了最终的半导体封装结构，通过移除基底层，降低了半导体封装结构的厚度。
本申请实施例相较于现有技术而言，去除基底层后可以显著降低半导体封装结构的厚度，不但满足半导体封装结构对于超薄设计的需求，而且通过使用异形塑封模具使得异形塑封壳体暴露出部分或全部晶粒的正面，满足了实际产品对于超薄半导体封装结构正面塑封需要开窗的需求，例如，满足光学指纹传感器对于光路采集的需求。同时，所述晶粒的正面凹陷于所述异形塑封壳体下表面的高度由异形塑封壳体决定，以调整半导体封装结构的厚度。
图11为本申请又一实施例提供的半导体封装方法各步骤的流程图，该方法包括:
S11：在基底层上表面电镀引脚。
其中，所述引脚电镀于基底层上表面，实现引脚与基底层连接。
S12：在所述基底层上表面通过粘结剂粘结晶粒的正面。
具体的，晶粒的正面通过粘结剂与基底层的上表面连接，在晶粒的正面涂布粘结剂，或者在基底层直接涂布粘结剂，再通过固化粘结剂将晶粒的正面与基底层连接。例如，所述粘结剂可以是银浆。
S13：对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒的面积大于所述基底层与所述晶粒接触的面积。
塑封壳体的形成可以使用注塑封装处理，注塑时可使用转移注塑或压合注塑工艺。塑封壳体包裹引脚和晶粒，其中，塑封壳体包裹引脚的面积大于基底层与引脚接触的面积，塑封壳体包裹晶粒的面积大于基底层与晶粒接触的面积，因此，塑封壳体与引脚之间的结合力大于基底层与引脚之间的结合力，塑封壳体与晶粒之间的结合力大于基底层与晶粒之间的结合力，使得基底层容易移除。
S14：移除所述基底层，以使所述引脚暴露于所述塑封壳体下表面。
移除基底层的方式可以是人工移除也可以是机械移除，通过撕除基底层，实现降低半导体封装结构的厚度。
S15：移除所述粘结剂，以使所述晶粒的正面暴露于所述塑封壳体下表面，并且所述晶粒的正面凹陷于所述塑封壳体下表面。
本申请实施例中，通过移除粘结剂，使得晶粒的正面暴露于所述塑封壳体下表面。移除粘结剂可以使用酸或碱溶液，也可以使用多种有机溶液移除粘结剂，通过调节涂覆粘结剂的厚度可以控制晶粒正面凹陷在塑封壳体内的深度。 本申请实施例不用制作异形塑封模具即可完成开窗，成本更低，结构设计灵活性更大。
移除所述粘结剂之后还包括：
S16：在所述晶粒的正面和所述引脚之间通过打线形成引线。
使用封装打线，将所述晶粒的正面上形成的焊点通过引线与所述引脚连接。其中，引线的材质为金、银、铝、铜或镀钯铜合金。本申请实施例通过先形成塑封壳体，再通过打线形成引线，由于晶粒的正面凹陷于塑封壳体内，对晶粒正面打线可以降低引线的高度，从而降低整个半导体封装结构的厚度。
所述在晶粒正面和引脚之间通过打线形成引线后还包括：
S17：对所述引线进行点涂并固化树脂胶体。
通过点涂以及固化树脂胶体的方式保护暴露在塑封壳体外的引线及部分晶粒正面的区域。
图12-16为本申请又一实施例提供的半导体封装方法步骤对应的结构示意图。
图12为本申请又一实施例提供的半导体封装方法步骤中塑封壳体形成后对应的结构示意图，请参考图12，导线框架包括基底层20和引脚23，所述引脚23电镀于基底层20上表面，实现引脚23与基底层20上表面连接。该导线框架可通过电精密成型 (Electro FineForming)方法制作。与上述实施例不同的是，本申请实施例的导线框架20不包括晶粒焊盘。其中，基底层20具有支撑作用，其厚度可以小于 200μm，并且基底层20为不锈钢材质，也可以是金属板或其他材质。引脚23可由镍，金，银，钯中2、3种金属组合或者全部金属组合电镀形成叠层结构，叠层结构的厚度可以小于0.10 mm。在晶粒12的正面121或在导线框架的基底层20上涂覆以及固化粘结剂14。通过贴片将晶粒12的正面121与导线框架的基底层20连接。可使用烤箱烘烤或紫外照射的方式完成粘结剂14的最终固化。进一步通过塑封工艺形成完全遮蔽晶粒12和塑封壳体10，此时形成了如图12所示的一个封装中间体40。
图13为本申请又一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图，请参考图13，进一步可通过人工或机械方式移除基底层20，由于塑封壳体与引脚之间的结合力大于基底层与引脚之间的结合力，塑封壳体与晶粒焊盘之间的结合力大于基底层与晶粒焊盘之间的结合力，使得基底层容易移除，例如，也可以直接通过撕除的方式移除基底层20，以暴露出塑封壳体10与基底20相接触的背面102。图13所示即为图 12中所示的封装中间体50在移除导线框架的基底层20 后的结构示意图。
图14为本申请又一实施例提供的半导体封装方法步骤中移除粘结剂后对应的结构示意图，请参考图14，进一步移除已暴露在塑封壳体壳体10外且覆盖在晶粒12正面 121的粘结剂14。移除粘结剂14可采用的方式之一是使用酸或碱溶液浸泡图13所示中间产品50，也可以使用多种有机溶液浸泡该中间产品50。通常根据不同的粘结剂14，可采用不同的移除方式。此后再进行一些常规的处理，如清洗，得到如图14所示的半导体封装中间结构60。该中间结构60具有如下特征：该晶粒12的正面121及导线框架的引脚23 的背面231暴露于塑封壳体10的底面102，且该晶粒12的正面121凹陷镶嵌于该中间结构60内。前期通过调节涂覆粘结剂14的厚度可控制晶粒12凹陷在中间结构60内的深度，此深度可以控制打线的高度，如此便完成了开窗动作，以便后面的封装打线，不用制作异形塑封模具即可完成开窗，成本更低，结构设计灵活性更大。
本申请所称的开窗，是指暴露出晶粒的正面。
图15为本申请又一实施例提供的半导体封装方法步骤中打线后对应的结构示意图，请参考图15，使用引线 16 连接晶粒12正面与引脚23，并在晶粒12正面上形成焊点161，打线于凹陷在塑封壳体内的晶粒12可以降低引线的实际高度，可以通过降低引线16的高度实现降低半导体封装结构厚度的目的。
图16为本申请又一实施例提供的半导体封装方法步骤中点涂并固化树脂胶体后对应的结构示意图，请参考图16，进一步的，可根据应用需求，通过点涂固化树脂胶体18的方式保护暴露在塑封壳体10外的引线16及部分晶粒12正面121区域。图16所示即为图15中所示打线后的产品完成点涂固化树脂胶体18后的方半导体封装结构 70的结构示意图。相较于需要异形塑封模具的实施例，正面塑封开窗需求的难点在于针对不同的产品设计，开窗需求不同，需要设计加工不同的异形塑封模具，不仅成本高，而且周期长，若产品设计变更后，异形塑封模具无法再次使用。本申请实施例的正面塑封开窗无需使用异形塑封模具，节约了制造工艺的成本。本申请实施例半导体封装结构不包括晶粒焊盘，以及通过移除基底层，进一步降低了半导体封装结构的厚度。
本申请实施例相较于现有技术而言，通过先形成塑封壳体，之后再打出引线，本申请也可以直接称作打线，晶粒的正面凹陷于该半导体封装结构内，有助于降低封装打线高度，以降低封装总厚度。晶粒粘结剂的厚度可以进行调节，以控制晶粒嵌入塑封壳体的深度，从而调节引线的高度。 通过去除粘结剂，实现塑封开窗，不用采用制作异形塑封模具，成本更低，结构设计灵活性更大，满足了一些超薄半导体封装结构正面塑封壳体需要开窗的需求，例如光学指纹传感器，开窗部分仅暴露传感器收集信号的部分即可。
图17为本申请又一实施例提供的半导体封装方法各步骤的流程图，该方法包括:
S71：在基底层上表面电镀引脚。
其中，所述引脚电镀于基底层上表面，实现引脚与基底层连接。
S72：在所述基底层上表面通过粘结剂粘结晶粒的正面。
具体的，晶粒的正面通过粘结剂与基底层的上表面连接，具体包括，在晶粒的正面涂布粘结剂，或者在基底层直接涂布粘结剂，再通过固化粘结剂将晶粒的正面与基底层连接。例如，所述粘结剂可以是银浆。
S73：对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒的面积大于所述基底层与所述晶粒接触的面积。
塑封壳体的形成可以使用注塑封装处理，注塑时可使用转移注塑或压合注塑工艺。塑封壳体包裹引脚和晶粒，其中，塑封壳体包裹引脚的面积大于基底层与引脚接触的面积，塑封壳体包裹晶粒的面积大于基底层与晶粒接触的面积，因此，塑封壳体与引脚之间的结合力大于基底层与引脚之间的结合力，塑封壳体与晶粒之间的结合力大于基底层与晶粒之间的结合力，使得基底层容易移除。
所述对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体之后还包括：
S74：打磨所述塑封壳体上表面，已使所述塑封壳体露出所述晶粒背面。
对塑封壳体上表面进行打磨，使得半导体封装结构变薄，打磨的厚度可以打磨至不露出晶粒的背面，或者也可以打磨至刚好露出晶粒的背面，又或者对露出晶粒的背面后进一步对塑封壳体和晶粒的背面同时打磨，以进一步降低半导体封装结构厚度，可以根据对封装结构厚度的需要，调整打磨的厚度。
S75：移除所述基底层，以使所述引脚暴露于所述塑封壳体下表面。
移除基底层的方式可以是人工移除也可以是机械移除，通过撕除基底层，实现降低半导体封装结构厚度。
S76：移除粘结剂，以使所述晶粒的正面暴露于所述塑封壳体下表面，并且所述晶粒的正面凹陷于所述塑封壳体下表面。
本申请实施例中，通过移除粘结剂，使得晶粒的正面暴露于所述塑封壳体下表面。移除粘结剂可以使用酸或碱溶液，也可以使用有机溶液移除粘结剂，通过调节涂覆粘结剂的厚度可控制晶粒正面凹陷在塑封壳体内的深度。 本申请实施例不用制作异形塑封模具即可完成开窗，成本更低，结构设计灵活性更大。
移除所述粘结剂之后还包括：
S77：在所述晶粒的正面和所述引脚之间通过打线形成引线。
使用封装打线，将所述晶粒的正面上形成的焊点通过引线与所述引脚连接。其中，引线的材质为金、银、铝、铜或镀钯铜合金。本申请实施例通过先形成塑封壳体，再通过打线形成引线，由于晶粒的正面凹陷于塑封壳体内，对晶粒正面打线可以降低引线的高度，从而降低整个半导体封装结构的厚度。
所述在晶粒正面和引脚之间通过打线形成引线后还包括：
S78，对所述引线进行点涂并固化树脂胶体。
通过点涂以及固化树脂胶体的方式保护暴露在塑封壳体外的引线及部分晶粒正面的区域。
图18-23为本申请又一实施例提供的半导体封装方法部分步骤对应的结构示意图。
图18为本申请又一实施例提供的半导体封装方法步骤中塑封壳体形成后对应的结构示意图，请参考图18，导线框架包括基底层20和引脚23，所述引脚23电镀于基底层20上表面，实现引脚23与基底层20上表面连接。该导线框架可通过电精密成型 (Electro FineForming)方法制作。本申请实施例的导线框架不包括晶粒焊盘。其中，基底层20具有支撑作用，其厚度可以小于 200μm，并且基底层20为不锈钢材质，也可以是金属板或其他材质。引脚23可由镍，金，银，钯中2、3种金属组合或者全部金属组合电镀形成叠层结构，叠层结构的厚度可以小于0.10 mm。在晶粒12的正面121或在导线框架的基底层20上涂布粘结剂14。通过贴片将晶粒12的正面121与导线框架的基底层20粘接在一起。可使用烤箱烘烤或紫外照射的方式完成粘结剂14的固化。进一步通过塑封工艺形成完全遮蔽晶粒12和塑封壳体10。此时形成了如图18所示的一个封装中间体40。
图19为本申请又一实施例提供的半导体封装方法步骤中打磨塑封壳体后对应的结构示意图，请参考图19，打磨塑封壳体上表面，以使塑封壳体变薄，打磨的厚度可以不露出晶粒的背面，或者也可以打磨至刚好露出晶粒的背面122，图19为打磨刚好露出晶粒12的背面122，又或者对露出晶粒12的背面122后进一步又对塑封壳体和晶粒的背面122打磨，如图20所示，以进一步降低半导体封装结构厚度，可以根据对封装结构厚度的需要，任意调整打磨的厚度，晶粒的背面暴露于塑封壳体外则有利于晶粒散热。
图21为本申请又一实施例提供的半导体封装方法步骤中移除基底层后对应的结构示意图，请参考图21，进一步可通过人工或机械方式移除导线框架的基底层20，由于引脚电镀于基底层，并且基底层的材质与塑封壳体材质的粘合性较弱，可以直接通过撕除的方式移除基底层20，以暴露出塑封壳体10与基底20相接触的背面102。图20所示即为图 19中所示的封装中间体50在移除导线框架的基底层20 后的结构示意图。
图22为本申请又一实施例提供的半导体封装方法步骤中移除粘结剂后对应的结构示意图，请参考图22，进一步移除已暴露在塑封壳体10外且覆盖在晶粒12正面 121的粘结剂14。移除粘结剂14可采用的方式之一使用酸或碱溶液浸泡图13所示中间产品50；也可以使用有机溶液浸泡该中间产品50。通常根据不同的粘结剂14，可采用不同的移除方式。此后再进行一些常规的处理，如清洗，即可得到如图22所示的半导体封装中间结构60。该中间结构60具有如下特征：该晶粒12的正面121及导线框架的引脚23 的背面231暴露于塑封壳体10的底面102，且该晶粒12的正面121凹陷镶嵌于该中间结构60内。前期通过调节涂覆粘结剂14的厚度可控制晶粒12凹陷在中间结构60内的深度。
图23为本申请又一实施例提供的半导体封装方法步骤中打线后对应的结构示意图，请参考图23，使用引线 16 连接晶粒12与引脚23，并在晶粒12上形成焊点161，可以通过降低引线16的高度实现降低半导体封装结构厚度的目的。
图24为本申请又一实施例提供的半导体封装方法步骤中点涂并固化树脂胶体后对应的结构示意图，请参考图24，进一步的，可根据应用需求，通过点涂固化树脂胶体18的方式保护暴露在塑封壳体10外的引线16及部分晶粒12正面121区域。图24所示即为图23中所示打线后的产品完成点涂固化树脂胶体18后的半导体封装结构 70的结构示意图。本申请实施例的正面塑封开窗无需使用异形塑封模具，节约了制造工艺的成本。半导体封装结构不包括晶粒焊盘，以及通过移除基底层，进一步降低了半导体封装结构的厚度。
本申请实施例相较于现有技术而言，通过先形成塑封壳体，在对塑封壳体打磨，可以打磨至露出晶粒12的背面122，又或者对打磨露出晶粒12的背面122后对塑封壳体和晶粒的背面继续打磨，以进一步降低半导体封装结构厚度。本申请实施例通过去除粘结剂，实现塑封开窗，满足了一些超薄半导体封装结构正面塑封壳体需要开窗的需求，例如光学指纹传感器，开窗部分仅暴露传感器收集信号的部分即可。
请继续参考图25，图25为本申请又一实施例提供的半导体封装结构的一种剖面结构示意图。
本申请实施例半导体封装结构包括：晶粒12、晶粒焊盘21、引脚23以及塑封壳体10，其中，所述晶粒12的背面通过粘结剂14与晶粒焊盘21连接，所述晶粒焊盘21电镀于基底层上表面，所述引脚23电镀于所述基底层上表面，所述塑封壳体10由所述基底层、所述引脚23、所述晶粒焊盘21以及所述晶粒12灌胶形成，所述塑封壳体10包裹所述引脚23的面积大于所述基底层与所述引脚23接触的面积，所述塑封壳体10包裹所述晶粒焊盘21的面积大于所述基底层与所述晶粒焊盘21接触的面积，以使所述基底层移除，其中，所述晶粒焊盘21以及所述引脚23暴露于所述塑封壳体10下表面。半导体封装结构还包括引线16，所述引线连接所述晶粒和所述引脚。
现有技术中的半导体封装结构的厚度是塑封壳体的厚度与铜制导线框架厚度，现有技术中的半导体封装结构的厚度约400um。本申请实施例相比于现有技术来说，导线框架实际上是包括金属基底层以及电镀于基底层上晶粒焊盘与引脚，基底层厚度约为200um，使得能够支撑塑封壳体，电镀于基底层上的晶粒焊盘或引脚的厚度约为30-100um，半导体封装结构最终的厚度即为塑封壳体的厚度和晶粒焊盘之和或塑封壳体的厚度和引脚的厚度之和，降低了半导体封装结构的厚度，满足实际产品对于超薄设计的需求。
请参考图26，图26为本申请又一实施例提供的半导体封装结构的一种剖面结构示意图。
本申请实施例半导体封装结构，与上述实施例不同的是，本申请实施例的半导体封装结构的塑封壳体为异形塑封壳体15，所述异形塑封壳体15用以露出所述晶粒12的正面121，所述晶粒12的正面121凹陷于所述异形塑封壳体15的上表面。
本申请实施例相较于现有技术而言，满足一些超薄半导体封装结构正面塑封需要开窗的需求的同时降低了半导体封装结构的整体厚度，例如，满足光学指纹传感器对于光路采集的需求。同时，所述晶粒的正面凹陷于所述塑封壳体上表面的高度由异形塑封壳体决定，以调整半导体封装结构的厚度。
请参考图27，图27为本申请又一实施例提供的半导体封装结构的一种剖面结构示意图。
本申请实施例半导体封装结构包括： 晶粒12、引脚16以及塑封壳体102，所述晶粒12正面通过粘结剂与基底层上表面连接，所述引脚16电镀于所述基底层上表面，所述塑封壳体102由所述基底层、所述引脚16以及所述晶粒12灌胶形成，所述塑封壳体102包裹所述引脚16的面积大于所述基底层与所述引脚16接触的面积，所述塑封壳体102包裹所述晶粒12的面积大于所述基底层与所述晶粒12接触的面积，以使所述基底层移除，所述引脚12暴露于所述塑封壳体102下表面，通过移除所述粘结剂，所述晶粒12的正面暴露于所述塑封壳体102下表面，并且所述晶粒12的正面凹陷于所述塑封壳体102下表面。半导体封装结构还包括：引线16，所述引线16为移除所述粘结剂后连接晶粒122和引脚23，通过调整打出引线的高度，可以调整半导体封装结构的厚度。其中，所述引线16被树脂胶体18遮蔽
本申请实施例相较于现有技术而言，半导体封装结构不包括基底层以及粘结剂，降低了芯片的整体厚度，无需异型模具就可以满足一些超薄半导体封装结构正面塑封需要开窗的需求，降低了成本。半导体封装结构表面开窗的用途则在于满足类似光学指纹传感器的光路采集需求。本申请实施例中的半导体封装结构通过先形成塑封壳体，之后再对凹陷于塑封壳体内的晶粒正面打线，进一步降低整个半导体封装结构的厚度。
请参考图28，图28为本申请又一实施例提供的半导体封装结构的一种剖面结构示意图。
与上述实施例不同的是，本申请实施例的塑封壳体露出所述晶粒12的背面122，通过打磨塑封壳体，使得暴露出晶粒12的背面122，还可以进一步打磨塑封壳体102和晶粒12的背面122，直到达到满足所需的厚度即可，进一步降低了半导体封装结构的厚度。
本申请实施例相较于现有技术而言，本申请实施例通过对塑封壳体上表面打磨，进一步降低了半导体封装结构的整体厚度，同时满足一些超薄半导体封装结构正面塑封需要开窗的需求，半导体封装结构正面开窗的用途则在于满足类似光学指纹传感器的光路采集需求。半导体封装结构背面暴露于塑封壳体外则有利于晶粒散热。
现有的QFN是单排引脚，且引脚位于半导体封装结构靠近边缘的一周，如果需要增加引脚数量，则会增大芯片的面积，增加芯片的成本。本申请实施例中导线框架11上的引脚23可设计为单排或多排，满足需要多排引脚且轻薄的半导体封装的需求。如图29所示为具有以上设计特征的导线框架单元结构的俯视图，它具有两个晶粒焊盘21及两排封装引脚23。通过设计多排引脚，可进一步缩小封装尺寸，设计独立芯片焊盘，亦可满足封装多个晶粒独立接地与散热需求。
本申请实施例相较于上一实施例而言，本申请实施例的半导体封装结构通过增加多排引脚，能够实现在增加引脚个数的同时不增加半导体封装结构的面积和厚度，降低了封装制造的成本。
本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (10)

1.一种半导体封装方法，其特征在于，包括：
在基底层上表面电镀至少两排引脚；
在所述基底层上表面通过粘结剂粘结晶粒的正面；
对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体，所述塑封壳体完全包裹所述引脚和所述晶粒，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒的面积大于所述基底层与所述晶粒接触的面积；
移除所述基底层，以使所述引脚暴露于所述塑封壳体下表面；以及
移除所述粘结剂，以使所述晶粒的正面暴露于所述塑封壳体下表面，并且所述晶粒的正面凹陷于所述塑封壳体下表面；
其中，所述引脚依次由银、镍和金组合电镀形成叠层结构，所述引脚厚度在30-100um之间，至少两排所述引脚环绕于所述晶粒，所述基底层为不锈钢材质，所述半导体为光学指纹传感器。
2.根据权利要求1所述的方法，其特征在于，所述移除所述粘结剂后还包括：在所述晶粒的正面和所述引脚之间通过打线形成引线。
3.根据权利要求2所述的方法，其特征在于，在晶粒正面和引脚之间通过打线形成引线后还包括：对所述引线进行点涂并固化树脂胶体。
4.根据权利要求1所述的方法，其特征在于，对所述基底层、所述引脚以及所述晶粒灌胶形成塑封壳体之后还包括：
打磨所述塑封壳体上表面，已使所述塑封壳体露出所述晶粒的背面。
5.根据权利要求1至4中任意一项所述的方法，其特征在于，所述基底层为金属板，厚度小于200um。
6.一种半导体封装结构，其特征在于，包括：
晶粒，所述晶粒的正面通过粘结剂与基底层上表面连接；
引脚，至少两排所述引脚电镀于所述基底层上表面；
塑封壳体，所述塑封壳体由所述基底层、所述引脚以及所述晶粒灌胶形成，所述塑封壳体完全包裹所述引脚和所述晶粒，所述塑封壳体包裹所述引脚的面积大于所述基底层与所述引脚接触的面积，所述塑封壳体包裹所述晶粒的面积大于所述基底层与所述晶粒接触的面积，以使所述基底层移除，所述引脚暴露于所述塑封壳体下表面，通过移除所述粘结剂，所述晶粒的正面暴露于所述塑封壳体下表面，并且所述晶粒的正面凹陷于所述塑封壳体下表面；
其中，所述引脚依次由银、镍和金组合电镀形成叠层结构，所述引脚厚度在30-100um之间，至少两排所述引脚环绕于所述晶粒，所述基底层为不锈钢材质，所述半导体为光学指纹传感器。
7.根据权利要求6所述的结构，其特征在于，还包括：引线，所述引线为移除所述粘结剂后连接所述晶粒和所述引脚。
8.根据权利要求7所述的结构，其特征在于，所述引线被树脂胶体遮蔽。
9.根据权利要求6所述的结构，其特征在于，所述塑封壳体露出所述晶粒背面。
10.根据权利要求6至9中任意一项所述的结构，其特征在于，所述基底层为金属板的厚度小于200um。
CN202010412992.4A 2020-05-15 2020-05-15 半导体封装方法及其封装结构 Active CN111341672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010412992.4A CN111341672B (zh) 2020-05-15 2020-05-15 半导体封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010412992.4A CN111341672B (zh) 2020-05-15 2020-05-15 半导体封装方法及其封装结构

Publications (2)

Publication Number Publication Date
CN111341672A CN111341672A (zh) 2020-06-26
CN111341672B true CN111341672B (zh) 2020-10-20

Family

ID=71188082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010412992.4A Active CN111341672B (zh) 2020-05-15 2020-05-15 半导体封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN111341672B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144016A (zh) * 1994-03-18 1997-02-26 日立化成工业株式会社 半导体组件的制造方法及半导体组件
CN100370602C (zh) * 1997-04-30 2008-02-20 日立化成工业株式会社 半导体元件装配用基板及其制造方法和半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101618029B1 (ko) * 2010-12-06 2016-05-09 삼성전자주식회사 발광 소자 패키지 및 그 제조방법
US8987022B2 (en) * 2011-01-17 2015-03-24 Samsung Electronics Co., Ltd. Light-emitting device package and method of manufacturing the same
CN103489790A (zh) * 2012-06-14 2014-01-01 智瑞达科技（苏州）有限公司 芯片扇出封装结构的封装方法
CN105280780A (zh) * 2014-07-10 2016-01-27 邱罗利士公司 封装结构及其制法与承载件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144016A (zh) * 1994-03-18 1997-02-26 日立化成工业株式会社 半导体组件的制造方法及半导体组件
CN100370602C (zh) * 1997-04-30 2008-02-20 日立化成工业株式会社 半导体元件装配用基板及其制造方法和半导体器件

Also Published As

Publication number Publication date
CN111341672A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6983537B2 (en) Method of making a plastic package with an air cavity
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
KR100859624B1 (ko) 반도체 장치의 제조 방법
KR100742177B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US20080157309A1 (en) Lead frame and method of manufacturing the same, and semiconductor device
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
JP3683696B2 (ja) 半導体素子の製造方法
CN111341672B (zh) 半导体封装方法及其封装结构
JP2009521798A (ja) 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
JP4334047B2 (ja) 半導体装置とその製造方法
JPH0729927A (ja) 半導体集積回路装置の製造方法
CN102194708A (zh) 一种薄型封装的工艺
WO2021227045A1 (zh) 半导体封装方法及其封装结构
JP4243178B2 (ja) 半導体装置の製造方法
TWI294680B (zh)
JP4979661B2 (ja) 半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
CN213184260U (zh) 一种芯片的封装结构
JP2003188332A (ja) 半導体装置およびその製造方法
JPH0697353A (ja) 半導体装置及びその製造方法
CN217641294U (zh) 嵌入式封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant