KR100677184B1 - 캐비티가 형성된 기판 제조 방법 - Google Patents

캐비티가 형성된 기판 제조 방법 Download PDF

Info

Publication number
KR100677184B1
KR100677184B1 KR1020060012985A KR20060012985A KR100677184B1 KR 100677184 B1 KR100677184 B1 KR 100677184B1 KR 1020060012985 A KR1020060012985 A KR 1020060012985A KR 20060012985 A KR20060012985 A KR 20060012985A KR 100677184 B1 KR100677184 B1 KR 100677184B1
Authority
KR
South Korea
Prior art keywords
cavity
package
substrate
layer
circuit
Prior art date
Application number
KR1020060012985A
Other languages
English (en)
Inventor
정회구
강명삼
김지은
박정현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060012985A priority Critical patent/KR100677184B1/ko
Application granted granted Critical
Publication of KR100677184B1 publication Critical patent/KR100677184B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
    • B60K31/00—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator
    • B60K31/02—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
    • B60K2310/00—Arrangements, adaptations or methods for cruise controls
    • B60K2310/24—Speed setting methods
    • B60K2310/246—Speed setting methods releasing speed control, e.g. inhibiting speed control if a brake pedal is depressed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(a) 코어층에 내층 회로를 형성하는 단계; (b) 상기 내층 회로가 형성된 코어층에서 캐비티가 형성될 영역에 보호제를 형성하는 단계; (c) 상기 코어층에 절연층 및 동박층을 적층하는 단계; (d) 상기 동박층을 식각하여 외층 회로를 형성하는 단계; (e) 상기 절연층을 식각하여 캐비티를 형성하는 단계; (f) 상기 캐비티에 형성된 상기 보호제를 제거하는 단계; 및 (g) 상기 캐비티 내에 본딩 패드를 형성하는 단계를 포함하는 캐비티가 형성된 기판 제조 방법이 제시된다. 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 제조 공정시 하층 패키지에 형성된 캐비티 내에서 본딩 패드가 손상되지 않도록 보호할 수 있는 효과가 있다.
캐비티, 패키지 온 패키지, 본딩 패드, 드라이 필름.

Description

캐비티가 형성된 기판 제조 방법{Method for manufacturing a substrate with cavity}
도 1은 종래 기술에 따른 패키지 온 패키지의 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 패키지 온 패키지의 단면을 개괄적으로 도시한 도면.
도 3은 본 발명의 바람직한 실시예에 따른 패키지 온 패키지의 단면도.
도 4는 본 발명의 바람직한 실시예에 따른 패키지 온 패키지의 제조 방법을 도시한 흐름도.
도 5는 본 발명의 바람직한 실시예에 따른 패키지 온 패키지의 제조 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
505 : 코어층 510 : 내층 회로
515 : IVH 520 : 보호제
525 : 절연층 530 : 금속 박막
535 : BVH 540 : 포토 솔더 레지스트
545 : 본딩 패드
본 발명은 적층형 반도체 패키지 모듈에 관한 것으로, 특히 캐비티가 형성된 기판 제조 방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 추세에 대응하여 현재 반도체 실장 기술은 하나의 기판에 하나의 집적회로를 실장하는 추세에서 하나의 기판에 여러 개의 집적회로들을 실장하는 적층형 반도체 패키지 기술로 진화하고 있다. 또한, 전자 산업의 발달에 따라서 고성능, 고밀도 패키지를 실현하기 위한 방안과 그에 대한 수요가 증가하면서 패키지를 제조하는 여러 방법 중에서 패키지 위에 패키지를 쌓는 패키지 온 패키지(POP : Package on package, 이하 '패키지 온 패키지'라고 지칭함)가 좋은 대안으로 떠오르게 되었다. 패키지 온 패키지를 구현하기 위해서는 전체 패키지의 두께를 최소화하는 것이 현재 극복해야 할 문제 중 하나이다.
도 1은 종래 기술에 따른 패키지 온 패키지의 단면도이다. 도 1을 참조하면, 하층 패키지(110), 상층 패키지(120), 상층 솔더볼(130) 및 하층 솔더볼(140)이 도시되어 있다.
종래의 볼그리드 어레이(BGA) 반도체 패키지에는 기판 몸체가 있고, 그 기 판몸체의 내부에는 패턴화된 복수의 도전성 배선들이 내설되어 있다. 기판 몸체의 상면에 복수의 칩패드들이 있으며, 반도체 칩들은 이러한 복수의 칩패드들과 와이어 본딩되어 있다. 또한, 반도체 칩과 금속와이어를 감싸도록 기판몸체 상부의 일정면적을 에폭시(EPOXY) 몰딩화합물로 몰딩한 몰딩부가 형성되어 있다. 또한, 기판의 하면에는 그 기판에 내설된 도전성 배선들의 다른 일단에 각각 연결되도록 복수개의 솔더볼들이 부착되어 있다. 이와 같이 구성된 종래의 볼그리드 어레이 반도체 패키지는 그 구조의 특성상 얇게 적층할 수 없기 때문에 제한된 면적 내에서 고집적화된 메모리모듈을 제작할 수 없는 단점이 있었다.
또한, 종래 패키지 온 패키지의 구조에서 보면 하층에 위치하고 있는 하층 패키지(110)는 2층 구조로 되어 있으며 집적회로가 기판의 표면에 실장되어 있다. 이때 하층 패키지(110)의 기판은 일반적인 인쇄회로기판을 제작하는 공법으로 제작된다. 현재 점점 고밀도화되는 반도체 패키지 모듈을 위해 복수의 집적회로의 실장이 요구하고 있는 실정이며, 패키지 온 패키지의 전체 높이를 유지하며 하층 패키지(110)의 실장을 늘리기 위해 기존 방식으로는 높이를 맞추기가 어려운 문제점이 있다. 이를 위해 반도체 칩 자체의 두께를 줄이는 방법(die-Thinning)을 통해 높이 문제를 해결하는 것도 하나의 해결 방안이 될 수 있다. 그러나 반도체 칩 자체의 두께를 줄이는 경우 반도체 칩의 장시간 작동 시 발생하는 기능 에러(Funtion-error) 문제가 대두되어 반도체 칩 자체보다는 기판의 두께를 줄여서 패키지 온 패키지의 실장 능력의 향상을 시도하고 있다.
또한, 기판의 두께를 줄이기 위해 하층 패키지(110)에 칩을 수용하기 위한 캐비티를 형성하는 경우 칩을 실장하기 위해 형성된 와이어 본딩 패드가 제조 공정시 손상될 수 있는 문제점이 있다.
본 발명은 기판의 두께를 줄여 복수의 집적회로를 실장할 수 있는 패키지 온 패키지용 기판을 제조하는 캐비티가 형성된 기판 제조 방법을 제공한다.
또한, 본 발명은 집적회로를 캐비티에 실장하여 전체적인 반도체 패키지의 두께를 감소시킬 수 있는 캐비티가 형성된 기판 제조 방법을 제공한다.
또한, 본 발명은 기판에 형성된 캐비티에 집적회로를 수용함으로써, 동일한 수의 집적회로를 탑재하는 패키지의 두께를 상대적으로 작게 할 수 있는 캐비티가 형성된 기판 제조 방법을 제공한다.
또한, 본 발명은 패키지 온 패키지의 하층 패키지에 복수의 집적회로를 층별로 실장할 수 있는 캐비티가 형성된 기판 제조 방법을 제공한다.
또한, 본 발명은 3층 이상의 구조를 가지는 패키지 온 패키지용 기판의 두께를 줄일 수 있는 캐비티가 형성된 기판 제조 방법을 제공한다.
또한, 본 발명은 제조 공정시 하층 패키지에 형성된 캐비티 내에서 본딩 패드가 손상되지 않도록 보호할 수 있는 캐비티가 형성된 기판 제조 방법을 제공한다.
본 발명이 제시하는 이외의 기술적 과제들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, (a) 코어층에 내층 회로를 형성하는 단계; (b) 상기 내층 회로가 형성된 코어층에서 캐비티가 형성될 영역에 보호제를 형성하는 단계; (c) 상기 코어층에 절연층 및 동박층을 적층하는 단계; (d) 상기 동박층을 식각하여 외층 회로를 형성하는 단계; (e) 상기 절연층을 식각하여 캐비티를 형성하는 단계; (f) 상기 캐비티에 형성된 상기 보호제를 제거하는 단계; 및 (g) 상기 캐비티 내에 본딩 패드를 형성하는 단계를 포함하는 캐비티가 형성된 기판 제조 방법을 제시할 수 있다.
여기서, 상기 보호제는 드라이 필름이거나 상기 보호제는 절연 물질일 수 있다.
여기서, 상기 단계 (b)에서, 상기 보호제는 두께를 20㎛로 형성할 수 있다.
여기서, 상기 단계 (e)에서, 상기 절연층은 상기 보호제가 노출되도록 식각될 수 있다.
여기서, 상기 단계 (b)에서, 상기 형성될 캐비티의 깊이가 작을수록 상기 보호제의 두께를 작게 형성할 수 있다.
또한, 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 상기 단계 (d) 이후, (h) 상기 외층 회로를 보호하기 위한 포토 솔더 레지스트를 도포하는 단계를 더 포함할 수 있다.
여기서, 상기 포토 솔더 레시스트는 상기 캐비티가 형성될 영역 이외의 영 역에 도포될 수 있다.
이하, 본 발명에 따른 캐비티가 형성된 기판 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 일반적인 기판의 제조 방법에 대해서 먼저 설명하기로 한다. 여기서는, 다층 기판의 제조 방법을 중심으로 설명하지만, 본 발명은 다층 기판의 제조 방법에 국한되지 않는다.
먼저, 코어층 외부에 내층 회로 패턴을 형성한다. 여기서, 제품 사양에 맞는 내층 원자재를 절단하고, 드라이 필름(dry film) 및 작업용 필름(working film)을 이용하여 미리 설정된 내층 회로 패턴을 형성한다. 여기서, 내부층을 스크러빙(scrubbing, 정면)하고, 내층 사진 인쇄막을 도포하며, 내층 노광/현상 공정이 수행될 수 있다.
이후, 회로 패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 강화처리를 하는 공정(Brown(Black) Oxide)을 수행한다. 즉, 화학적인 방법을 사용하여 동박의 표면을 산화 시켜서 표면에 조도를 강화하여 적층에서의 접착이 잘되도록 표 면처리를 하는 공정을 수행한다. 이후, 내층 기판과 프리프레그(prepreg)를 적층함으로써, 예비 적층 및 적층 공정을 수행한다.
이후, 적층된 내층 기판과 프리프레그를 진공 가압(vacuum press)한다. 여기서, 진공 가압 대신 고온에서 일정 기간 압력을 가하는 hot press 및 고온의 작업을 수행한 기판에 대해 cool press를 할 수도 있다.
판넬의 모서리 등으로부터 레진 및 동박 등을 다듬어 주는 트리밍(trimming) 공정을 수행하고, 드릴링(drilling) 공정을 위해 기준점, 즉, 내층 회로상의 기준점(target guide mark)에 홀을 가공하는 X-Ray 타겟 드릴 공정을 수행한다.
이후, 기판의 각 층간 전기 전도를 위해서 홀 가공을 하는 드릴 공정을 수행한다. 여기서, 드릴 공정은 CNC(Computer Numerical Control) 방식으로 기판상에 필요한 홀을 가공하는 공정이 될 수 있다.
이후, 외층(outer layer)에 대해서 회로 패턴을 형성할 드라이 필름과 작업용 필름을 도포하고, 소정의 세기와 시간동안 광을 조사하여 외층 노광 작업을 수행하고, 조사되지 않은 부분을 현상하는 에칭 공정을 수행한다. 외층 검사 및 스케일 측정 후 솔더 레지스트 노광 필름을 설계 및 제조한다. 이후, 브러쉬 연마와 같이 솔더 레지스트 잉크가 기판과 잘 밀착되도록 동벽면에 조도를 형성시키는 등의 솔더 레지스트 공정에 대한 전처리 공정을 수행한다. 이후, 솔더 레지스트를 도포하고, 전 단계에서 적응적으로 설계된 솔더 레지스트 노광 필름을 이용하여 솔더 레지스트 노광 공정을 수행하고, 솔더 레지스트 잉크를 제거하는 현상 공정을 수행 하며, 표면처리, 전기/최종 검사를 포함하는 다양한 후공정이 수행된다.
도 2는 본 발명의 바람직한 실시예에 따른 칩을 실장하고 있는 패키지 온 패키지를 구성하는 반도체 패키지의 단면을 개괄적으로 도시한 도면이다. 도 2를 참조하면, 본 발명에 따른 반도체 패키지는 코어층(210), 도전성 배선(220), 금속 패드(230), 집적회로(240), 금속 와이어(250), 몰딩부(260) 및 솔더볼(270)을 포함한다.
본 발명에 따르면, 반도체 패키지의 두께를 감소시키기 위해서 적어도 하나의 집적회로(240)가 기판에 형성된 캐비티에 수용되어 위치한다. 즉, 패키지 온 패키지에 있어서, 전체 반도체 패키지의 두께를 감소시키기 위해서 코어층(210)의 상부에 절연층을 이용하여 캐비티를 형성하고, 형성된 캐비티에 집적회로(240)를 넣는다. 이후 집적회로(240)를 도전성 배선(220) 및 금속 패드(230)에 금속 와이어(250)를 이용하여 전기적으로 접속시킨다. 이후 에폭시 수지와 같은 보호 물질을 이용하여 집적회로(240)의 주위 및 상부에 몰딩부(260)를 형성한다.
도 3은 본 발명의 바람직한 실시예에 따른 칩이 실장되지 않은 패키지 온 패키지의 단면도이다. 도 3을 참조하면, 본 발명에 따른 기판은 코어층(310), 내층 회로(320), 절연층(330), 이너 비아홀(IVH : Interstitial Via Hole)(335), 외층 회로(340), 포토 솔더 레지스트(350) 및 본딩 패드(360)를 포함할 수 있다.
코어층(310)은 내층 회로(320)가 형성된 동박 적층 원판일 수 있고, 절연층 (330)은 프리프레그(PPG)가 되거나 또는 일반적으로 이용되는 레진코팅동박(RCC : Resin Coated Copper Foil)과 같은 물질을 이용해서 형성될 수 있다.
내층 회로(320)와 외층 회로(340)는 이너 비아홀(IVH : Interstitial Via Hole)(335) 또는 블라인드 비아홀(BVH : Blind Via Hole)에 의해 서로 전기적으로 연결될 수 있다. 여기서, 플레티드 스루홀(PTH : Plated Through Hole)(미도시)에 의해 내층 회로(320)와 외층 회로(340)간에 전기적으로 접속될 수도 있다.
본딩 패드(360)는 캐비티에 수용되어 기판에 접속될 반도체 칩과 기판을 서로 연결하기 위한 역할을 하며, 이경우 반도체 칩과 기판은 서로 플립칩 본딩 또는 와이어 본딩에 의해 접속될 수 있다.
이상에서 캐비티가 형성된 기판 제조 방법을 일반적으로 도시한 단면도를 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 캐비티가 형성된 기판 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다.
도 4는 본 발명의 바람직한 실시예에 따른 패키지 온 패키지의 제조 방법을 도시한 흐름도이다.
단계 S410에서, 코어층에 내층 회로를 형성한다. 여기서, 내층 회로는 IVH 가공, 도금, 노광, 현상 및 에칭 등의 제작 공정을 이용해서 형성된다. 단계 S420에서, 내층 회로가 형성된 코어층의 상부에서 캐비티가 형성될 영역에 보호제를 도포한다. 보호제는 이후 캐비티 생성 공정 시 가공에 의해 본딩 패드가 손상되는 것 을 막기 위한 재료를 사용한다. 예를 들면, 보호제는 드라이 필름 또는 기타 절연 물질이 될 수 있다. 보호제가 드라이 필름인 경우 일반적으로 사용되는 드라이 필름을 추가적인 공정으로 도포하기 때문에 손쉽게 이용할 수 있는 장점이 있다. 또한, 보호제가 일반적으로 고내열성 특성을 가지는 절연 물질인 경우 본딩 패드 간 보호제에 의해 발생될 수도 있는 전기적 단락을 미리 막을 수 있다. 예를 들면, 고내열성 특성을 가지는 절연물질은 폴리머(polymer)류가 될 수 있다. 또한, 보호제가 물리적으로 탈부착이 가능한 경우 제거 공정이 수월한 장점이 있다. 예를 들면, 본 발명에 사용되는 절연물질은 반응성 관련 실험 결과 정상적인 조건하에서 안정하며, 유해한 중합 반응을 발생하지 않으며, 특별한 화재 폭발 위험성이 없는 이축 연신 폴리에스터 필름이 될 수 있다.
단계 S430에서, 보호제, 내층 회로 및 코어층의 상부에 절연층을 도포하고, 외층 회로의 베이스가 되는 금속 박막을 형성한다. 이후 BVH 가공, 도금, 노광, 현상 및 에칭 공정을 진행하여 외층 회로를 형성한다.
단계 S440에서, 외층 회로 형성 후 외층 회로 보호를 위해서 포토 솔더 레지스트(PSR : Photo Solder Resist)를 도포한다. 여기서, 캐비티가 형성될 부분은 포토 솔더 레지스트를 도포하지 않는다. 이는 캐비티 가공시 발생할 수 있는 이물질을 최소화하기 위한 방안이다.
단계 S450에서, 엔드 밀 또는 레이저를 이용하여 미리 설정된 깊이와 너비만큼 캐비티를 형성한다. 여기서, 엔드 밀은 공구본체의 외주와 선단부의 끝면에 절삭날을 가지고 있으며, 캐비티, 곡면이나 윤곽을 절삭해 내는데 넓게 사용되고 있는 공구이다. 엔드 밀을 사용하여 피가공물에 캐비티, 곡면을 가공하는 경우, 먼저 엔드 밀의 회전에 의해 끝면의 절삭날로 소정의 깊이까지 가공하고, 엔드 밀을 곡선으로 작동하면서 그 외주 절삭날로 곡면 절삭가공을 행함으로써 캐비티 생성 공정을 수행한다. 또한, 레이저 가공을 이용하는 경우 정밀한 크기만큼 가공할 수 있는 장점이 있다. 여기서, 캐비티의 깊이는 보호제의 두께에 상응하여 정해질 수 있다. 예를 들면, 캐비티 가공시 본딩 패드와 결합하는 배선의 손상을 막기 위해 캐비티는 보호제가 노출되는 한도까지 생성될 수 있다. 여기서, 보호제의 두께는 패키지의 크기와 상응하여 정해질 수 있으며, 예를 들면, 20㎛ 정도가 될 수 있다. 이 경우 캐비티의 깊이는 본딩 패드와 결합하는 배선의 상면에서 20㎛ 이상 높이까지 가동될 수 있다.
단계 S460에서, 상술한 보호제를 제거한다. 여기서, 보호제가 드라이 필름 또는 절연 물질인 경우 박리 용액(예를 들면, NaOH)을 이용하여 보호제를 제거할 수 있다. 단계 S470에서, 반도체 칩의 패드와 전기적으로 결합하는 본딩 패드를 형성한다. 본딩 패드는 반도체 칩의 실장 방식에 따라서 와이어 본딩 패드 또는 플립칩 본딩 패드가 될 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 패키지 온 패키지의 제조 공정 단면도이다.
(a)를 참조하면, 코어층(505)에 내층 회로(510)를 형성한다. 여기서, 내층 회로는 IVH(515) 가공, 도금, 노광, 현상 및 에칭 등의 제작 공정을 이용해서 형성된다. (b)를 참조하면, 내층 회로(510)가 형성된 코어층(505)의 상부에서 캐비티가 형성될 영역(H-H')에 보호제(520)를 도포한다. 보호제(520)는 이후 캐비티 생성 공정 시 가공에 의해 본딩 패드가 형성될 배선이 손상되는 것을 막기 위한 재료를 사용한다.
(c)를 참조하면, 보호제(520), 내층 회로(510) 및 코어층(505)의 상부에 절연층(525)을 도포하고, 외층 회로의 베이스가 되는 금속 박막(530)을 형성한다. (d)를 참조하면, BVH(535) 가공, 도금, 노광, 현상 및 에칭 공정을 진행하여 외층 회로를 형성한다.
(e)를 참조하면, 외층 회로 형성 후 외층 회로 보호를 위해서 포토 솔더 레지스트(PSR : Photo Solder Resist)(540)를 도포한다. 여기서, 캐비티가 형성될 부분은 포토 솔더 레지스트(540)를 도포하지 않는다.
(f)를 참조하면, 엔드 밀 또는 레이저를 이용하여 미리 설정된 깊이와 너비만큼 캐비티를 형성한다.
(g)를 참조하면, 상술한 보호제(520)를 제거한다. 여기서, 보호제(520)가 드라이 필름 또는 절연 물질인 경우 박리 용액(예를 들면, NaOH)을 이용하여 보호제(520)를 제거할 수 있다. (h)를 참조하면, 반도체 칩의 패드와 전기적으로 결합하는 본딩 패드(545)를 형성한다. 본딩 패드(545)는 반도체 칩의 실장 방식에 따라서 와이어 본딩 패드 또는 플립칩 본딩 패드가 될 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 기판의 두께를 줄여 복수의 집적회로를 실장할 수 있는 패키지 온 패키지용 기판을 제조할 수 있는 효과가 있다.
또한, 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 집적회로를 캐비티에 실장하여 전체적인 반도체 패키지의 두께를 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 기판에 형성된 캐비티에 집적회로를 수용함으로써, 동일한 수의 집적회로를 탑재하는 패키지의 두께를 상대적으로 작게 할 수 있는 효과가 있다.
또한, 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 패키지 온 패키지의 하층 패키지에 복수의 집적회로를 층별로 실장할 수 있는 효과가 있다.
또한, 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 3층 이상의 구조를 가지는 패키지 온 패키지용 기판의 두께를 줄일 수 있는 효과가 있다.
또한, 본 발명에 따른 캐비티가 형성된 기판 제조 방법은 제조 공정시 하층 패키지에 형성된 캐비티 내에서 와이어 본딩 패드가 손상되지 않도록 보호할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기 술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명 및 그 균등물의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. (a) 코어층에 내층 회로를 형성하는 단계;
    (b) 상기 내층 회로가 형성된 코어층에서 캐비티가 형성될 영역에 보호제를 형성하는 단계;
    (c) 상기 코어층에 절연층 및 동박층을 적층하는 단계;
    (d) 상기 동박층을 식각하여 외층 회로를 형성하는 단계;
    (e) 상기 절연층을 식각하여 캐비티를 형성하는 단계;
    (f) 상기 캐비티에 형성된 상기 보호제를 제거하는 단계; 및
    (g) 상기 캐비티 내에 본딩 패드를 형성하는 단계를 포함하는 캐비티가 형성된 기판 제조 방법.
  2. 제1항에 있어서,
    상기 보호제는 드라이 필름인 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
  3. 제1항에 있어서,
    상기 보호제는 절연 물질인 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
  4. 제1항에 있어서,
    상기 단계 (b)에서,
    상기 보호제는 두께를 20㎛로 형성하는 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
  5. 제1항에 있어서,
    상기 단계 (e)에서,
    상기 절연층은 상기 보호제가 노출되도록 식각되는 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
  6. 제1항에 있어서,
    상기 단계 (b)에서,
    상기 형성될 캐비티의 깊이가 작을수록 상기 보호제의 두께를 작게 형성하는 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
  7. 제1항에 있어서,
    상기 단계 (d) 이후,
    (h) 상기 외층 회로를 보호하기 위한 포토 솔더 레지스트를 도포하는 단계를 더 포함하는 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
  8. 제7항에 있어서,
    상기 포토 솔더 레시스트는 상기 캐비티가 형성될 영역 이외의 영역에 도포되는 것을 특징으로 하는 캐비티가 형성된 기판 제조 방법.
KR1020060012985A 2006-02-10 2006-02-10 캐비티가 형성된 기판 제조 방법 KR100677184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060012985A KR100677184B1 (ko) 2006-02-10 2006-02-10 캐비티가 형성된 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012985A KR100677184B1 (ko) 2006-02-10 2006-02-10 캐비티가 형성된 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR100677184B1 true KR100677184B1 (ko) 2007-02-02

Family

ID=38105058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012985A KR100677184B1 (ko) 2006-02-10 2006-02-10 캐비티가 형성된 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100677184B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099820A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
US8084850B2 (en) 2008-07-25 2011-12-27 Samsung Electronics Co., Ltd. Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages
KR101125356B1 (ko) 2011-03-25 2012-04-02 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101134697B1 (ko) 2010-10-20 2012-04-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101136396B1 (ko) * 2010-05-28 2012-04-18 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
CN111417263A (zh) * 2020-04-30 2020-07-14 上海创功通讯技术有限公司 电路板结构制造方法、电路板结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926696A (en) * 1994-01-12 1999-07-20 Lucent Technologies Inc. Ball grid array plastic package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926696A (en) * 1994-01-12 1999-07-20 Lucent Technologies Inc. Ball grid array plastic package

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10-1997-24069(1997.05.30)
10-2003-64252(2003.07.31)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084850B2 (en) 2008-07-25 2011-12-27 Samsung Electronics Co., Ltd. Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages
WO2011099820A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
WO2011099820A3 (en) * 2010-02-12 2012-01-12 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
CN102860144A (zh) * 2010-02-12 2013-01-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法
KR101136396B1 (ko) * 2010-05-28 2012-04-18 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101134697B1 (ko) 2010-10-20 2012-04-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US9282626B2 (en) 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR101125356B1 (ko) 2011-03-25 2012-04-02 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN111417263A (zh) * 2020-04-30 2020-07-14 上海创功通讯技术有限公司 电路板结构制造方法、电路板结构及电子设备

Similar Documents

Publication Publication Date Title
KR100836663B1 (ko) 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
KR100659510B1 (ko) 캐비티가 형성된 기판 제조 방법
KR101319808B1 (ko) 경연성 인쇄회로기판 제조 방법
KR100700922B1 (ko) 수동 소자를 내장한 기판 및 그 제조 방법
JP4387336B2 (ja) ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
KR100685177B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
KR100677184B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2004256908A (ja) メッキ引込線なしにメッキされるパッケージ基板およびその製造方法
JP2004297054A (ja) 半導体装置およびその製造方法
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100643928B1 (ko) 이원화된 내층 구조를 가진 인쇄회로기판
US6582616B2 (en) Method for preparing ball grid array board
JP2007088232A (ja) プリント配線板の製造方法
JPS62114250A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee