DE102006044369B4 - Verfahren zum Herstellen eines Substrates mit einem Hohlraum - Google Patents

Verfahren zum Herstellen eines Substrates mit einem Hohlraum Download PDF

Info

Publication number
DE102006044369B4
DE102006044369B4 DE102006044369A DE102006044369A DE102006044369B4 DE 102006044369 B4 DE102006044369 B4 DE 102006044369B4 DE 102006044369 A DE102006044369 A DE 102006044369A DE 102006044369 A DE102006044369 A DE 102006044369A DE 102006044369 B4 DE102006044369 B4 DE 102006044369B4
Authority
DE
Germany
Prior art keywords
cavity
substrate
copper foil
dielectric layer
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006044369A
Other languages
English (en)
Other versions
DE102006044369A1 (de
Inventor
Hoe-Ku Jung
Myung-Sam Kang
Jung-Hyun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102006044369A1 publication Critical patent/DE102006044369A1/de
Application granted granted Critical
Publication of DE102006044369B4 publication Critical patent/DE102006044369B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Verfahren zum Herstellen eines Substrates, wobei das Substrat einen Hohlraum aufweist, wobei das Verfahren Folgendes enthält:
(a) Bilden einer Barriere (360) um einen vorbestimmten Bereich, in welchem der Hohlraum zu bilden ist, auf einem mit einer Kupferfolie laminierten Master (310), wobei eine innere Schaltung (320) in dem mit einer Kupferfolie laminierten Master (310) gebildet ist;
(b) Auftragen eines Duroplasts (610) in dem Bereich, in welchem der Hohlraum zu bilden ist;
(c) Laminieren einer dielektrischen Schicht (330) und einer Kupferfolienschicht (340) auf den mit einer Kupferfolie laminierten Master (310), auf welchem der Duroplast (610) aufgetragen ist;
(d) Pressen der laminierten, dielektrischen Schicht (330) und Kupferfolienschicht (340) unter Verwendung einer Pressplatte (710, 720), auf welcher ein hervorstehendes Teil in einem Bereich gebildet ist, welcher dem Bereich entspricht, in welchem der Hohlraum zu bilden ist, wobei das dielektrische Material der dielektrischen Schicht (330) während der Laminierung weg von dem...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein gestapeltes Haibleitergehäusemodul, genauer ein Verfahren zum Herstellen eines Substrates, auf welchem ein Hohlraum gebildet ist.
  • 2. Beschreibung der verwandten Technik
  • Mit der Entwicklung der Elektronikindustrie gibt es steigende Nachfragen für elektronische Teile, welche besser abschneiden und kleiner sind. Um diese Nachfragen zu befriedigen, haben sich die Halbleiterpacktechniken vom Packen einer integrierten Schaltung auf ein Substrat zum Packen mehrerer integrierter Schaltungen auf ein Substrat entwickelt. Um die Notwendigkeit für das Umsetzen von Gehäusen mit einer hohen Leistung und hohen Dichte anzugehen und die Nachfrage für diese Gehäuse zu befriedigen, wurde zudem die „Package-on-Package (POP)”-Technik (Gehäuse-auf-Gehäuse-Technik) eingeführt. Das Minimieren der Stärke des Gehäuses ist jedoch eine zu bewältigende Herausforderung zur erfolgreichen Implementierung der POP-Technik.
  • 1 ist eine Schnittansicht eines Gehäuses auf einem Gehäuse nach dem Stand der Technik. 1 zeigt ein unteres Gehäuse 110 und ein oberes Gehäuse 120, eine obere Lotkugel 130 und eine untere Lotkugel 140.
  • Das herkömmliche Halbleitergehäuse der Kugelgitteranordnung (BGA) weist einen Substratkörper auf, in welchem eine Vielzahl von gemusterten, leitenden Drähten eingebaut ist. Auf dem Substratkörper befindet sich eine Vielzahl von Chippads, mit welchen Halbleiterchips drahtgebunden sind. Zudem ist der Bereich der Oberseite des Substratkörpers teilweise mit einer Epoxidverbindung geformt und bildet ein Formteil, damit der Halbleiterchip und Metalldraht umhüllt sind. An die Unterseite des Substrates ist eine Vielzahl von Lotkugeln gebunden, so dass die anderen Enden der im Substrat eingebauten, leitenden Drähte angeschlossen werden können. Diese Struktur eines herkömmlichen BGA-Halbleitergehäuses ist zu dick bzw. stark, um als hochintegriertes Speichermodul innerhalb eines begrenzten Bereiches gestapelt zu werden.
  • Das untere Gehäuse 110 des herkömmlichen Gehäuses auf einem Gehäuse weist eine Struktur mit zwei Ebenen auf und eine integrierte Schaltung ist auf der Oberfläche dieses Substrates befestigt. Das Substrat des unteren Gehäuses 110 wird im gleichen Verfahren wie das Herstellen einer allgemeinen Leiterplatte hergestellt. Die zunehmende Dichte im Halbleitergehäusemodul erfordert das Befestigen einer Vielzahl von integrierten Schaltungen. Mit dem herkömmlichen Verfahren ist es schwierig das Befestigen im unteren Gehäuse 110 zu potenzieren während die Gesamthöhe des Gehäuses auf einem Gehäuse beibehalten wird. Das Rohchipverdünnungsverfahren, welches die Stärke eines Halbleiterchips verringert, kann eine Weise zum Verringern der Höhe sein, aber diese erhöht das Problem des Funktionsfehlers mit einer verlängerten Operation. Daher wird eine Verbesserung der Befestigungskapazität des Gehäuses auf einem Gehäuse durch das Verringern der Substratstärke versucht.
  • Da es Begrenzungen gibt, wie dünn das Substrat hergestellt werden kann, ist auch die Anzahl von integrierten Schaltungen begrenzt, welche im unteren Halbleitergehäuse befestigt werden kann. Außerdem erfordert das Einbetten eines Halbleitergehäuses im Substrat einen Bohrprozess, welcher kompliziert und kostenaufwendig ist.
  • In der US 6,090,237 A ist ein Stopfen zum Herstellen eines mehrschichtigen Substrats mit einer ein stufenförmiges Profil aufweisenden Vertiefung beschrieben. Durch das Einfügen des Stopfens in die Vertiefung vor einem Laminieren der einzelnen Schichten des Substrats soll ein Eindringen des zwischen den Schichten angeordneten Haftmittels in die Vertiefung verhindert werden. Zusätzlich kann eine Schutzschicht aus einem lichtsensitiven Material auf die waagrechten Innenwände der Vertiefung aufgebracht werden, um eine Beschädigung der waagrechten Innenwände durch den Stopfen während des Laminierens zu vermeiden.
  • Die EP 0 980 096 A1 beschreibt eine Halbleitervorrichtung mit einer in einem Substrat gebildeten Kavität, in welcher mindestens ein Halbleiterchip mittels einer Plastikabdichtung fest angeordnet ist. Die Kavität kann in das Substrat hineingepresst und durch ein Fräsen vertieft sein. Ein entsprechendes Herstellungsverfahren ist in der EP 0 980 096 A1 ebenfalls beschrieben.
  • Des Weiteren beschreibt die US 2002/0068378 A1 ein Herstellungsverfahren für eine Halbleiterschaltungsvorrichtung, wobei eine Faserglasschicht und eine Kupferfolie auf eine Kupferplatte laminiert werden, um eine dreischichtige laminierte Trägerstruktur zu bilden.
  • ZUSAMMENFASSUNG BESTIMMTER ERFINDERISCHER ASPEKTE
  • Die vorliegende Erfindung weist ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum auf, welches ein Substrat mit einem Gehäuse auf einem Gehäuse herstellt, auf welchem eine Vielzahl von integrierten Schaltungen durch das Verringern der Substratstärke befestigt werden kann.
  • Die vorliegende Erfindung liefert auch ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches die Gesamtstärke des Halbleitergehäuses durch das Befestigen der integrierten Schaltungen im Hohlraum verringern kann.
  • Die vorliegende Erfindung liefert auch ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches den Prozess durch das Befestigen der integrierten Schaltungen im auf dem Substrat gebildeten Hohlraum ohne das Verwenden eines separaten Bohrprozesses vereinfacht.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches das Gehäuse relativ dünner als andere Gehäuse, auf welchem die gleiche Anzahl von integrierten Schaltungen befestigt ist, durch das Eingliedern der integrierten Schaltungen in den auf dem Substrat gebildeten Hohlraum herstellen kann.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches einen besseren Endbearbeitungsprozess als der herkömmliche Prozess zum Bilden eines Hohlraums durch das Bilden des Hohlraums ohne das Verwenden eines separaten Bohrprozesses aufweist.
  • Die vorliegende Erfindung liefert auch ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches mehrere Lagen einer Vielzahl von integrierten Schaltungen in einem un teren Gehäuse eines Gehäuses auf einem Gehäuse befestigen kann.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches die Stärke eines Substrates mit einem Gehäuse auf einem Gehäuse mit mindestens 3 Schichten verringern kann.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches die Herstellungskosten durch das Beseitigen der Notwendigkeit eines zusätzlichen Prozesses zum Bilden eines Hohlraums verringern kann.
  • Das erfindungsgemäße Verfahren umfasst die Schritte: (a) Bilden einer Barriere um einen vorbestimmten Bereich, in welchem der Hohlraum zu bilden ist, auf einer/einem mit einer Kupferfolie laminierten Vorlage bzw. Master, wobei eine innere Schaltung in dem mit einer Kupferfolie laminierten Master gebildet ist; (b) Auftragen eines Duroplasts in dem Bereich, in welchem der Hohlraum zu bilden ist; (c) Laminieren einer dielektrischen Schicht und einer Kupferfolienschicht auf den mit einer Kupferfolie laminierten Master, auf welchem der Duroplast aufgetragen ist; (d) Pressen der laminierten, dielektrischen Schicht und Kupferfolienschicht unter Verwendung einer Pressplatte, auf welcher ein hervorstehendes Teil in einem Bereich gebildet ist, welcher dem Bereich entspricht, in welchem der Hohlraum zu bilden ist, wobei das dielektrische Material der dielektrischen Schicht während der Laminierung weg von dem hervorstehenden Teil fließt; (e) Bilden eines externen Schaltungsmusters im oberen Teil der laminierten, dielektrischen Schicht; und (f) Lösen des aufgetragenen Duroplasts unter Verwendung eines Lösemittels und Bilden des Hohlraums.
  • Die dielektrische Schicht und Kupferfolienschicht können aus einer mit einem Harz beschichteten Kupferfolie bestehen oder die dielektrische Schicht kann ein Prepreg sein.
  • Die Barriere kann durch Verwendung eines Screen- bzw. Siebverfahrens oder durch das Belichten eines duroplastischen Films gedruckt werden.
  • Die Glasübergangstemperatur (Tg) des Duroplasts kann höher als die Glasübergangstemperatur (Tg) der dielektrischen Schicht sein.
  • Der Duroplast kann ein Material sein, welches sich nicht mit der dielektrischen Schicht vermischt.
  • Das Verfahren kann zudem (g) das Aufdampfen bzw. Niederschlagen eines Kontaktpads im gebildeten Hohlraum zum elektrischen Verbinden eines Elements und des Substrates durch Verwendung des elektrolytischen Plattierens oder stromfreien Plattierens aufweisen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden in Bezug auf die folgende Beschreibung, die beiliegenden Ansprüche und beiliegenden Zeichnungen besser verständlich, in welchen:
  • 1 eine Schnittansicht eines Gehäuses auf einem Gehäuse nach dem Stand der Technik zeigt;
  • 2 eine allgemeine Veranschaulichung einer Schnittansicht eines Gehäuses auf einem Gehäuse nach einer bevorzugen Ausführungsform der vorliegenden Erfindung zeigt;
  • 3 eine Schnittansicht eines Gehäuses auf einem Gehäuse nach einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und
  • die 4–11 das Verfahren zum Herstellen eines Substrates veranschaulichen, auf welchem ein Hohlraum gebildet ist, welches für ein Gehäuse auf einem Gehäuse nach einer bevorzugten Ausführungsform der vorliegenden Erfindung verwendet wird.
  • DETAILLIERTE BESCHREIBUNG BESTIMMTER ERFINDERISCHER AUSFÜHRUNGSFORMEN
  • Hiernach wird eine bevorzugte Ausführungsform des Verfahrens zum Herstellen eines Substrates mit einem Hohlraum detailliert in Bezug auf die beiliegenden Zeichnungen beschrieben werden. Unter Herstellung von Bezügen zu den beiliegenden Zeichnungen werden identischen Elementen ohne Rücksicht auf die Figurennummer derselben die gleichen Bezugsnummern gegeben und jede redundante Beschreibung derselben wird ausgelassen werden. Zudem wird vor dem Beschreiben bevorzugter Ausführungsformen der vorliegenden Erfindung erst das Verfahren zum Herstellen eines allgemeinen Substrates beschrieben werden. Zwar wird das Verfahren zum Herstellen eines Substrates mit mehreren Schichten beschrieben werden, aber die vorliegende Erfindung ist keineswegs auf das Verfahren zum Herstellen eines mehrschichtigen Substrates beschränkt.
  • Erst wird ein inneres Schaltungsmuster auf der Außenseite einer Kernschicht gebildet. Ein Basismaterial der Innenschicht, welches der Produktbestimmung entspricht, wird zugeschnitten und ein vorbestimmtes, inneres Schaltungsmuster wird unter Verwendung eines Trockenfilms und Arbeitsfilms gebildet. Hier kann die Innenschicht gescheuert, ein Innenschicht-Trockenfilm laminiert und die Innenschicht belichtet/ausgebildet werden.
  • Dann wird vor der Kontaktierung der Innenschicht, auf welcher das Schaltungsmuster gebildet ist, mit der Außenschicht, ein Braun-(Schwarz-)Oxidprozess ausgeführt, um das Haftvermögen zu stärken. D. h., die Oberfläche einer Kupferfolie wird chemisch oxidiert, um die Oberflächenrauheit derart zu verbessern, dass die Laminierung zu einem besseren Haftvermögen führt. Dann werden durch das Laminieren des Innenschichtsubstrates und eines Prepreg, die Vorlaminierungs- und Laminierungsprozesse ausgeführt.
  • Dann werden das laminierte Innenschichtsubstrat und das Prepreg vakuumgepresst. Es ist möglich, dass das laminierte Innenschichtsubstrat und das Prepreg anstelle von vakuumgepresst heiß- oder kaltgepresst werden.
  • Das Harz und die Kupferfolie werden von den Ecken der Platte getrimmt und ein Röntgenstrahl-Zielbohrprozess, in welchem eine Öffnung an einer Zielführungsmarkierung auf der Innenschichtschaltung hergestellt wird, in Vorbereitung auf einen Bohrprozess ausgeführt.
  • Dann wird der Bohrprozess zur elektrischen Leitung zwischen den Substratschichten ausgeführt. Hier kann ein CNC-Steuerungsverfahren für den Bohrprozess verwendet werden.
  • Dann wird die Außenschicht mit dem Trockenfilm und dem Arbeitsfilm beschichtet, um ein Schaltungsmuster zu bilden, welches mit einem Licht einer vorbestimmten Intensität für eine vorbestimmte Zeitdauer belichtet wird, und die unbestrahlten Bereiche werden in einem Ätzprozess ausgebildet. Nach dem Überprüfen der Außenschicht und dem Messen des Umfangs, wird ein Lötabdecklack-Belichtungsfilm konstruiert und hergestellt. Dann wird ein Vorprozess ausgeführt, wie beispielsweise ein Polieren mit Bürsten, in welchem die Oberfläche der Kupferfolie derart aufgeraut wird, dass die Lötabdecklacktinte bzw. -farbe besser an der Oberfläche anhaftet. Der Lötabdecklack wird dann aufgetragen; der Lötabdecklack wird unter Verwendung des Lötabdecklack-Belichtungsfilms belichtet, welcher adaptiv im vorangehenden Prozess konstruiert wird; der Lötabdecklack wird in einem Ausbildungsprozess entfernt; und eine Vielfalt von Nachprozessen, einschließlich elektrischen/letzten Prüfungen, wird ausgeführt.
  • 2 ist eine allgemeine Veranschaulichung des zugeschnittenen Abschnitts eines Halbleitergehäuses, welcher ein Gehäuse auf einem Gehäuse bildet, nach einer bevorzugten Ausführungsform der vorliegenden Erfindung. In Bezug auf 2 weist das Halbleitergehäuse nach der vorliegenden Erfindung eine Kernschicht 210, eine leitende Schaltung 220, ein Metallpad 230, eine integrierte Schaltung 240, einen Metalldraht 250, ein Formteil 260 und eine Lotkugel 270 auf.
  • Nach der vorliegenden Erfindung ist mindestens eine integrierte Schaltung 240 in einem Hohlraum gelagert und platziert, welcher auf einem Substrat gebildet ist, um die Stärke des Halbleitergehäuses zu verringern. D. h., der Hohlraum ist im oberen Teil der Kernschicht 210 eines Gehäuses auf einem Gehäuse unter Verwendung einer dielektrischen Schicht gebildet und die integrierte Schaltung 240 wird in den gebildeten Hohlraum eingeführt. Dann wird die integrierte Schaltung 240 mit der leitenden Schaltung 220 und dem Metallpad 230 unter Verwendung des Metalldrahtes 250 elektrisch verbunden. Unter Verwendung eines Schutzmaterials, wie beispielsweise Epoxidharz, wird das Formteil um und auf die integrierte Schaltung 240 gebildet.
  • 3 ist eine Schnittansicht eines Gehäuses auf einem Gehäuse nach einer bevorzugten Ausführungsform der vorliegenden Erfindung. In Bezug auf 3 kann das Substrat nach der vorliegenden Erfindung eine Kernschicht 310, eine innere Schaltung 320, eine dielektrische Schicht 330, eine interstitielle Durchkontaktierung (IVH; interstitial via hole) 335, eine äußere Schaltung 340, einen Lötabdecklack 350, eine blinde bzw. verdeckte Durchkontaktierung (BVH; blind via hole) 355, eine Barriere 360 und ein Kontaktpad 370 aufweisen.
  • Die Kernschicht 310 kann ein mit einer Kupferfolie laminierter Master sein, auf welchem die innere Schaltung 320 gebildet ist, und die dielektrische Schicht 330 kann aus einem dielektrischen Material bestehen, wie beispielsweise einem Prepreg oder einer mit einem Harz beschichteten Kupferfolie (RCC).
  • Die innere Schaltung 320 und äußere Schaltung 340 können durch die IVH 335 und BVH 355 elektrisch aneinander angeschlossen sein. Hier können die innere Schaltung 320 und äußere Schaltung 340 auch durch eine plattierte Durchgangsöffnung (PTH, nicht gezeigt) elektrisch aneinander angeschlossen sein.
  • Die Barriere 360 dient zum Verhindern des Flusses eines Duroplasts, welcher zum Bilden des Hohlraums erzeugt wird. Bei einem mit einer Kupferfolie laminierten Master, in welchem eine innere Schaltung gebildet ist, kann die Barriere eine dielektrische Paste um einen Bereich sein, in welchem der Hohlraum zu bilden ist.
  • Das Kontaktpad 370 ist im Hohlraum gelagert und verbindet einen Halbleiterchip und das Substrat. Der Halbleiterchip und das Substrat können durch eine Flip-Chip-Kontaktierung oder Drahtkontaktierung miteinander verbunden sein.
  • Die 4–11 veranschaulichen das Verfahren zum Herstellen des Substrates, auf welchem der Hohlraum gebildet ist, welches für ein Gehäuse auf einem Gehäuse nach einer bevorzugten Ausführungsform der vorliegenden Erfindung verwendet wird.
  • In Bezug auf 4 wird die innere Schaltung 320 auf dem mit einer Kupferfolie laminierten Master 310 gebildet. Hier werden Prozesse, wie beispielsweise Belichtung, Ausbildung und Ätzen unter Verwendung einer IVH, Plattierung und eines Trockenfilms angewendet.
  • In Bezug auf 5 wird die Barriere 360 um den Bereich gebildet, in welchem der Hohlraum zu bilden ist. Hier kann die Barriere 360 unter Verwendung eines Siebverfahrens oder durch das Belichten eines duroplastischen Films gedruckt werden. Die Barriere 360 blockiert den Fluss zwischen dem Duroplast, welcher zum Bilden des Hohlraums erzeugt wurde, und der dielektrischen Schicht 330. Infolgedessen wird ein hoher Präzisionsgrad für die Barriere 360 erfordert, da die Begrenzung des Bereiches, in welchem der Hohlraum gebildet ist, durch die Barriere 360 definiert ist.
  • In Bezug auf 6 wird der Duroplast 610 auf den Bereich aufgetragen, in welchem der Hohlraum zu bilden ist. Der Duroplast kann eine Flüssigkeit sein. Eine Menge des flüssigen Duroplasts, welche zum Bilden des Hohlraums ausreichend ist, wird in dem durch die Barriere 360 umgebenen Bereich aufgetragen und erstarrt bei Zimmertemperatur zu gegebener Zeit. Der Duroplast kann ein Material sein, welches sich nicht mit der dielektrischen Schicht 330 vermischt. Wenn sich der Duroplast nicht mit der dielektrischen Schicht 330 vermischt, wird der Duroplast nur in dem Bereich aufgetragen, in welchem der Hohlraum zu bilden ist, was zu einem klaren Hohlraum führt, wenn der Duroplast geätzt wird.
  • In Bezug auf 7 sind die oberen und unteren Schichten der Kernschicht (oder des mit einer Kupferfolie laminierten Masters, in welchem die innere Schaltung gedruckt ist) mit einer mit einem Harz beschichteten Kupferfolie (RCC) 330 und 340 oder einem Prepreg (PPG) 330 und einer Kupferfolie 340 lami niert. Hier kann ein Prepreg oder eine Kontaktierungsplatte zum Laminieren der dielektrischen Schicht auf die Kernschicht (oder den mit einer Kupferfolie laminierten Master, in welchem eine innere Schaltung gedruckt ist) verwendet werden. Die Pressplatte (oder eine Sus-Platte) 710 und 720 weist ein hervorstehendes Teil auf, durch welches der Hohlraum beim Pressen gebildet wird. Die Form des hervorstehenden Teils, welches auf der Pressplatte 710 gebildet ist, entspricht der Form des zu bildenden Hohlraums. Mit anderen Worten passt das auf der Platte 710 gebildete hervorstehende Teil zu dem Bereich, welcher durch die Barriere 360 umgeben ist.
  • In Bezug auf 8 wird das Substrat durch die Pressplatte (oder eine Sus-Platte) 710 und 720 bei einer vorbestimmten Temperatur gepresst. Das für das Substrat verwendete Material weist während der Laminierung die folgenden Spezifikationen auf: der flüssige Duroplast weist während der Laminierung eine höhere Glasübergangstemperatur (Tg) als das dielektrische Material auf und wird zu einer viskosen Flüssigkeit, wenn die Temperatur steigt. Das dielektrische Material, welches bei einer geringeren Temperatur dickflüssiger als der flüssige Duroplast wird, fließt während der Laminierung aus dem hervorstehenden Teil.
  • In Bezug auf 9 wird die BVH 355 unter Verwendung eines Laserbohrers nach Vollendung der Laminierung gebildet, um die oberen und unteren Schichten elektrisch zu verbinden.
  • In Bezug auf 10 ist die BVH 355 plattiert und ein Schaltungsmuster auf derselben gebildet. Hier wird die Kupferfolie im Hohlraum geätzt. In Bezug auf 11 wird der Duroplast, welcher nach dem Bilden der Schaltung im Hohlraum übrig bleibt, durch ein Lösemittel gelöst und entfernt, wodurch der Hohlraum gebildet wird. Dann wird ein Lötabdecklackverfahren ausgeführt und das Kontaktpad 370 durch stromloses Plattieren oder elektrolytisches Plattieren gebildet, um das Substrat zu vollenden. Das vollendete Substrat mit dem Hohlraum ist das gleiche Substrat, welches in 3 gezeigt wird.
  • Wie oben beschrieben wurde, kann das Verfahren nach der vorliegenden Erfindung zum Herstellen eines Substrates mit einem Hohlraum ein Substrat mit einem Gehäuse auf einem Gehäuse (POP-Substrat) herstellen, auf welchem eine Vielzahl von integrierten Schaltungen durch das Verringern der Stärke des Substrates befestigt werden kann.
  • Das Verfahren zum Herstellen eines Substrates mit einem Hohlraum kann die Gesamtstärke des Halbleitergehäuses durch das Befestigen der integrierten Schaltungen im Hohlraum verringern.
  • Das Verfahren zum Herstellen eines Substrates mit einem Hohlraum kann den Prozess durch das Befestigen der integrierten Schaltungen in dem auf dem Substrat gebildeten Hohlraum ohne die Verwendung eines separaten Bohrprozesses vereinfachen.
  • Zudem kann das Verfahren zum Herstellen eines Substrates mit einem Hohlraum durch das Eingliedern der integrierten Schaltungen in den auf dem Substrat gebildeten Hohlraum das Gehäuse relativ dünner als andere Gehäuse machen, auf welchen die gleiche Anzahl von integrierten Schaltungen befestigt wird.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches durch das Bilden des Hohlraums ohne das Verwenden eines separaten Bohrprozesses einen besseren Endbearbeitungsprozess als der herkömmliche Prozess zum Bilden eines Hohlraums aufweist.
  • Die vorliegende Erfindung liefert auch ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches mehrere Lagen einer Vielzahl von integrierten Schaltungen in einem unteren Gehäuse eines Gehäuses auf einem Gehäuse befestigen kann.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches die Stärke eines Substrates mit einem Gehäuse auf einem Gehäuse mit mindestens 3 Lagen verringern kann.
  • Zudem liefert die vorliegende Erfindung ein Verfahren zum Herstellen eines Substrates mit einem Hohlraum, welches durch das Beseitigen der Notwendigkeit für einen zusätzlichen Prozess zum Bilden eines Hohlraums die Herstellungskosten verringern kann.

Claims (6)

  1. Verfahren zum Herstellen eines Substrates, wobei das Substrat einen Hohlraum aufweist, wobei das Verfahren Folgendes enthält: (a) Bilden einer Barriere (360) um einen vorbestimmten Bereich, in welchem der Hohlraum zu bilden ist, auf einem mit einer Kupferfolie laminierten Master (310), wobei eine innere Schaltung (320) in dem mit einer Kupferfolie laminierten Master (310) gebildet ist; (b) Auftragen eines Duroplasts (610) in dem Bereich, in welchem der Hohlraum zu bilden ist; (c) Laminieren einer dielektrischen Schicht (330) und einer Kupferfolienschicht (340) auf den mit einer Kupferfolie laminierten Master (310), auf welchem der Duroplast (610) aufgetragen ist; (d) Pressen der laminierten, dielektrischen Schicht (330) und Kupferfolienschicht (340) unter Verwendung einer Pressplatte (710, 720), auf welcher ein hervorstehendes Teil in einem Bereich gebildet ist, welcher dem Bereich entspricht, in welchem der Hohlraum zu bilden ist, wobei das dielektrische Material der dielektrischen Schicht (330) während der Laminierung weg von dem hervorstehenden Teil fließt; (e) Bilden eines externen Schaltungsmusters im oberen Teil der laminierten, dielektrischen Schicht; und (f) Lösen des aufgetragenen Duroplasts (610) unter Verwendung eines Lösemittels und Bilden des Hohlraums.
  2. Verfahren nach Anspruch 1, wobei die dielektrische Schicht (330) und Kupferfolienschicht (340) aus einer mit einem Harz beschichteten Kupferfolie bestehen oder die dielektrische Schicht ein Prepreg ist.
  3. Verfahren nach Anspruch 1, wobei die Barriere (360) durch Verwendung eines Siebverfahrens oder durch das Belichten eines duroplastischen Films gedruckt wird.
  4. Verfahren nach Anspruch 1, wobei die Glasübergangstemperatur (Tg) des Duroplasts (610) höher als die Glasübergangstemperatur (Tg) der dielektrischen Schicht (330) ist.
  5. Verfahren nach Anspruch 1, wobei sich der Duroplast (610) nicht mit der dielektrischen Schicht (330) vermischt.
  6. Verfahren nach Anspruch 1, welches zudem (g) das Niederschlagen eines Kontaktpads (370) im gebildeten Hohlraum zum elektrischen Verbinden eines Elements und des Substrates durch Verwendung des elektrolytischen Plattierens oder stromfreien Plattierens aufweist.
DE102006044369A 2005-09-22 2006-09-20 Verfahren zum Herstellen eines Substrates mit einem Hohlraum Expired - Fee Related DE102006044369B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050088089A KR100633850B1 (ko) 2005-09-22 2005-09-22 캐비티가 형성된 기판 제조 방법
KR10-2005-0088089 2005-09-22

Publications (2)

Publication Number Publication Date
DE102006044369A1 DE102006044369A1 (de) 2007-04-12
DE102006044369B4 true DE102006044369B4 (de) 2010-01-07

Family

ID=37626172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006044369A Expired - Fee Related DE102006044369B4 (de) 2005-09-22 2006-09-20 Verfahren zum Herstellen eines Substrates mit einem Hohlraum

Country Status (4)

Country Link
US (1) US7498205B2 (de)
JP (1) JP4397915B2 (de)
KR (1) KR100633850B1 (de)
DE (1) DE102006044369B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255672B (en) * 2004-03-03 2006-05-21 Sanyo Electric Co Manufacturing method of multilayer substrate
TWI367555B (en) * 2007-03-21 2012-07-01 Advanced Semiconductor Eng Conversion substrate for leadframe and the method for making the same
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device
US7727808B2 (en) * 2008-06-13 2010-06-01 General Electric Company Ultra thin die electronic package
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
KR101538544B1 (ko) * 2013-08-23 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지
US9997442B1 (en) 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
KR102501905B1 (ko) * 2017-11-09 2023-02-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0980096A1 (de) * 1997-04-30 2000-02-16 Hitachi Chemical Company, Ltd. Montageplatte für halbleiter element herstellungs verfahren und halbleiteranordung
US6090237A (en) * 1996-12-03 2000-07-18 Reynolds; Carl V. Apparatus for restraining adhesive overflow in a multilayer substrate assembly during lamination
US20020068378A1 (en) * 2000-12-05 2002-06-06 Asat Ltd. Metal foil laminated ic package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
JP3147053B2 (ja) 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP2004031651A (ja) * 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
CN100390951C (zh) * 2003-03-25 2008-05-28 富士通株式会社 电子部件安装基板的制造方法
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090237A (en) * 1996-12-03 2000-07-18 Reynolds; Carl V. Apparatus for restraining adhesive overflow in a multilayer substrate assembly during lamination
EP0980096A1 (de) * 1997-04-30 2000-02-16 Hitachi Chemical Company, Ltd. Montageplatte für halbleiter element herstellungs verfahren und halbleiteranordung
US20020068378A1 (en) * 2000-12-05 2002-06-06 Asat Ltd. Metal foil laminated ic package

Also Published As

Publication number Publication date
KR100633850B1 (ko) 2006-10-16
JP4397915B2 (ja) 2010-01-13
US20070066045A1 (en) 2007-03-22
US7498205B2 (en) 2009-03-03
JP2007088475A (ja) 2007-04-05
DE102006044369A1 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
DE102006044369B4 (de) Verfahren zum Herstellen eines Substrates mit einem Hohlraum
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102007034402B4 (de) Halbleiterpackung und Herstellungsverfahren dafür
DE69635603T2 (de) Höckerkontakt für eine Leiterplatte und Halbleitermodul mit derselben
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
US5319159A (en) Double-sided printed wiring board and method of manufacture thereof
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006057542A1 (de) Leiterplatte mit eingebetteten elektronischen Bauteilen und Herstellungsverfahren derselben
DE102007005920A1 (de) Leiterplatte mit einem eingebetteten Nacktchip und Verfahren derselben
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102006044368B4 (de) Verfahren zum Herstellen eines Substrats mit einem Hohlraum
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE102006044380A1 (de) Verfahren zum Herstellen eines Substrates mit einem Hohlraum
DE102006021765A1 (de) Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150401