-
ALLGEMEINER STAND DER TECHNIK
-
1. Erfindungsgebiet
-
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer hochdichten Leiterplatte (einer Leiterplatte mit hoher Packungsdichte und planen Leiterstrukturen, high density printed circuit board), das es ermöglicht, eine dünne Leiterplatte herzustellen und Probleme überwinden kann, die bei einem herkömmlichen Verfahren zum Herstellen einer Leiterplatte auftreten, weil ein herkömmliches kupferkaschiertes Laminat (CCL – copper clad laminate) nicht als Rohmaterial verwendet wird.
-
2. Beschreibung des verwandten Stands der Technik
-
Die
US 3,161,945 A beschreibt das Aufbringen einer dielektrischen Deckschicht auf einen eingebetteten Schaltkreis, wobei das Aufbringen mit in der Leiterstruktur eingebrachten Löchern ohne den Einsatz von zusätzlichem Kleber möglich wird, indem die dielektrische Trägerschicht beim Verbindungsvorgang durch die Löcher fließen kann und sich mit der Deckschicht verbindet.
-
In der
EP 0 213 336 A1 wird ein Verfahren zur Herstellung von viellagigen Schaltkreisen beschrieben, in dem zwei flache mit Löchern versehene Schichten aus leitendem Material miteinander über eine dielektrische Schicht verpresst werden.
-
In der
DE 199 10 482 A1 wird ein Herstellungsverfahren von übereinanderliegenden Leiterplatten-Schaltungsebenen beschrieben. Es liegt die Aufgabe zugrunde, die Leiterplatten-Schaltungsebenen zu verbinden, ohne dass ein Eindringen von einer Verbindungsschicht in die Zwischenräume zwischen den leitenden Bereichen notwendig ist. Dazu wird die Harzschicht für das lithographische Einbringen des Schaltkreises mit exakt der Tiefe gewählt, die der Höhe der Leiterstruktur entspricht. Somit entsteht eine gleichmäßigere (ebene) Oberfläche.
-
In der
EP 0 080 689 B1 wird ein Herstellungsverfahren für viellagige laminierte Schaltkreise beschrieben. Hierbei wird zunächst in bekannter Weise eine Leiterstruktur durch Lithographie auf einem temporären Träger erzeugt. Anschließend wird die Schicht, die nicht von der Leiterstruktur bedeckt ist, entfernt und daraufhin die Struktur von einem Dielektrikum übergossen. Im Anschluss wird der temporäre Träger entfernt. Zwei dieser nun offenliegenden und ebenen Leiterstrukturen werden gegenüberliegend über eine dielektrische Schicht miteinander verbunden.
-
Aus der
JP 2003-023 235 A ist ein Verfahren zur Herstellung einer planen Leiterplatte bekannt, wobei dort die Leiterbahnen zweischichtig aus Nickel und Kupfer ausgebildet werden und die Ausbildung direkt durch Elektroplattieren auf den metallischen Träger erfolgt.
-
Mit der Entwicklung der Elektronikindustrie werden Elektronikteile mit hoher Funktionalität und geringer Größe gefordert. Insbesondere nimmt die Nachfrage nach abnehmender Dicke von Elektronikteilen zu, die in tragbaren Terminals installiert sind, damit die Dicke der tragbaren Terminals verringert wird.
-
In dieser Situation ist die Reduktion der Höhe eines Bausteins eine der Hauptfragen.
-
Während verschiedene Dienste auf dem Gebiet der mobilen Kommunikation zunehmen, nimmt auch die Anzahl an Elektronikteilen zu, die in einem Funktelefon installiert werden. Da die Reduzierung der Fläche des Funktelefons eine der Forderungen des Endbenutzers ist, nimmt der Trend zu, dass mehrere Chips auf einem Interposer montiert werden.
-
Ein CSP (Chip Scale Package), der als ein Interposer für ICs verwendet wird, findet breite Verwendung in Funktelefonen. Jüngst verwenden fast alle Bausteine CSP, und fast alle ICs werden in einem derartigen CSP gestapelt.
-
Um jedoch mehrere ICs zu stapeln, sind Verfahren zum Montieren der ICs unter Beibehaltung der Höhe des Bausteins in zwei Richtungen gesucht worden, da die Gesamthöhe des Bausteins konstant ist.
-
Das heißt, die Verfahren beinhalten ein Verfahren zum Verringern der Dicke der ICs und ein Verfahren zum Verringern der Dicke des Interposers.
-
Die Dicke von ICs liegt im Bereich von 50 μm bis 75 μm, und High-Level-Techniken zu ihrem Montieren sind bereits etabliert worden. Wenngleich Forschungsprojekte über ICs durchgeführt werden, die dünner sind als der Dickebereich, wird davon ausgegangen, dass solche Techniken die Grenze der gegenwärtigen Technologie erreicht haben.
-
Auch der Interposer wird zunehmend dünn, da davon ausgegangen wird, dass die Techniken zum Verringern der Dicke des Interposers ebenfalls die Grenze der gegenwärtigen Technologie erreicht haben. Um die Dicke des Interposers weiter herabzusetzen, wurde dementsprechend die Technik zum Verringern der Dicke von Komponenten des Interposers durch Annähern an die unteren Grenzwerte der Komponenten untersucht.
-
Dabei werden bei einem herkömmlichen Prozess zum Herstellen einer Leiterplatte Verfahren zum Ausbilden einer Schaltung in ein Überzeltungsverfahren (”tenting method”) (ein Ätzverfahren) und ein additives Verfahren klassifiziert.
-
Das Überzeltungsverfahren ist ein Verfahren zum Ausbilden einer Schaltungsstruktur durch Ausbilden einer Ätzlackstruktur auf einer auf einem CCL ausgebildeten Kupferfolie bis zu einer konstanten Dicke und Ätzen von anderen Abschnitten als der Schaltung durch Eintauchen eines Substrats, auf dem die Ätzlackstruktur ausgebildet ist, in eine Ätzlösung.
-
Das additive Verfahren, das jüngst weit verbreitet ist, ist ein Verfahren zum Realisieren einer Schaltungsstruktur durch Ausbilden einer Plattierungslackstruktur auf einem CCL, Plattieren lediglich von Abschnitten zum Ausbilden einer Schaltung und Entfernen der Plattierungslackstruktur.
-
Das Überzeltungsverfahren weist niedrige Herstellungskosten auf, besitzt jedoch eine Beschränkung beim Ausbilden feiner Schaltungsstrukturen. Um diese Beschränkung zu überwinden, wird dementsprechend das additive Verfahren eingesetzt.
-
Die 1A bis 1D zeigen ein herkömmliches Verfahren zum Herstellen einer Leiterplatte unter Verwendung eines halb-additiven Verfahrens.
-
In 1A wird eine Plattierungslackstruktur ausgebildet, indem ein Plattierungslack 13 auf der Oberfläche der Kupferfolie 12 eines CCL, das die Kupferfolie 12 und ein verstärktes Substrat 11 enthält, aufgebracht wird und der Plattierungslack 13 entwickelt wird.
-
Die Dicke der Kupferfolie 12 eines typischen CCL beträgt etwa 0,5 μm bis 3 μm. In der Regel wird ein lichtempfindlicher trockener Film als der Plattierungslack 13 verwendet.
-
In 1B wird eine Plattierungsschicht 14 durch elektrolytisches Plattieren ausgebildet. Während des Plattieren dient die Kupferfolie 12 als eine Keimschicht. In diesem Fall jedoch ist die Dicke der durch elektrolytisches Plattieren ausgebildeten Plattierungsschicht 14 aufgrund einer während des Plattierens auftretenden Abweichung nicht über das ganze Gebiet hinweg konstant.
-
In 1C wird der verbleibende Plattierungslack 13 getrennt, nachdem das Plattieren abgeschlossen ist.
-
Wenn der Plattierungslack 13 getrennt ist, wird er entfernt, indem das resultierende CCL in eine trennende Flüssigkeit eingetaucht wird. In diesem Fall gibt es ein Problem dahingehend, dass der Plattierungslack 13 nicht vollständig entfernt wird, weshalb ein Teil des Plattierungslacks 13 auf den Seitenwänden der Plattierungsschicht 14 zurückbleibt.
-
Wenn in 1D die Abschnitte der Kupferfolie 12, die keine Schaltungsstruktur bilden, durch Weichätzen entfernt werden und somit nur eine gewünschte Schaltungsstruktur zurückbleibt, wird die Schaltungsstruktur ausgebildet.
-
Selbst wenn jedoch das additive Verfahren verwendet wird, ist es dennoch unmöglich, eine gewünschte Dicke zu erreichen.
-
KURZE DARSTELLUNG DER ERFINDUNG
-
Die vorliegende Erfindung wurde dementsprechend unter Berücksichtigung der im Stand der Technik auftretenden Probleme gemacht. Es soll ein Verfahren zur Herstellung einer hochdichten Leiterplatte angegeben werden, mit dem die aus dem Stand der Technik bekannten Probleme zumindest teilweise überwunden werden.
-
Zur Lösung der obigen Aufgabe stellt die vorliegende Erfindung folgendes bereit:
Die vorliegende Erfindung stellt ein Verfahren zum Herstellen einer hochdichten Leiterplatte bereit, das folgendes umfasst:
- a) Vorsehen von mindestens zwei jeweils einseitig mit einer dünnen Kupferfolie beschichteten temporären Trägerfilmen, wobei jeweils zwischen der dünnen Kupferfolie und dem Trägerfilm eine organische oder anorganische Trennschicht vorgesehen ist;
- b) jeweils beidseitiges Aufbringen eines Plattierungslackes und Strukturieren des Plattierungslacks;
- c) Elektrolytisches Kupferplattieren der Leiterstrukturen und Entfernen des Plattierungslacks;
- d) Laminieren der beiden nach den Schritten a) bis c) hergestellten Verbundstrukturen mittels eines Klebers, wobei die Leiterstrukturen einander zugewandt sind;
- e) Entfernen der temporären Trägerfilme;
- f) Einbringen von Durchkontaktlöchern und Metallisieren der Durchkontaktlöcher; und
- g) Abätzen der dünnen Kupferfolien.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich deutlicher aus der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen. Es zeigen:
-
1A bis 1D Ansichten, die ein Verfahren zeigen zum Herstellen einer Leiterplatte auf der Basis eines herkömmlichen halb-additiven Verfahrens;
-
2 eine Querschnittsansicht, die eine hochdichte Leiterplatte zeigt;
-
3A bis 3M Ansichten, die ein Verfahren zeigen zum Herstellen einer doppelseitigen hochdichten Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung; und
-
4A bis 4H Prozeßdiagramme, die einen Prozess zeigen zum Ausbilden von Durchkontaktlöchern unter Verwendung eines Laserbohrers in dem Verfahren zum Herstellen einer hochdichten Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung.
-
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Die vorliegende Erfindung wird unter Bezugnahme auf die beiliegenden Zeichnungen unten ausführlicher beschrieben.
-
2 ist eine Querschnittsansicht einer Leiterplatte.
-
Unter Bezugnahme auf 2 sind bei der Leiterplatte Schaltungsstrukturen 22 in eine Epoxidharzschicht 21 eingebettet. Hier reicht die Dicke der Schaltungsstrukturen 22 von 15 bis 25 μm, so dass die Gesamtdicke der Leiterplatte im Vergleich zum herkömmlichen Stand der Technik auf einen Wert in einem Bereich von 30 bis 50 μm herabgesetzt werden kann. Die Dicke von Lotlacken 24 dient ebenfalls dazu, die Gesamtdicke der Leiterplatte herabzusetzen, weil die Lotlacke 24 in einem derartigen Ausmaß aufgebracht werden können, dass sie aufgrund der Flachheit der Oberfläche der Leiterplatte kein Problem beim Montieren verursachen.
-
3A bis 3M zeigen einer Verfahren zum Herstellen einer hochdichten Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung. Das Verfahren zum Herstellen einer hochdichten Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die 3A bis 3M unten beschrieben.
-
Zuerst beginnt der Herstellungsprozess, wie in 3A gezeigt, mit zwei Strukturen, die jeweils einen Trägerfilm 31 und eine an dem Trägerfilm 31 angebrachte dünne Kupferfolie 32 enthalten.
-
Üblicherweise bei der Herstellung einer Leiterplatte verwendete Materialien werden als Materialien für die Kupferfolie und den Trägerfilm verwendet. Es wird bevorzugt, dass die Dicke der Kupferfolie 32 3 μm beträgt. Zudem wird bevorzugt, dass die Dicke des Trägerfilms 31 15 bis 100 μm beträgt, und es ist möglich, ein Metall wie etwa Kupfer oder Aluminium oder ein Epoxidharz als das Rohmaterial des Trägerfilms 31 zu verwenden.
-
Die dünne Kupferfolie 32 und der Trägerfilm 31 werden unter Verwendung eines organischen Materials oder eines anorganischen Materials aneinander angebracht und können nach einem Hochtemperatur- und Hochdruckprozess leicht entfernt werden.
-
Dann werden, wie in 3B und 3c gezeigt, Ätzlacke 33a auf beiden Seiten einer der beiden Strukturen beschichtet, und Ätzlacke 33b werden auf beiden Seiten der anderen der beiden Strukturen beschichtet, wobei jede der Strukturen die an den Trägerfilm 31 angebrachte Kupferfolie 32 enthält. Danach werden Schaltungsstrukturen auf einem beliebigen der Ätzlacke 33A und einen beliebigen der Ätzlacke 33B durch einen Exposition- und Entwicklungsprozess ausgebildet Das Verfahren zum Ausbilden der Ätzlacke 33a und 33b wird als ein photographisches Verfahren oder ein Siebdruckverfahren klassifiziert. Das photographische Verfahren wird entweder als ein D/F-Verfahren, das einen Trockenfilm als den Ätzlack verwendet, oder als ein lichtempfindliches Flüssigphasenmaterialverfahren, das ein verflüssigtes lichtempfindliches Material als den Ätzlack verwendet, klassifiziert.
-
Dann werden, wie in 3D und 3E gezeigt, Kupferplattierungsschaltungsschichten 34a und 34b auf den Ätzlacken 33a bzw. 33b ausgebildet, indem eine elektrolytische Plattierung unter Verwendung der Kupferfolien 32a und 32b als Plattierungsleitungen durchgeführt wird, und dann werden die Ätzlacke 33a und 33b entfernt. Die elektrolytische Kupferplattierung wird für die Kupferplattierung für die Ätzlacke 33a und 33b verwendet Ein dicker Plattierungsfilm wird leicht durch die elektrolytische Kupferplattierung ausgebildet, und die physikalischen Eigenschaften eines Plattierungsfilms sind im Vergleich zur stromlosen Kupferplattierung ebenfalls ausgezeichnet.
-
Dann werden, wie in 3F gezeigt, die beiden Basissubstrate, auf denen jeweils die Kupferplattierungsschichtschaltungsstruktur 34a oder 34b ausgebildet ist, unter Verwendung eines dazwischen angeordneten Klebers 35 durch einen Hochtemperatur- und Hochdruckprozess angebracht.
-
In diesem Fall wird die Oberfläche jeder der Kupferplattierungsschaltungsschichten 34a und 34b einer Oberflächenbehandlung unterzogen, damit sie leicht an dem Kleber 35 haften, und es wird bevorzugt, dass die Oberflächenbehandlung eine schwarze Behandlung, eine braun-schwarze Behandlung oder dergleichen ist.
-
Es wird bevorzugt, dass als der Kleber 35 ein Prepreg verwendet wird, der zur Zwischenschichtisolation verwendet wird und eine geeignete Klebekraft aufweist, wenn zum Zeitpunkt der Herstellung einer mehrschichtigen Leiterplatte Wärme darauf einwirkt.
-
Das Prepreg ist ein Material, bei dem ein Glasfasermaterial mit einem Kleber imprägniert wird, und ist zwischen den Kupferplattierungsschaltungsschichten 34a und 34b angeordnet, in denen die Schaltungsstrukturen ausgebildet sind, um als eine Klebeschicht zwischen den Kupferplattierungsschaltungsschichten sowie als ein Isolator dazwischen zu dienen.
-
Wenn der Kleber 35, wie in 3F gezeigt, ausgerichtet ist und dann von der oberen und unteren Oberfläche davon gedrückt wird, während er erhitzt wird, wie in 3G gezeigt, werden beide Oberflächen des Klebers 35 in die Kupferplattierungsschaltungsschichten 34a und 34b gedrückt, und gleichzeitig werden die Kupferplattierungsschaltungsschichten 34a und 34b aufgrund des dazwischen angeordneten Klebers aneinander befestigt.
-
Dann werden, wie in 3H gezeigt, die Trägerfilme 31a und 31b entfernt. In diesem Fall ist es möglich, sie von Hand zu entfernen.
-
Als nächstes werden, wie in 3I gezeigt, Durchkontaktlöcher 36 in der befestigten Strukturausgebildet, um Signale zwischen der ersten Schicht und der zweiten Schicht durch einen Bohrprozess zu verbinden.
-
In diesem Fall wird bevorzugt, dass der Bohrprozess ein mechanischer Bohrprozeß unter Verwendung eines CNC-(Computer Numerically Controlled)-Bohrers ist, weil die Kupferplattierungsschaltungsschichten 34a und 34b und der Kleber 35 gebohrt werden müssen.
-
Dann wird, wie in 3J gezeigt, eine Keimschicht 37 auf dem ganzen Substrat bis zu einer Dicke von 1,0 μm bis 3,0 μm durch stromloses Kupferplattieren ausgebildet.
-
Das Kupferplattieren für die Innenwände der Durchgangslöcher wird in der Sequenz stromloses Kupferplattieren und elektrolytisches Kupferplattieren durchgeführt, weil die Innenwände der gebohrten Durchkontaktlöcher aus Epoxidharz hergestellt sind, das als ein Isolator dient, und somit kann die elektrolytische Kupferplattierung aufgrund von Elektrolyse nicht durchgeführt werden. Dementsprechend wird zuerst die stromlose Kupferplattierung durchgeführt, und dann wird die elektrolytische Kupferplattierung durchgeführt, wodurch die Innenwände der Durchkontaktlöcher vollständig verkupfert werden.
-
Das stromlose Kupferplattieren ist ein exklusives Verfahren, um eine Oberfläche eines Nichtleiters wie etwa eines Harzes, einer Keramik und eines Glases mit Leitfähigkeit zu versehen.
-
Da die Innenlöcher der Durchkontaktlöcher durch Ausführen der stromlosen Kupferplattierung mit Leitfähigkeit versehen sind, kann die elektrische Kupferplattierung durchgeführt werden. In diesem Fall werden Plattierungslacke 38 auf dem Abschnitt außer dem Durchkontaktabschnitt ausgebildet, um eine Kupferplattierung nur des Durchkontaktabschnittes durchzuführen. Das heißt, nachdem die Plattierungslacke 38 aufgebracht sind, ist nur der Durchkontaktabschnitt exponiert.
-
Dann wird eine Kupferplattierungsschicht 39 ausgebildet, indem eine elektrolytische Kupferplattierung nur des Durchkontaktabschnitts ausgeführt wird. In diesem Fall wird ein dicker Plattierungsfilm leicht durch die elektrolytische Plattierung ausgebildet, und die physikalischen Eigenschaften des Plattierungsfilms sind im Vergleich zu der stromlosen Plattierung ebenfalls ausgezeichnet.
-
Die Innenwände der Durchkontaktlöcher 36 werden unter Verwendung der Kupferplattierungsschicht 39 plattiert, und gleichzeitig werden die inneren Abschnitte der Durchkontaktlöcher 36 mit der Kupferplattierungsschicht 39 gefüllt.
-
Als nächstes werden, wie in 3K gezeigt, nach dem Ausbilden der Kupferplattierungsschicht 39 die Plattierungslacke 38 entfernt, um die Keimschicht 37 zu exponieren.
-
Dann werden, wie in 3L gezeigt, die Keimschicht 37 und die Kupferfolien 32a und 32b durch einen Ätzprozess entfernt. Hier wird der Ätzprozess kontinuierlich durchgeführt, bis der Kleber 35 exponiert ist.
-
Das heißt, die Struktur des Klebers 35 wird extern exponiert, indem die Oberflächen der Keimschicht 37 und der Kupferfolien 32a und 32b geätzt werden. Wenn durch diese Prozesse später eine vierschichtige Leiterplatte ausgebildet wird, wird eine Kernschicht ausgebildet, auf deren oberen und unteren Oberfläche eine erste Schichtschaltungsstruktur und eine zweite Schichtschaltungsstruktur ausgebildet sind.
-
Zudem werden, wie in 3M gezeigt, Lotlacke 40 aufgebracht, der Abschnitt, dessen Oberfläche behandelt werden soll (vergoldet oder mit einem organischen Oberflächenschutz (OSP – Organic Surface Protection) behandelt) wird durch Exponierungs- und Entwicklungsprozesse ausgebildet, und die Oberflächenbehandlung wird durchgeführt, wodurch ein Interposer vollständig hergestellt wird.
-
Die 4A bis 4H sind Prozessdiagramme, die einen Prozess zum Ausbilden von Durchgangslöchern unter Verwendung eines Laserbohrers in dem Verfahren zum Herstellen einer Leiterplatte mit hoher Packungsdichte und planen Leiterstrukturen gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
-
Zuerst bildet unter Bezugnahme auf 4A der Abschnitt, in dem ein Durchgangsloch ausgebildet werden soll, der oberen Kupferplattierungsschaltungsschicht 44a der beiden Kupferplattierungsschaltungsschichten 44a und 44b einen ringförmigen Ring 40.
-
Die beiden Basissubstrate, auf denen die obere Kupferplattierungsschaltungsschicht 44a, die den ringförmigen Ring 40 enthält, der auf dem Abschnitt ausgebildet wird, in dem der Durchkontakt ausgebildet werden soll, und die untere Kupferplattierungsschaltungsschicht 44b ausgebildet sind, werden unter Verwendung eines Klebers 45 durch einen Hochtemperatur- und Hochdruckprozess aneinander angebracht.
-
In diesem Fall wird die Oberfläche jeder der Kupferplattierungsschaltungsschichten 44a und 44b einer Oberflächenbehandlung unterzogen, damit sie leicht an dem Kleber 45 haften, und es wird bevorzugt, dass die Oberflächenbehandlung eine schwarze Behandlung, eine braun-schwarze Behandlung oder dergleichen ist.
-
Es wird bevorzugt, dass als der Kleber 45 ein Prepreg verwendet wird, der zur Zwischenschichtisolation verwendet wird und eine geeignete Klebekraft aufweist, wenn zum Zeitpunkt der Herstellung einer mehrschichtigen Leiterplatte Wärme darauf einwirkt.
-
Wenn der Kleber 45, wie in 4A gezeigt, ausgerichtet ist und dann von der oberen und unteren Oberfläche davon gedrückt wird, während er erhitzt wird, werden beide Oberflächen des Klebers 45 in die Kupferplattierungsschaltungsschichten 44a und 44b gedrückt, und gleichzeitig werden die Kupferplattierungsschaltungsschichten 44a und 44b durch den Kleber 45 aneinander befestigt.
-
Dann werden, wie in 4B gezeigt, die Trägerfilme 41a und 41b entfernt. In diesem Fall ist es möglich, sie von Hand zu entfernen.
-
Als nächstes werden, wie in 4C gezeigt, die Trägerfilme 41a und 41b entfernt, und dann werden die Keimschichten 42a und 42b durch einen Ätzprozess entfernt.
-
Als nächstes werden, wie in 4D gezeigt, Durchkontaktlöcher 46 in der resultierenden Struktur ausgebildet, um Signale zwischen der ersten Schicht und der zweiten Schicht durch einen Laserbohrprozess zu verbinden. In diesem Fall wird der Laserbohrer verwendet, damit die untere Kupferplattierungsschaltungsschicht 44b nicht beeinflusst wird. Da der ringförmige Ring 40 bereits auf der oberen Kupferplattierungsschaltungsschicht 44a ausgebildet ist und die Kupferplattierungsschaltungsschicht 44a des Teils, in dem der Durchkontakt ausgebildet werden soll, entfernt ist, ist es nicht erforderlich, den Prozess des Entfernens der Kupferplattierungsschaltungsschicht 44a durchzuführen.
-
Dann wird, wie in 4E gezeigt, eine Keimschicht 47 durch das Substrat hinweg, auf dem der Durchkontakt 46 ausgebildet wird, durch stromlose Kupferplattierung bis zu einer Dicke von 1,0 μm bis 3,0 μm ausgebildet.
-
Das Kupferplattieren für die Innenwände der Durchgangslöcher wird in der Sequenz stromloses Kupferplattieren und elektrolytisches Kupferplattieren durchgeführt, weil die Innenwände der gebohrten Durchkontaktlöcher aus Epoxidharz hergestellt sind, das als ein Isolator dient, und somit kann die elektrolytische Kupferplattierung aufgrund von Elektrolyse nicht durchgeführt werden. Dementsprechend wird zuerst die stromlose Kupferplattierung durchgeführt, und dann wird die elektrolytische Kupferplattierung durchgeführt, wodurch die Innenwände der Durchkontaktlöcher vollständig verkupfert werden.
-
In diesem Fall werden Plattierungslacke 48 auf dem Abschnitt außer dem Durchkontaktabschnitt ausgebildet, um eine Kupferplattierung nur des Durchkontaktabschnittes durchzuführen. Das heißt, nachdem die Plattierungslacke 48 aufgebracht sind, ist nur der Durchkontaktabschnitt exponiert.
-
Dann wird wie in 4F gezeigt eine Kupferplattierungsschicht 49 ausgebildet, indem eine elektrolytische Kupferplattierung nur des Durchkontaktabschnitts ausgeführt wird. In diesem Fall wird ein dicker Plattierungsfilm leicht durch die elektrolytische Plattierung ausgebildet, und die physikalischen Eigenschaften des Plattierungsfilms sind im Vergleich zu der stromlosen Plattierung ebenfalls ausgezeichnet.
-
Die Innenwände der Durchkontaktlöcher 46 werden unter Verwendung der Kupferplattierungsschicht 49 plattiert, und gleichzeitig werden die inneren Abschnitte der Durchkontaktlöcher 46 mit der Kupferplattierungsschicht 49 gefällt.
-
Als nächstes werden, wie in 4G gezeigt, nach dem Ausbilden der Kupferplattierungsschicht 49 die Plattierungslacke 48 entfernt, um die Keimschicht 47 zu exponieren.
-
Dann werden die Keimschicht 47 und die Kupferfolien 42a und 42b durch einen Ätzprozess entfernt. Hier wird der Ätzprozess kontinuierlich durchgeführt, bis der Kleber 45 exponiert ist.
-
Das heißt, die Struktur des Klebers 45 wird extern exponiert, indem die Oberflächen der Keimschicht 47 und der Kupferfolien 42a und 42b geätzt werden. Wenn durch diese Prozesse später eine vierschichtige Leiterplatte ausgebildet wird, wird ein Kernschicht ausgebildet, auf deren oberen und unteren Oberfläche eine erste Schichtschaltungsstruktur und eine zweite Schichtschaltungsstruktur ausgebildet sind.
-
Zudem werden, wie in 4H gezeigt, Lotlacke 50 aufgebracht, der Abschnitt, dessen Oberfläche behandelt werden soll (vergoldet oder OSP-behandelt) wird durch Exponierungs- und Entwicklungsprozesse ausgebildet, und die Oberflächenbehandlung wird durchgeführt, wodurch ein Interposer vollständig hergestellt wird.
-
Wie oben beschrieben ist es gemäß der vorliegenden Erfindung möglich, die Gesamtdicke des Interposers um etwa 60 μm bis 110 μm herabzusetzen.
-
Da die Schaltung unter Verwendung einer Keimschicht ausgebildet wird, was zu einer feinen Struktur führt, ist zudem gemäß der vorliegenden Erfindung die Klebekraft der Schaltung erhöht, schlechte Qualität aufgrund unzureichender Klebekraft tritt während nachfolgender Prozesse nicht auf und es kommt zu keinem Bruch eines Drahts.
-
Da die Keimschicht entfernt wird und der entfernte Abschnitt eine Referenz für Flachheit ist, ist zudem gemäß der vorliegenden Erfindung die Flachheit der Struktur besser als die des herkömmlichen Prozesses.
