DE102006021765A1 - Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten - Google Patents

Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten Download PDF

Info

Publication number
DE102006021765A1
DE102006021765A1 DE102006021765A DE102006021765A DE102006021765A1 DE 102006021765 A1 DE102006021765 A1 DE 102006021765A1 DE 102006021765 A DE102006021765 A DE 102006021765A DE 102006021765 A DE102006021765 A DE 102006021765A DE 102006021765 A1 DE102006021765 A1 DE 102006021765A1
Authority
DE
Germany
Prior art keywords
metal foil
electronic components
embedded
layer
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006021765A
Other languages
English (en)
Inventor
Doo Hwan Yongin Lee
Chang Sup Ryu
Han Seo Cho
Byoung Youl Seongnam Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102006021765A1 publication Critical patent/DE102006021765A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

Offenbart wird hier ein Verfahren zum Herstellen einer Leiterplatte mit eingebetteten Komponenten, die wirtschaftlich vorteilhaft und einfach ist. Das Verfahren ist gekennzeichnet durch das Stapeln von Platinen, bei denen Elektronikkomponenten hoher Dichte montiert werden, um eine Kernschicht auszubilden, in der die Elektronikkomponenten eingebettet werden, und durch nachfolgendes Aufbauen zusätzlicher Schaltungsschichten.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Herstellen einer Leiterplatte (PCB – printed circuit board) mit darin eingebetteten Elektronikkomponenten und insbesondere ein Verfahren, bei dem eine Kernschicht mit darin eingebetteten Elektronikkomponenten ausgebildet wird durch Stapeln von mit Elektronikkomponenten bestückten Platinen, gefolgt vom Aufbau von Schaltungsschichten darauf, wodurch die Anzahl der Prozesse signifikant reduziert wird und die PCB mit minimalen Kosten produziert wird.
  • 2. Beschreibung des Stands der Technik
  • In jüngster Zeit entwickelte kleine tragbare Elektronikgeräte wie etwa Mobiltelefone, digitale Camcorder, digitale Kameras, PDAs (Personal Digital Assistants), tragbare Computer usw. erfordern und basieren auf Technologien zum Montieren einer hohen Dichte von Elektronikkomponenten. Zur Erfüllung der Anforderung werden Leiterplatten im allgemeinen in einer mehrschichtigen Struktur gestapelt.
  • In der Regel weisen mit Glas-Epoxidharz imprägnierte Leiterplatten mehrschichtige Strukturen mit darin gebohrten Durchgangslöchern auf. Die Leiterplatten sind höchst zuverlässig, sind aber schwierig für eine hochdichte Kapselung zu verwenden. Als alternativer Ansatz, um eine hohe Schaltungsdichte zu erzielen, werden Zwischenverbindungen über Durchkontakte verwendet, um mehrschichtige Leiterplatten zu konstruieren.
  • Solche Durchkontakte gestatten die Herstellung der kürzesten Zwischenverbindungen zwischen LSIs und Komponenten und nur dazwischen zu verbindenden erforderlichen Schichten, wodurch ein großer Beitrag zur hochdichten Kapselung geleistet wird.
  • In jüngster Zeit wurde viel Aufmerksamkeit auf Leiterplatten mit darin eingebetteten Komponenten aufgewendet, und zwar aufgrund ihrer Vorteile gegenüber herkömmlichen. Beispielsweise sind PCBs mit darin eingebetteten Komponenten multifunktional sowie klein relativ zu ihrer Kapazität, hochfunktional gemacht zu werden. Außerdem gestatten PCBs mit darin eingebetteten Komponenten die kürzesten Zwischenverbindungen bei hohen Frequenzen und bieten in einigen Fällen Lösungen zu den Zuverlässigkeitsproblemen, die bei W/B oder Lötkugeln aus FC oder BGA angetroffen werden.
  • 1 ist eine Querschnittsansicht, die eine PCB mit darin eingebetteten Komponenten zeigt, hergestellt gemäß einem herkömmlichen SIMPACT-Prozess.
  • Wie in 1 gezeigt umfasst ein Modul mit eingebetteten Komponenten eine Stromisolationsschicht 101, eine Zwischenverbindungsstruktur 102, ein Durchgangsloch 103 und ein Lot 105 zusätzlich zu einem einseitigen Substrat 109 mit Zwischenverbindungsstrukturen 106, 108 und einem inneren Durchgangsloch 107.
  • Um das Problem der Wärmeableitung zu lösen, das auftritt, wenn Komponenten auf einer Seite des Substrats montiert sind, umfassen die PCBs mit darin eingebetteten Komponenten zusätzlich ein inneres Durchgangsloch 107, das durch Laser- oder mechanisches Bohren separat ausgebildet wird.
  • Weil die PCB mit darin eingebetteten Komponenten durch einen Laminierungsprozess nach der Ausbildung von Schaltungsstrukturen auf dem Substrat hergestellt wird, können zudem Defekte in einem frühen Stadium nicht detektiert werden.
  • 2 ist eine Querschnittsansicht, die eine PCB mit in beiden Seiten davon eingebetteten Komponenten zeigt, hergestellt gemäß einem herkömmlichen SIMPACT-Prozess.
  • Wie in 2 gezeigt umfasst ein. Modul mit eingebetteten Komponenten eine Isolationsschicht 212 mit darin eingebetteten Elektronikkomponenten (aktiven Komponenten 214a und passiven Komponenten 214b), auf deren beiden Seiten eine Leiterplatte 211 angeordnet ist. Die Leiterplatte 211 weist ein Isolationssubstrat 211a mit darin ausgebildeten mehrschichtigen Zwischenverbindungsstrukturen auf. Außerdem sind die in der Isolationsschicht 212 eingebetteten Elektronikkomponenten 214a und 214b mit den darauf und darin ausgebildeten Zwischenverbindungsstrukturen elektrisch mit den auf der Leiterplatte 211 ausgebildeten Zwischenverbindungsstrukturen 217 verbunden. Innere Durchgangslöcher 213, die sich durch die Isolationsschicht 212 in einer vertikalen Richtung erstrecken, verbinden die auf einem Paar einander zugewandter Leiterplatten 211 ausgebildeten Zwischenverbindungsstrukturen 217 elektrisch. Die aktiven Komponenten 214a kommunizieren elektrisch mit den Zwischenverbindungsstrukturen 217 durch einen Bump 215, wobei die Kontakte mit Harz 218 versiegelt sind. Auch die passiven Komponenten 214b kommunizieren elektrisch über ein Verbindungsglied 216 mit den Zwischenverbindungsstrukturen 217.
  • Das Modul mit eingebetteten Komponenten von 2 leidet, wie das von 1, unter dem Problem der Wärmeableitung, da Komponenten auf dem Substrat mit einer ausgebildeten Schaltungsstruktur montiert sind. Weil die PCB mit darin eingebetteten Komponenten durch einen Laminierungsprozess nach der Ausbildung von Schaltungsstrukturen auf dem Substrat hergestellt wird, können außerdem Defekte nicht früh detektiert werden.
    •
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht deshalb in der Bereitstellung eines Verfahrens zum Herstellen einer PCB mit eingebetteten Elektronikkomponenten, das wirtschaftlich vorteilhaft und einfach ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Herstellen einer PCB mit eingebetteten Elektronikkomponenten, das in einem frühen Stadium nach dem Montieren der Elektronikkomponenten fehlerhafte Platinen aufspüren kann.
  • Gemäß der vorliegenden Erfindung könnten die obigen Aufgaben durch die Bereitstellung eines Verfahrens zum Herstellen einer Leiterplatte mit eingebetteten Komponenten gelöst werden, umfassend: Montieren von Elektronikkomponenten auf einer Seite einer ersten Metallfolie; Anordnen eines Laminierungsglieds zwischen der ersten Metallfolie und einer zweiten Metallfolie, wobei die Oberfläche mit montierten Elektronikkomponenten der ersten Metallfolie dem Laminierungsglied zugewandt ist; Andrücken der ersten Metallfolie und der zweiten Metallfolie an das Laminierungsglied, um eine Kernschicht auszubilden, bei der Elektronikkomponenten in das Laminierungsglied eingebettet sind; und Ausbilden von Schaltungsstrukturen auf der ersten Metallfolie und der zweiten Metallfolie.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung lassen sich anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen klarer verstehen. Es zeigen:
  • 1 eine Querschnittsansicht, die eine PCB mit in einer Seite davon eingebetteten Elektronikkomponenten zeigt, hergestellt gemäß einem herkömmlichen SIMPACT-Prozess (System in module using passive and active component embedding technology);
  • 2 eine Querschnittsansicht, die eine PCB mit in beiden Seiten davon eingebetteten Elektronikkomponenten zeigt, hergestellt gemäß einem herkömmlichen SIMPACT-Prozess;
  • 3A bis 3O Querschnittsansichten, die ein Verfahren zum Herstellen einer PCB mit eingebetteten Komponenten gemäß einer Ausführungsform der vorliegenden Erfindung zeigen; und
  • 4A bis 4N Querschnittsansichten, die ein Verfahren zum Herstellen einer PCB mit eingebetteten Komponenten gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachfolgend wird unter Bezugnahme auf die beiliegenden Zeichnungen eine ausführliche Beschreibung der vorliegenden Erfindung gegeben.
  • Unter Bezugnahme auf die 3A bis 3O werden Querschnittsansichten bereitgestellt, um ein Verfahren zum Herstellen einer PCB mit eingebetteten Komponenten gemäß einer Ausführungsform der vorliegenden Erfindung zu zeigen.
  • Zuerst werden Elektronikkomponenten 320 wie in 3A gezeigt auf einer ersten Metallfolie 310a mit einer elektrischen Verbindung zwischen den Elektronikkomponenten 320 und der ersten Metallfolie 310a montiert.
  • Als die erste Metallfolie 310a könnte eine Kupferfolie bevorzugt werden. Um ausreichend Steifheit aufzuweisen, kann die Kupferfolie dick sein oder sie kann mit einer Versteifung verstärkt sein. In diesem Fall kann die Versteifung über Band an der Kupferfolie angebracht sein. Bevorzugt kann das Band vom wärme- oder UV-ablösbaren Typ sein, um die Laminierung zu erleichtern.
  • Im Gegensatz zu herkömmlichen PCBs mit eingebetteten Elektronikkomponenten, die zur Hohlraumausbildung Laser- oder mechanisches Bohren erfordern, gestattet der Einsatz der Kupferfolie als der ersten Metallfolie 310a, daß Elektronikkomponenten ohne Laser- oder mechanisches Bohren eingebettet werden. Zudem kann durch die Kupferfolie ein BVH-Ausbildungsprozess (BVH – Blind Via Hole – nicht durchgehendes Kontaktloch) entfallen, der als unverzichtbar erkannt worden ist, wodurch die Produktionskosten signifikant reduziert werden.
  • Die Elektronikkomponenten 320 können aktive Komponenten (z.B. Transistoren, Operationsverstärker (OPAMPs) usw.) umfassen, die Eingänge und Ausgänge aufweisen und konstante Beziehungen zwischen Eingängen und Ausgängen selbst einfach bei elektrischer Anwendung darauf aufweisen, und/oder passive Komponenten (z.B. Widerstände, Induktionsspulen, Kondensatoren usw.), die von sich aus nicht arbeiten können, sondern nur in Verbindung mit aktiven Komponenten funktionieren.
  • Unter Verwendung einer Siebdrucktechnik kann eine stromleitende Paste, ein anisotroper leitender Film (ACF) oder Lot oder eine nichtleitende Paste (NCP) durch Dispensieren usw. im voraus auf einer Seite der Kupferfolie aufgebracht werden.
  • Die Elektronikkomponenten verwenden Kupfer, einen ACF oder ein Lot als Elektrode dafür. In dem Fall von Kupfer ist ein Gruppenbonden möglich. Alternativ wird eine FC-Verbindung auf der Elektrode der Elektronikkomponenten aufgebracht. Nach dem Gruppenbonden oder der FC-Verbindung ist möglicherweise eine Unterfüllung erforderlich. Es ist schwierig, das beste Design zu erzielen. In der Praxis ist eine Unterfüllung üblicherweise aufgrund ihrer hohen physikalischen Beständigkeit erforderlich, wie etwa Beständigkeit gegenüber Fallaufschlag, PCB-Versetzungsaufschlag (PCB-Verziehung bei PCB-Montage mit Elementen oder Verwendung durch Verbraucher) usw. und hoher chemischer Beständigkeit, wie etwa Wärmeschock, aufgrund einer Temperaturänderung bei Gebrauch, Fehlfunktionen aufgrund von aus Blei emittierten α-Strahlen usw.
  • 3B ist eine Querschnittsansicht nach der Plazierung eines Laminierungsglieds 330 zwischen der ersten Metallfolie 310a und einer zweiten Metallfolie 310b derart, daß die Oberfläche der ersten Metallfolie 310a, auf der die Elektronikkomponenten 320 montiert sind, dem Laminierungsglied 330 zugewandt ist. Je nach den Umständen ist das Laminierungsglied 330 bevorzugt aus einem wärmehärtbaren Harz vom B-Zustand hergestellt. Die wärmehärtbare Schicht vom B-Zustand überwindet das Problem der Delamination in dem Substrat oder der Platine bei Unterdrucksetzung, wie später zu beschreiben ist.
  • 3C ist eine Querschnittsansicht nach dem Integrieren der ersten Metallfolie 310a und der zweiten Metallfolie 310b in das Laminierungsglied durch Drücken beider von ihnen gegen das Laminierungsglied 330, um eine Kernschicht 340 auszubilden. Das Drücken erfolgt durch Aufbringen externer Wärme auf das Laminierungsglied. Bei Vorliegen von Wärme erweicht die wärmehärtbare Schicht des B-Zustands, so dass das Laminierungsglied 330 eng an der ersten Metallfolie 310a und der zweiten Metallfolie 310b haften kann, ohne irgendeinen Hohlraum dazwischen zurückzulassen. Die erweichte wärmehärtbare Schicht im B-Zustand kann als Puffer gegen das Drücken dienend das Problem der Delaminierung des Substrats und der Platine lösen.
  • Typische wärmehärtbare Schichten im B-Zustand werden mit Glasfasern verstärkt, so dass wahrscheinlich ist, daß sie beim Pressen Elektronikkomponenten beschädigen. Das in der vorliegenden Erfindung verwendete Laminierungsglied hat jedoch einen hohen Harzgehalt oder kann im voraus verarbeitet werden, so dass es Hohlräume an Stellen aufweist, wo beim Pressen Schäden erwartet werden.
  • Nach der Ausbildung der Kernschicht 340 kann eine Schaltung so strukturiert werden, damit in erster Linie Defekte detektiert werden. Somit kann die vorliegende Erfindung fehlerhafte Platinen früh aufspüren, im Vergleich zu herkömmlichen Techniken, die Defekte erst nach der Ausbildung der endgültigen Schaltungsschicht finden können. Diese frühe Detektion von fehlerhaften Platinen unmittelbar nach der Ausbildung der Kernschicht 340 weit vor der Ausbildung der endgültigen Schaltungsschicht erfreut sich des Vorteils, daß die Produktionskosten stark reduziert werden, weil die Platinen, falls fehlerhaft, entsorgt werden, ohne dass zusätzliche Schaltungsschichten aufgebaut werden.
  • 3D ist eine Querschnittsansicht, nachdem lichtempfindliche Schichten 350 zum Ausbilden von Schaltungsstrukturen bereitgestellt worden sind.
  • Ein photolithographisches Verfahren oder ein Siebdruckverfahren können verwendet werden, um Schaltungen auszubilden. Bei der vorliegenden Erfindung wird ein photolithographisches Verfahren bevorzugt. Das photolithographische Verfahren kann entsprechend des verwendeten empfindlichen Materials unterklassifiziert werden: trockener Film und flüssiges sensibilisiertes Material. Bei der vorliegenden Erfindung wird bevorzugt ein trockener Film verwendet. Somit bestehen die lichtempfindlichen Schichten aus einem trockenen Film 350, der aus einem Photolackfilm, einem Mylar-Film zur Bereitstellung von Flexibilität und einem Deckfilm besteht. Der Deckfilm wird in einem Laminierungsprozess abgezogen, während der Mylar-Film dahingehend fungiert, den Photolackfilm in dem Laminierungsprozess zu schützen, und er wird unmittelbar vor einem Entwicklungsprozess abgezogen.
  • 3E ist eine Querschnittsansicht nach dem Ätzen des auf die Kernschicht 340 ausgerichteten trockenen Films 350, um eine Zwischenverbindungsstruktur 351 auszubilden. Die Ausbildung der Zwischenverbindungsstruktur 351 wird durch Belichtung und Entwicklung (in dieser Reihenfolge) bewirkt.
  • Hinsichtlich der Belichtung wird ein nicht gezeigter Vorlagenfilm in Gestalt der auszubildenden Zwischenverbindungsstruktur 351 eng auf den trockenen Film 350 gelegt, der dann mit UV-Licht belichtet wird, um das lichtempfindliche Material zu einer chemischen Änderung zu induzieren. Weil er UV-Licht blockiert, schützt der an dem trockenen Film 350 fest haftende Vorlagenfilm das Gebiet der Zwischenverbindungsstruktur 351 gegenüber dem UV-Licht, während er gestattet, daß das andere Gebiet des trockenen Films mit dem UV-Licht belichtet wird. Das belichtete Gebiet des trockenen Films 350 wird gehärtet, wohingegen das nicht belichtete Gebiet unverändert bleibt.
  • Eine Entwicklung wird durchgeführt, um das nicht belichtete Gebiet aufzulösen, wodurch das gehärtete Gebiet des trockenen Films 350 zurückbleibt, was zu der Zwischenverbindungsstruktur 351 führt. Eine Lösung aus 1% Natriumcarbonat (Na2CO3) oder Kaliumcarbonat (K2CO3) wird üblicherweise als Entwickler verwendet.
  • Sicherlich sollte jeder Zwischenverbindungspunkt jeder Elektronikkomponente, in dieser Patentdokumentation dargestellt, anders in ein getrenntes Pad auf einer Platine geschaltet werden. Aus Gründen der Zweckmäßig keit jedoch wird die detaillierte Zwischenverbindungsgestalt gründlich abgekürzt.
  • 3F ist eine Querschnittsansicht nach dem Ausbilden einer inneren Zwischenverbindungsstruktur 352 der Kernschicht 340, wobei die Zwischenverbindungsstruktur des trockenen Films 350 als ein Ätzlack dient. Es versteht sich, dass die durch Photolithographie ausgebildete Trockenfilm-Zwischenverbindungsstruktur nicht für die Zwischenverbindung verantwortlich ist, sondern die resultierende Zwischenverbindungsstruktur der Kupferfolie wirkt effektiv als ein Zwischenverbindungsmittel.
  • Für die Ausbildung der Zwischenverbindungsstruktur der Kupferfolie kann ein Ätzverfahren, ein additives Verfahren oder ein Siebdruckverfahren unter Verwendung leitender Paste angewendet werden, wobei das Ätzverfahren bevorzugt wird. Wenn ein Ätzverfahren angewendet wird, kann als Ätzmittel eine Eisenchloridlösung, eine Kupfer(II)-chlorid-Lösung (CuCl2), eine alkalische Lösung oder eine Wasserstoffperoxid-Schwefelsäure-Lösung verwendet werden.
  • 3G ist eine Querschnittsansicht nach dem Abziehen des Ätzlacks des trockenen Films 350, um die innere Zwischenverbindungsstruktur 352 der Metallfolien 310a und 310b zu offenbaren.
  • Als eine Entlaminierungslösung zum Abziehen des Ätzlacks kann bevorzugt eine Natriumhydroxidlösung oder Kaliumhydroxidlösung verwendet werden. Wenn die Hydroxidgruppe der Entlaminierungslösung mit der Carboxylgruppe des trockenen Films reagiert, löst sich dieser Film vom Substrat ab.
  • 3H ist eine Querschnittsansicht nach dem Abscheiden einer Decke einer Isolationsschicht 360 über der Kernschicht 340, in der die Zwischenverbindungsstruktur der Metallfolien freigelegt ist.
  • Für den Laminierungsprozess kann im allgemeinen üblicherweise ein Prepreg mit Cu-Folie oder harzbeschichteter Cu-Folie verwendet werden. Der allgemeine Prozess kann in diesem Prozeß angepaßt werden. Aber als zweckmäßigerer und weniger stressiger Prozeß wäre eine derartige Laminierung vom Filmtyp eine bessere Wahl. In diesem Patent werden wir den Laminierungsprozess vom Filmtyp zeigen.
  • Die Isolationsschicht 360 verhindert den direkten Kontakt der Zwischenverbindungsstruktur der Metallfolien 310a und 310b mit einer stromlos plattierten Kupferschicht 380a und einer elelktroplattierten Kupferschicht 380b, was später beschrieben wird.
  • 3I ist eine Querschnittsansicht nach dem Ausbilden von Durchgangslöchern 370 durch die mit der Isolationsschicht 360 bedeckte Kernschicht 340.
  • Die Durchgangslöcher 370 fungieren dahingehend, die erste Metallfolie 310a mit der zweiten Metallfolie 310b zu verbinden, und werden durch Bohren ausgebildet. Nach dem Bohren werden ein Entgratungsprozess und ein Entschmierungsprozess durchgeführt, um verschiedene, während des Bohrens erzeugte Verunreinigungen oder Kontaminierungen zu entfernen. Im allgemeinen gibt es zwei Arten von durch die Platine ausgebildeten Löchern: in eine sollen Komponenten so eingesetzt werden, dass sie elektrisch mit den auf der gegenüberliegenden Seite ausgebildeten Zwischenverbindungen kommunizieren; und die andere Seite ist nur gedacht für eine elektrische Verbindung zwischen zwei Schichten. In der vorliegenden Erfindung werden nur Löcher für eine elektrische Verbindung zwischen zwei Schichten verwendet.
  • Der Entgratungsprozess erfolgt, um während des Bohrens erzeugte Kupferfoliengrate, Staub auf den Innenwänden der Löcher und Staub und Fingerabdrücke auf den Kupferfolien zu entfernen. Außerdem verleiht der Entgratungsprozess der Oberfläche der Kupferfolien Rauheit, um die Haftung von Kupfer daran in einem später zu beschreibenden Plattierungsprozess zu erhöhen.
  • Was den Entschmierungsprozess angeht, so soll er Schmiere entfernen, die aus dem Schmelzen des Substratharzes aufgrund der beim Bohren erzeugten Wärme herrührt. Da sie bei der Qualitätsverschlechterung des auf den inneren Seitenwänden der Löcher plattierten Kupfers eine entscheidende Rolle spielt, muss solche Schmiere entfernt werden.
  • 3J ist eine Querschnittsansicht nach dem Verkupfern der inneren Seitenwände der Durchgangslöcher 370, gefolgt von einem Einfüllen eines Füllmittels 371 in die Durchgangslöcher 370.
  • Zum Verkupfern der inneren Seitenwände der Durchgangslöcher 370 werden sequentiell ein stromloser Plattierungsprozess (380a) und ein elektroplattierender Plattierungsprozess (380b) durchgeführt. Allgemein ist ein stromloser Plattierungsprozess der einzige Prozess, mit dem man Leitfähigkeit für Oberflächen von Nichtleitern wie etwa Harzen, Keramiken, Glas und dergleichen erhalten kann. In der vorliegenden Erfindung werden die inneren Seitenwände der Durchgangslöcher 370 auf stromlose Plattierungsweise verkupfert, um Zwischenschichtzwischenverbindungen elektrisch in Verbindung zu setzen.
  • Aufgrund des Vorliegens der stromlos plattierten Kupferschicht 380a kann Elektroplattieren mit Kupfer durchgeführt werden. In der Regel kann ein Elektroplattierungsprozeß dickere und qualitativ hochwertigere plattierte Schichten ausbilden als ein stromloser Plattierungsprozess. Infolgedessen ist die elektroplattierte Kupferschicht 380b dicker und von höherer Qualität als die stromlos plattierte Kupferschicht 380a.
  • Das Füllmittel 371 ist bevorzugt eine leitende Paste.
  • 3K ist eine Querschnittsansicht nach dem Abscheiden einer Decke aus einem trockenen Film 350 für eine äußere Zwischenverbindungsstruktur über dem resultierenden Aufbau, in der die Kernschicht 340 verkupfert ist.
  • 3L ist eine Querschnittsansicht nach dem Durchführen eines photolithographischen Prozesses zum Ausbilden einer äußeren Zwischenverbindungsstruktur 390, wobei der trockene Film 350 als Maske dient. Dieser Prozess ist ähnlich dem für die Ausbildung der inneren Zwischenverbindungsstruktur 352, oben beschrieben.
  • 3M ist eine Querschnittsansicht nach dem Entfernen des trockenen Films 350, um die äußere Zwischenverbindungsstruktur der stromlos plattierten Kupferschicht 380a und der elektroplattierten Kupferschicht 380b zu offenbaren. Dieser Entlaminierungsprozeß kann auf die gleiche Weise wie oben beschrieben durchgeführt werden.
  • 3N ist eine Querschnittsansicht nach dem Abscheiden der Isolationsschichten 391a und 391b über der ganzen Oberfläche des Aufbaus, in dem die äußere Zwischenverbindungsstruktur 390 ausgebildet ist, gefolgt von der Ausbildung einer Schaltungsstruktur 392 auf jeder der Isolationsschichten.
  • 3O ist eine Querschnittsansicht einer mehrschichtigen PCB, nachdem durch mehrschichtigen Druck wie oben beschrieben ein Aufbau bewerkstelligt worden ist.
  • Unter Bezugnahme auf die 4A bis 4N werden Querschnittsansichten angegeben, um ein Verfahren zum Herstellen einer PCB mit eingebetteten Komponenten gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zu veranschaulichen. Das in 4A bis 4N dargestellte Verfahren ist ähnlich dem in 3A bis 3O dargestellten mit der Ausnahme, dass anstelle der zweiten Metallfolie 310b eine zweite Metallfolie 410, auf der Elektronikkomponenten montiert sind, verwendet wird, um eine PCB mit in beiden Seiten davon eingebetteten Elektronikkomponenten herzustellen.
  • Im Detail werden wie in 4A gezeigt Elektronikkomponenten 320 auf einer ersten Metallfolie 410a und einer zweiten Metallfolie 410b montiert, mit elektrischen Verbindungen zwischen den Elektronikkomponenten 420 und der ersten Metallfolie 410a und zwischen den Elektronikkomponenten 420 und der zweiten Metallfolie 410b, und ein Laminierungsglied 410 ist zwischen der ersten Metallfolie 410a und der zweiten Metallfolie 410b derart plaziert, dass die mit Komponenten bestückten Oberflächen jeder der ersten Metallfolie 410a und der zweiten Metallfolie 410b dem Laminierungsglied 410 zugewandt sind.
  • Sowohl die erste Metallfolie 410a als auch die zweite Metallfolie 410b sind bevorzugt aus Kupferfolie hergestellt. Um ausreichend Steifheit aufzuweisen, kann die Kupferfolie dick sein oder sie kann mit einer Versteifung verstärkt sein. In diesem Fall kann die Versteifung über Band an der Kupferfolie angebracht sein. Bevorzugt kann das Band vom wärme- oder UV-ablösbaren Typ sein, um die Laminierung zu erleichtern.
  • Im Gegensatz zu herkömmlichen Verfahren, bei denen Elektronikkomponenten 420 auf Leiterplatten montiert werden, auf denen bereits Schaltungsstrukturen ausgebildet worden sind, kann durch den Einsatz der Kupferfolie Wärme ohne weiteres selbst dann von dort abgeleitet werden, wenn Durchgangslöcher für die Wärmeableitung nicht vorgesehen sind. Deshalb kann die vorliegende Erfindung das Problem der Wärmeableitung, das beim Montieren einer hohen Dichte integrierter Schaltungen auftritt, sogar ohne zusätzliche Laser- oder Bohrprozesse stark reduzieren.
  • Die Elektronikkomponenten 420 können aktive Komponenten (z.B. Transistoren, Operationsverstärker (OPAMPs) usw.) umfassen, die Eingänge und Ausgänge aufweisen und konstante Beziehungen zwischen Eingängen und Ausgängen selbst einfach bei elektrischer Anwendung darauf aufweisen, und/oder passive Komponenten (z.B. Widerstände, Induktionsspulen, Kondensatoren usw.), die von sich aus nicht arbeiten können, sondern nur in Verbindung mit aktiven Komponenten funktionieren.
  • Unter Verwendung einer Siebdrucktechnik kann eine stromleitende Paste, ein anisotroper leitender Film (ACF) oder Lot oder eine nichtleitende Paste (NCP) durch Dispensieren usw. im voraus auf einer Seite der Kupferfolie aufgebracht werden.
  • Je nach den Umständen ist das Laminierungsglied 410 bevorzugt aus einem wärmehärtbaren Harz vom B-Zustand hergestellt. Die wärmehärtbare Schicht vom B-Zustand überwindet das Problem der Delamination in dem Substrat oder der Platine bei Unterdrucksetzung, wie später zu beschreiben ist.
  • 4B ist eine Querschnittsansicht nach dem Integrieren der ersten Metallfolie 410a und der zweiten Metallfolie 410b in das Laminierungsglied durch Drücken beider von ihnen gegen das Laminierungsglied 410, um eine Kernschicht 440 auszubilden. Das Drücken erfolgt durch Aufbringen externer Wärme auf das Laminierungsglied. Bei Vorliegen von Wärme erweicht die wärmehärtbare Schicht des B-Zustands, so dass das Laminierungsglied 410 eng an der ersten Metallfolie 410a und der zweiten Metallfolie 410b haften kann, ohne irgendeinen Hohlraum dazwischen zurückzulassen. Die erweichte wärmehärtbare Schicht im B-Zustand kann als Puffer gegen das Drücken dienend das Problem der Delaminierung des Substrats und der Platine lösen.
  • Typische wärmehärtbare Schichten im B-Zustand werden mit Glasfasern verstärkt, so dass wahrscheinlich ist, dass sie beim Pressen Elektronikkomponenten beschädigen. Das in der vorliegenden Erfindung verwendete Laminierungsglied hat jedoch einen hohen Harzgehalt oder kann im voraus so verarbeitet werden, dass es Hohlräume an Stellen aufweist, wo beim Pressen Schäden erwartet werden.
  • Nach der Ausbildung der Kernschicht 440 kann eine Schaltung so strukturiert werden, damit in erster Linie Defekte detektiert werden. Somit kann die vorliegende Erfindung fehlerhafte Platinen früh detektieren, im Vergleich zu herkömmlichen Techniken, die Defekte erst nach der Ausbildung der endgültigen Schaltungsschicht finden können. Diese frühe Detektion von fehlerhaften Platinen unmittelbar nach der Ausbildung der Kernschicht 440 weit vor der Ausbildung der endgültigen Schaltungsschicht erfreut sich des Vorteils, daß die Produktionskosten stark reduziert werden, weil die Platinen, falls fehlerhaft, entsorgt werden, ohne dass zusätzliche Schaltungsschichten aufgebaut werden.
  • 4C ist eine Querschnittsansicht, nachdem lichtempfindliche Schichten 450 zum Ausbilden von Schaltungsstrukturen bereitgestellt worden sind. Zum Ausbilden von Schaltungen kann ein photolithographisches Verfahren oder ein Siebdruckverfahren verwendet werden. In der vorliegenden Erfindung wird ein photolithographisches Verfahren bevorzugt.
  • 4D ist eine Querschnittsansicht nach dem Ätzen des auf die Kernschicht 440 ausgerichteten trockenen Films 450, um eine Zwischenverbindungsstruktur 451 auszubilden. Die Ausbildung der Zwischenverbindungsstruktur 451 wird durch Belichtung und Entwicklung (in dieser Reihenfolge) bewirkt.
  • 4E ist eine Querschnittsansicht nach dem Ausbilden einer inneren Zwischenverbindungsstruktur 452 der Kernschicht 440, wobei die Zwischenverbindungsstruktur des trockenen Films 450 als ein Ätzlack dient.
  • 4F ist eine Querschnittsansicht nach dem Abziehen des Ätzlacks des trockenen Films 450, um die innere Zwischenverbindungsstruktur 452 der Metallfolien 410a und 410b zu offenbaren.
  • 4G ist eine Querschnittsansicht nach dem Abscheiden einer Decke einer Isolationsschicht 460 über der Kernschicht 440, in der die Zwischenverbindungsstrukturen der Metallfolien freigelegt sind.
  • Die Isolationsschicht 460 fungiert dahingehend, den direkten Kontakt der Zwischenverbindungsstruktur der Metallfolien 410a und 410b mit einer stromlos plattierten Kupferschicht 380a und einer elektroplattierten Kupferschicht 380b zu verhindern, die später beschrieben werden.
  • 4H ist eine Querschnittsansicht nach dem Ausbilden von Durchgangslöchern 470 durch die mit der Isolationsschicht 460 bedeckte Kernschicht 440.
  • 4I ist eine Querschnittsansicht nach dem Verkupfern der inneren Seitenwände der Durchgangslöcher 470, gefolgt von einem Einfüllen eines Füllmittels 371 in die Durchgangslöcher 470.
  • Zum Verkupfern der inneren Seitenwände der Durchgangslöcher 470 werden sequentiell ein stromloser Plattierungsprozess (480a) und ein elektroplattierender Plattierungsprozess (480b) durchgeführt.
  • Das Füllmittel 371 ist bevorzugt eine leitende Paste.
  • 4J ist eine Querschnittsansicht nach dem Abscheiden einer Decke aus einem trockenen Film 450 für eine äußere Zwischenverbindungsstruktur über dem resultierenden Aufbau, in der die Kernschicht 440 verkupfert ist.
  • 4K ist eine Querschnittsansicht nach dem Durchführen eines photolithographischen Prozesses zum Ausbilden einer äußeren Zwischenverbindungsstruktur 490, wobei der trockene Film 450 als Maske dient. Dieser Prozess ist ähnlich dem für die Ausbildung der inneren Zwischenverbindungsstruktur 452 oben beschrieben.
  • 4L ist eine Querschnittsansicht nach dem Entfernen des trockenen Films 450, um die äußere Zwischenverbindungsstruktur 490 der stromlos plattierten Kupferschicht 480a und der elektroplattierten Kupferschicht 480b zu offenbaren. Dieser Entlaminierungsprozess kann auf die gleiche Weise wie oben beschrieben durchgeführt werden.
  • 4M ist eine Querschnittsansicht nach dem Abscheiden der Isolationsschichten 491a und 491b über der ganzen Oberfläche des Aufbaus, in dem die äußere Zwischenverbindungsstruktur 490 ausgebildet ist, gefolgt von der Ausbildung einer Schaltungsstruktur 492 auf jeder der Isolationsschichten.
  • 4N ist eine Querschnittsansicht einer mehrschichtigen PCB, nachdem durch mehrschichtigen Druck wie oben beschrieben ein Aufbau bewerkstelligt worden ist.
  • Wie hier oben beschrieben kann das Verfahren zum Herstellen einer PCB mit eingebetteten Komponenten gemäß der vorliegenden Erfindung fehlerhafte Platinen früh detektieren, wie etwa unmittelbar nach der Ausbildung der Kernschicht, im Vergleich zu herkömmlichen Techniken, die Defekte erst nach der Ausbildung der letzten Schaltungsschicht finden können. Diese frühe Detektion von fehlerhaften Platinen unmittelbar nach der Ausbildung der Kernschicht weit vor der Ausbildung der endgültigen Schaltungsschicht erfreut sich des Vorteils, daß die Produktionskosten stark reduziert werden, weil die Platinen, falls fehlerhaft, entsorgt werden, ohne daß zusätzliche Schaltungsschichten aufgebaut werden.
  • Im Gegensatz zu herkömmlichen PCBs mit eingebetteten Elektronikkomponenten, die Laser- oder mechanisches Bohren zur Ausbildung von Hohlräumen erfordern, erfordert die vorliegende Erfindung keine derartigen Laser- oder mechanischen Bohrprozesse für die Ausbildung von eingebetteten Komponenten. Zudem entfällt bei der vorliegenden Erfindung ein BVH-Ausbildungsprozess (Blind Via Hole), der zuvor als unabdingbar erkannt wurde, wodurch die Produktionskosten signifikant reduziert werden.
  • Außerdem dient die in dem Verfahren der vorliegenden Erfindung verwendete erweichte wärmehärtende Schicht im B-Zustand als Puffer gegen das Pressen zum Einbetten der auf den Metallfolien montierten Komponenten und kann somit das Problem der Entlaminierung des Substrats und der Platine beim Pressen lösen.
  • Wenngleich die Erfindung in Verbindung mit spezifischen Ausführungsformen davon beschrieben worden ist, ist offensichtlich, dass sich für den Fachmann viele Alternativen, Modifikationen und Variationen ergeben. Dementsprechend sollen alle derartigen Alternativen, Modifikationen und Variationen eingeschlossen sein, die innerhalb des Gedankens und breiten Schutzbereichs der beigefügten Ansprüche fallen.

Claims (6)

  1. Verfahren zum Herstellen einer Leiterplatte mit eingebetteten Komponenten, umfassend: Montieren von Elektronikkomponenten auf einer Seite einer ersten Metallfolie; Anordnen eines Laminierungsglieds zwischen der ersten Metallfolie und einer zweiten Metallfolie, wobei die Oberfläche mit montierten Elektronikkomponenten der ersten Metallfolie dem Laminierungsglied zugewandt ist; Andrücken der ersten Metallfolie und der zweiten Metallfolie an das Laminierungsglied, um eine Kernschicht auszubilden, bei der Elektronikkomponenten in das Laminierungsglied eingebettet sind; und Ausbilden von Schaltungsstrukturen auf der ersten Metallfolie und der zweiten Metallfolie.
  2. Verfahren nach Anspruch 1, weiterhin mit dem Montieren von Elektronikkomponenten auf der zweiten Metallfolie vor dem Anordnungsschritt.
  3. Verfahren nach Anspruch 1, wobei die erste Metallfolie und die zweite Metallfolie aus Kupfer bestehen.
  4. Verfahren nach Anspruch 1, wobei die Elektronikkomponenten auf der ersten Metallfolie durch eine elektrische Verbindung dazwischen unter Verwendung einer Lötkugel, eines anisotropen leitenden Films, einer leitenden Paste oder einer nicht leitenden Paste usw. montiert werden.
  5. Verfahren nach Anspruch 1, wobei die Elektronikkomponenten aktive Komponenten und/oder passive Komponenten sind.
  6. Verfahren nach Anspruch 1, wobei das Laminierungsglied eine wärmehärtende Schicht vom B-Zustand ist.
DE102006021765A 2005-05-10 2006-05-10 Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten Withdrawn DE102006021765A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0038949 2005-05-10
KR1020050038949A KR100716826B1 (ko) 2005-05-10 2005-05-10 전자부품이 내장된 기판의 제조방법

Publications (1)

Publication Number Publication Date
DE102006021765A1 true DE102006021765A1 (de) 2006-11-16

Family

ID=36539893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006021765A Withdrawn DE102006021765A1 (de) 2005-05-10 2006-05-10 Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten

Country Status (6)

Country Link
US (1) US20060258053A1 (de)
JP (1) JP2006319339A (de)
KR (1) KR100716826B1 (de)
CN (1) CN1863438A (de)
DE (1) DE102006021765A1 (de)
FI (1) FI20060447L (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
WO2009098033A1 (de) * 2008-02-06 2009-08-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum herstellen einer leiterplatte
WO2009118249A1 (de) 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur herstellung einer elektronischen baugruppe
EP1926355A3 (de) * 2006-11-21 2009-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971897B (zh) * 2005-11-24 2010-05-26 鸿富锦精密工业（深圳）有限公司 球格阵列布线架构
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI327361B (en) * 2006-07-28 2010-07-11 Unimicron Technology Corp Circuit board structure having passive component and stack structure thereof
KR100858032B1 (ko) * 2007-02-27 2008-09-10 대덕전자 주식회사 능동 소자 내장형 인쇄회로기판 및 제조 방법
KR100816324B1 (ko) * 2007-05-23 2008-03-24 전자부품연구원 칩 내장형 인쇄회로기판 및 그 제조방법
SG150404A1 (en) * 2007-08-28 2009-03-30 Micron Technology Inc Semiconductor assemblies and methods of manufacturing such assemblies
KR100867954B1 (ko) 2007-10-31 2008-11-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JPWO2009118925A1 (ja) * 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI430722B (zh) * 2008-09-05 2014-03-11 Unimicron Technology Corp 線路板之線路結構及其製程
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101694575B1 (ko) * 2010-04-30 2017-01-09 디디아이 글로벌 코퍼레이션 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
KR101154352B1 (ko) * 2010-06-29 2012-06-14 엘지이노텍 주식회사 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
US9407997B2 (en) 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
TWI537837B (zh) * 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7248482B2 (en) * 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
JP4170862B2 (ja) * 2003-09-05 2008-10-22 アルプス電気株式会社 電子回路ユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1926355A3 (de) * 2006-11-21 2009-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
WO2009098033A1 (de) * 2008-02-06 2009-08-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum herstellen einer leiterplatte
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
WO2009118249A1 (de) 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur herstellung einer elektronischen baugruppe

Also Published As

Publication number Publication date
FI20060447A0 (fi) 2006-05-09
KR100716826B1 (ko) 2007-05-09
FI20060447L (fi) 2006-11-11
JP2006319339A (ja) 2006-11-24
US20060258053A1 (en) 2006-11-16
CN1863438A (zh) 2006-11-15
KR20060116515A (ko) 2006-11-15

Similar Documents

Publication Publication Date Title
DE102006021765A1 (de) Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten
DE60128656T2 (de) Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE102006042688A1 (de) Starr-Flexible gedruckte Leiterplatte für gehäuseweise Übereinanderstapelung und Herstellungsverfahren
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
EP2927950B1 (de) Leiterplatine
DE112010005011T5 (de) Polymerblockgehäuse mit Durchkontakten
DE102005007405A1 (de) Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
EP1708552A2 (de) Herstellungsverfahren einer Leiterplatte unter Verwendung von Elektroplattierung
WO2007003228A1 (de) Hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
JP2007035689A (ja) 電子部品内蔵基板の製造方法
KR20040061409A (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
DE102007008490A1 (de) Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
KR20120007699A (ko) 인쇄회로기판 및 그 제조방법
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE19642488A1 (de) Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
TWI450656B (zh) 電路板及其製作方法
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: KNH PATENTANWAELTE KAHLHOEFER NEUMANN ROESSLER HEI

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202