KR20120007699A

KR20120007699A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20120007699A
Application number: KR1020100068358A
Authority: KR
Inventors: 최종규; 윤경로; 염광섭; 신길용; 김영지; 윤길용; 이승주; 박정현
Original assignee: 삼성전기주식회사
Priority date: 2010-07-15
Filing date: 2010-07-15
Publication date: 2012-01-25
Also published as: KR101148735B1

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 절연층과; 상기 절연층에 매립되는 제1회로패턴과; 상기 제1회로패턴이 매립된 절연층 상에 형성되는 제1솔더레지스트층과; 상기 절연층, 상기 제1회로패턴 및 상기 제1솔더레지스트층 중 하나 또는 2 이상의 상부에 형성되는 제2회로패턴과; 상기 제1솔더레지스트층 상에 형성되며 접속단자를 노출시키는 개구부를 갖는 제2솔더레지스트층을 포함한다.

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and method of manufacturing the same}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

전자 산업이 발달함에 따라서 전자 부품의 고기능화 및 소형화 요구가 발생되고 있으며, 특히 휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.

기존의 IC와 주 기판(Main borad)을 연결하기 위한 인터포저(Interposer)로서 리드프레임이 사용되고 있었으나 IC의 I/O 수(count)가 점점 더 증가함에 따라서 인터포저도 인쇄회로기판을 사용하게 되었는데 이것이 CSP라고 하는 PKG로 초점이 맞춰지는 추세로 변화하고 있다.

초기에는 몇 개의 IC만이 인터포저로 CSP를 사용하였으나 현재는 휴대기기의 소형화 추세가 가속됨에 따라서 거의 대부분의 인터포저가 CSP 기판을 적용하는 추세로 변화하고 있다.

이러한 추세로 변화하는 가운데 다층 기판의 수요가 늘어나고, 2L 이상의 기판에서 박판화 요구가 발생하고 있다.

이하, 도 1 내지 도 5를 참조하여 종래기술의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명한다.

우선, 도 1 내지 도 2를 참조하면, 당업계에 공지된 b2it(bump buried interconnection technology) 공법을 적용하여 동박(11)에 범프 페이스트(12)를 인쇄하여 외층 기판(10)을 제작한다.

다음, 도 3을 참조하면, 절연층(21)의 양면에 동박이 적층된 동박적층판(CCL)의 양면 동박에 통상의 회로 형성 공정에 따라 내층 회로(22a, 22b)를 형성하여 내층 기판(20)을 제작한다.

다음, 도 4를 참조하면, 상기에서 제작한 내층 기판(20)의 양면에 층간 절연층(30a, 30b), 예를 들어, 프리프레그를 개재하고 한 쌍의 외층 기판(10a, 10b)을 적층한다.

이와 같이 제작된 4층 회로기판의 구조를 도 5에 나타내었다.

도 5를 참조하면, 통상 동박적층판을 이용하여 적층하는 방식으로 내층 회로(22a, 22b) 및 외층 회로가 모두 프리프레그와 같은 절연층(21, 30a, 30b) 상에 빌드업된 구조를 갖는다.

상기와 같은 종래기술의 다층 인쇄회로기판의 경우, 박판화하기 어렵고 미세 패턴에 대응하기 어려운 단점이 있다.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 다층 기판 구조에서 내층을 매립 패턴 기판으로 형성하고, 외층을 절연재와 절연재 계면에 형성하여 제작함으로써 다층 인쇄회로기판을 고밀도로 박판화하는 것이다.

본 발명의 바람직한 일 측면에 따르면:

절연층;

상기 절연층에 매립되는 제1회로패턴;

상기 제1회로패턴이 매립된 절연층 상에 형성되는 제1솔더레지스트층;

상기 절연층, 상기 제1회로패턴 및 상기 제1솔더레지스트층 중 하나 또는 2 이상의 상부에 형성되는 제2회로패턴; 및

상기 제1솔더레지스트층 상에 형성되며 접속단자를 노출시키는 개구부를 갖는 제2솔더레지스트층;

을 포함하는 인쇄회로기판이 제공된다.

상기 인쇄회로기판에서,

상기 제2회로패턴 중 상기 제1회로패턴 상에 형성되는 제2회로패턴은 대응되는 제1회로패턴과 면접촉되어 일체로 형성될 수 있다.

상기 인쇄회로기판은 상기 개구부에 의해 노출된 접속단자 상에 형성되는 표면처리층을 더 포함할 수 있다.

상기 제1회로패턴 및 상기 제2회로패턴은 상기 절연층의 양면에 형성될 수 있다. 여기서, 상기 절연층의 양면에 형성되는 상기 제1회로패턴을 전기적으로 연결하는 비아를 더 포함할 수 있다.

본 발명의 바람직한 또 다른 측면에 따르면:

캐리어층에 베리어층과 제1회로패턴이 순차적으로 형성된 회로 전사용 캐리어 부재를 준비하는 단계;

절연층을 준비하는 단계;

상기 절연층에 상기 캐리어 부재의 상기 제1회로패턴을 전사하여 매립하는 단계;

상기 제1회로패턴이 매립된 절연층 상에 회로 형성용 제1개구부를 갖는 제1솔더레지스트층을 형성하는 단계;

상기 제1개구부 및 상기 제1솔더레지스트층 상에 제2회로패턴을 형성하는 단계; 및

상기 제2회로패턴이 형성된 제1솔더레지스트층 상에 접속단자를 노출시키는 제2개구부를 갖는 제2솔더레지스트층을 형성하는 단계;

를 포함하는 인쇄회로기판의 제조방법이 제공된다.

상기 제조방법에서,

상기 캐리어 부재를 준비하는 단계는:

열처리 시 비접착성을 나타내는 열접착제의 일면 또는 양면에 캐리어층 및 베리어층을 순차적으로 형성하는 단계;

상기 베리어층 상에 회로 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;

상기 회로 형성용 개구부에 제1회로패턴을 형성하는 단계; 및

상기 레지스트 패턴을 제거하고 열처리하여 상기 열접착제로부터 회로 전사용 캐리어 부재를 분리하여 얻는 단계;

를 포함할 수 있다.

상기 제조방법에서,

상기 제1회로패턴을 전사하여 매립하는 단계는:

상기 회로 전사용 캐리어 부재를 상기 절연층에 적층하여 상기 제1회로패턴을 상기 절연층에 매립하는 단계; 및

상기 회로 전사용 캐리어 부재의 캐리어층과 베리어층을 순차적으로 제거하여 상기 제1회로패턴을 노출시키는 단계;

를 포함할 수 있다.

상기 제조방법에서,

상기 제1개구부를 갖는 제1솔더레지스트층을 형성하는 단계는:

상기 제1회로패턴이 매립된 절연층 상에 제1솔더레지스트층을 형성하는 단계; 및

상기 제1솔더레지스트층에 회로 형성용 제1개구부를 형성하는 단계;

를 포함하며, 상기 제1개구부 중 일부는 상기 매립된 제1회로패턴 상에 형성될 수 있다.

여기서, 상기 제1개구부를 형성하는 단계는 포토리소그라피법에 의해 수행될 수 있다.

상기 제조방법에서,

상기 제2회로패턴을 형성하는 단계는:

상기 제1개구부를 포함하여 상기 제1솔더레지스트층 상에 시드층을 형성하는 단계;

상기 시드층 상에 회로 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;

상기 회로 형성용 개구부에 금속층을 형성하는 단계;

상기 레지스트 패턴을 제거하는 단계; 및

노출된 시드층을 제거하여 제2회로패턴을 형성하는 단계;

를 포함할 수 있다.

여기서, 상기 회로 형성용 개구부 중 일부는 상기 제1개구부 상에 형성되어 연장된 개구부를 형성할 수 있다.

또한, 상기 회로 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계는:

상기 시드층 상에 감광성 레지스트를 형성하는 단계; 및

상기 감광성 레지스트를 포토리소그라피법에 의해 패터닝하여 회로 형성용 개구부를 형성하는 단계;

를 포함할 수 있다.

상기 제조방법에서, 일 실시형태에 따르면, 상기 제1개구부 중 일부는 상기 제1회로패턴 상에 형성되며, 상기 제2회로패턴 중 일부는 상기 제1회로패턴 상에 형성된 제1개구부를 통해서 대응되는 제1회로패턴과 면접촉되어 일체로 형성될 수 있다.

또 다른 실시형태에 따르면, 상기 제2회로패턴은 상기 제1솔더레지스트층 상부로 돌출되어 형성될 수 있다.

상기 제조방법에서,

상기 제2개구부를 갖는 제2솔더레지스트층을 형성하는 단계는:

상기 제2회로패턴이 형성된 제1솔더레지스트층 상에 제2솔더레지스트층을 형성하는 단계; 및

상기 제2솔더레지스트층에 접속단자를 노출시키는 제2개구부를 형성하는 단계;

를 포함할 수 있다

여기서, 상기 제2개구부를 형성하는 단계는 포토리소그라피법에 의해 수행될 수 있다.

상기 제조방법은 또한 상기 제2개구부에 의해 노출된 접속단자 상에 표면처리층을 형성하는 단계를 더 포함할 수 있다.

상기 제조방법에서, 상기 회로 전사용 캐리어 부재를 한 쌍 준비하고, 상기 절연층의 양면에 상기 캐리어 부재의 제1회로패턴을 각각 전사하여 매립할 수 있다. 이때, 상기 절연층의 양면에 형성되는 상기 제1회로패턴을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함할 수 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명의 바람직한 일 측면에 따르면, 박판의 4층 인쇄회로기판(예를 들어, 4L 0.13T 박판)의 구현이 가능하다.

구체적으로, 내층의 매립된 패턴에 의해 0.07T 공정 능력을 확보하여 초박판 구동 설비 및 제품 신뢰성이 우수하며, 0.06T 이하도 가능하다.

또한, 내층의 매립된 면과 계면 사이에 외층을 형성하여 박판의 4층 회로기판 제작이 용이하다.

본 발명의 바람직한 또 다른 측면에 따르면, 외층의 층간연결 비용을 감소시킬 수 있다.

구체적으로, L1∼L2, L3∼L4의 층간 연결과정은 기존 레이저를 이용하여 가공하는 방식과 달리, 회로를 형성하여 단락시킴으로써 비용을 절감할 수 있다.

도 1 내지 도 5는 종래기술의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 6은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
도 7 내지 도 21은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.

인쇄회로기판

도 6은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.

도 6을 참조하면, 본 발명의 인쇄회로기판은:

절연층(201)과; 상기 절연층(201)에 매립되는 제1회로패턴(109, 110, 111, 112)과; 상기 제1회로패턴(109, 110, 111, 112)이 매립된 절연층(201) 상에 형성되는 제1솔더레지스트층(203a, 203b)과; 상기 절연층(201), 상기 제1회로패턴(109, 110, 111, 112) 및 상기 제1솔더레지스트층(203a, 203b) 중 하나 또는 2 이상의 상부에 형성되는 제2회로패턴(214a, 215a, 216a, 214b, 215b, 216b)과; 상기 제1솔더레지스트층(203a, 203b) 상에 형성되며 접속단자를 노출시키는 개구부(219a, 219b)를 갖는 제2솔더레지스트층(217a, 217b)을 포함한다.

일 실시예에 따르면, 대응되는 제1회로패턴(109, 112)에 형성되는 제2회로패턴(216a, 216b)은 서로 면접촉되어 일체로 형성될 수 있다. 또 다른 실시예에 따르면, 상기 제2회로패턴(214a, 215a, 216a, 214b, 215b, 216b)은 제1솔더레지스트층(203a, 203b) 상부로 돌출되어 형성될 수 있다.

상기 제1회로패턴(109, 110, 111, 112) 및 상기 제2회로패턴(214a, 215a, 216a, 214b, 215b, 216b)은 상기 절연층(201)의 양면에 형성될 수 있다. 여기서, 상기 절연층(201)의 양면에 형성되는 상기 제1회로패턴(109, 110, 111, 112)을 전기적으로 연결하는 비아(202a+202b)를 더 포함할 수 있다.

상기 절연층으로는 통상의 수지 절연재가 사용될 수 있다. 상기 수지 절연재로는 통상의 수지 기판 자재로서 공지된 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 회로패턴과 비아를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리를 사용하는 것이 전형적이다.

상기 솔더레지스트층은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속단자를 노출시키기 위해 개구부가 형성된다. 상기 솔더레지스트는 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으며, 적용 목적에 따라 열경화성 수지나 감광성 수지와 같은 절연재로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.

또한, 상기 인쇄회로기판은 상기 개구부(219a, 219b)에 의해 노출된 접속단자 상에 형성되는 표면처리층(218a, 218a)을 더 포함할 수 있다.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(electroless nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.

본 발명의 인쇄회로기판은 내층 회로가 매립 패턴으로 구성되어 미세 패턴 구현이 가능하며, 외층 회로가 각 절연재의 계면에 형성되어 있다.

상기 매립된 내층 회로에서 0.07T 내층기술이 旣 공정 능력이 확보되어 있으며, 초박판 구동 설비 및 제품 신뢰성이 우수하고, 0.06T 이하도 가능하다.

또한, 외층 회로에서 절연재와 절연재 사이 계면에 회로가 형성됨으로써 기판의 총 두께를 줄일 수 있다. 특히, 기존 공법은 두께를 낮추는데 한계가 있으나, 매립된 회로와의 계면 사이에 회로를 형성할 수 있어 박판화 구현이 가능하다.

일례로서, 내층 회로, 즉 제1회로패턴(209∼212)이 매립된 절연층(201)의 두께를 약 70㎛으로 형성하고, 절연층(201)의 표면에서 외층 회로까지의 높이, 즉 제2회로패턴(214a∼216a, 214b∼216b)까지의 높이를 약 15㎛으로 형성하고, 상기 제2회로패턴(214a∼216a, 214b∼216b) 상으로 덮이는 솔더레지스트층, 즉 제2회로패턴(214a∼216a, 214b∼216b)의 표면에서 상기 제2솔더레지스트층(217a, 217b)까지의 높이를 약 15㎛으로 형성함으로써, 4층 인쇄회로기판의 총 두께를 대략 130㎛으로 형성할 수 있다.

한편, 상기 절연층(201)과 매립된 제1회로패턴(209∼212)의 표면 사이에는 경우에 따라 약간의 단차가 존재할 수 있다.

인쇄회로기판의 제조방법

도 7 내지 도 21은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.

본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법은:

캐리어층(102a, 102b)에 베리어층(103a, 103b)과 제1회로패턴(109∼112)이 순차적으로 형성된 회로 전사용 캐리어 부재(200a, 200b)를 준비하는 단계(도 7 내지 도 10 참조)와;

절연층(201)을 준비하는 단계와;

상기 절연층(201)에 상기 캐리어 부재(200a, 200b)의 상기 제1회로패턴(109∼112)을 전사하여 매립하는 단계와(도 11 내지 도 13 참조);

상기 제1회로패턴(109∼112)이 매립된 절연층(201) 상에 회로 형성용 제1개구부(204∼207)를 갖는 제1솔더레지스트층(203a, 203b)을 형성하는 단계(도 14 내지 도 15 참조)와;

상기 제1개구부(204∼207) 및 상기 제1솔더레지스트층(203a, 203b) 상에 제2회로패턴(214a∼216a, 214b∼216b)을 형성하는 단계와(도 16 내지 도 20 참조)와;

상기 제2회로패턴(214a∼216a, 214b∼216b)이 형성된 제1솔더레지스트층(203a, 203b) 상에 접속단자를 노출시키는 제2개구부(219a, 219b)를 갖는 제2솔더레지스트층(217a, 217b)을 형성하는 단계(도 21 참조);

를 포함한다.

우선, 도 7 내지 도 10을 참조하여 본 발명의 바람직한 일 실시예에 따라 회로 전사용 캐리어 부재를 준비하는 방법을 설명한다.

도 7을 참조하면, 열처리 시 비접착성을 나타내는 열접착제(101)의 일면 또는 양면에 캐리어층(102a, 102b) 및 베리어층(103a, 103b)을 순차적으로 형성하여 캐리어 구조체(100)를 제작한다.

상기 열접착제(101)는 열처리 시 비접착성을 나타내는 물질로서, 상온에서는 접착된 상태 그대로의 접착성을 유지하다가 열처리에 의해 접착성을 잃어 피접착물과의 박리가 가능한 것이라면 특별히 한정되지 않고 당업계에 공지된 모든 열접착제를 사용할 수 있다. 예를 들어, 약 100∼150℃의 온도에서의 열처리 시 비접착성을 나타내는 아크릴과 발포제로 이루어진 열접착제 등이 사용 가능하나, 특별히 이에 한정되는 것은 아니다.

상기 캐리어층(102a, 102b)은 당업계에 공지된 것이라면 특별히 한정되지 않고 사용할 수 있으며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용 가능하다.

상기 베리어층(103a, 103b)은 당업계에서 통상 구리 이외의 금속으로서 베리어층으로 사용되는 것이라면 특별히 한정되지 않으며, 예를 들어, 니켈, 크롬, 이들의 조합 등을 들 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 베리어층의 두께 및 형성방법은 특별히 한정되지 않는다. 예를 들어, 상기 베리어층(103a, 103b)은 전해 또는 무전해 도금을 통해서 약 3∼5㎛의 두께로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.

다음, 도 8을 참조하면, 상기 베리어층(103a, 103b) 상에 회로 형성용 개구부(105∼108)를 갖는 레지스트 패턴(104a, 104b)을 형성한다.

상기 레지스트 패턴(104a, 104b)으로는 당업계에 공지된 것이라면 특별히 한정되지 않고 사용 가능하며, 예를 들어, 감광성 레지스트로서 드라이필름을 사용하여 통상의 노광/현상 과정을 포함하는 포토리소그라피법을 통해서 회로가 형성될 부위에 개구부(105∼108)를 형성할 수 있다.

이때, 상기 회로 형성용 개구부(105∼108)는, 일 실시예에 따르면, 상기 회로 전사용 캐리어 부재 중 하나의 회로 전사용 캐리어 부재(200a)에 형성되는 제1층 랜드(회로패턴(111)에 대응됨)가 비아홀 가공 부위를 사이에 두고 이격되어 패턴화되도록 제1층 랜드용 개구부(107)가 구비되고, 다른 하나의 회로 전사용 캐리어 부재(200b)에 형성되는 제2층 랜드(회로패턴(109)에 대응됨)가 이격 부분 없이 일체로 상기 제1층 랜드에 대향되어 형성되도록 제2층 랜드용 개구부(105)가 구비될 수 있다.

다음, 도 9를 참조하면, 상기 회로 형성용 개구부(105∼108)에 제1회로패턴(109∼112)을 형성한다.

상기 제1회로패턴(109∼112)은 통상의 전해 동도금에 의해 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 이때, 상기 베리어층(103a, 103b)이 이미 형성되어 있기 때문에 별도의 시드층 형성 과정없이 바로 전해 동도금이 가능하다.

마지막으로, 도 10을 참조하면, 상기 레지스트 패턴(104a, 104b)을 제거하고 열처리하여 상기 열접착제(101)로부터 회로 전사용 캐리어 부재(200a, 200b)를 분리하여 얻는다.

상기 레지스트 패턴(104a, 104b)은 박리하여 제거될 수 있으며, 열처리를 통해서, 예를 들어 약 100∼150℃의 온도에서 열처리하여 열접착제(101)로부터 한 쌍의 회로 전사용 캐리어 부재(200a, 200b)를 각각 분리하여 얻을 수 있다.

이어서, 도 11 내지 도 13을 참조하여 본 발명의 바람직한 일 실시예에 따라 상기에서 준비된 캐리어 부재(200a, 200b)의 상기 제1회로패턴(109∼112)을 절연층(201)에 전사하여 매립하는 방법을 설명한다.

우선, 상술한 바에 따라 제작되어, 캐리어층(102a, 102b)의 일면에 베리어층(103a, 103b) 및 제1회로패턴(109∼112)이 순차적으로 형성된 한 쌍의 회로 전사용 캐리어 부재(200a, 200b)를 준비한다.

다음, 도 11을 참조하면, 절연층(201)을 준비하고, 상기 한 쌍의 회로 전사용 캐리어 부재(200a, 200b)를 제1회로패턴(109∼112)이 내층으로 향하도록 서로 대향시키고 적층하여 상기 절연층(201)에 제1회로패턴(109∼112)을 매립한다. 이때, 적층 후 절연층(201)을 경화시켜도 무방하다.

다음, 도 12를 참조하면, 상기 회로 전사용 캐리어 부재(200a, 200b)의 캐리어층(102a, 102b)을 제거하여 베리어층(103a, 103b)을 노출시킨 후, 도 13을 참조하면, 상기 베리어층(103a, 103b)을 제거하여 제1회로패턴(109∼112)을 노출시킨다.

상기 캐리어층(102a, 102b)의 제거는 경화/매립이 완료된 후, 예를 들어, 캐리어층으로서 박리성 중합체를 사용한 경우에는 박리(peeling)하거나, 또는 금속 재질의 캐리어층을 사용한 경우에는 통상의 에칭을 통해서 제거할 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 베리어층(103a, 103b)의 제거는 통상의 금속 에칭법을 통해서 수행될 수 있다. 이때, 기존의 방법에 따라 구리 시드층을 에칭하는 것에 비해서, 구리 이외의 금속으로 이루어지는 베리어층을 에칭하여 제거하는 경우 구리로 이루어진 회로패턴 부위의 손상을 줄일 수 있다.

한편, 상기 베리어층(103a, 103b)을 에칭하는 과정에서 통상적으로 회로의 표면도 미세하게 에칭되기 때문에 절연층(201) 표면과 제1회로패턴(109∼112) 표면간에 약간의 단차가 생성될 수 있다.

선택적으로, 필요에 따라, 상기 절연층(201)의 양면에 형성되는 제1회로패턴(109∼112) 간을 전기적으로 연결하기 위하여 비아(202a+202b)를 추가 형성할 수 있다.

상기 비아 형성방법은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니며, 베리어층 제거 후 비아를 형성할 수도 있으나, 이하 비아 형성 후 베리어층을 제거하는 일 실시예를 설명한다.

우선, 층간 전기적 접속을 위한 비아홀을 형성하여 랜드(회로패턴(111, 109)에 대응됨)의 접촉면을 노출시킨다. 이때, 상기 비아홀 가공은 통상의 CO2 레이저 등을 사용하여 수행될 수 있다. 바람직하게는, 상기 비아홀 가공은 먼저 비아를 형성할 부위의 베리어층(103a, 103b)을 제거하여 절연층(201)을 노출시킨 후, 절연층(201)을 가공하여 랜드의 접촉면을 노출시켜 수행될 수 있다.

다음, 상기 비아홀 내부를 포함하여 베리어층(103a, 103b) 상에 예를 들어, 무전해 동도금을 통해서 시드층(202a)을 형성한다. 이때, 무전해 동도금 전에 노출된 표면의 이물질 등을 제거하기 위하여 예를 들어, 디스미어 처리와 같은 통상의 표면 전처리를 수행할 수 있다.

다음, 상기 비아홀 내부를 충전 도금(202b)한다. 상기 충전 도금방법으로는 특별히 한정되는 것은 아니나, 예를 들어, 역펄스 도금과 같이 도금액 성분 및 도금 방법 등을 적절히 조절하여 주로 비아 내에 충전 도금층이 형성되고, 기판 표면에는 도금층이 거의 형성되지 않도록 하는 것이 바람직하다.

다음, 상기 시드층을 포함하는 표면층을 통상의 플레시 에칭 등의 방법을 이용하여 에칭하여 베리어층(103a, 103b)을 노출시킨다. 상기 베리어층(103a, 103b)을 포함하는 표면층 역시 통상의 금속 에칭법을 통해서 에칭하여 제1회로패턴(109∼112)을 노출시킨다.

이어서, 도 14 내지 도 15를 참조하여 본 발명의 일 실시예에 따라 상기 제1회로패턴(109∼112)이 매립된 절연층(201) 상에 회로 형성용 제1개구부(204∼207)를 갖는 제1솔더레지스트층(203a, 203b)을 형성하는 방법을 설명한다.

우선, 도 14를 참조하면, 상기 제1회로패턴(109∼112)이 매립된 절연층(201) 상에 제1솔더레지스트층(203a, 203b)을 형성한다.

상기 솔더레지스트층은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속단자를 노출시키기 위해 개구부가 형성된다. 상기 솔더레지스트는 당업계에 공지된 바에 따라, 예를 들어, 포토솔더레지스트 잉크, 포토솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으며, 적용 목적에 따라 열경화성 수지나 감광성 수지와 같은 절연재로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.

다음, 도 15를 참조하면, 상기 제1솔더레지스트층(203a, 203b)에 회로 형성용 제1개구부(204∼207)를 형성한다. 이때, 상기 제1개구부(204∼207) 중 일부(205, 206)는 상기 매립된 제1회로패턴(112, 109) 상에 형성될 수 있다.

여기서, 상기 제1개구부(204∼207)를 형성하는 단계는 통상의 LDA(laser direct ablation) 공법, 포토리소그라피법 등 특별히 한정되지 않고 당업계에 공지된 공법에 의해 수행될 수 있으나, 바람직하게는 노광/현상 과정을 포함하는 포토리소그라피법에 의해 수행될 수 있다.

이어서, 도 16 내지 도 20을 참조하여 본 발명의 일 실시예에 따라 상기 제1개구부(204∼207) 및 상기 제1솔더레지스트층(203a, 203b) 상에 제2회로패턴(214a∼216a, 214b∼216b)을 형성하는 방법을 설명한다.

우선, 도 16을 참조하면, 상기 제1개구부(204∼207)를 포함하여 상기 제1솔더레지스트층(203a, 203b) 상에 시드층(208a, 208b)을 형성한다.

상기 시드층(208a, 208b)은 예를 들어, 무전해 동도금에 의해 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.

한편, 상기 제1솔더레지스트층(203a, 203b)과 시드층(208a, 208b)과의 밀착력을 높이기 위해 상기 제1솔더레지스트층(203a, 203b)에 통상의 표면처리를 수행한 후 시드층(208a, 208b)을 형성하여도 무방하다.

다음, 도 17을 참조하면, 상기 시드층(208a, 208b) 상에 회로 형성용 개구부(210a∼212a, 210b∼212b)를 갖는 레지스트 패턴(209a, 209b)을 형성한다.

상기 레지스트 패턴(209a, 209b)의 형성방법은 당업계에 공지된 것이라면 특별히 한정되지 않고 적용 가능하며, 예를 들어, 감광성 레지스트로서 드라이필름을 적층하고 통상의 노광/현상 과정을 포함하는 포토리소그라피법을 통해서 패터닝하여 회로가 형성될 부위에 개구부(210a∼212a, 210b∼212b)를 형성할 수 있다.

여기서, 상기 회로 형성용 개구부(210a∼212a, 210b∼212b) 중 일부(211a, 212a, 211b, 212b)는 상기 제1개구부(204∼207) 상에 형성되어 연장된 개구부를 형성할 수 있다.

다음, 도 18을 참조하면, 상기 회로 형성용 개구부(210a∼212a, 210b∼212b)에 금속층(213a, 213b)을 형성한다.

상기 금속층(213a, 213b)은 당업계에 공지된 통상의 회로용 금속층이라면 특별히 한정되는 것은 아니나 통상 전해 동도금에 의해 형성되는 것이 전형적이다.

다음, 도 19를 참조하면, 상기 레지스트 패턴(209a, 209b)을 박리 등에 의해 제거하고, 도 20을 참조하면, 상기 금속층(213a, 213b)이 형성되지 않은 부위의 노출된 시드층(208a, 208b)을 예를 들어, 플레시 에칭법 등에 의하여 제거하여 제2회로패턴(214a∼216a, 214b∼216b)을 형성한다.

여기서, 상기 제2회로패턴(214a∼216a, 214b∼216b)에는 상기 제1솔더레지스트층(203a, 203b) 상의 시드층 상에 형성된 회로 형성용 개구부(210a, 210b)를 통해서 상기 제1솔더레지스트층(203a, 203b) 상에 형성된 제2회로패턴(214a, 214b)과, 상술한 연장된 개구부 중 절연층(201) 상의 제1개구부(204, 207)와 연장되어 형성된 회로 형성용 개구부(211a, 211b)를 통해서 상기 절연층(201) 상에 형성된 제2회로패턴(215a, 215b)과, 상술한 연장된 개구부 중 대응되는 제1회로패턴(112, 109) 상에 형성된 제1개구부(205, 206)와 연장되어 형성된 회로 형성용 개구부(212a, 212b)를 통해서 상기 대응되는 매립된 제1회로패턴(112, 109)과 면접촉되어 일체로 형성된 제2회로패턴(216a, 216b)이 포함될 수 있다.

또한, 상기 제2회로패턴(214a∼216a, 214b∼216b)은 상기 회로 형성용 개구부(210a∼212a, 210b∼212b)를 통해서 상기 제1솔더레지스트층(203a, 203b) 상부로 돌출되어 형성될 수 있으나, 특별히 이에 한정되는 것은 아니며, 도시되지는 않았으나, 상술한 연장된 개구부를 형성하지 않는 경우에는 제1개구부에 의해 상기 제1솔더레지스트층(203a, 203b)과 평탄화되어 형성될 수도 있다.

이어서, 도 21을 참조하여 본 발명의 일 실시예예 따라 상기 제2회로패턴(214a∼216a, 214b∼216b)이 형성된 제1솔더레지스트층(203a, 203b) 상에 접속단자를 노출시키는 제2개구부(219a, 219b)를 갖는 제2솔더레지스트층(217a, 217b)을 형성하는 단계를 설명한다.

도 21을 참조하면, 상기 제2회로패턴(214a∼216a, 214b∼216b)이 형성된 제1솔더레지스트층(203a, 203b) 상에 제2솔더레지스트층(217a, 217b)을 형성한 후, 접속단자를 노출시키는 제2개구부(219a, 219b)를 형성한다.

상기 제2솔더레지스트층은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속단자를 노출시키기 위해 개구부가 형성된다.

상기 제2솔더레지스트층은 상술한 제1솔더레지스트층과 동일하거나 상이한 물질로 구성될 수 있으며, 당업계에 공지된 바에 따라, 예를 들어, 포토솔더레지스트 잉크, 포토솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으며, 적용 목적에 따라 열경화성 수지나 감광성 수지와 같은 절연재로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 제2개구부(219a, 219b)는 통상의 LDA(laser direct ablation) 공법, 포토리소그라피법 등 특별히 한정되지 않고 당업계에 공지된 공법에 의해 형성될 수 있으나, 바람직하게는 노광/현상 과정을 포함하는 포토리소그라피법에 의해 수행될 수 있다.

추가적으로, 상기 제2개구부(219a, 219b)에 의해 노출된 접속단자(해당도면에서 제2회로패턴(215a, 216a, 215b, 216b)에 해당됨) 상에 표면처리층(218a, 218b)을 형성하는 단계가 더 수행될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 일 측면에 따르면, 내층 회로를 매립 패턴으로 형성하고, 외층 회로를 절연재의 계면에 구성하되, 외층 회로 중 일부와 매립된 내층 회로 중 일부를 비아와 같은 접속 수단을 사용하지 않고 직접 연결함으로써 박판의 다층 회로기판을 고밀도로 구현할 수 있다.

본 발명의 바람직한 다른 측면에 따르면, 통상의 빌드업 과정 없이 박판의 4층 회로 기판을 고밀도로 구현할 수 있다.

본 발명의 바람직한 또 다른 측면에 따르면, 통상의 레이저 드릴 가공법을 적용하지 않고도 고밀도의 층간 연결 구조를 구현하여 비용을 절감할 수 있다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

100 : 캐리어 구조체
101 : 열접착제
102a, 102b : 캐리어층
103a, 103b : 베리어층
104a, 104b : 레지스트 패턴
105∼108 : 회로 형성용 개구부
109∼112 : 제1회로패턴
200a, 200b : 회로 전사용 캐리어 부재
201 : 절연층
202a : 무전해 도금층
202b : 전해 도금층
203a, 203b : 제1솔더레지스트층
204∼207 : 제1개구부
208a, 208b : 시드층
209a, 209b : 레지스트 패턴
210a∼212a, 210b∼212b : 회로 형성용 개구부
213a, 213b : 금속층
214a∼216a, 214b∼216b : 제2회로패턴
217a, 217b : 제2솔더레지스트층
218a, 218b : 표면처리층
219a, 219b : 제2개구부

Claims

절연층;
상기 절연층에 매립되는 제1회로패턴;
상기 제1회로패턴이 매립된 절연층 상에 형성되는 제1솔더레지스트층;
상기 절연층, 상기 제1회로패턴 및 상기 제1솔더레지스트층 중 하나 또는 2 이상의 상부에 형성되는 제2회로패턴; 및
상기 제1솔더레지스트층 상에 형성되며 접속단자를 노출시키는 개구부를 갖는 제2솔더레지스트층;
을 포함하는 인쇄회로기판.
청구항 1에 있어서,
상기 제2회로패턴 중 상기 제1회로패턴 상에 형성되는 제2회로패턴은 대응되는 제1회로패턴과 면접촉되어 일체로 형성되는 인쇄회로기판.
청구항 1에 있어서,
상기 개구부에 의해 노출된 접속단자 상에 형성되는 표면처리층을 더 포함하는 인쇄회로기판.
청구항 1에 있어서,
상기 제1회로패턴 및 상기 제2회로패턴은 상기 절연층의 양면에 형성되는 인쇄회로기판.
청구항 4에 있어서,
상기 절연층의 양면에 형성되는 상기 제1회로패턴을 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
캐리어층에 베리어층과 제1회로패턴이 순차적으로 형성된 회로 전사용 캐리어 부재를 준비하는 단계;
절연층을 준비하는 단계;
상기 절연층에 상기 캐리어 부재의 상기 제1회로패턴을 전사하여 매립하는 단계;
상기 제1회로패턴이 매립된 절연층 상에 회로 형성용 제1개구부를 갖는 제1솔더레지스트층을 형성하는 단계;
상기 제1개구부 및 상기 제1솔더레지스트층 상에 제2회로패턴을 형성하는 단계; 및
상기 제2회로패턴이 형성된 제1솔더레지스트층 상에 접속단자를 노출시키는 제2개구부를 갖는 제2솔더레지스트층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 캐리어 부재를 준비하는 단계는:
열처리 시 비접착성을 나타내는 열접착제의 일면 또는 양면에 캐리어층 및 베리어층을 순차적으로 형성하는 단계;
상기 베리어층 상에 회로 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;
상기 회로 형성용 개구부에 제1회로패턴을 형성하는 단계; 및
상기 레지스트 패턴을 제거하고 열처리하여 상기 열접착제로부터 회로 전사용 캐리어 부재를 분리하여 얻는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제1회로패턴을 전사하여 매립하는 단계는:
상기 회로 전사용 캐리어 부재를 상기 절연층에 적층하여 상기 제1회로패턴을 상기 절연층에 매립하는 단계; 및
상기 회로 전사용 캐리어 부재의 캐리어층과 베리어층을 순차적으로 제거하여 상기 제1회로패턴을 노출시키는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제1개구부를 갖는 제1솔더레지스트층을 형성하는 단계는:
상기 제1회로패턴이 매립된 절연층 상에 제1솔더레지스트층을 형성하는 단계; 및
상기 제1솔더레지스트층에 회로 형성용 제1개구부를 형성하는 단계;
를 포함하며, 상기 제1개구부 중 일부는 상기 매립된 제1회로패턴 상에 형성되는 인쇄회로기판의 제조방법.
청구항 9에 있어서,
상기 제1개구부를 형성하는 단계는 포토리소그라피법에 의해 수행되는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제2회로패턴을 형성하는 단계는:
상기 제1개구부를 포함하여 상기 제1솔더레지스트층 상에 시드층을 형성하는 단계;
상기 시드층 상에 회로 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;
상기 회로 형성용 개구부에 금속층을 형성하는 단계;
상기 레지스트 패턴을 제거하는 단계; 및
노출된 시드층을 제거하여 제2회로패턴을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 11에 있어서,
상기 회로 형성용 개구부 중 일부는 상기 제1개구부 상에 형성되어 연장된 개구부를 형성하는 인쇄회로기판의 제조방법.
청구항 11에 있어서,
상기 회로 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계는:
상기 시드층 상에 감광성 레지스트를 형성하는 단계; 및
상기 감광성 레지스트를 포토리소그라피법에 의해 패터닝하여 회로 형성용 개구부를 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제1개구부 중 일부는 상기 제1회로패턴 상에 형성되며, 상기 제2회로패턴 중 일부는 상기 제1회로패턴 상에 형성된 제1개구부를 통해서 대응되는 제1회로패턴과 면접촉되어 일체로 형성되는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제2회로패턴은 상기 제1솔더레지스트층 상부로 돌출되어 형성되는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제2개구부를 갖는 제2솔더레지스트층을 형성하는 단계는:
상기 제2회로패턴이 형성된 제1솔더레지스트층 상에 제2솔더레지스트층을 형성하는 단계; 및
상기 제2솔더레지스트층에 접속단자를 노출시키는 제2개구부를 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 16에 있어서,
상기 제2개구부를 형성하는 단계는 포토리소그라피법에 의해 수행되는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 제2개구부에 의해 노출된 접속단자 상에 표면처리층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
청구항 6에 있어서,
상기 회로 전사용 캐리어 부재를 한 쌍 준비하고, 상기 절연층의 양면에 상기 캐리어 부재의 제1회로패턴을 각각 전사하여 매립하는 인쇄회로기판의 제조방법.
청구항 19에 있어서,
상기 절연층의 양면에 형성되는 상기 제1회로패턴을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.