KR20120026368A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120026368A
KR20120026368A KR1020100088546A KR20100088546A KR20120026368A KR 20120026368 A KR20120026368 A KR 20120026368A KR 1020100088546 A KR1020100088546 A KR 1020100088546A KR 20100088546 A KR20100088546 A KR 20100088546A KR 20120026368 A KR20120026368 A KR 20120026368A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
circuit
forming
circuit board
Prior art date
Application number
KR1020100088546A
Other languages
English (en)
Inventor
엄지현
김흥규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100088546A priority Critical patent/KR20120026368A/ko
Publication of KR20120026368A publication Critical patent/KR20120026368A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 코어 절연층과, 상기 코어 절연층의 양면에 형성되며, 회로 형성용 개구부를 갖는 절연층 및 상기 절연층의 개구부에 형성되는 회로패턴을 포함하는 회로층을 포함한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 산업이 발달함에 따라서 전자 부품의 고기능화 및 소형화 요구가 발생되고 있으며, 특히 휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.
기존의 IC와 주 기판(Main borad)을 연결하기 위한 인터포저(Interposer)로서 리드프레임이 사용되고 있었으나 IC의 I/O 수(count)가 점점 더 증가함에 따라서 인터포저도 인쇄회로기판을 사용하게 되었는데 이것이 CSP라고 하는 PKG로 초점이 맞춰지는 추세로 변화하고 있다.
초기에는 몇 개의 IC만이 인터포저로 CSP를 사용하였으나 현재는 휴대기기의 소형화 추세가 가속됨에 따라서 거의 대부분의 인터포저가 CSP 기판을 적용하는 추세로 변화하고 있다.
이러한 추세로 변화하는 가운데 다층 기판의 수요가 늘어나고, 2L 이상의 기판에서 박판화 요구가 발생하고 있다.
이하, 도 12 내지 도 16를 참조하여 종래기술의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명한다.
우선, 도 12 내지 도 13를 참조하면, 당업계에 공지된 b2it(bump buried interconnection technology) 공법을 적용하여 동박(11)에 범프 페이스트(12)를 인쇄하여 외층 기판(10)을 제작한다.
다음, 도 14를 참조하면, 절연층(21)의 양면에 동박이 적층된 동박적층판(CCL)의 양면 동박에 통상의 회로 형성 공정에 따라 내층 회로(22a, 22b)를 형성하여 내층 기판(20)을 제작한다.
다음, 도 15를 참조하면, 상기에서 제작한 내층 기판(20)의 양면에 층간 절연층(30a, 30b), 예를 들어, 프리프레그를 개재하고 한 쌍의 외층 기판(10a, 10b)을 적층한다.
이와 같이 제작된 4층 회로기판의 구조를 도 16에 나타내었다.
도 16을 참조하면, 통상 동박적층판을 이용하여 적층하는 방식으로 내층 회로(22a, 22b) 및 외층 회로가 모두 프리프레그와 같은 절연층(21, 30a, 30b) 상에 빌드업된 구조를 갖는다.
상기와 같은 종래기술의 다층 인쇄회로기판의 경우, 박판화하기 어렵고 미세 패턴에 대응하기 어려운 단점이 있다.
또한, 반도체 인쇄회로기판은 소형화 추세의 요구에 맞추어 회로 전사 방식의 제조공법이 알려져 있다. 이 공법은 캐리어층과 같은 형태의 동박적층판(CCL)에서 감광성 포토 레지스트인 드라이 필름을 적층하고 도금하여 패턴을 형성하고 이것을 박리 공정을 통하여 제거한다. 이후, 동박적층판에서 분리하여 적층 공정을 통하여 2L 기판을 형성하게 된다.
이때, 적층 시 열과 압력을 가하여 성형을 하게 되는데, 캐리어층 위에 미세 패턴을 가지고 있는 경우 패턴이 쓰러지는 등 불량이 발생할 수 있는 소지가 크다. 또한, 절연물질을 제거하므로 열변화에 따라서 캐리어층의 스케일이 변하게 되므로 고집적 회로 구현이 어렵고 랜드(land) 사이즈를 축소하는 데 한계가 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 다층 기판 구조에서 드라이 필름(Dry-Film) 대신 절연물질을 도포함으로써 미세 회로 패턴에 대응하여 안정적으로 적층하고, 고집적 회로를 구현하는 것이다.
본 발명의 바람직한 일 측면에 따르면:
코어 절연층;
상기 코어 절연층의 양면에 형성되며, 회로 형성용 개구부를 갖는 절연층;
상기 절연층의 개구부에 형성되는 회로패턴을 포함하는 회로층
을 포함하는 인쇄회로기판이 제공된다.
상기 절연층과 상기 회로패턴은 평탄화된 표면을 형성할 수 있다.
상기 회로층은 상기 절연층 양면의 회로패턴을 전기적으로 연결하는 비아를 포함할 수 있다.
상기 회로패턴은 무전해 도금층, 전해 도금층 또는 이들의 조합으로 구성될 수 있다.
본 발명의 바람직한 또 다른 측면에 따르면:
캐리어층 상에 회로 형성용 개구부를 갖는 절연층 및 상기 개구부에 형성된 회로패턴을 포함하는 한 쌍의 회로 전사용 캐리어 부재를 준비하는 단계;
코어 절연층을 준비하는 단계; 및
상기 코어 절연층의 양면에 상기 한 쌍의 회로 전사용 캐리어 부재의 회로패턴 및 절연층을 각각 전사하는 단계
를 포함하는 인쇄회로기판의 제조방법이 제공된다.
상기 제조방법에서
상기 캐리어 부재를 준비하는 단계는:
열처리 시 비접착성을 나타내는 열접착제의 양면에 캐리어층을 형성하는 단계;
상기 캐리어층 상에 회로 형성용 개구부를 갖는 절연층을 형성하는 단계;
상기 회로 형성용 개구부에 회로패턴을 형성하는 단계; 및
상기 회로패턴이 형성된 구조체를 열처리하여 상기 열접착제로부터 한 쌍의 회로 전사용 캐리어 부재를 분리하여 얻는 단계
를 포함할 수 있다.
상기 회로 형성용 개구부는 레이저(Laser) 패턴 가공 공정에 의해 가공될 수 있다.
상기 회로패턴을 형성하는 단계는 무전해 도금, 전해 도금 또는 이들의 조합에 의해 수행될 수 있다.
상기 제조방법에서
상기 회로패턴 및 절연층을 전사하는 단계는:
상기 회로패턴과 절연층을 내측 방향으로 하여 상기 한 쌍의 회로 전사용 캐리어 부재를 상기 코어 절연층의 양면에 각각 적층하는 단계; 및
상기 캐리어층을 제거하여 상기 회로패턴 및 절연층을 노출시키는 단계
를 포함한다.
상기 캐리어층의 제거는 박리(peeling) 또는 에칭을 통해서 수행될 수 있다.
상기 제조방법은 상기 코어 절연층의 양면에 형성된 회로패턴을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함할 수 있다.
상기 비아를 형성하는 단계는:
상기 코어 절연층 및 절연층에 비아홀을 형성하는 단계;
상기 비아홀을 포함하여 상기 절연층 상에 시드층을 형성하는 단계;
상기 시드층이 형성된 비아홀을 전해 도금을 통해서 충전하는 단계; 및
상기 절연층 상의 시드층을 제거하는 단계
를 포함할 수 있다.
상기 제조방법에서,
상기 캐리어층은 금속 또는 중합체로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 바람직한 일 측면에 따르면, 미세 회로 패턴 형성이 용이하다.
구체적으로, 회로패턴의 측면에 형성된 절연층으로 인하여 적층 시 회로패턴이 쓰러지는 것을 방지할 수 있으므로 안정적인 적층이 가능하고, 이에 따라 인쇄회로기판의 불량율을 감소시킬 수 있다.
본 발명의 바람직한 또 다른 측면에 따르면, 고밀도 인쇄회로기판 제작이 용이하다.
구체적으로, 회로패턴의 측면에 형성된 절연층으로 인하여 열에 의한 팽창율이 저하되므로 고집적 회로를 구현할 수 있다. 또한, 팽창율 저하에 따라 캐리어의 형태 변화가 감소되므로, 랜드(land) 사이즈 축소가 가능하다.
도 1은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
도 2 내지 도 11은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 12 내지 도 16은 종래기술의 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 설명하기 위한 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 인쇄회로기판은:
코어 절연층(300)과; 상기 코어 절연층(300)의 양면에 형성되며, 회로 형성용 개구부를 갖는 절연층(240a, 240b)과; 상기 절연층(240a, 240b)의 개구부에 형성되는 회로패턴(245a, 245b, 247a, 247b)을 포함하는 회로층을 포함한다.
일 실시예에 따르면, 상기 절연층(240a, 240b)과 상기 회로패턴(245a, 245b, 247a, 247b)은 서로 평탄화된 표면을 갖도록 형성될 수 있다. 즉, 도 1에 도시된 바와 같이, 절연층(240a, 240b)과 회로패턴(245a, 245b, 247a, 247b)이 서로 같은 높이로 형성되어 상면이 평탄하게 이루어지는 것이다.
상기 회로층은 상기 절연층(240a, 240b) 양면의 회로패턴(245a, 245b, 247a, 247b)을 전기적으로 연결하는 비아(320)를 포함할 수 있다. 여기서, 상기 회로패턴(245a, 245b, 247a, 247b)은 랜드(245a, 245b)와 배선(247a, 247b)을 포함할 수 있다. 또한, 상기 회로패턴(245a, 245b, 247a, 247b)은 무전해 도금층, 전해 도금층 또는 이들의 조합으로 구성될 수 있다.
상기 코어 절연층 및 절연층으로는 통상의 수지 절연재가 사용될 수 있다. 상기 수지 절연재로는 통상의 수지 기판 자재로서 공지된 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 회로패턴과 비아를 포함하는 회로층은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리를 사용하는 것이 전형적이다.
본 발명의 바람직한 일 실시예에 따른 인쇄회로기판은 회로패턴 양측 면에 절연층이 적층되어 있으므로, 미세 회로 패턴이 형성되는 경우에도 적층 시 미세 회로 패턴이 쓰러지지 않고 안정적으로 적층될 수 있다.
또한, 적층 시 상기 미세 회로 패턴이 쓰러지는 것을 방지할 수 있으므로, 회로 패턴이 쓰러졌을 때의 반경을 예상하여 오차 범위를 포함하여 형성하는 랜드(land)의 사이즈를 축소하여 고밀도의 미세 피치를 구현할 수 있다.
인쇄회로기판의 제조방법
도 2 내지 도 11은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법은:
캐리어층 상에 회로 형성용 개구부를 갖는 절연층 및 상기 개구부에 형성된 회로패턴을 포함하는 한 쌍의 회로 전사용 캐리어 부재를 준비하는 단계(도 2 내지 도 6 참조)와;
코어 절연층을 준비하는 단계(도 7 참조)와;
상기 코어 절연층의 양면에 상기 한 쌍의 회로 전사용 캐리어 부재의 회로패턴 및 절연층을 각각 전사하는 단계(도 8 내지 도 11 참조)
를 포함한다.
우선, 도 2 내지 도 6을 참조하여 본 발명의 바람직한 일 실시예에 따라 회로 전사용 캐리어 부재를 준비하는 방법을 설명한다.
도 2를 참조하면, 열처리 시 비접착성을 나타내는 열접착제(210)의 양면에 캐리어층(220a, 220b) 및 베리어층(230a, 230b)을 순차적으로 형성하여 캐리어 구조체(200)를 제작한다.
상기 열접착제(210)는 열처리 시 비접착성을 나타내는 물질로서, 상온에서는 접착된 상태 그대로의 접착성을 유지하다가 열처리에 의해 접착성을 잃어 피접착물과의 박리가 가능한 것이라면 특별히 한정되지 않고 당업계에 공지된 모든 열접착제를 사용할 수 있다. 예를 들어, 약 100?150℃의 온도에서의 열처리 시 비접착성을 나타내는 아크릴과 발포제로 이루어진 열접착제 등이 사용 가능하나, 특별히 이에 한정되는 것은 아니다.
상기 캐리어층(220a, 220b)은 당업계에 공지된 것이라면 특별히 한정되지 않고 사용할 수 있으며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용 가능하다.
상기 베리어층(230a, 230b)은 당업계에서 통상 구리 이외의 금속으로서 베리어층으로 사용되는 것이라면 특별히 한정되지 않으며, 예를 들어, 니켈, 크롬, 이들의 조합 등을 들 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 베리어층의 두께 및 형성방법은 특별히 한정되지 않는다. 예를 들어, 상기 베리어층(230a, 230b)은 전해 또는 무전해 도금을 통해서 약 3?5㎛의 두께로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 베리어층(230a, 230b)은 필요에 따라 선택적으로 형성할 수 있는 구성으로서 생략하여도 무방하다.
다음, 도 3 및 도 4를 참조하면, 상기 베리어층(230a, 230b) 상에 절연층(240a, 240b)을 도포한 후, 상기 절연층(240a, 240b)에 회로 형성용 개구부(241a, 241b, 243a, 243b)를 가공한다.
이때, 상기 회로 형성용 개구부(241a, 241b, 243a, 243b)는 레이저(Laser) 패턴 가공 공정에 의해 가공할 수 있다.
다음, 도 5를 참조하면, 상기 회로 형성용 개구부(241a, 241b, 243a, 243b)에 회로패턴(245a, 245b, 247a, 247b)을 형성한다. 여기서, 상기 회로패턴(245a, 245b, 247a, 247b) 형성은 당업계에 공지된 바에 따라, 무전해 도금, 전해 도금 또는 이들의 조합에 의해 수행될 수 있다.
다음, 도 6을 참조하면, 상기 회로패턴(245a, 245b, 247a, 247b)이 형성된 캐리어 구조체(200)를 열처리하여 상기 열접착제(210)로부터 한 쌍의 회로 전사용 캐리어 부재(200a, 200b)를 분리하여 얻는다.
이어서, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 일 실시예에 따라 상기에서 준비된 한 쌍의 회로 전사용 캐리어 부재(200a, 200b)를 코어 절연체에 전사하는 방법을 설명한다.
우선, 도 7 및 도 8을 참조하면, 코어 절연층(300)을 준비하고, 상기 코어 절연층(300)의 양면에 상기 한 쌍의 회로 전사용 캐리어 부재(200a, 200b)의 회로패턴(245a, 245b, 247a, 247b) 및 절연층(240a, 240b)이 코어 절연층(300)을 향하도록 서로 대향시켜 적층한다.
상기 코어 절연층 및 절연층으로는 통상의 수지 절연재가 사용될 수 있다. 상기 수지 절연재로는 통상의 수지 기판 자재로서 공지된 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 9를 참조하면, 코어 절연층(300)에 적층된 상기 캐리어 부재(200a, 200b)에서 캐리어층(220a, 220b) 및 베리어층(230a, 230b)를 제거한다.
상기 캐리어층(220a, 220b)의 제거는 예를 들어, 캐리어층으로서 박리성 중합체를 사용한 경우에는 박리(peeling)하거나, 또는 금속 재질의 캐리어층을 사용한 경우에는 통상의 에칭을 통해서 제거할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 베리어층(230a, 230b)의 제거는 금속 에칭법을 통하여 수행될 수 있으며, 베리어층(230a, 230b)을 형성하지 않은 경우 이 과정 또한 생략할 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 또한, 상술한 단계 이후, 상기 코어 절연층(300)의 양면에 형성된 회로패턴을 전기적으로 연결하는 비아(320)를 형성하는 단계를 더 포함할 수 있다.
상기 비아(320)를 형성하는 단계는 도 10 및 도 11을 참조하면, 우선, 상기 코어 절연층(300) 및 절연층(240a)에 비아홀(310)을 형성하여 랜드(회로패턴(245a, 245b에 대응됨)의 접촉면을 노출시킨다. 이때, 비아홀(310) 형성은 통상의 CO2 레이저 등을 사용하여 수행될 수 있다.
다음, 상기 비아홀(310) 내부를 포함하여 상기 절연층(240a) 상에 예를 들어, 무전해 도금을 통해서 시드층(미도시)을 형성한다. 이때, 무전해 도금 전에 노출된 표면의 이물질 등을 제거하기 위하여 예를 들어, 디스미어 처리와 같은 통상의 표면 전처리를 수행할 수 있다.
다음, 상기 시드층(미도시)에 형성된 비아홀(310) 내부를 전해 도금을 통해서 충전 도금(320)한 후, 상기 절연층(240a) 상의 시드층(미도시)를 제거한다.
이때, 상기 충전 도금방법으로는 특별히 한정되는 것은 아니나, 예를 들어, 역펄스 도금과 같이 도금액 성분 및 도금 방법 등을 적절히 조절하여 주로 비아 내에 충전 도금층이 형성되고, 기판 표면에는 도금층이 거의 형성되지 않도록 하는 것이 바람직하다.
상술한 바와 같이, 본 발명의 바람직한 일 측면에 따르면, 캐리어층에 드라이 필름(Dry-film) 대신 절연층을 적층하여, 분리를 위한 열처리 시 상기 캐리어 부재가 열에 의해 변화되는 것을 방지할 수 있으므로 고집적 회로를 구현할 수 있다.
또한, 상기 캐리어층에 드라이 필름 대신 회로 형성용 개구부를 갖는 절연층을 적층한 후, 절연층의 개구부에 회로 패턴을 형성하고, 절연층을 제거하지 않은 상태에서 캐리어 부재를 분리하여 코어 절연층에 적층하므로, 적층 시 상기 형성된 회로 패턴이 미세 패턴인 경우에도 쓰러지는 현상을 방지할 수 있다.
또한, 전술한 바와 같이, 적층 시 회로 패턴이 쓰러지는 현상을 방지할 수 있으므로, 회로 패턴이 쓰러지는 경우 추가로 발생될 예상 반경을 감소시켜 그에 따라 랜드(land) 사이즈 축소가 가능하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
210 : 열접착제 220a, 220b : 캐리어층
230a, 230b : 베리어층 240a, 240b : 절연층
200a, 200b : 캐리어 부재 245a, 245b, 247a, 247b : 회로패턴
300 : 코어 절연층 320 : 비아

Claims (13)

  1. 코어 절연층;
    상기 코어 절연층의 양면에 형성되며, 회로 형성용 개구부를 갖는 절연층;
    상기 절연층의 개구부에 형성되는 회로패턴을 포함하는 회로층
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 절연층과 상기 회로패턴은 평탄화된 표면을 형성하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 회로층은 상기 절연층 양면의 회로패턴을 전기적으로 연결하는 비아를 포함하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 회로패턴은 무전해 도금층, 전해 도금층 또는 이들의 조합으로 구성되는 인쇄회로기판.
  5. 캐리어층 상에 회로 형성용 개구부를 갖는 절연층 및 상기 개구부에 형성된 회로패턴을 포함하는 한 쌍의 회로 전사용 캐리어 부재를 준비하는 단계;
    코어 절연층을 준비하는 단계; 및
    상기 코어 절연층의 양면에 상기 한 쌍의 회로 전사용 캐리어 부재의 회로패턴 및 절연층을 각각 전사하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 캐리어 부재를 준비하는 단계는:
    열처리 시 비접착성을 나타내는 열접착제의 양면에 캐리어층을 형성하는 단계;
    상기 캐리어층 상에 회로 형성용 개구부를 갖는 절연층을 형성하는 단계;
    상기 회로 형성용 개구부에 회로패턴을 형성하는 단계; 및
    상기 회로패턴이 형성된 구조체를 열처리하여 상기 열접착제로부터 한 쌍의 회로 전사용 캐리어 부재를 분리하여 얻는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 회로 형성용 개구부는 레이저(Laser) 패턴 가공 공정에 의해 가공되는 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 회로패턴을 형성하는 단계는 전해 도금에 의해 수행되는 인쇄회로기판의 제조방법.
  9. 청구항 5에 있어서,
    상기 회로패턴 및 절연층을 전사하는 단계는:
    상기 회로패턴과 절연층을 내측 방향으로 하여 상기 한 쌍의 회로 전사용 캐리어 부재를 상기 코어 절연층의 양면에 각각 적층하는 단계; 및
    상기 캐리어층을 제거하여 상기 회로패턴 및 절연층을 노출시키는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 캐리어층의 제거는 박리(peeling) 또는 에칭을 통해서 수행되는 인쇄회로기판의 제조방법.
  11. 청구항 5에 있어서,
    상기 코어 절연층의 양면에 형성된 회로패턴을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 비아를 형성하는 단계는:
    상기 코어 절연층 및 절연층에 비아홀을 형성하는 단계;
    상기 비아홀을 포함하여 상기 절연층 상에 시드층을 형성하는 단계;
    상기 시드층이 형성된 비아홀을 전해 도금을 통해서 충전하는 단계; 및
    상기 절연층 상의 시드층을 제거하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  13. 청구항 5에 있어서,
    상기 캐리어층은 금속 또는 중합체로 이루어지는 인쇄회로기판의 제조방법.
KR1020100088546A 2010-09-09 2010-09-09 인쇄회로기판 및 그 제조방법 KR20120026368A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100088546A KR20120026368A (ko) 2010-09-09 2010-09-09 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100088546A KR20120026368A (ko) 2010-09-09 2010-09-09 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120026368A true KR20120026368A (ko) 2012-03-19

Family

ID=46132288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088546A KR20120026368A (ko) 2010-09-09 2010-09-09 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120026368A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170052813A (ko) * 2015-11-04 2017-05-15 주식회사 잉크테크 회로형성방법
KR20180092890A (ko) * 2017-02-09 2018-08-20 주식회사 잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170052813A (ko) * 2015-11-04 2017-05-15 주식회사 잉크테크 회로형성방법
KR20180092890A (ko) * 2017-02-09 2018-08-20 주식회사 잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8298945B2 (en) Method of manufacturing substrates having asymmetric buildup layers
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
JP6293998B2 (ja) 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板
US20100224397A1 (en) Wiring board and method for manufacturing the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
JP2010263237A (ja) 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
JP2014082493A (ja) ハイブリッド積層基板及びその製造方法、並びにパッケージ基板
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
US20160219713A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
KR20180013017A (ko) 인쇄회로기판
KR20120026368A (ko) 인쇄회로기판 및 그 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
EP3996474A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR20130079118A (ko) 다층 회로 기판 제조방법 및 그 제조방법에 의해 제조된 다층 회로 기판
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP2010232585A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application