KR20180092890A - 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물 - Google Patents

시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물 Download PDF

Info

Publication number
KR20180092890A
KR20180092890A KR1020180016139A KR20180016139A KR20180092890A KR 20180092890 A KR20180092890 A KR 20180092890A KR 1020180016139 A KR1020180016139 A KR 1020180016139A KR 20180016139 A KR20180016139 A KR 20180016139A KR 20180092890 A KR20180092890 A KR 20180092890A
Authority
KR
South Korea
Prior art keywords
seed layer
layer
forming
pattern
conductive material
Prior art date
Application number
KR1020180016139A
Other languages
English (en)
Other versions
KR102465114B1 (ko
Inventor
정광춘
문병웅
김수한
문정윤
성현준
김재린
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Publication of KR20180092890A publication Critical patent/KR20180092890A/ko
Application granted granted Critical
Publication of KR102465114B1 publication Critical patent/KR102465114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Weting (AREA)

Abstract

본 발명은 시드층을 이용한 회로형성방법에 관한 것으로, 본 발명에 따른 시드층을 이용한 회로형성방법은 미세 피치의 구현이 가능하고, 회로의 부착력이 증대되며 마이그레이션 현상을 방지할 수 있는 것을 특징으로 한다.

Description

시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물{METHOD FOR FORMING CIRCUITS USING SEED LAYER AND ETCHANT COMPOSITION FOR SELECTIVE ETCHING OF SEED LAYER}
본 발명은 시드층을 이용한 회로형성방법에 관한 것으로서, 보다 상세하게는 부착력을 확보하면서 미세선폭 구현이 가능하며, 공정 중에 회로의 손상을 최소화할 수 있는 시드층을 이용한 회로형성방법에 관한 것이다.
일반적으로 회로를 형성하는 방법으로 감광성 필름을 이용하여 노광 및 에칭하는 리소그래피 공정이 많이 이용된다. 리소그래피 공정은 먼저 기재 상에 도전성 물질의 도금층을 형성한 다음, 도금층 상에 감광성 물질을 도포하여, 노광 및 에칭하여 기재 상에 도전성 물질의 패턴을 형성하는 방법이다. 하지만, 이러한 리소그래피 공정의 경우 구현할 수 있는 피치가 약 35㎛로서 미세한 회로패턴을 형성하는데 한계가 있다.
또한, 보다 미세한 피치를 구현하기 위하여 SAP(Semi Additive Process)방식이 개발되어 있다. 이는 PI필름 상에 구리재질의 시드층을 형성한 다음, 감광성 필름을 이용하여 패턴을 형성하고, 형성된 패턴 내로 구리 등의 도전성 물질을 도금한 후, 감광성 필름을 제거하고, 회로가 형성된 도전성 패턴 이외의 영역에 노출된 시드층을 제거하여 회로패턴을 형성한다.
그러나, SAP방식의 경우 시드층이 필름과 도전성 패턴 사이에 존재하게 됨으로써 부착력이 좋지 못하며, 감광성 필름의 제거 후 노출된 시드층의 제거가 완전치 못하게 될 경우에는 배선간의 마이그레이션이 문제가 된다.
한편, 일반적으로 시드층과 회로는 모두 구리(Cu)로 마련되는데, 시드층을 물리적으로 제거할 경우에는 회로의 손상이 발생되어 불량의 원인이 된다. 또한, 시드층과 도전성 패턴은 동일한 재질로 마련되므로 에칭등과 같은 화학적인 방법으로 제거하기가 어려운 문제점이 있다.
또한, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다.
코어리스 기판의 경우, 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다. 캐리어 부재 양면에 통상의 회로기판 제조방법에 따라 회로층 및 절연층을 포함하는 빌드업층을 형성한 후, 캐리어 부재를 제거하면 상부 회로기판과 하부 회로기판으로 분리되면서 코어리스 기판이 완성된다.
코어리스 기판 제조공정에 SAP방식을 적용하는 경우에는, 캐리어부재를 제거하여 빌드업층을 분리한 다음, 시드층을 제거하는 공정이 요구되는데, 시드층을 물리적으로 제거할 경우에는 회로의 손상이 발생되어 불량의 원인이 된다.
또한, 에칭과 같은 화학적인 방법으로 시드층을 제거하는 경우에는, 시드층과 회로가 모두 구리 재질로 이루어져 있으므로, 시드층의 에칭과정에서 회로의 노출표면이 손상된다. 특히, 이러한 회로의 표면손상은 전자부품 패키지 공정에서 접촉불량을 유발하게 되므로, 제조공정의 수율이 낮아지는 문제가 있다.
그리고, 지금까지 금속 배선이나 박막을 에칭하는 방법으로써 가장 보편적으로 사용되는 방법은 플라즈마로 처리하거나 에칭 용액을 이용하는 방법으로 나누어져 있는데 에칭액을 사용하는 경우 일반적으로 인산, 질산, 초산, 염산, 황산, 암모니아, 인산철, 질산철, 황산철, 염산철, 염소산 나트륨 및 물로 구성되어 있어 에칭 용액으로 사용할 때, 은 만 아니라 다른 금속 또는 금속 합금 또는 금속 화합물을 동시에 에칭 시킴으로써 금속 회로층을 손상시키게 된다. 이로 인하여 부식계수(Etch factor)가 낮은 불량한 패턴이 형성되는 단점이 있어 왔다.
특허문헌 1. 공개특허 10-2010-0043547호 (2010.04.29 공개)
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 미세한 회로의 피치를 구현할 수 있고, 부착력이 좋으며, 마이그레이션 발생을 최소화할 수 있는 시드층을 이용한 회로형성방법을 제공함에 있다.
또한, 시드층만을 용해시킬 수 있는 에칭액을 이용하여, 시드층만 선택적으로 용해시킴으로써 시드층을 제거할 수 있는 시드층을 이용한 회로형성방법을 제공함에 있다.
따라서, 시스층만을 간단한 방법으로 제거하여 도전성 패턴의 손상을 방지할 수 있어 공정중의 불량을 감소시킬 수 있는 시드층을 이용한 회로형성방법을 제공함에 있다.
또한, 본 발명의 목적은 SAP 방식을 코어리스 기판 제조공정에 적용하여 회로기판의 고밀도 및 박판화를 구현하면서도, 시드층의 제거과정에서 회로가 손상되는 것을 방지할 수 있는 시드층을 이용한 회로형성방법을 제공함에 있다.
또한, 본 발명의 목적은 금속 회로층 제거는 최소한으로 억제하고 은 또는 은 합금 또는 은 화합물 만을 선택적으로 에칭함으로써 금속 회로층 손상이 없고 부식계수(Etch factor)가 높은 에칭액 조성물을 제공하는 것을 목적으로 한다.
상기 목적은, 본 발명에 따라, 제1전도성 물질로 구성된 시드층을 마련하는 단계; 상기 시드층 상에 상기 시드층이 선택적으로 노출되도록 패턴홈이 형성된 패턴층을 형성하는 패턴층 형성단계; 도금 공정을 통해 상기 패턴홈에 제2전도성 물질을 충진하는 도금단계; 상기 패턴층 상에 수지층을 형성하는 수지층 형성단계; 및 상기 시드층을 제거하는 시드층 제거단계를 포함하며, 상기 제1전도성 물질과 제2전도성 물질은 서로 다른 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해 달성된다.
여기서, 상기 시드층 제거단계에서 상기 시드층은 상기 시드층을 선택적으로 제거할 수 있는 에칭액에 의해 제거된다.
또한, 상기 제1전도성 물질은 은(Ag) 재질로 마련되고, 상기 제2전도성 물질은 구리(Cu) 재질로 마련될 수 있다.
또한, 상기 시드층은 이형필름에 마련되며, 상기 패턴층 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 리소그래피 공정을 통해 패턴홈이 형성되며, 상기 도금단계와 상기 수지층 형성단계 사이에 상기 패턴층이 제거되는 패턴층 제거단계를 더 포함하고, 상기 시드층 제거단계에서 상기 시드층이 제거되어 상기 이형필름이 분리될 수 있다.
상기 목적은 상기 시드층은 이형필름에 마련되며, 상기 패턴층 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 패턴홈이 형성되며, 상기 시드층 제거단계에서 상기 시드층이 제거되어 상기 이형필름이 분리되는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
상기 목적은 이형필름의 일면에 은(Ag) 재질로 마련되는 시드층을 형성하는 시드층 형성단계; 상기 시드층 상에 시드보호층을 형성하는 보호층 형성단계; 상기 이형필름의 타면에 시드층이 선택적으로 노출되는 패턴홈을 형성하는 패턴형성단계; 상기 패턴홈에 구리재질의 도전성 물질을 충진하는 도금단계; 상기 도전성 물질이 충진된 이형필름 상에 절연층을 형성하는 절연층 형성단계; 및 상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거함으로써 상기 보호층을 분리시키는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
상기 목적은 은(Ag) 재질의 시드층 상에 수지층을 형성하는 수지층 형성단계; 상기 수지층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴형성단계; 상기 패턴홈에 구리(Cu) 재질의 도전성 물질을 충진하는 도금단계; 상기 수지층 상에 절연층을 형성하는 절연층 형성단계; 상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
상기 목적은 은(Ag) 재질로 마련되는 시드층 상에 제1수지층을 형성하는 제1수지층 형성단계; 상기 제1수지층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴형성단계; 상기 패턴홈에 도전성 물질을 충진하는 도금단계; 상기 제1수지층을 제거하는 제1수지층 제거단계; 상기 제1수지층이 제거되어 상기 도전성 물질이 노출된 시드층 상에 상기 도전성 물질이 노출되지 않도록 제2수지층을 형성하는 제2수지층 형성단계; 상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
상기 목적은 이형필름 상에 은(Ag) 재질의 시드층을 형성하는 시드층 형성단계; 상기 시드층 상에 보호층을 형성하는 보호층 형성단계; 상기 보호층 상에 발포시트층을 형성하는 발포시트층 형성단계; 상기 이형필름을 제거하는 이형필름 제거단계; 상기 시드층 상에 감광성물질을 도포하는 패턴층 형성단계; 상기 패턴층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴홈 형성단계; 상기 패턴홈 내에 구리(Cu) 재질의 도전성 물질을 충진하는 도금단계; 상기 패턴층을 제거하는 제거단계; 상기 패턴층이 제거된 시드층 상에 수지층을 형성하는 수지층 형성단계; 상기 발포시트층을 제거하는 발포시트층 제거단계; 상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거함으로써 상기 보호층을 분리시키는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
여기서, 상기 패턴층 형성단계 전에 상기 시드층 상에 보호층을 형성하는 보호층 형성단계를 더 포함하는 것이 바람직하다.
또한, 상기 시드층 제거단계 전에 상기 도전성 물질이 충진된 영역 이외의 영역에 상기 시드층을 관통하는 쓰루홀을 형성하는 쓰루홀 형성단계를 더 포함하면 시드층만을 용해할 수 있는 에칭액이 시드층에 보다 용이하게 접촉할 수 있어 시드층을 제거하는 속도가 빨라져서 바람직하다.
상기 목적은 캐리어 부재의 양측면에 제1전도성 물질로 제1시드층을 형성하는 제1시드층 형성단계; 상기 제1시드층 상에 상기 제1시드층이 선택적으로 노출되도록 패턴홈이 형성된 패턴층을 형성하고, 상기 패턴홈에 제2전도성 물질을 도금하여 제1회로패턴을 형성하는 제1회로패턴 형성단계; 상기 제1회로패턴 상에 수지층을 형성하는 수지층 형성단계; 및 상기 제1시드층을 에칭하여 상기 캐리어 부재를 분리시키는 제1시드층 제거단계;를 포함하며, 상기 제1전도성 물질과 상기 제2전도성 물질은 서로 다른 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
여기서, 상기 제1시드층 제거단계에서는 상기 제1전도성 물질만 용해할 수 있는 에칭액을 이용해 제1시드층을 용해시켜 제거하는 것이 바람직하다.
또한, 상기 제1전도성 물질은 은(Ag) 재질로 마련되고, 상기 제2전도성 물질은 구리(Cu) 재질로 마련되는 것이 바람직하다.
또한, 상기 제1회로패턴 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 리소그래피 공정을 통해 패턴홈이 형성되며, 제2전도성 물질을 도금한 후 패턴층을 제거하는 것이 바람직하다.
또한, 상기 수지층 형성단계와 제1시드층 제거단계 사이에, 상기 수지층 상에 제1전도성 물질로 제2시드층을 형성하는 제2시드층 형성단계; 및 상기 제2시드층 상에 상기 제2시드층이 선택적으로 노출되도록 패턴홈이 형성된 패턴층을 형성하고, 상기 패턴홈에 제2전도성 물질을 도금하여 제2회로패턴을 형성하는 제2회로패턴 형성단계;를 더 포함하는 것이 바람직하다.
또한, 상기 제2회로패턴 형성단계에서, 상기 패턴층은 상기 제2시드층의 상면 테두리를 둘러싸는 테두리패턴을 포함하는 것이 바람직하다.
또한, 상기 제2회로패턴을 통해 노출되는 제2시드층을 제거하는 제2시드층 패터닝단계;를 더 포함하는 것이 바람직하다.
또한, 상기 제2회로패턴 형성단계에서, 상기 제2전도성 물질을 도금한 후 패턴층을 제거하는 것이 바람직하다.
또한, 상기 제2회로패턴 상에 보호막을 형성하여 상기 제2시드층의 노출표면을 감싸는 보호막 형성단계;를 더 포함하는 것이 바람직하다.
또한, 상기 제1시드층 제거단계 이후 상기 보호막을 제거하는 보호막 제거단계;를 더 포함하는 것이 바람직하다.
또한, 상기 수지층 형성단계와 제2시드층 형성단계 사이에, 상기 제1회로패턴 중 일부가 노출되도록 상기 제2시드층과 수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계;를 더 포함하고, 상기 제2시드층은 상기 수지층의 상면 및 비아홀의 내벽면을 따라 막의 형태로 형성되어 제1회로패턴과 전기적으로 연결되는 것이 바람직하다.
또한, 상기 제2시드층 형성단계와 제2회로패턴 형성단계 사이에, 상기 제1회로패턴 중 일부가 노출되도록 상기 제2시드층과 수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계;와, 상기 비아홀에 전도성 물질을 충진시켜 제1회로패턴과 제2시드층을 전기적으로 연결하는 통전부를 형성하는 통전부 형성단계;를 더 포함하는 것이 바람직하다.
또한, 상기 제2시드층 형성단계와 비아홀 형성단계 사이에, 상기 제2시드층 상에 보호층을 형성하는 보호층 형성단계;를 더 포함하는 것이 바람직하다.
또한, 상기 통전부 형성단계와 제2회로패턴 형성단계 사이에, 상기 보호층을 제거하는 보호층 제거단계;를 더 포함하는 것이 바람직하다.
상기 목적은 캐리어 부재의 양측면에 은(Ag) 재질의 제1전도성 물질로 제1시드층을 형성하는 제1시드층 형성단계; 상기 제1시드층 상에 구리(Cu) 재질의 제2전도성 물질로 제1회로패턴을 형성하는 제1회로패턴 형성단계;
별도로 마련되는 보호층의 내측면에 은(Ag) 재질의 제1전도성 물질로 제2시드층을 형성하는 제2시드층 형성단계; 상기 제2시드층과 제1회로패턴 사이에 수지층을 마련하는 수지층 형성단계; 제2시드층과 수지층과 제1회로패턴이 순서대로 배치되도록 한 상태에서 접합하는 접합단계; 상기 제1회로패턴 중 일부가 노출되도록 상기 보호층과 제2시드층 및 수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계; 상기 비아홀에 전도성 물질을 충진시켜 제1회로패턴과 제2시드층을 전기적으로 연결하는 통전부를 형성하는 통전부 형성단계; 상기 보호층을 제거하는 보호층 제거단계; 상기 제2시드층 상에 제2전도성 물질로 제2회로패턴을 형성하는 제2회로패턴 형성단계; 및 상기 제1전도성 물질만 용해할 수 있는 에칭액을 이용해 제1시드층을 제거하여 상기 캐리어 부재를 분리시키는 제1시드층 제거단계;를 포함하며, 상기 제1전도성 물질과 상기 제2전도성 물질은 서로 다른 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법에 의해서도 달성된다.
여기서, 상기 수지층 형성단계에서는 반경화상태의 열경화 수지를 이용해 수지층을 형성하고, 상기 접합단계에서는 압력과 동시에 열을 제공하여 상기 수지층을 경화시키는 것이 바람직하다.
또한, 상기 수지층 형성단계에서, 상기 수지층은 제2시드층의 내측면에 반경화상태의 열경화 수지를 도포하여 제2시드층에 접합 구성되고, 상기 접합단계에서는 압력과 동시에 열을 제공하여 상기 수지층을 경화시키는 것이 바람직하다.
상기 목적은 시드층을 이용한 회로형성방법에 이용되는 시드층의 선택적 제거를 위한 에칭액 조성물에 있어서,
산화성 기체 또는 과산화물 또는 과산소산 등의 산화제 1 ~ 30 중량%; 알리파틱 아민 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물 1 ~ 15 중량%; 킬레이트제, 소포제, 습윤제, pH 조절제 및 이외에 에칭액의 에칭 성능을 향상시키기 위해 선택되는 1종 이상의 첨가제 0.1 ~ 7 중량%; 에칭액 조성물 총 100 중량%에서 물이 잔량으로 포함되는 것을 특징으로 하는 시드층의 선택적 에칭을 위한 에칭액 조성물에 의해서도 달성된다.
여기서, 상기 산화제는 공기, 산소, 오존 등과 같은 산화성 기체, 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide), 과산화나트륨(Sodium peroxide) 등과 같은 과산화물(Peroxides), 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid), 트라이메틸아세틱산(Trimethylacetic acid) 등과 같은 과산소 산(Peroxy acid) 및 과황산칼륨(Potassium persulfate) 중 적어도 하나를 포함하는 것이 바람직하다.
또한, 상기 화합물은 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 에탄올아민(Ethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸에탄올아민(N-Methylethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol), 탄산암모늄(Ammonium carbonate), 인산암모늄(Ammonium phosphate), 질산암모늄(Ammonium nitrate), 플루오르화암모늄(Ammonium fluoride), 암모니아수(Ammonium hydroxide) 중 적어도 하나를 포함하는 것이 바람직하다.
본 발명에 따르면, 미세한 피치를 구현할 수 있는 시드층을 이용한 회로형성방법이 제공된다. 또한, 부착력이 좋고 마이그레이션 현상을 방지할 수 있는 시드층을 이용한 회로형성방법이 제공된다.
또한, 시드층을 용이하게 제거하여 도전성 패턴의 손상을 방지할 수 있어 공정중의 불량을 감소시킬 수 있는 시드층을 이용한 회로형성방법이 제공된다.
SAP 방식을 코어리스 기판 제조공정에 적용하여 회로기판의 고밀도 및 박판화를 구현하면서도, 시드층의 제거과정에서 회로가 손상되는 것을 방지할 수 있는 시드층을 이용한 회로형성방법이 제공된다.
본 발명은 금속 회로층 제거는 최소한으로 억제하고 은 또는 은 합금 또는 은 화합물 만을 선택적으로 에칭함으로써 금속 회로층 손상이 없고 부식계수(Etch factor)가 높은 에칭액 조성물을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 2는 본 발명의 도 1의 공정단계별 단면도,
도 3은 본 발명의 제1실시예의 쓰루홀 형성단계를 도시한 간략도,
도 4는 본 발명의 제2실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 5는 본 발명의 도 4의 공정단계별 단면도,
도 6은 본 발명의 제3실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 7은 본 발명의 도 6의 공정단계별 단면도,
도 8은 본 발명의 제4실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 9는 본 발명의 도 8의 공정단계별 단면도,
도 10은 본 발명의 제5실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 11은 본 발명의 도 10의 공정단계별 단면도,
도 12는 본 발명의 제6실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 13은 본 발명의 도 12의 공정단계별 단면도,
도 14는 본 발명의 제7실시예에 따른 시드층을 이용한 회로형성방법의 공정단계별 단면도,
도 15는 본 발명의 제8실시예에 따른 시드층을 이용한 회로형성방법의 공정단계별 단면도,
도 16은 본 발명의 제9실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 17은 본 발명의 도 16의 공정단계별 단면도,
도 18은 본 발명의 제10실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 19는 본 발명의 도 18의 공정단계별 단면도,
도 20은 본 발명의 제11실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도,
도 21은 본 발명의 도 20의 공정단계별 단면도,
도 22는 본 발명의 제12실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고,
도 23은 본 발명의 도 22의 공정단계별 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 시드층을 이용한 회로형성방법에 대하여 상세하게 설명한다.
도 1은 본 발명의 제1실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 2는 본 발명의 도 1의 공정단계별 단면도이고, 도 3은 본 발명의 제1실시예의 쓰루홀 형성단계를 도시한 간략도이다.
도 1 및 도 2에 도시된 바와 같이 본 발명의 제1실시예에 따른 시드층을 이용한 회로형성방법은 시드층(2)을 마련하는 시드층 형성단계(S11), 시드층(2) 상에 시드층(2)이 노출되는 패턴홈(4)이 형성되는 패턴층(3)을 형성하는 패턴층 형성단계(S12), 패턴홈(4)내에 회로패턴(5)을 형성하는 도금단계(S13), 패턴층(3)을 제거하는 패턴층 제거단계(S14), 패턴층(3)이 제거된 시드층(2) 상에 수지층(6)을 형성하는 수지층 형성단계(S15), 시드층(2)을 제거하는 시드층 제거단계(S16)로 이루어진다.
시드층 형성단계(S11)에서는 이형필름(1) 상에 은(Ag) 재질의 제1전도성 물질을 도포하여 시드층(2)을 준비한다. 패턴층 형성단계(S12)에서는 준비된 시드층(2) 상에 패턴층(3)을 형성한다. 패턴층(3)은 감광성물질로 마련된다. 감광성물질로 마련된 패턴층(3)에 리소그래피 공정을 통하여 전도층 시드층(2)이 선택적으로 노출되는 패턴홈(4)을 형성하게 된다. 따라서, 회로를 형성하고자 하는 패턴에 맞추어 시드층(2)이 패턴층(3)의 패턴홈(4)을 통하여 선택적으로 노출된다.
상기 시드층(2)을 구성하는 제1전도성 물질은 은(Ag, silver) 또는 은 합금(Silver alloy) 또는 은 화합물(Silver compound)로 이루어질 수 있다. 또한, 상기 시드층 형성단계(S11)에서 시드층(2)을 형성하기 위한 방법으로는 스퍼터링, 화학적증기증착, 무전해도금, 코팅, 딥핑 공정 및 금속 또는 금속 합금 또는 금속 화합물을 형성할 수 있는 보편적인 공정을 모두 포함할 수 있으며 시드층 형성 공정을 특별히 한정 짓지는 않는다.
이어, 도금단계(S13)에서는 패턴홈(4)의 내부에 회로패턴(5)이 형성되도록 제2전도성 물질을 도금한다. 이때 제2전도성 물질은 전기 전도도가 매우 높은 구리 재질로 마련하는 것이 바람직하다. 도금단계(S13)에서는 패턴홈(4)을 통하여 노출된 시드층(2)이 전극역할을 하게 되므로 전해도금 공정을 통해 패턴홈(4)의 내부에 회로패턴(5)이 형성되도록 할 수 있다.
이어, 패턴층 제거단계(S14)에서는 패턴층(3)이 제거된다. 패턴홈(4)에 충진된 회로패턴(5)을 제외한 패턴층(3)을 제거함으로써 시드층(2)상에는 회로패턴(5)만 남게 된다.
다음으로, 수지층 형성단계(S15)에서는 시드층(2) 상에 수지층(6)을 형성한다. 수지를 도포한 후 열 또는 압력을 가하거나, 열과 압력을 동시에 가하여 수지층(6)을 시드층(2) 상에 형성할 수 있다.
시드층 제거단계(S16)에서는 시드층(2)을 제거함으로써, 도금단계(S13)에서 형성된 회로패턴(5)이 수지층(6)으로 전사된다. 즉, 시드층(2)에 마련된 회로패턴(5)이 수지층(6)에 남게 되고 시드층(2)이 제거됨으로써, 수지층(6)에 원하는 회로패턴(5)이 형성된다. 여기서, 시드층(2)을 제거하는 방법으로 은(Ag) 재질의 시드층(2)만 용해할 수 있는 에칭액을 이용한 화학적인 방법이 사용된다. 시드층(2)만이 용해되어 제거되면서 이형필름(1)이 분리되므로 별도의 이형필름(1) 제거공정이 불필요하다. 또한, 시드층(2)을 용해하는 에칭액은 은(Ag) 재질만 용해할 수 있는 것으로 구리재질의 회로패턴(5)은 손상되지 않는다.
즉, 종래의 경우 시드층(2)과 회로패턴(5)이 구리 재질로 이루어지므로 화학적인 방법으로 시드층(2)만을 선택적으로 제거할 수 없었으나, 시드층(2)을 은(Ag) 재질로 마련하고, 은(Ag) 재질만 용해할 수 있는 에칭액을 이용하여 시드층(2)을 선택적으로 제거함으로서 시드층(2) 제거공정이 매우 간이하게 이루어질 수 있게 된다. 또한, 종래의 물리적인 방법으로 시드층을 제거할 경우 발생될 수 있는 회로패턴(5)의 물리적인 손상을 방지할 수 있게 된다.
한편, 시드층(2)을 제거하기 전에 회로패턴(5)이 형성된 영역 이외의 영역인 더미영역(A)에 시드층(2)을 관통하는 쓰루홀(20)을 형성하는 쓰루홀 형성단계를 더 구비할 수 있다. 도 3은 쓰루홀이 형성된 상태를 나타낸 간략도이다. 도면에 도시된 바와 같이, 쓰루홀 형성단계에서는 은(Ag) 재질만 용해할 수 있는 에칭 용액을 보다 용이하게 시드층(2)으로 침투시킬 수 있도록, 실제 제품을 구성하지 않는 더미영역(A)에 시드층(2)을 관통하는 쓰루홀(20)을 펀칭 등의 방법으로 형성한다.
따라서, 시드층 제거단계(S16)에서는 공정중 제품을 에칭액에 넣어서 시드층(2)을 제거하는 디핑 방식을 적용하는데, 쓰루홀이 없는 경우에는 공정중 제품의 외면에 노출된 시드층(2)만 에칭액과 접촉하기 때문에 시드층(2)의 제거에 오랜 시간이 소요되나, 쓰루홀(20)이 형성되어 있는 경우에는 에칭액이 쓰루홀(20)을 통하여 내부 영역의 시드층(2)과도 접촉하기 때문에 시드층(2)의 제거에 소요되는 시간을 줄일 수 있게 된다.
다음으로, 본 발명의 제2실시예에 따른 시드층을 이용한 회로형성방법에 대해서 설명한다.
도 4는 본 발명의 제2실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 5는 본 발명의 도 4의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제2실시예에 따른 시드층을 이용한 회로형성방법은 제1전도성 물질로 구성된 시드층(2)을 마련하는 시드층 형성단계(S21), 시드층(2) 상에 시드층(2)이 선택적으로 노출되는 패턴홈(4)이 형성된 패턴층(3)을 형성하는 패턴층 형성단계(S22), 패턴홈(4) 내에 제2전도성 물질로 구성된 회로패턴(5)을 충진하는 도금단계(S23), 패턴층(3) 상에 수지층(6)을 형성하는 수지층 형성단계(S24), 시드층(2)을 제거하는 시드층 제거단계(S25)로 이루어진다.
시드층 형성단계(S21)에서는 이형필름(1) 상에 은(Ag) 재질의 제1전도성 물질을 도포하여 시드층(2)을 준비한다. 패턴층 형성단계(S22)에서는 준비된 시드층(2) 상에 패턴층(3)을 형성한다. 패턴층(3)은 감광성 물질로 마련되며, 감광성 물질에 리소그래피 공정을 통하여 전도층 시드층(2)이 선택적으로 노출되는 패턴홈(4)을 형성하게 된다. 따라서, 회로를 형성하고자 하는 패턴에 맞추어 시드층(2)이 패턴층(3)의 패턴홈(4)을 통하여 노출된다.
이어, 도금단계(S23)에서는 패턴홈(4)의 내부에 회로패턴(5)이 형성되도록 제2전도성 물질을 도금한다. 이때 제2전도성 물질은 상기 시드층(2)과 달리 구리로 마련된다. 도금단계(S23)에서는 패턴홈(4)을 통하여 노출된 시드층(2)이 전극역할을 하게 되므로 전해도금 공정을 통해 패턴홈(4)의 내부에 회로패턴(5)이 형성되도록 할 수 있다.
이어, 수지층 형성단계(S24)에서는 패턴층(3) 상에 수지층(6)을 형성하게 된다. 즉, 수지를 열 또는 압력을 가하거나, 열과 압력을 동시에 가하여 수지층(6)을 패턴층(3) 상에 도포하게 된다.
시드층 제거단계(S25)에서는 시드층(2)을 제거한다. 시드층(2)이 제거됨으로써 도금단계(S23)에서 형성된 회로패턴(5)이 수지층(6)으로 전사된다. 즉, 시드층(2)에 마련되는 회로패턴(5)이 수지층(6)에 남게 되고 시드층(2)이 제거됨으로써, 수지층(6)에 회로패턴(5)이 형성된다. 여기서, 시드층(2)을 제거하는 방법은 제1실시예와 동일하다. 또한, 제2실시예에서도 제1실시예와 마찬가지로 시드층 제거단계(S25) 이전에 쓰루홀 형성단계를 더 구비할 수 있음은 물론이다.
다음으로, 본 발명의 제3실시예에 따른 시드층을 이용한 회로형성방법에 대하여 설명한다.
도 6은 본 발명의 제3실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 7은 본 발명의 도 6의 공정단계별 단면도이다.
도면에 도시된바와 같이 본 발명의 제3실시예에 따른 시드층을 이용한 회로형성방법은 이형필름(1)의 일면에 제1전도성 물질로 이루어지는 시드층(2)을 형성하는 시드층 형성단계(S31), 시드층(2) 상에 보호층(7)을 도포하는 보호층 형성단계(S32), 이형필름(1)의 타면에 시드층(2)이 선택적으로 노출되도록 패턴홈(4)을 형성하는 패턴형성단계(S33), 패턴홈(4)의 내부에 제2전도성 물질로 이루어지는 회로패턴(5)을 형성하는 도금단계(S34), 이형필름(1)의 타면에 절연층(8)을 형성하는 절연층 형성단계(S35), 시드층(2)을 제거하는 시드층 제거단계(S36)로 이루어진다.
시드층 형성단계(S31)에서는 이형필름(1)의 일면에 은(Ag) 재질의 제1전도성 물질을 도포하여 시드층(2)을 형성한다. 이어, 보호층 형성단계(S32)에서는 시드층(2)을 보호하는 보호층(7)을 형성한다. 보호층(7)은 시드층(2)이 매우 얇게 형성되기 때문에 후속공정에서 시드층(2)의 손상을 방지하는 역할을 하게 된다. 보호층(7)은 구리 도금공정을 통해 시드층(2) 상에 형성될 수 있다.
이어, 패턴형성단계(S33)에서는 시드층(2)이 형성된 이형필름(1)의 반대면에 패턴홈(4)을 형성한다. 즉, 레이저 가공 등을 통하여 이형필름(1)에 패턴홈(4)을 형성하여 시드층(2)이 선택적으로 패턴홈(4)을 통하여 노출되도록 한다.
이어, 도금단계(S34)에서는 도금공정을 통해 상기 이형필름(1)의 패턴홈(4) 내부에 구리 재질의 제2전도성 물질을 충진하여 회로패턴(5)을 형성한다.
절연층 형성단계(S35)에서는 회로패턴(5)이 형성된 이형필름(1) 상에 절연층(8)을 형성한다. 이어, 시드층(2)을 제거하는 시드층 제거단계(S36)를 거쳐 회로를 형성할 수 있게 된다. 여기서 시드층 제거단계(S36)는 제1실시예와 동일하며, 시드층(2)이 용해되어 제거되기 때문에 보호층(7)도 함께 분리될 수 있다.
또한, 제3실시예에서도 제1실시예와 마찬가지로 시드층 제거단계(S36) 이전에 쓰루홀 형성단계를 더 구비할 수 있음은 물론이다.
다음으로 본 발명의 제4실시예에 따른 시드층을 이용한 회로형성방법에 대해서 설명한다.
도 8은 본 발명의 제4실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 9는 본 발명의 도 8의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제4실시예에 따른 시드층을 이용한 회로형성방법은 제1전도성 물질로 이루어지는 시드층(2) 상에 수지층(6)을 도포하는 수지층 형성단계(S41), 수지층(6)에 패턴홈(4)을 형성하는 패턴형성단계(S42), 패턴홈(4)의 내부에 제2전도성 물질의 회로패턴(5)을 형성하는 도금단계(S43), 수지층(6) 상에 절연층(8)을 형성하는 절연층 형성단계(S44), 시드층(2)를 제거하는 시드층 제거단계(S45)로 이루어진다.
수지층 형성단계(S41)에서는 소정의 두께를 가진 은(Ag) 재질의 제1전도성 물질로 이루어지는 시드층(2) 상에 수지층(6)을 합지한다. 수지층(6)으로는 PI(Poly Imide)수지를 사용한다.
패턴형성단계(S42)에서는 수지층(6)에 시드층(2)이 선택적으로 노출되도록 패턴홈(4)을 형성한다. 패턴형성방법으로는 레이저 가공을 통하여 패턴홈(4)을 형성할 수 있으며, 감광성수지를 사용할 경우에는 리소그래피 등 다른 방법으로도 가능하다. 도금단계(S43)에서는 상술한 패턴홈(4)의 내부에 구리 재질의 제2도전성 물질을 도금하여 회로패턴(5)을 형성한다.
절연층 형성단계(S44)에서는 회로패턴(5) 및 수지층(6) 상에 절연층(8)을 형성한다. 이어, 시드층(2)을 제거하는 시드층 제거단계(S45)를 거쳐 회로를 형성한다. 여기서 시드층 제거단계(S45)는 제1실시예의 시드층 제거단계(S16)와 동일한 방법으로 진행된다. 또한, 제4실시예에서도 제1실시예와 마찬가지로 시드층 제거단계(S45) 이전에 쓰루홀 형성단계를 더 구비할 수 있음은 물론이다.
다음으로 본 발명의 제5실시예에 따른 시드층을 이용한 회로형성방법에 대해서 설명한다.
도 10은 본 발명의 제5실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 11은 본 발명의 도 10의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제5실시예에 따른 시드층을 이용한 회로형성방법은 은(Ag) 재질의 제1전도성 물질로 이루어지는 시드층(2)상에 제1수지층(11)을 도포하는 제1수지층 형성단계(S51), 제1수지층(11)에 패턴홈(4)을 형성하는 패턴형성단계(S52), 패턴홈(4)에 구리(Cu) 재질의 제2전도성 물질을 충진하여 회로패턴(5)을 형성하는 도금단계(S53), 제1수지층(11)을 제거하는 제1수지층 제거단계(S54), 시드층(2) 상에 제2수지층(12)을 형성하는 제2수지층 형성단계(S55), 시드층(2)을 제거하는 시드층 제거단계(S56)로 이루어진다.
제1수지층 형성단계(S51)에서는 소정의 두께를 가진 은(Ag) 재질의 시드층(2) 상에 제1수지층(11)을 합지한다. 수지로는 PI(Poly Imide)수지를 사용한다.
패턴형성단계(S52)에서는 제1수지층(11)에 시드층(2)가 선택적으로 노출되도록 패턴홈(4)을 형성한다. 패턴형성방법으로는 레이저 가공을 통하여 패턴홈을 형성할 수 있으며, 감광성 수지를 사용할 경우에는 리소그래피 등 다른 방법으로도 가능하다. 도금단계(S53)에서는 도금공정을 통해 상기 패턴홈(4)의 내부에 구리재질의 제2전도성 물질을 충진하여 회로패턴(5)을 형성한다.
제1수지층 제거단계(S54)에서는 시드층(2)상에 형성된 제1수지층(11)을 제거한다. 이때, 패턴홈(4)에 충진된 회로패턴(5)은 시드층(2)에 잔류하게 되고 제1수지층(11)만 제거된다.
제2수지층 형성단계(S55)에서는 시드층(2) 상에 형성된 회로패턴(5)이 외부로 노출되지 않도록 회로패턴(5)을 완전히 덮는 제2수지층(12)을 형성한다. 제2수지층(12)도 제1수지층(11)과 마찬가지로 PI수지로 마련될 수 있다.
이어, 시드층 제거단계(S56)에서는 은(Ag) 재질의 시드층(2)을 제거함으로써, 제2수지층(12) 상에 회로패턴(5)을 전사한다. 여기서, 시드층 제거단계(S56)는 제1실시예의 시드층 제거단계(S16)와 동일한 방법으로 제거된다. 또한, 제5실시예에서도 제1실시예와 마찬가지로 금속층 제거단계(S56) 이전에 쓰루홀 형성단계를 더 구비할 수 있음은 물론이다.
다음으로 본 발명의 제6실시예에 따른 시드층을 이용한 회로형성방법에 대하여 설명한다.
도 12는 본 발명의 제6실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 13은 본 발명의 도 12의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제6실시예에 따른 시드층을 이용한 회로형성방법은 이형필름(1)상에 은(Ag)재질의 제1전도성 물질로 이루어지는 시드층(2)을 형성하는 시드층 형성단계(S61), 시드층(2) 상에 보호층(7)을 형성하는 보호층 형성단계(S62), 보호층(7) 상에 발포시트층(13)을 형성하는 발포시트층 형성단계(S63), 이형필름(1)을 제거하는 이형필름 제거단계(S64), 시드층(2)상에 감광성 물질을 도포하여 패턴층(3)을 형성하는 패턴층 형성단계(S65), 패턴층(3)에 시드층(2)이 선택적으로 노출되도록 패턴홈(4)을 형성하는 패턴형성단계(S66), 패턴홈(4)에 구리(Cu)재질의 도전성 물질을 충진하여 회로패턴(5)을 형성하는 도금단계(S67), 패턴층(3)을 제거하는 패턴층 제거단계(S68), 시드층(2) 상에 수지층(6)을 형성하는 수지층 형성단계(S69), 발포시트층(13)을 제거하는 발포시트층 제거단계(S70), 시드층(2)을 제거하는 시드층 제거단계(S71)로 이루어진다.
시드층 형성단계(S61)에서는 이형필름(1)상에 은(Ag)재질의 제1전도성 물질을 도포하여 시드층(2)을 형성한다. 이어, 보호층 형성단계(S62)에서는 시드층(2)을 보호하기 위하여 구리(Cu)재질의 보호층(7)을 도금공정을 통하여 형성한다.
이어, 발포시트층 형성단계(S63)를 통하여 보호층(7) 상에 발포시트층(13)을 형성한다. 발포시트층(13)으로는 알루미늄 재질의 시트가 사용될 수 있다. 이를 통하여 시드층(2)을 보다 견고하게 보호할 수 있으며, 도금이 보다 원활하게 이루어질 수 있게 된다.
다음으로, 이형필름 제거단계(S64)에서 이형필름(1)을 제거하고, 이형필름(1)이 제거된 시드층(2) 상에 패턴층 형성단계(S65)를 통하여 감광성 물질을 도포하여 패턴층(3)을 형성한다. 이어, 패턴형성단계(S66)에서는 패턴층(3)에 리소그래피 공정을 통하여 시드층(2)이 선택적으로 노출되는 패턴홈(4)을 형성한다.
도금단계(S67)에서는 상기 패턴홈(4)의 내부에 도금공정을 통하여 구리(Cu) 재질의 제2도전성 물질을 충진하여 회로패턴(5)을 형성한다. 이어, 패턴층 제거단계(S68)에서는 패턴층(3)을 제거함으로써 시드층(2) 상에 회로패턴(5)만 남도록 한다.
수지층 형성단계(S69)에서는 패턴층(3)이 제거된 시드층(2)에 잔류된 회로패턴(5)이 완전히 덮이도록 수지층(6)을 형성하게 된다.
이어, 발포시트층 제거단계(S70), 시드층 제거단계(S71)를 통하여 각각, 발포시트층(13), 시드층(2)을 제거함으로써, 수지층(6)에 회로패턴(5)을 전사한다. 여기서 시드층 제거단계(S71)는 제1실시예의 시드층 제거단계(S16)와 동일한 방법으로 제거되며, 시드층(2)이 용해됨에 따라 보호층(7)도 함께 분리된다. 또한, 제6실시예에서도 제1실시예와 마찬가지로 시드층 제거단계(S71) 이전에 쓰루홀 형성단계를 더 구비할 수 있음은 물론이다.
다음으로 본 발명의 제7실시예 및 제8실시예에 대해서 설명한다.
도 14는 본 발명의 제7실시예에 따른 시드층을 이용한 회로형성방법의 공정단계별 단면도이고, 도 15는 본 발명의 제8실시예에 따른 시드층을 이용한 회로형성방법의 공정단계별 단면도이다.
본 발명의 제7실시예와 제8실시예는 본 발명의 제1실시예 및 제2실시예에서 시드층 형성단계(S11, S21)와 패턴층 형성단계(S12, S22) 사이에, 시드층(2) 상에 보호층(7)을 형성하는 보호층 형성단계를 더 포함한다. 시드층(2)에 구리(Cu) 재질의 보호층(7)을 도금을 통하여 형성함으로써 시드층(2)을 보호하고 이후에 있을 도금공정에서 도금이 보다 원활하게 이루어지는 역할을 하게 된다.
다음으로 본 발명의 제9실시예에 대해서 설명한다.
도 16은 본 발명의 제9실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 17는 도 16의 공정단계별 단면도이다.
도면에 도시된 바와 같이 본 발명의 제9실시예에 따른 시드층을 이용한 회로형성방법은, 제1시드층 형성단계(S111), 제1회로패턴 형성단계(S112), 수지층 형성단계(S113), 제2시드층 형성단계(S114), 보호층 형성단계(S115), 비아홀 형성단계(S116), 통전부 형성단계(S117), 보호층 제거단계(S118), 제2회로패턴 형성단계(S119), 제2시드층 패터닝단계(S120), 보호막 형성단계(S121), 제1시드층 제거단계(S122) 및 보호막 제거단계(S123)를 포함한다.
상기 제1시드층 형성단계(S111)에서는 절연성 재질로 이루어지는 캐리어 부재(31)의 양측면에 은(Ag) 재질의 제1전도성 물질을 각각 코팅하여 제1시드층(32)을 준비한다.
상기 제1회로패턴 형성단계(S112)는 SAP(Semi Additive Process) 방식으로 회로패턴을 형성하기 위한 패턴층 형성단계와, 도금단계 및 패턴층 제거단계를 포함한다. 상기 패턴층 형성단계에서는 준비된 전도성의 제1시드층(32) 상에 감광성물질을 이용해 패턴층(33)을 형성하고, 패턴층(33)에 리소그래피 공정을 통하여 제1시드층(32)이 선택적으로 노출되는 패턴홈을 형성한다. 따라서, 회로를 형성하고자 하는 패턴에 맞추어 제1시드층(32)이 패턴층(33)의 패턴홈을 통하여 선택적으로 노출된다. 상기 도금단계에서는 패턴홈의 내부에 제2전도성 물질을 도금하여 제1회로패턴(34)을 형성한다. 이때, 제2전도성 물질은 전기 전도도가 매우 높은 구리로 마련하는 것이 바람직하다. 제2전도성 물질은 도금과정에서 패턴홈을 통하여 노출된 제1시드층(32)이 전극역할을 하게 되므로 패턴홈에 충진될 수 있다. 상기 패턴층 제거단계에서는 패턴홈에 충진된 제2전도성 물질을 제외한 패턴층(33)을 제거한다.
상기 수지층 형성단계(S113)에서는 제1시드층(32) 상에 수지층(35)을 형성하게 된다. 제1시드층 상에 형성된 수지층(35)에 열과 압력을 가하여, 상기 수지층(35)이 상기 제1시드층(32) 상에 형성된 제1회로패턴(34)을 감싼 형태에서 경화되도록 할 수 있다.
상기 제2시드층 형성단계(S114)에서는 절연성 재질로 이루어지는 수지층(35)에 은(Ag) 재질의 제1전도성 물질을 도포하여 제2시드층(36)을 형성한다. 상기 제2시드층(36)은 그라비아 코팅, 스크린 프린팅, 슬롯다이, 스핀코팅 등에 의해 형성될 수 있다.
상기 보호층 형성단계(S115)에서는 상기 제2시드층(36) 상에 PI, PET, 나일론 등의 재질로 이루어지는 보호층(37)을 형성한다. 이러한 보호층(37)은 비아홀(38) 형성 후 제2시드층(36)으로부터 쉽게 분리할 수 있는 형태로 제2시드층(36) 상에 접합되는 것이 바람직하다.
상기 비아홀 형성단계(S116)에서는 상기 보호층(37)과 제2시드층(36) 및 수지층(35)을 관통하여 상기 제1회로패턴(34) 중 일부를 노출시키는 비아홀(38)을 형성한다. 이러한 비아홀(38)은 레이저 드릴링 등에 의해 형성될 수 있다. 이때, 상기 제2시드층(36)의 상면에는 보호층(37)이 형성되어 있으므로, 레이저 드릴링 과정에서 발생하는 탄화물에 의해 제2시드층(36)의 표면이 오염되는 것을 방지할 수 있다.
상기 통전부 형성단계(S117)에서는 상기 비아홀(38)에 제1전도성 물질을 충진시켜 제1회로패턴(34)과 제2시드층(36)을 전기적으로 연결하는 통전부(39)를 형성한다. 한편, 비아홀(38)에 전도성 물질을 충전시키기 위한 방법으로는, 실버 프린팅이나 무전해 도금 기술이 이용될 수 있다.
상기 보호층 제거단계(S118)에서는, 상기 제2시드층(36)의 상측에 접합되어 있는 보호층(37)을 제거하여, 제2시드층(36)이 노출되도록 함으로써, 이후 제2시드층(36) 상에 제2회로패턴(41)을 형성할 수 있도록 한다. 한편, 상기 보호층(37)과 제2시드층(36)의 결합력은 제2시드층(36)과 수지층(35)의 결합력에 비해 상대적으로 낮게 설정된다. 따라서, 보호층 제거단계(S118)에서 보호층(37)을 제2시드층(36)으로부터 용이하게 분리할 수 있는 것과 동시에, 보호층(37)을 제거하는 과정에서 제2시드층(36)이 수지층(35)으로부터 분리되는 것을 방지할 수 있다.
상기 제2회로패턴 형성단계(S119)는 제1회로패턴 형성단계(S112)와 마찬가지로, SAP(Semi Additive Process) 방식으로 회로패턴을 형성하기 위한 패턴층 형성단계와, 도금단계 및 패턴층 제거단계를 포함한다. 상기 패턴층 형성단계에서는 준비된 전도성의 제2시드층(36) 상에 감광성물질을 이용해 패턴층(40)을 형성하고, 패턴층(40)에 리소그래피 공정을 통하여 제2시드층(36)이 선택적으로 노출되는 패턴홈을 형성한다. 따라서, 회로를 형성하고자 하는 패턴에 맞추어 제2시드층(36)이 패턴층(40)의 패턴홈을 통하여 선택적으로 노출된다. 여기서, 상기 패턴홈을 형성하기 위한 리소그래피 공정은 은(Ag) 재질의 제2시드층(36) 상에서 이루어지며, 제2시드층(36)은 도금에 의해 형성되는 종래의 구리(Cu) 재질의 시드층에 비해 상대적으로 향상된 표면조도를 제공할 수 있다. 즉, 노광 공정 중 하부층에 위치한 제2시드층(36)의 표면에서 발생하는 난반사가 종래에 비해 억제되므로, 상대적으로 정밀한 패턴홈을 형성할 수 있으며, 이로 인해 미세회로의 형성이 가능한 효과를 제공한다.
한편, 상기 도금단계에서는 패턴홈의 내부에 제2전도성 물질을 도금하여 제2회로패턴(41)을 형성한다. 이때, 제2전도성 물질은 전기 전도도가 매우 높은 구리로 마련하는 것이 바람직하다. 제2전도성 물질은 도금과정에서 패턴홈을 통하여 노출된 제2시드층(36)이 전극역할을 하게 되므로 패턴홈에 충진될 수 있다.
또한, 상기 패턴층 제거단계에서는 패턴홈에 충진된 도전성 물질을 제외한 패턴층(40)을 제거한다.
특히, 상기 패턴층 형성단계에서는 상기 제2시드층(36)의 상면 테두리를 둘러싸는 테두리패턴(40a)을 형성한다. 따라서, 패턴층 제거단계 이후, 제2회로패턴(41)의 외측 테두리를 따라 제2시드층(36)이 노출되도록 할 수 있다.
상기 제2시드층 패터닝단계(S120)는, 상기 제2회로패턴(41)과 중첩되지 않고 외부로 노출되는 제2시드층(36)을 제거한다. 이러한 제2시드층(36) 패터닝단계에 의해 패터닝된 제2시드층(36)은 제2회로패턴(41)과 함께 회로패턴을 구성하게 되며, 제2시드층(36)의 패터닝 방법으로는 플래시 에칭 기술이 이용될 수 있다. 한편, 상기 제2시드층(36)의 외측 테두리 역시 테두리패턴(40a)에 대응하는 형태로 제거된다.
상기와 같이 제9실시예에서 캐리어 부재(31)의 양측에 각각 형성된 빌드업층은 양면회로기판을 구성하므로, 하나의 연속된 처리공정을 통해 한 쌍의 양면회로기판을 제조할 수 있다.
상기 보호막 형성단계(S121)는 상기 제2회로패턴(41) 상에 감광성물질을 도포하여 보호막(42)을 형성한다, 이때, 상기 보호막(42)은 제2시드층 패터닝단계(120)에서 제2시드층(36)의 패터닝을 통해 노출되는 수지층(35)의 상측을 덮어 상기 제2시드층(36)의 노출표면을 완전히 감싸는 형태가 된다.
상기 제1시드층 제거단계(S122)에서는 제1시드층(32)을 제거함으로써, 캐리어 부재(31)의 양면에 각각 형성된 양면회로기판을 캐리어 부재(31)로부터 용이하게 분리할 수 있다. 여기서, 제1시드층(32)을 제거하는 방법으로는 은(Ag) 재질의 제1전도성 물질로 이루어진 제1시드층(32)만 용해할 수 있는 에칭액을 이용한 화학적인 방법이 사용된다. 이때, 제1시드층(32)과 동일한 은(Ag) 재질로 이루어진 제2시드층(36)은 보호막(42)에 의해 완전히 둘러싸여 외부로 노출되지 않기 때문에, 제1시드층(32)을 에칭하는 과정에서 제2시드층(36)이 에칭액에 의해 용해되는 것을 방지할 수 있다.
즉, 캐리어 부재(31)의 양측면에 각각 형성된 제1시드층(32)을 용해시키면, 캐리어 부재(31)의 양측면에 각각 형성된 양면회로기판을 캐리어 부재(31)로부터 분리할 수 있으므로, 종래와 같이 양면회로기판을 캐리어 부재(31)로부터 분리하기 위해 양면회로기판 측에 물리적인 힘을 가하지 않아도 된다. 또한, 제1시드층(32)을 용해시키는 과정에서 구리(Cu) 재질은 용해되지 않기 때문에, 제1회로패턴(34)이 손상되는 것을 방지할 수 있다.
상기 보호막 제거단계(S123)에서는 상기 제1시드층 제거단계(S122) 이후 제2회로패턴(41)의 상면에 형성된 보호막(42)을 제거한다. 상기 보호막(42)을 감광성물질로 구성하는 경우에는, 상기 패턴층 제거단계와 동일한 공정을 통해 보호막(42)을 제거할 수 있다.
한편, 상기 보호막 제거단계(S123) 이후에는, 양면회로기판의 제1회로패턴(34)과 제2회로패턴(41) 중 적어도 어느 하나에 전자부품을 실장하는 패키지 공정이 수행될 수 있다. 이때, 상기 제1회로패턴(34)과 제2회로패턴(41)은 구리 재질을 용해시킬 수 있는 에칭액에 노출되지 않았기 때문에, 매끄러운 회로의 표면을 유지할 수 있으며, 이로 인해 패키지 공정에서의 수율을 향상시킬 수 있다.
다음으로, 본 발명의 제10실시예에 따른 시드층을 이용한 회로형성방법에 대해서 설명한다.
도 18은 본 발명의 제10실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 19는 도 18의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제10실시예에 따른 시드층을 이용한 회로형성방법은 제1시드층 형성단계(S211), 제1회로패턴 형성단계(S212), 수지층 형성단계(S213), 비아홀 형성단계(S214), 제2시드층 형성단계(S215), 제2회로패턴 형성단계(S216), 제2시드층 패터닝단계(S217), 보호막 형성단계(S218), 제1시드층 제거단계(S219) 및 보호막 제거단계(S220)를 포함한다.
상기 제1시드층 형성단계(S211)에서는 절연성 재질로 이루어지는 캐리어 부재(31)의 양측면에 은(Ag) 재질의 제1전도성 물질을 각각 코팅하여 제1시드층(32)을 형성한다.
상기 제1회로패턴 형성단계(S212)에서는 제1시드층(32) 상에 패턴층(33)을 형성하고, 패턴층(33)에 패턴홈을 형성하고, 도금 공정을 통해 패턴홈의 내부에 구리 재질의 제1전도성 물질을 충진시킨 다음, 패턴층(33)을 제거한다. 이러한 제1회로패턴(34) 형성단계는 상기 제1시드층(32) 상에 구리 재질의 제1회로패턴(34)을 형성하기 위한 공정이며, 제9실시예의 제1회로패턴 형성단계와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
상기 수지층 형성단계(S213)에서는 상기 제1시드층(32) 상에 형성된 제1회로패턴(34)을 완전히 덮는 수지층(35)을 형성한다.
상기 비아홀 형성단계(S214)에서는 상기 수지층(35)을 관통하여 상기 제1회로패턴(34) 중 일부를 노출시키는 비아홀(38)을 형성한다.
상기 제2시드층 형성단계(S215)에서는 비아홀(38)이 형성된 수지층(35)에 은(Ag) 재질의 제1전도성 물질을 코팅하여 제2시드층(36)을 형성한다. 이때, 제2시드층(36)은 수지층(35)의 상면 및 비아홀(38)의 내벽면을 따라 형성되므로, 상기 제2시드층(36)은 비아홀(38)을 통해 노출된 제1회로패턴(34)과 전기적으로 연결된다.
한편, 상기 제2시드층 형성단계(S215) 이후의 제2회로패턴 형성단계(S216)로부터 보호막 제거단계(S220)로 이어지는 일련의 공정은 제9실시예와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
다음으로, 본 발명의 제11실시예에 따른 시드층을 이용한 회로형성방법에 대해서 설명한다.
도 20은 본 발명의 제11실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 21은 도 20의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제11실시예에 따른 시드층을 이용한 회로형성방법은 제1시드층 형성단계(S311), 제1회로패턴 형성단계(S312), 제2시드층 형성단계(S313), 수지층 형성단계(S314), 접합단계(S315), 비아홀 형성단계(S316), 통전부 형성단계(S317), 보호층 제거단계(S318), 제2회로패턴 형성단계(S319), 제2시드층 패터닝단계(S320), 보호막 형성단계(S321), 제1시드층 제거단계(S322) 및 보호막 제거단계(S323)를 포함한다.
상기 제1시드층 형성단계(S311)에서는 절연성 재질로 이루어지는 캐리어 부재(31)의 양측면에 은(Ag) 재질의 제1전도성 물질을 각각 코팅하여 제1시드층(32)을 형성한다.
상기 제1회로패턴 형성단계(S312)에서는 제1시드층(32) 상에 패턴층(33)을 형성하고, 패턴층(33)에 패턴홈을 형성하고, 도금 공정을 통해 패턴홈의 내부에 구리 재질의 제1전도성 물질을 충진시킨 다음, 패턴층(33)을 제거한다. 이러한 제1회로패턴 형성단계(S312)는 상기 제1시드층(32) 상에 구리 재질의 제1회로패턴(34)을 형성하기 위한 공정이며, 제9실시예의 제1회로패턴 형성단계와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
상기 제2시드층 형성단계(S313)에서는 별도로 마련되는 보호층(37)의 내측면에 은(Ag) 재질의 제1전도성 물질을 코팅하여 제2시드층(36)을 형성한다.
상기 수지층 형성단계(S314)에서는 상기 제2시드층(36)의 내측면에 경화되지 않은 상태의 열경화 프리프레그(PREPREG; Preimpregnated Materials) 수지를 도포하여, 보호층(37)의 내측면에 제2시드층(36)과 수지층(35)이 차례로 적층된 상태가 되도록 할 수 있다.
상기 접합단계(S315)에서는 상기 캐리어 부재(31)의 양측면에 상기 보호층(37)을 각각 위치시키고, 상기 제1회로패턴(34)과 수지층(35)이 마주하도록 배치한 상태에서, 가압하여 수지층(35)과 제1회로패턴(34)을 접합한다. 이러한 접합단계(S315)에서는 압력과 동시에 열을 제공하는 핫프레스 공정이 이용될 수 있으며, 이러한 핫프레스 공정에 의해 접합과 동시에 상기 수지층(35)이 경화되도록 할 수 있다.
한편, 상기 접합단계(S315) 이후의 비아홀 형성단계(S316)로부터 보호막 제거단계(S323)로 이어지는 일련의 공정은 제9실시예와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
다음으로, 본 발명의 제12실시예에 따른 시드층을 이용한 회로형성방법에 대해서 설명한다.
도 22은 본 발명의 제12실시예에 따른 시드층을 이용한 회로형성방법을 도시한 흐름도이고, 도 23은 도 22의 공정단계별 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제12실시예에 따른 시드층을 이용한 회로형성방법은 제1시드층 형성단계(S411), 제1회로패턴 형성단계(S412), 제2시드층 형성단계(S413), 수지층 형성단계(S414), 접합단계(S415), 비아홀 형성단계(S416), 통전부 형성단계(S417), 보호층 제거단계(S418), 제2회로패턴 형성단계(S419), 제2시드층 패터닝단계(S420), 보호막 형성단계(S421), 제1시드층 제거단계(S422) 및 보호막 제거단계(S423)를 포함한다.
상기 제1시드층 형성단계(S411)에서는 절연성 재질로 이루어지는 캐리어 부재(31)의 양측면에 은(Ag) 재질의 제1전도성 물질을 각각 코팅하여 제1시드층(32)을 형성한다.
상기 제1회로패턴 형성단계(S412)에서는 제1시드층(32) 상에 패턴층(33)을 형성하고, 패턴층(33)에 패턴홈을 형성하고, 도금 공정을 통해 패턴홈의 내부에 구리 재질의 제1전도성 물질을 충진시킨 다음, 패턴층(33)을 제거한다. 이러한 제1회로패턴 형성단계(S412)는 상기 제1시드층(32) 상에 구리 재질의 제1회로패턴(34)을 형성하기 위한 공정이며, 제9실시예의 제1회로패턴 형성단계와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
상기 제2시드층 형성단계(S413)에서는 별도로 마련되는 보호층(37)의 내측면에 은(Ag) 재질의 제1전도성 물질을 코팅하여 제2시드층(36)을 형성한다.
상기 수지층 형성단계(S414)에서는 반경화상태의 열경화 프리프레그 시트로 구성되는 수지층(35)을 마련한다.
상기 접합단계(S415)에서는 상기 캐리어 부재(31)의 양측면에 상기 수지층(35)과 상기 보호층(37)을 각각 위치시키고, 제1회로패턴(34)과 수지층(35)과 제2시드층(36)이 차례로 배치되도록 한 상태에서 가압하여 접합시킨다. 이러한 접합단계(S415)에서는 압력과 동시에 열을 제공하는 핫프레스 공정이 이용될 수 있으며, 이러한 핫프레스 공정에 의해 접합과 동시에 상기 수지층(35)이 경화되도록 할 수 있다.
한편, 상기 접합단계(S415) 이후의 비아홀 형성단계(S416)로부터 보호막 제거단계(S423)로 이어지는 일련의 공정은 제9실시예와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
이하에서는, 본 발명의 시드층의 선택적 에칭을 위한 에칭액 조성물에 대하여 설명하기로 한다.
본 발명에 따른 에칭액 조성물로서는, 당 출원인의 특허등록 10-0712879에 기재된 암모늄 화합물과 산화제를 포함하는 에칭액 조성물을 사용할 수도 있고; 산화성 기체 또는 과산화물 또는 과산소산 등의 산화제와, 알리파틱 아민 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물과, 킬레이트제, 소포제, 습윤제, pH 조절제 및 이외에 에칭액의 에칭 성능을 향상 시키기 위해 선택되는 1종 이상의 첨가제와, 물을 포함하는 선택적 에칭액 조성물을 사용할 수도 있다. 선택적 에칭액의 각 구성에 대해서는 이하에서 구체적으로 설명하기로 한다.
본 발명의 에칭액 조성물에 포함되는 산화제(Oxidizing agent)는 시드층 표면의 은 재질을 산화시키는 역할을 한다. 종래의 기술은 질산, 염산, 황산, 인산, 질산철, 염화철, 황산철, 인산철 등을 사용하는 에칭액 조성물 등이 개시되었다. 그러나 이러한 에칭액 조성물들은 구리, 니켈, 크롬 등의 금속을 산화 및 해리 시키는 물질로써 은 만을 선택적으로 에칭하고자 하는 회로의 에칭액으로써는 적합하지가 않다.
상기 산화제는 공기, 산소, 오존 등과 같은 산화성 기체, 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide), 과산화나트륨(Sodium peroxide) 등과 같은 과산화물(Peroxides), 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid), 트라이메틸아세틱산(Trimethylacetic acid) 등과 같은 과산소 산(Peroxy acid) 및 과황산칼륨(Potassium persulfate)을 사용하며 이러한 산화제를 사용할 때는 최소한 하나 이상의 산화제를 혼합하여 사용하는 것이 바람직하다.
상기 산화제는 은 또는 은 합금 또는 은 화합물의 에칭액 조성물 총 중량에 대하여 1 ~ 30 중량%, 보다 바람직하게는 5 ~ 18 중량%로 포함되는 것이 좋다. 상기 산화제는 1 중량% 미만일 경우 에칭 속도가 느리고 완벽한 에칭이 이루어지지 않아서 대량의 은 잔사가 발생할 수 있다. 은 잔사는 회로와 회로 사이에 존재하면 쇼트가 발생하여 제품 불량의 원인이 되며 느린 에칭속도는 생산성에 영향을 준다. 30 중량%를 초과할 경우는 노출된 시드층의 에칭 속도는 빠르지만 회로층 밑에 존재하는 시드층에 영향을 주어 과도한 언더컷 현상이 발생하게 된다. 이러한 언더컷 현상은 회로층의 부착력에 영향을 주는 인자이므로 발생을 억제하는 것이 바람직하다.
본 발명의 에칭액 조성물에 포함되는 알리파틱 아민 (Aliphatic amine) 또는 아로마틱 아민(Aromatic amine) 또는 알카놀 아민(Alkanol amine) 또는 암모늄 화합물은 시드층에서 산화된 은을 해리시키는 역할을 한다. 산화제에 의한 산화반응과 알리파틱 또는 아로마틱 아민에 의한 해리반응을 통하여 은 또는 은 합금 또는 은 화합물만을 선택적으로 에칭하는 것이 가능하다. 상기 설명한 것과 같이 기존의 에칭액 조성물에 들어가는 질산, 염산, 황산, 인산, 질산철, 염산철, 황산철, 인산철 등은 한 물질이 주 식각제로써 구리와 반응하여 산화 및 해리가 동시에 일어난다. 하지만 본 발명의 에칭액은 각각의 두 물질이 산화와 해리 반응을 담당하고 산화 된 은과 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물의 해리반응이 구리 해리 반응보다 더 격렬하게 진행되어 은 또는 은 합금 또는 은 화합물로 형성된 시드층만을 선택적으로 에칭하게 된다.
상기 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물은 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 에탄올아민(Ethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸에탄올아민(N-Methylethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol), 탄산암모늄(Ammonium carbonate), 인산암모늄(Ammonium phosphate), 질산암모늄(Ammonium nitrate), 플루오르화암모늄(Ammonium fluoride), 암모니아수(Ammonium hydroxide) 등과 같은 아민류 또는 암모늄 화합물을 사용하며 이러한 아민류 또는 암모늄 화합물을 사용할 때는 최소한 하나 이상의 아민류 또는 암모늄 화합물을 혼합하여 사용하는 것이 바람직하다.
상기 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물은 은 재질 시드층(32) 에칭액 조성물 총 중량에 대하여 1 ~ 15 중량%, 보다 바람직하게는 3 ~ 10 중량%로 포함되는 것이 좋다. 상기 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물은 1% 미만일 경우 산화된 은의 해리반응이 잘 일어나지 않아서 은 시드층 에칭속도가 느려지게 된다. 15% 이상일 경우 시드층의 선택적 에칭에는 문제가 없지만 과도한 아민류 또는 암모늄 화합물의 사용은 에칭엑의 가격을 상승시키는 요인이 된다. 따라서 시드층 표면 산화반응이 일어나고 산화된 은을 용해시켜 선택적 에칭이 원활하게 진행되는 정도만을 사용하는 것이 바람직하다.
본 발명의 에칭액 조성물에 포함되는 킬레이트제, 소포제, 습윤제, pH 조절제 및 이외에 에칭액의 에칭 성능을 향상 시키기 위해 선택되는 1종 이상의 첨가제는 산화반응 시 발생할 수 있는 기포의 제거, 에칭액이 시드층 표면에 잘 흡착할 수 있는 습윤성 부여 등의 역할을 하며 그 외에도 본 발명의 효과를 상승시킬 수 있는 일반적으로 사용되는 첨가제를 선택하여 사용할 수 있다.
상기 첨가제는 은 재질 시드층(32) 에칭액 조성물 총 중량에 대하여 첨가제의 종류 및 역할에 따라 각각 0.1 ~ 7 중량%, 보다 바람직하게는 0.3 ~ 4 중량%로 포함되는 것이 좋다. 상기 첨가제들은 0.1 미만일 경우 첨가제의 역할을 수행할 수 없다.
본 발명의 에칭액 조성물은 상기 물질들을 포함하며 총 100 중량%에서 물이 잔량으로 포함된다. 물은 탈 이온수를 사용하는 것이 바람직하다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
1:이형필름 2:시드층
3:패턴층 4:패턴홈
5:회로패턴 6:수지층
7:보호층 8:절연층
11:제1수지층 12:제2수지층
13:발포시트층 20:쓰루홀
31:캐리어 부재, 32:제1시드층,
33:패턴층, 34:제1회로패턴,
35:수지층, 36:제2시드층,
37:보호층, 38:비아홀,
39:통전부, 40:패턴층,
40a:테두리패턴, 41:제2회로패턴,
42:보호막

Claims (31)

  1. 제1전도성 물질로 구성된 시드층을 마련하는 단계;
    상기 시드층 상에 상기 시드층이 선택적으로 노출되도록 패턴홈이 형성된 패턴층을 형성하는 패턴층 형성단계;
    도금 공정을 통해 상기 패턴홈에 제2전도성 물질을 충진하는 도금단계;
    상기 패턴층 상에 수지층을 형성하는 수지층 형성단계;
    상기 시드층을 제거하는 시드층 제거단계를 포함하며,
    상기 제1전도성 물질과 제2전도성 물질은 서로 다른 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  2. 제1항에 있어서,
    상기 시드층 제거단계에서 상기 시드층은 상기 시드층을 선택적으로 제거할 수 있는 에칭액에 의해 제거되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  3. 제2항에 있어서,
    상기 제1전도성 물질은 은(Ag) 재질로 마련되고, 상기 제2전도성 물질은 구리(Cu) 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  4. 제2항에 있어서,
    상기 시드층은 이형필름에 마련되며,
    상기 패턴층 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 리소그래피 공정을 통해 패턴홈이 형성되며,
    상기 도금단계와 상기 수지층 형성단계 사이에 상기 패턴층이 제거되는 패턴층 제거단계를 더 포함하고,
    상기 시드층 제거단계에서 상기 시드층이 제거되어 상기 이형필름이 분리되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  5. 제2항에 있어서,
    상기 시드층은 이형필름에 마련되며,
    상기 패턴층 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 패턴홈이 형성되며,
    상기 시드층 제거단계에서 상기 시드층이 제거되어 상기 이형필름이 분리되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  6. 이형필름의 일면에 은(Ag) 재질로 마련되는 시드층을 형성하는 시드층 형성단계;
    상기 시드층 상에 시드보호층을 형성하는 보호층 형성단계;
    상기 이형필름의 타면에 시드층이 선택적으로 노출되는 패턴홈을 형성하는 패턴형성단계;
    상기 패턴홈에 구리재질의 도전성 물질을 충진하는 도금단계;
    상기 도전성 물질이 충진된 이형필름 상에 절연층을 형성하는 절연층 형성단계;
    상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거함으로써 상기 보호층을 분리시키는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  7. 은(Ag) 재질의 시드층 상에 수지층을 형성하는 수지층 형성단계;
    상기 수지층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴형성단계;
    상기 패턴홈에 구리(Cu) 재질의 도전성 물질을 충진하는 도금단계;
    상기 수지층 상에 절연층을 형성하는 절연층 형성단계;
    상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  8. 은(Ag) 재질로 마련되는 시드층 상에 제1수지층을 형성하는 제1수지층 형성단계;
    상기 제1수지층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴형성단계;
    상기 패턴홈에 도전성 물질을 충진하는 도금단계;
    상기 제1수지층을 제거하는 제1수지층 제거단계;
    상기 제1수지층이 제거되어 상기 도전성 물질이 노출된 시드층 상에 상기 도전성 물질이 노출되지 않도록 제2수지층을 형성하는 제2수지층 형성단계;
    상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  9. 이형필름 상에 은(Ag) 재질의 시드층을 형성하는 시드층 형성단계;
    상기 시드층 상에 보호층을 형성하는 보호층 형성단계;
    상기 보호층 상에 발포시트층을 형성하는 발포시트층 형성단계;
    상기 이형필름을 제거하는 이형필름 제거단계;
    상기 시드층 상에 감광성물질을 도포하는 패턴층 형성단계;
    상기 패턴층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴홈 형성단계;
    상기 패턴홈 내에 구리(Cu) 재질의 도전성 물질을 충진하는 도금단계;
    상기 패턴층을 제거하는 제거단계;
    상기 패턴층이 제거된 시드층 상에 수지층을 형성하는 수지층 형성단계;
    상기 발포시트층을 제거하는 발포시트층 제거단계;
    상기 시드층을 선택적으로 제거할 수 있는 에칭액을 이용해 상기 시드층을 제거함으로써 상기 보호층을 분리시키는 시드층 제거단계를 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  10. 제4항 또는 제5항에 있어서,
    상기 패턴층 형성단계 전에 상기 시드층 상에 보호층을 형성하는 보호층 형성단계를 더 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  11. 제4항 내지 제9항 중 어느 한 항에 있어서,
    상기 시드층 제거단계 전에 상기 도전성 물질이 충진된 영역 이외의 영역에 상기 시드층을 관통하는 쓰루홀을 형성하는 쓰루홀 형성단계를 더 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  12. 캐리어 부재의 양측면에 제1전도성 물질로 제1시드층을 형성하는 제1시드층 형성단계;
    상기 제1시드층 상에 상기 제1시드층이 선택적으로 노출되도록 패턴홈이 형성된 패턴층을 형성하고, 상기 패턴홈에 제2전도성 물질을 도금하여 제1회로패턴을 형성하는 제1회로패턴 형성단계;
    상기 제1회로패턴 상에 수지층을 형성하는 수지층 형성단계; 및
    상기 제1시드층을 에칭하여 상기 캐리어 부재를 분리시키는 제1시드층 제거단계;를 포함하며,
    상기 제1전도성 물질과 상기 제2전도성 물질은 서로 다른 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  13. 제 12항에 있어서,
    상기 제1시드층 제거단계에서는 상기 제1전도성 물질만 용해할 수 있는 에칭액을 이용해 제1시드층을 용해시켜 제거하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  14. 제 13항에 있어서,
    상기 제1전도성 물질은 은(Ag) 재질로 마련되고, 상기 제2전도성 물질은 구리(Cu) 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  15. 제 13항에 있어서,
    상기 제1회로패턴 형성단계에서,
    상기 패턴층은 감광성 필름으로 마련되어 리소그래피 공정을 통해 패턴홈이 형성되며, 제2전도성 물질을 도금한 후 패턴층을 제거하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  16. 제 14항에 있어서,
    상기 수지층 형성단계와 제1시드층 제거단계 사이에,
    상기 수지층 상에 제1전도성 물질로 제2시드층을 형성하는 제2시드층 형성단계; 및
    상기 제2시드층 상에 상기 제2시드층이 선택적으로 노출되도록 패턴홈이 형성된 패턴층을 형성하고, 상기 패턴홈에 제2전도성 물질을 도금하여 제2회로패턴을 형성하는 제2회로패턴 형성단계;를 더 포함하는 시드층을 이용한 회로형성방법.
  17. 제 16항에 있어서,
    상기 제2회로패턴 형성단계에서,
    상기 패턴층은 상기 제2시드층의 상면 테두리를 둘러싸는 테두리패턴을 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  18. 제 17항에 있어서,
    상기 제2회로패턴을 통해 노출되는 제2시드층을 제거하는 제2시드층 패터닝단계;를 더 포함하는 시드층을 이용한 회로형성방법.
  19. 제 18항에 있어서,
    상기 제2회로패턴 형성단계에서,
    상기 제2전도성 물질을 도금한 후 패턴층을 제거하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  20. 제 19항에 있어서,
    상기 제2회로패턴 상에 보호막을 형성하여 상기 제2시드층의 노출표면을 감싸는 보호막 형성단계;를 더 포함하는 시드층을 이용한 회로형성방법.
  21. 제 20항에 있어서,
    상기 제1시드층 제거단계 이후 상기 보호막을 제거하는 보호막 제거단계;를 더 포함하는 시드층을 이용한 회로형성방법.
  22. 제 16항에 있어서,
    상기 수지층 형성단계와 제2시드층 형성단계 사이에, 상기 제1회로패턴 중 일부가 노출되도록 상기 제2시드층과 수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계;를 더 포함하고,
    상기 제2시드층은 상기 수지층의 상면 및 비아홀의 내벽면을 따라 막의 형태로 형성되어 제1회로패턴과 전기적으로 연결되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  23. 제 16항에 있어서,
    상기 제2시드층 형성단계와 제2회로패턴 형성단계 사이에,
    상기 제1회로패턴 중 일부가 노출되도록 상기 제2시드층과 수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계;와,
    상기 비아홀에 전도성 물질을 충진시켜 제1회로패턴과 제2시드층을 전기적으로 연결하는 통전부를 형성하는 통전부 형성단계;를 더 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  24. 제 23항에 있어서,
    상기 제2시드층 형성단계와 비아홀 형성단계 사이에, 상기 제2시드층 상에 보호층을 형성하는 보호층 형성단계;를 더 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  25. 제 24항에 있어서,
    상기 통전부 형성단계와 제2회로패턴 형성단계 사이에, 상기 보호층을 제거하는 보호층 제거단계;를 더 포함하는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  26. 캐리어 부재의 양측면에 은(Ag) 재질의 제1전도성 물질로 제1시드층을 형성하는 제1시드층 형성단계;
    상기 제1시드층 상에 구리(Cu) 재질의 제2전도성 물질로 제1회로패턴을 형성하는 제1회로패턴 형성단계;
    별도로 마련되는 보호층의 내측면에 은(Ag) 재질의 제1전도성 물질로 제2시드층을 형성하는 제2시드층 형성단계;
    상기 제2시드층과 제1회로패턴 사이에 수지층을 마련하는 수지층 형성단계;
    제2시드층과 수지층과 제1회로패턴이 순서대로 배치되도록 한 상태에서 접합하는 접합단계;
    상기 제1회로패턴 중 일부가 노출되도록 상기 보호층과 제2시드층 및 수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계;
    상기 비아홀에 전도성 물질을 충진시켜 제1회로패턴과 제2시드층을 전기적으로 연결하는 통전부를 형성하는 통전부 형성단계;
    상기 보호층을 제거하는 보호층 제거단계;
    상기 제2시드층 상에 제2전도성 물질로 제2회로패턴을 형성하는 제2회로패턴 형성단계; 및
    상기 제1전도성 물질만 용해할 수 있는 에칭액을 이용해 제1시드층을 제거하여 상기 캐리어 부재를 분리시키는 제1시드층 제거단계;를 포함하며,
    상기 제1전도성 물질과 상기 제2전도성 물질은 서로 다른 재질로 마련되는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  27. 제 26항에 있어서,
    상기 수지층 형성단계에서는 반경화상태의 열경화 수지를 이용해 수지층을 형성하고, 상기 접합단계에서는 압력과 동시에 열을 제공하여 상기 수지층을 경화시키는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  28. 제 27항에 있어서,
    상기 수지층 형성단계에서, 상기 수지층은 제2시드층의 내측면에 반경화상태의 열경화 수지를 도포하여 제2시드층에 접합 구성되고,
    상기 접합단계에서는 압력과 동시에 열을 제공하여 상기 수지층을 경화시키는 것을 특징으로 하는 시드층을 이용한 회로형성방법.
  29. 제 2항 내지 제 9항 및 제 13항 내지 28항 중 어느 한 항에 기재된 시드층을 이용한 회로형성방법에 이용되는 시드층의 선택적 제거를 위한 에칭액 조성물은,
    산화성 기체 또는 과산화물 또는 과산소산 등의 산화제 1 ~ 30 중량%
    알리파틱 아민 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물 1 ~ 15 중량%
    킬레이트제, 소포제, 습윤제, pH 조절제 및 이외에 에칭액의 에칭 성능을 향상시키기 위해 선택되는 1종 이상의 첨가제 0.1 ~ 7 중량%
    에칭액 조성물 총 100 중량%에서 물이 잔량으로 포함되는 것을 특징으로 하는 시드층의 선택적 에칭을 위한 에칭액 조성물.
  30. 제 29항에 있어서,
    상기 산화제는 공기, 산소, 오존 등과 같은 산화성 기체, 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide), 과산화나트륨(Sodium peroxide) 등과 같은 과산화물(Peroxides), 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid), 트라이메틸아세틱산(Trimethylacetic acid) 등과 같은 과산소 산(Peroxy acid) 및 과황산칼륨(Potassium persulfate) 중 적어도 하나를 포함하는 것을 특징으로 하는 시드층의 선택적 에칭을 위한 에칭액 조성물.
  31. 제 29항에 있어서,
    상기 화합물은 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 에탄올아민(Ethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸에탄올아민(N-Methylethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol), 탄산암모늄(Ammonium carbonate), 인산암모늄(Ammonium phosphate), 질산암모늄(Ammonium nitrate), 플루오르화암모늄(Ammonium fluoride), 암모니아수(Ammonium hydroxide) 중 적어도 하나를 포함하는 것을 특징으로 하는 시드층의 선택적 에칭을 위한 에칭액 조성물.
KR1020180016139A 2017-02-09 2018-02-09 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물 KR102465114B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020170018275 2017-02-09
KR20170018275 2017-02-09
KR1020170020202 2017-02-14
KR20170020202 2017-02-14
KR1020170021847 2017-02-17
KR20170021847 2017-02-17

Publications (2)

Publication Number Publication Date
KR20180092890A true KR20180092890A (ko) 2018-08-20
KR102465114B1 KR102465114B1 (ko) 2022-11-11

Family

ID=63107526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180016139A KR102465114B1 (ko) 2017-02-09 2018-02-09 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물

Country Status (5)

Country Link
US (1) US11317514B2 (ko)
KR (1) KR102465114B1 (ko)
CN (1) CN110537396B (ko)
TW (1) TWI772364B (ko)
WO (1) WO2018147678A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020106083A1 (ko) * 2018-11-21 2020-05-28 (주)잉크테크 디스플레이용 전극 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110537396B (zh) 2017-02-09 2022-09-16 印可得株式会社 利用种子层的电路形成方法
US11160171B2 (en) * 2017-02-14 2021-10-26 InkTee Co., Ltd. Circuit forming method using selective etching of electrically conductive metal this film seed layer and etching solution composition
CN113574974A (zh) * 2020-01-31 2021-10-29 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法
US11315890B2 (en) 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688823B1 (ko) * 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
KR20090081566A (ko) * 2008-01-24 2009-07-29 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
KR20110088971A (ko) * 2010-01-29 2011-08-04 대덕전자 주식회사 미세 피치의 인쇄회로기판 제조 방법
KR20120026368A (ko) * 2010-09-09 2012-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20120068112A (ko) * 2010-12-17 2012-06-27 에스케이이노베이션 주식회사 고 접착력 연성금속적층판의 제조방법
KR20150018213A (ko) * 2013-08-09 2015-02-23 피에스테크놀러지(주) 은 또는 마그네슘용 식각용액 조성물

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117784A (en) 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
AUPR846701A0 (en) * 2001-10-25 2001-11-15 Microtechnology Centre Management Limited A method of fabrication of micro-devices
JP2004311912A (ja) * 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
KR100712879B1 (ko) 2005-04-06 2007-04-30 주식회사 잉크테크 에칭액 조성물
CN101489356B (zh) * 2008-01-16 2011-03-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
KR101044790B1 (ko) * 2008-08-29 2011-06-29 삼성전기주식회사 인쇄회로기판 제조방법
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
KR101391603B1 (ko) * 2012-05-22 2014-05-07 솔브레인 주식회사 은함유 패턴의 식각액
US20160270242A1 (en) * 2013-11-14 2016-09-15 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
KR101630435B1 (ko) 2014-04-21 2016-06-15 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
JP6484133B2 (ja) 2015-07-09 2019-03-13 日東電工株式会社 配線回路基板の製造方法
CN110537396B (zh) 2017-02-09 2022-09-16 印可得株式会社 利用种子层的电路形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688823B1 (ko) * 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
KR20090081566A (ko) * 2008-01-24 2009-07-29 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
KR20110088971A (ko) * 2010-01-29 2011-08-04 대덕전자 주식회사 미세 피치의 인쇄회로기판 제조 방법
KR20120026368A (ko) * 2010-09-09 2012-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20120068112A (ko) * 2010-12-17 2012-06-27 에스케이이노베이션 주식회사 고 접착력 연성금속적층판의 제조방법
KR20150018213A (ko) * 2013-08-09 2015-02-23 피에스테크놀러지(주) 은 또는 마그네슘용 식각용액 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020106083A1 (ko) * 2018-11-21 2020-05-28 (주)잉크테크 디스플레이용 전극 형성방법
KR20200060689A (ko) * 2018-11-21 2020-06-01 주식회사 잉크테크 디스플레이용 전극 형성방법

Also Published As

Publication number Publication date
WO2018147678A1 (ko) 2018-08-16
KR102465114B1 (ko) 2022-11-11
US11317514B2 (en) 2022-04-26
CN110537396A (zh) 2019-12-03
US20200221578A1 (en) 2020-07-09
TW201835688A (zh) 2018-10-01
TWI772364B (zh) 2022-08-01
CN110537396B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
KR102465114B1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
CN1917743B (zh) 形成金属板图形以及电路板的方法
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
CN110494936B (zh) 利用种子层的选择性蚀刻的电路板的制造方法
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
US11160171B2 (en) Circuit forming method using selective etching of electrically conductive metal this film seed layer and etching solution composition
US11089691B2 (en) Microcircuit forming method and etching fluid composition
TWI768029B (zh) 印刷電路板製造方法
JP2004095983A (ja) プリント配線板の製造方法
JPH01264290A (ja) プリント配線板の製造方法
KR101607821B1 (ko) 미세패턴 인쇄회로기판 제조방법
TWI268128B (en) PCB ultra-thin circuit forming method
TW200913824A (en) Method for manufacturing printed circuit board
CN117135833A (zh) 一种电路板的加工方法
KR20120024288A (ko) 인쇄회로기판의 도금층 형성 방법
CN109302808A (zh) 一种制作精细线路的方法
JPS6448424A (en) Etching method of semiconductor substrate having stepped section
JP2007311452A (ja) 回路基板の製造方法
JPS63283095A (ja) パタ−ン形成法
JPS63283097A (ja) パタ−ン形成法
JP2009238864A (ja) チップ搭載用基板の製造方法
JPH02201995A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right