KR101607821B1 - 미세패턴 인쇄회로기판 제조방법 - Google Patents

Abstract

본 발명은 미세패턴 인쇄회로기판 제조방법에 관한 것으로서, 인쇄전처리 공정을 거친 기판(11)의 코퍼층(12)에 DFR을 라미네이션하여 DFR층(13)을 형성하는 제1공정(S1)과; 소정의 회로패턴이 형성된 포토마스크를 이용하여 상기 DFR층(13)을 노광 및 현상함으로써, 상기 DFR층(13)으로부터 다수의 DFR 패턴(13a)을 형성하는 제2공정(S2)과; 상기 DFR 패턴(13a) 사이로 노출되는 제1노출코퍼층(2')에 OSP층(14)을 형성하는 제3공정(S3)과; 상기 DFR 패턴(13a)을 박리하여 상기 OSP층(14)이 형성되지 않은 제2노출코퍼층(12")을 노출시키는 제4공정(S4)과; 상기 제2노출코퍼층(12")을 에칭하여 제거하는 제5공정(S5)과; 상기 OSP층(14)을 제거함으로서 그 OSP층(14)에 대응되는 다수의 회로패턴(12a)(12b)을 완성하는 제6공정(S6);을 포함하는 것을 특징으로 한다.

Description

미세패턴 인쇄회로기판 제조방법{Method for manufacturing fine pitch PCB}

본 발명은 미세패턴 인쇄회로기판 제조방법에 관한 것으로서, 더욱 상세하게는 회로패턴과 다른 회로패턴 사이의 피치를 줄임으로써 미세패턴을 형성할 수 있는 미세패턴 인쇄회로기판 제조방법에 관한 것이다.

도 1a 내지 도 1d 는 종래의 인쇄회로 기판의 제조공정을 설명하기 위한 도면이다.

인쇄회로기판(PCB ; Printed Circuit Board)이란 기판에 회로패턴이 형성된 것으로서, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기등의 회로를 구현하는 부품으로서 필수적으로 사용되고 있다.

이러한 인쇄회로기판을 제조하기 위하여, 전처리 공정을 거친 기판(1)의 코퍼층(2)에 DFR(Dry Film Photoresist)을 라미네이션하여 DFR층(3)을 형성하고(도 1a), 소정의 회로패턴이 형성된 포토마스크를 이용하여 DFR층(3)에 노광 및 현상공정을 수행하여 DFR층(3)에서 미노광 부분을 제거하여 DFR 패턴(3a)을 형성하고(도1 b). DFR 패턴(3a) 사이로 노출된 노출코퍼층(2')을 에칭을 통하여 제거한다(도 1c), 이후 남아있는 DFR 패턴(3a)을 박리하여 회로패턴(2a)(2b)을 완성한다(도 1d). 이러한 공정을 거침으로써 다수의 회로패턴(2a)(2b)이 형성된 인쇄회로기판을 완성할 수 있다. 이때 DFR 의 라미네이션은, 온도 100∼130℃ 의 압력롤러로 기판에 적층된 DFR 을 10∼90psi 로 가압한 상태에서 0.5∼3.5m/min 속도로 진행된다. 이와 관련된 선행기술이 특허공개번호 10-2005-0091923호에 드라이 필름 포토레지스트를 이용한 인쇄회로기판 및 리드프레임의 제조방법이란 명칭으로 개시되어 있다.

그런데 상기한 공정에 의하여 제조되는 인쇄회로기판에 있어, 회로패턴(2a)과 다른 회로패턴(2b) 사이의 피치(P)를 100㎛ 이하가 되도록 하는 것은 매우 어려운데, 이는 DFR 이 물성을 유지하기 위하여 20~30㎛ 이상의 두께를 가져야 하기 때문이다. 이를 좀더 상세히 설명하면, 도 1b 도시된 바와 같이, DFR 패턴(3a) 사이의 채널(C)로 에칭액이 침투되는 과정에서 DFR 패턴의 두께(T)에 의하여 저항을 받게 되고, 이에 따라 노출코퍼층(2')의 에칭은 저항이 가장 작은 부분, 즉 노출코퍼층(2')의 중앙측으로부터 시작되어 가장지리측으로 진행되는 특성을 가지게 된다. 이에 따라 노출코퍼층(2')이 완전히 에칭되어 제거될때까지 많은 시간이 소요되고, 이는 생산수율을 높이는데 장애가 된다.

한편 기판(1)에 최종적으로 형성된 회로패턴(2a)과 다른 회로패턴(2b) 사이의 간격이 DFR 패턴(3a) 사이의 채널폭(W)이 되므로, 회로패턴(2a)과 다른 회로패턴(2b) 사이의 간격은 상기한 채널폭(W)에 의하여 정하여진다.

그런데 DFR층(3)은 약 20~30㎛ 이상의 두께를 가지므로, 이에 따라 DFR 패턴(3a)들 사이로 에칭액이 침투되기 위하여 그 채널폭(W)은 어느 정도 이상의 폭을 가져야 한다. 따라서 회로패턴(2a)과 다른 회로패턴(2b) 사이의 피치(P)를 줄이기 위하여 채널폭(W)을 줄여야 하지만, DFR 패턴(3a)의 두께(T)가 20㎛ 이상이기 때문에 에칭액의 침투를 위하여 채널폭(W)을 줄이는데 한계가 있게 되고, 이는 완성되는 회로패턴(2a)과 다른 회로패턴(2b) 사이의 피치(P)를 줄이기 어려운 요인이 되었다.

이에 얇은 두께의 DFR 을 사용하는 것이 고려될 수 있으나, 이 경우 DFR 은 압력롤러에 의하여 가압된 상태로 라미네이션되기 때문에 물성 한계에 의하여 찢어지거나 손상이 발생되거나 물성변화가 발생다라는 문제점이 있었다.

또한 최근 전자기기의 소형화, 경량화, 고성능화, 고신뢰성화에 따라 인쇄회로기판에 패터닝되는 회로패턴의 피치를 줄이기 위한 기술적 요구가 증가되고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 회로패턴과 다른 회로패턴 사이의 피치를 줄임으로서 미세패턴의 구현을 가능하게 할 수 있는 미세패턴 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 미세패턴 인쇄회로기판 제조방법은, 전처리 공정을 거친 기판(11)의 코퍼층(12)에 DFR을 라미네이션하여 DFR층(13)을 형성하는 제1공정(S1); 소정의 회로패턴이 형성된 포토마스크를 이용하여 상기 DFR층(13)을 노광 및 현상함으로써, 상기 DFR층(13)으로부터 다수의 DFR 패턴(13a)을 형성하는 제2공정(S2); 상기 DFR 패턴(13a) 사이로 노출되는 제1노출코퍼층(2')에 OSP층(Organic Solderability Preservative layer)(14)을 형성하는 제3공정(S3); 상기 DFR 패턴(13a)을 박리하여 상기 OSP층(14)이 형성되지 않은 제2노출코퍼층(12")을 노출시키는 제4공정(S4); 상기 제2노출코퍼층(12")을 에칭하여 제거하는 제5공정(S5); 및 상기 OSP층(14)을 제거함으로서 그 OSP층(14)에 대응되는 다수의 회로패턴(12a)(12b)을 완성하는 제6공정(S6);을 포함하는 것을 특징으로 한다.

본 발명에 있어서, 상기 제3공정(S3)에 있어서 상기 OSP층(14)은, 상기 DFR 패턴(13a)이 형성된 기판(11)을 OSP 용액에 침지함으로써 형성된다.

본 발명에 있어서, 상기 제5공정(S5)은, 알칼리 베이스 약품을 이용하여, 상기 OSP층(14)이 형성되지 않은 상기 제2노출코퍼층(12")을 제거한다.

본 발명에 있어서, 상기 제6공정(S6)은, 산 베이스 약품을 이용하여 상기 OSP층(14)을 제거한다.

삭제

본 발명에 따르면, DFR 패턴 사이로 노출되는 제1노출코퍼층에 0.2㎛ 내외의 두께를 가지는 피막형태의 OSP을 형성하고, 그 OSP층을 마스크로 함으로써, 회로패턴과 다른 회로패턴 사이의 피치(P')를 기존의 에칭방식에 비하여 줄일 수 있어 미세패턴의 구현이 가능하다.

또한 회로패턴을 형성하기 위한 에칭공정이 종래의 DFR 패턴에 비하여 매우 얇은 OSP층을 마스크로 하여 진행되므로, OSP층 사이로 에칭액이 저항없이 침투되어 OSP층이 형성되지 않은 제2노출코퍼층을 매우 빠르게 제거할 수 있고, 이에 따라 생산수율을 높일 수 있다.

도 1a 내지 도 1d 는 종래의 인쇄회로기판의 제조공정을 설명하기 위한 도면,
도 2a 내지 도 2f 는 본 발명에 따른 미세패턴 인쇄회로기판 제조방법을 설명하기 위한 도면.
도 3은 본 발명의 인쇄회로기판의 회로패턴 피치와 종래의 인쇄회로기판의 회로패턴 피치를 비교하기 위한 도면.

이하, 본 발명에 따른 미세패턴 인쇄회로기판 제조방법을 첨부된 도면들을 참조하여 상세히 설명한다.

도 2a 내지 도 2f 는 본 발명에 따른 미세패턴 인쇄회로기판 제조방법을 설명하기 위한 도면이고, 도 3은 본 발명의 인쇄회로기판의 회로패턴 피치와 종래의 인쇄회로기판의 회로패턴 피치를 비교하기 위한 도면이다.

본 발명에서는 종래의 인쇄회로기판 제조방법과 비교설명을 위하여, 노광 및 현상에 의하여 형성되는 DFR 패턴(3a)의 폭은 도 1a 내지 도 1d에서 도시된 DFR 패턴(13a)과 동일한 것으로 예시하여 설명한다.

미세패턴을 가지는 인쇄회로기판을 제조하기 위하여, 도 2a 에 도시된 바와 같이, 전처리 공정을 거친 기판(11)의 코퍼층(12)에 DFR 을 라미네이션하여 DFR층(13)을 형성하는 제1공정(S1)을 수행한다.

제1공정(S1)은, 온도 100∼130℃ 의 압력롤러(미도시)로 기판(11)에 적층된 DFR(13)을 10∼90psi로 가압하면서 0.5∼3.5m/min 속도로 라미네이션하는 공정이며, 라미네이션을 거친 이후 안정화를 위하여 15분 이상 방치한다.

다음, 도 2b 에 도시된 바와 같이, 소정의 회로패턴이 형성된 포토마스크를 이용하여 DFR층(13)을 노광 및 현상함으로써, DFR층(13)으로부터 다수의 DFR 패턴(13a)을 형성하는 제2공정(S2)을 수행한다. 이때 DFR 패턴(13a) 사이의 채널폭(W')은 도 1b 에서의 DFR 패턴(3a) 사이의 채널폭(W) 보다 작게 노광 및 현상한다.

제2공정(S2)에서 형성된 DFR 패턴(13a)은 후술할 미세패턴을 형성하기 위한 서브마스크 역할을 한다. 여기서 현상공정을 수행하기 위한 현상액으로, 예를 들면 0.8∼1.2wt%의 포타슘카보네이트(K2CO3) 및 소듐카보네이트(Na2CO3) 수용액을 사용한다.

다음, 도 2c 에 도시된 바와 같이, DFR 패턴(13a) 사이로 노출되는 제1노출코퍼층(12')에 OSP층(Organic Solderability Preservative layer)(14)을 형성하는 제3공정(S3)을 수행하며, 이때 형성되는 OSP층(14)은 0.2㎛ 내외의 피막형태가 된다.

OSP 는 표면 처리제의 일종으로 코퍼 표면에 Benzimidazole과 같은 방청막을 형성한다. 이러한 OSP층(14)은, DFR 패턴(13a)이 형성된 기판(11)을 30~50 ℃ 온도범위의 OSP 용액에 30 ~ 2분 범위로 침지하여 수행되며, 이러한 제3공정(S3)을 통하여 제1노출코퍼층(12') 표면에 Benzimidazole과 같은 피막이 형성된다.

제3공정(S3)에 있어서, OSP층(14)은 DFR 패턴(13a) 사이의 제1노출코퍼층(12')에서 0.2 ㎛ 내외의 피막 형태로 존재하기 때문에, 빠른 시간내에 OSP층(14)의 형성이 가능하고, 더 나아가 DFR 패턴(13a) 사이에 형성된 채널(C')의 채널폭(W')이 도 1b 에서 도시된 DFR 패턴(3a) 사이의 채널폭(W) 보다 작더라도, OSP층(14)의 형성이 가능하다.

다음, 도 2d 에 도시된 바와 같이, DFR 패턴(13a)을 박리하여 OSP층(14)이 형성되지 않은 제2노출코퍼층(12")을 노출시키는 제4공정(S4)을 수행한다.

다음, 도 2e 에 도시된 바와 같이, OSP층(14)이 형성되지 않은 제2노출코퍼층(12")을 에칭하여 제거하는 제5공정(S5)을 수행한다. 이때 제5공정(S5)에 있어서 에칭공정은 알칼리 베이스 약품, 예를 들면 암모니아를 사용한다. 이는 OSP층(14)이 암모니아에 매우 강한 내약품성을 지니기 때문이며, 제5공정(S5)에 의하여 OPS층(14)이 형성되지 않은 제2노출코퍼층(12")은 에칭되어 제거되지만, OSP층(14)이 형성된 제1노출코퍼층(12')은 그대로 남게 된다.

그리고 도 2f 에 도시된 바와 같이 OSP층(14)을 제거함으로서 그 OSP층(14)에 대응되는 다수의 회로패턴(12a)(12b)을 완성하는 제6공정(S6)을 수행한다. 제6공정(S6)은 황산용액등 산 베이스 용액을 이용하는 산세처리함으로서 자연스럽게 진행된다.

상기한 일련의 공정(S1)~(S6)에 따르면, 최종적으로 형성되는 회로패턴(12a)(12b)의 폭(PW)은 OSP층(14)의 폭은 DFR 패턴(13a) 사이의 채널폭(W')에 대응되므로, 결국 회로패턴(12a)과 다른 회로패턴(12b) 사이의 피치(P')는 도 1d에서 설명된 피치(P) 보다 작게 되고, 이에 따라 미세패턴의 형성을 가능하게 하는 것이다.

즉 발명의 배경이 되는 기술 및 도 1b에서 설명된 바와 같이, DFR층(3)의 두께(T)는 약 20~30㎛ 의 두께를 가지므로, DFR 패턴(3a) 사이의 채널(C)로 에칭액이 침투되기 위하여 DFR 패턴(3a) 사이의 채널폭(W)은 어느 정도 확보되어야 하며, 이에 따라 회로패턴이 완성되었을 때 회로패턴(2a)과 다른 회로패턴(2b) 사이의 피치(P)를 줄이는데 한계가 있었다.

그에 반하여, 본 발명에서는 장시간 진행되는 에칭을 아닌 빠른 시간내에 코퍼층(2')에 OSP층(14)을 피막형태로 형성함으로써, DFR 패턴(13a) 사이의 채널폭(W')을 줄일 수 있고, 이에 따라 회로패턴이 완성되었을 때 회로패턴(12a)과 다른 회로패턴(12b) 사이의 피치(P')를 줄일 수 있는 것이다.

즉 상기한 일련의 공정(S1)~(S6)을 통하여 도 3에서와 같이 종래의 인쇄회로기판에서 구현되었던 피치보다 작은 50㎛ 의 화인피치가 구현된 인쇄회로기판을 완성할 수 있는 것이며, 본 실시예에다.

이와 같이, 본 발명에 따르면, DFR 패턴(13a) 사이로 노출되는 제1노출코퍼층(12')에 0.2㎛ 내외의 두께를 가지는 피막형태의 OSP층(14)을 형성하고, 그 OSP 층(14)을 마스크로 사용함으로써, 회로패턴(12a)과 다른 회로패턴(12b) 사이의 피치(P')를 기존의 에칭방식에 비하여 줄일 수 있다. 이에 따라 미세패턴이 형성된 인쇄회로기판을 구현할 수 있다.

또한 회로패턴(12a)(12b)을 형성하기 위한 에칭공정이 종래의 DFR 패턴(3a)에 비하여 매우 얇은 OSP층(14)을 마스크로 하여 진행되므로, OSP층(14) 사이로 에칭액이 저항없이 침투되어 OSP층(14)이 형성되지 않은 제2노출코퍼층(12")을 매우 빠르게 제거할 수 있고, 이에 따라 생산수율을 높일 수 있다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

11 ... 기판 12 ... 코퍼층
12' ... 제1노출코퍼층 12" ... 제2노출코퍼층
12a, 12b ... 회로패턴 13 ... DFR층
13a ... DFR 패턴 14 ... OSP층

Claims (5)

1. 전처리 공정을 거친 기판(11)의 코퍼층(12)에 DFR을 라미네이션하여 DFR층(13)을 형성하는 제1공정(S1);
   소정의 회로패턴이 형성된 포토마스크를 이용하여 상기 DFR층(13)을 노광 및 현상함으로써, 상기 DFR층(13)으로부터 다수의 DFR 패턴(13a)을 형성하는 제2공정(S2);
   상기 DFR 패턴(13a) 사이로 노출되는 제1노출코퍼층(2')에 OSP층(Organic Solderability Preservative layer)(14)을 형성하는 제3공정(S3);
   상기 DFR 패턴(13a)을 박리하여 상기 OSP층(14)이 형성되지 않은 제2노출코퍼층(12")을 노출시키는 제4공정(S4);
   상기 제2노출코퍼층(12")을 에칭하여 제거하는 제5공정(S5); 및
   상기 OSP층(14)을 제거함으로서 그 OSP층(14)에 대응되는 다수의 회로패턴(12a)(12b)을 완성하는 제6공정(S6);을 포함하는 것을 특징으로 하는 미세패턴 인쇄회로기판 제조방법.
2. 제1항에 있어서, 상기 제3공정(S3)에 있어서 상기 OSP층(14)은,
   상기 DFR 패턴(13a)이 형성된 기판(11)을 OSP 용액에 침지함으로써 형성되는 것을 특징으로 하는 미세패턴 인쇄회로기판 제조방법.
3. 제1항에 있어서, 상기 제5공정(S5)은,
   알칼리 베이스 약품을 이용하여, 상기 OSP층(14)이 형성되지 않은 상기 제2노출코퍼층(12")을 제거하는 것을 특징으로 하는 미세패턴 인쇄회로기판 제조방법.
4. 제1항에 있어서, 상기 제6공정(S6)은,
   산 베이스 약품을 이용하여 상기 OSP층(14)을 제거하는 것을 특징으로 하는 미세패턴 인쇄회로기판 제조방법.
5. 삭제

Images