JP4618006B2 - 半導体実装用テープキャリアテープの製造方法 - Google Patents

Description

本発明は、半導体実装用テープキャリアテープ及びその製造方法に関する。

近年、半導体装置では、小型化、高機能化している。その半導体装置に用いる半導体でもさらに配線パターンが高密度化、微細化されるている。この傾向に伴い、半導体を実装する配線基板は、高密度化及び微細化に適した半導体実装用テープキャリアテープが使用される頻度が増加傾向になっている。

図３は、従来の半導体実装用テープキャリアテープの部分拡大の側断面図である。図３（ａ）は、通常品であり、図３（ｂ）は２段めっきの半導体実装用テープキャリアテープである。

図３（ａ）に示す従来の半導体実装用テープキャリアテープの一例の製造方法について説明する。最初に、金型を用いてスプロケットホール及びパンチ孔の穿孔形成した後、該２０〜１２５μｍ厚のポリイミドフイルム１と、長尺の９〜２５μｍ厚の銅箔とを接着剤を介して貼り合せて銅箔フイルムを製造する。

次に、銅箔フイルムの銅面に感光性のレジストを形成する。次に、レジスト面にフォトマスクを介して露光処理後、該レジストへ現像処理、レジストをマスクとして露出した銅面をエッチング処理、及びレジスト剥膜処理を実行して、銅層よりなる配線パターン１２（Ｃｕ配線パターンと記す）を形成する。以上のポリイミドフイルムの準備からＣｕ配線パターン１２までの製造では、公知の方法であり、公知の材料を用いて、フォトプロセス法によるパターンを形成するものである。

次に、Ｃｕ配線パターン１２を形成した銅箔フイルム１では、Ｃｕ配線パターンからポリイミドフイルム上の全面部にフォトソルダーレジスト（以下ＰＳＲと記す）を塗布し、レジストを層形成する。次に、ＰＳＲのレジスト面にＰＳＲ用フォトマスクを介して、露光処理後、該レジストへ現像処理を実行して、ＰＳＲ層よりなる配線の保護パターン（ＰＳＲパターンと記す）を形成した後、１５０℃／８０分間の加熱するＰＳＲポストキュア処理して、１０〜１２５μｍ厚のＰＳＲパターン１３を形成する。次に、ＰＳＲパターンより露出したＣｕ配線パターンのＣｕ配線部分に０．０１〜０．５μｍ厚の錫めっき（以下Ｓｎめっきと記す）を形成したあと、１３０℃／９０分間の加熱するＳｎめっきアニール処理して、半導体実装用テープキャリアテープが製造される（特許文献１参照）。

図３（ａ）は、前記の製造方法による半導体実装用テープキャリアテープである。ポリイミドフイルム１の基材の上面に、Ｃｕ配線層２形成されている。その上面にＰＳＲ層３が形成され、ＰＳＲ層の開口部４にはＳｎめっき層５が区画分離して形成されている。前記ＰＳＲ層３の区画では、その下面のＣｕ配線２を保護する役割である。また、前記Ｓｎめっき層５の形成区画では、接続端子部の役割となる。一方、ポリイミドフイルムの基材の下面は、前記パンチ孔の孔内に導通路を形成し、該導通路を介して上面配線層と導通回路を形成し、前記導通路は接続端子部となる（図表示せず）。

図３（ａ）の従来の半導体実装用テープキャリアテープが製造方法では、以下の問題がある。前記Ｓｎめっきの工程では、表面のＰＳＲパターンの側端部と、下面のＣｕ配線パターンの接点近傍にＳｎめっき液がもぐり込むことにより、該部に局部電池が形成される。

この局部電池の作用により、Ｃｕ配線の表面に溝状にエグレ等の異常溶出された部分と、一方では、Ｓｎめっき層の異常析出する等の部分とが発生により、後工程での半導体実装時、Ｓｎ―Ｃｕ配線５，１２の折れ不良、断線不良の原因となる。

この局部電池は、置換反応による無電解Ｓｎめっきにおいて、ＳｎとＣｕが置換される際、めっき面で均一な置換反応が出来ずに、局所的に偏りが生じることで形成される現象である。

従来の半導体実装用テープキャリアテープが製造方法のＳｎめっきの工程では、通常、Ｃｕ配線の大部分の表面は均一な置換反応が実行されるが、ＰＳＲパターン側端部のＣｕ配線との接点近傍の界面にＳｎめっき液がもぐり込み、その接点を境界にＰＳＲ側では、Ｃｕの異常溶出と、その境界にＣｕ配線では、Ｓｎの異常析出となり、新たな電子の供給元があらわれることにより、前記接点近傍の界面に置換反応が偏り、局部電池が形成され、Ｃｕ表面の溝状にエグレ、又はＳｎめっき層の異常析出等が発生する。

近年、このＣｕ表面の溝状にエグレ、又はＳｎめっき層の異常析出等が発生を抑制する製造方法が提案されている（特許文献２参照）。この方法では、ＰＳＲパターンの形成前に、予め、Ｃｕ配線パターン上に１段目のＳｎめっきを施し、Ｓｎ―Ｃｕ配線パターンを形成した後、ＰＳＲパターンを形成した後、２段目のＳｎめっきの工程を実行するため、Ｃｕ表面の溝状にエグレ、又はＳｎめっき層の異常析出等が発生を抑制することが出来るとしている（図３（ｂ）参照）。

図３（ｂ）は、前記の２段めっきの製造方法による半導体実装用テープキャリアテープである。しかし、図３（ｂ）の前記２段めっきの製造方法では、最初に、長尺のポリイミドフイルムを用いて、金形を用いたパンチ孔を形成後、長尺の銅箔と接着剤を介して貼り合せ、銅箔フイルムの銅面に感光性のレジスト形成、露光処理後、該レジストをフォトプロセス法により、Ｃｕ配線パターン１２を形成する。次に、Ｃｕ配線パターン上に１段目のＳｎめっきを形成し、１３０℃／９０分の加熱処理のＳｎめっきアニールの処理して１段目のＳｎめっき層１６を形成した後、該１段目のＳｎ／Ｃｕ配線（拡散層８が付加）パターンからポリイミドフイルム上の全面部にフォトソルダーレジスト（以下ＰＳＲと記す）を塗布後、フォトプロセス法により、ＰＳＲパターンを形成し、１５０℃／８０分の高温加熱処理のＰＳＲポストキュアの処理をしてＰＳＲパターン１３を形成する。次に、ＰＳＲパターン１３より露出した１段目のＳｎ―Ｃｕ配線パターンの上面に２段目のＳｎめっきを形成し、１３０℃／９０分の加熱処理のＳｎめっきアニールの処理を行い２段目のＳｎめっき層１７を形成して、半導体実装用テープキャリアテープが製造される。

前記の半導体実装用テープキャリアテープでは、ポリイミドフイルム１の基材の上面に、Ｃｕ配線層２形成されている。そのＣｕ配線層２の上面に、１段目のＳｎめっき層６が形成されている。その上面にＰＳＲ層３が形成され、ＰＳＲ層の開口部４には２段目のＳｎめっき層７が区画分離して形成されている。この製造方法では、ＰＳＲ層３の形成後に１５０℃／８０分の高温加熱処理のＰＳＲポストキュアがあり、その高温加熱処理により１段目のＳｎ―Ｃｕ配線層（拡散層８が付加され）が形成され、その上面にＰＳＲ層３、又は２段目のＳｎめっき層７が区画分離して形成されている。前記ＰＳＲ層３の形成区画では、Ｓｎ―Ｃｕ配線の保護を役割とし、前記２段目のＳｎめっき層７の形成区画では、拡散層が形成しない、２段目のＳｎめっき（純Ｓｎめっき）／１段目のＳｎ―Ｃｕの配線層は接続端子部となる。

１段目のＳｎ―Ｃｕ配線パターンは、ＳｎとＣｕとの界面近傍で拡散層を形成したものであり、Ｓｎめっき層が、１３０℃／９０分の加熱処理のＳｎめっきアニールと、その後
工程での１５０℃／８０分の高温加熱処理のＰＳＲポストキュアの加熱処理されたものである。一方、２段目のＳｎめっき／Ｓｎ―Ｃｕ配線パターンは、ＳｎとＳｎ―Ｃｕとの界面近傍で拡散層を形成せず、Ｓｎめっき層が、１３０℃／９０分の加熱処理のＳｎめっきアニールのみ加熱処理されたものであり、高温加熱処理のない純Ｓｎめっきである。なお、Ｓｎ／Ｓｎ―Ｃｕは２層構造を示し、上層のＳｎと、その下にＳｎ―Ｃｕ、すなわち、ＳｎとＣｕの界面に拡散層を形成した層を示している。

Ｃｕ面に無電解のＳｎめっき層（図３（ｂ）の１段目のＳｎめっき層６）の形成について簡単に説明する。Ｓｎイオンを含むＳｎめっき液層中に銅基材を浸漬させ、反応を実行させる。反応は、まずＣｕとめっき溶液の薬品（チオ尿素）と化学反応し、Ｃｕ化合物が溶出し、同時に電子が生成されるＣｕの溶出が起きる。一方、前記液中に生成された電子は、液中のＳｎイオンと合体し、Ｓｎの析出するもので、すなわち、ＣｕからＳｎへ置換する置換めっきである。通常、Ｃｕが１．０７ｇ溶出すると、同時進行で、Ｓｎが１ｇ析出する無電解のＳｎめっき法である。その置換速度は、Ｓｎめっきが進むと、Ｃｕ露出面からＣｕが溶出しながら、それと同量のＳｎが該Ｃｕ露出面に析出する。さらに進行する（めっき液中への浸漬時間が長くなる）と、Ｃｕ露出面のＳｎめっき層厚が厚くなる程、該Ｃｕ露出面からのＣｕが溶出が減少するため、置換速度（めっき層生成速度）は低下する。同時に、浸漬時間が長くなる程、レジスト界面剥離、例えば配線面上のＰＳＲ側端部にＳｎめっき液がＰＳＲ下面まで侵入し、ＰＳＲ下面の剥離、Ｓｎめっき液侵入が発生し、ＰＳＲ下面の剥離面が発生する。ＰＳＲ側端部の剥離面近傍では、めっき液が侵入し、且つＣｕが露出する環境となり、該露出するＣｕから、電子が供給され、液中のチオ尿素の高い濃度部、例えばＳｎめっき層でＳｎを析出する。前記ＰＳＲ側端部の剥離面近傍では、局部電池とした。

Ｓｎ―Ｃｕ面に無電解のＳｎめっき層（図３（ｂ）の２段目のＳｎめっき層７）の形成について簡単に説明する。前記テープキャリアテープの製造において、２段目のＳｎめっきでは、Ｓｎ―Ｃｕ配線の表面に隙間腐食の原因となる物質残渣、例えば、ＰＳＲ用現像液等が残存し、該物質残渣がめっき途中時に剥がれ、その剥がれた部分とそれ以外の部分との間にＣｕの析出量が異なるため、すなわち剥がれた部分からＣｕの異常析出され、局部電池が発生する問題が生じる。

前記局部電池では、物質残渣跡にＣｕクワレ（Ｃｕ腐食）が発生、例えばＳｎ―Ｃｕ配線が腐食される場合がある。品質不良となる問題がある。従来のＳｎめっき／Ｓｎ―Ｃｕ配線部分の形成時の純Ｓｎめっきの工程では、前述したＳｎ―Ｃｕ配線の表面に腐食部分が形成され、表面の溝状にＣｕ腐食、又はＳｎの異常析出等が発生する場合がある。

前記Ｓｎ―Ｃｕ配線を形成した表面は、Ｓｎめっきの影響から粗化され、フォトソルダーレジスト物質残渣が発生し易い問題もある。

以下に公知文献を記す。
特許第３０６１６１３号公報 特許第３０７６３４２号公報

本発明の課題は、無電解Ｓｎめっき処理において、Ｃｕ表面の溝状にエグレ、又はＳｎめっき層の異常析出等の製品不良の要因である局部電池の形成を抑制するため、隙間腐食の原因物質残査をＣｕ表面上から除去することをである。

本発明の請求項１に係る発明は、絶縁性のフイルム基材に銅箔を貼り合わせ、該銅箔をエッチング処理により、配線パターンが形成された、半導体装置を実装するための半導体実装用テープキャリアテープの製造方法において、Ｃｕ層よりなる配線パターンを形成したフイルム基材にソルダーレジスト樹脂を塗布する前に、Ｃｕ層よりなる配線パターン表面の全面にＳｎめっき層を形成した後、フイルム基材表面の全面に、熱硬化性で、光感光性のソルダーレジスト樹脂を塗布し、現像処理し、ソルダーレジストパターンを形成後、前記ソルダーレジストパターンをマスクにして、所定の腐食用薬品を用いて、露出したＳｎめっき層区画のみを除去し、併せて、露出したＳｎめっき層の表面に残存する隙間腐食の原因物質も除去処理した後、前記露出した区画の上全面に、再度、Ｓｎめっき層を区画形成することを特徴とする半導体実装用テープキャリアテープの製造方法である。

本発明の半導体実装用テープキャリアテープ及びその製造方法では、無電解Ｓｎめっき処理において、予め無電解Ｓｎめっきにより形成したＳｎ―Ｃｕ配線のＳｎめっき層及びそのＳｎめっき層上に残存する隙間腐食の原因物質残査を併せて除去することににより、局部電池の形成を抑制することができ、Ｃｕ表面の溝状にエグレ、又はＳｎめっき層の異常析出等の無い半導体実装用テープキャリアテープを製造することができる。

本発明の半導体実装用テープキャリアテープ及びその製造方法を一実施形態に基づいて以下説明する。

図１は、本発明の半導体実装用テープキャリアテープの製造方法を説明する側断面図である。

本発明の半導体実装用テープキャリアテープの製造方法を説明する。図１（ａ）は、絶縁性のフイルム基材１１に銅箔を貼り合わせる。フォトプロセス法を用いて、前記銅箔をエッチング処理して、配線パターン１２が形成された、半導体実装用テープキャリアテープ用フイルム基材を形成する。

図１（ｂ）は、Ｃｕ層よりなる配線パターン１２を形成したフイルム基材１１のソルダーレジスト樹脂を塗布する前に、Ｃｕ層よりなる配線パターン１２表面の全面に１段目のＳｎめっき層１６を形成する。次に、１段目のＳｎめっき層１６へ１３０℃／９０分の加熱処理のＳｎめっきアニールを行う。

図１（ｃ）は、絶縁性のフイルム基材表面１１の全面に、熱硬化性で、光感光性のソルダーレジスト樹脂を塗布し、現像処理し、ソルダーレジストパターン１３を形成する。次に、ソルダーレジストパターン１３へ１５０℃／８０分の高温加熱処理のＰＳＲポストキュアを行う。配線パターンでは、Ｓｎ−Ｃｕ層に拡散層８が形成される。

図１（ｄ）は、前記ソルダーレジストパターン１３をマスクにして、所定の腐食用薬品を用いて、露出した１段目のＳｎめっき層区画４から１段目のＳｎめっき層１６のみを除去し、露出したＳｎめっき層４の表面に残存する隙間腐食の原因物質も併せて除去処理する。

図１（ｅ）は、前記露出したＳｎめっき層区画４のみに、再度、２段目のＳｎめっき層１７を形成する。次に、２段目のＳｎめっき層１７へ１３０℃／９０分の加熱処理のＳｎめっきアニールを行うにより、露出した区画４の２段目のＳｎ／Ｃｕ層では拡散層のない純な２段目のＳｎめっき層１７が形成する。以上により、半導体実装用テープキャリアテープが製造できる。

本発明の製造方法によれば、１段目のＳｎめっき工程では、Ｃｕ層の配線パターン１２表全面にめっき層を形成することにより、パターン表面の全面にＳｎめっき反応が進行され、局部電池の形成を抑制することができる。１段目のＳｎめっき工程は、パターン表面からＣｕの異常溶出が発生しない製造方法である。

本発明の製造方法によれば、２段目のＳｎめっき工程では、Ｓｎ―Ｃｕ層の配線パターン１２面から、Ｓｎめっきのみを剥離することにより、Ｓｎ―Ｃｕパターン表面の隙間腐食の原因となるＰＳＲ用現像液等物質残渣及びＳｎが完全に剥離除去されることにより、Ｃｕの異常溶出が発生しない製造方法である。また、２段目のＳｎめっき工程では、ＰＳＲ層１３とＳｎ―Ｃｕ層１６，１２との密着強度が強くなり、界面剥離が生じず、Ｓｎめっき液がその界面の潜り込むことを抑制できる。２段目のＳｎめっき工程は、パターン表面からＣｕの異常溶出が発生しない製造方法である。

上述したように本発明の製造方法では、１段目及び２段目のＳｎめっき時にＣｕの異常溶出が発生しないため、Ｓｎめっきの析出が均一となり、Ｓｎめっきの厚さ、品質が均一化されている。

図２は、本発明の半導体実装用テープキャリアテープの側断面図である。

図２のその層形成は、絶縁性のフイルム基材の片側上に銅層配線パターン１２と、該銅層よりなる配線パターン１２上に形成した１段目のＳｎめっき層１６と、フイルム基材１１及び１段目のＳｎめっき層１６の全面に区画形成したソルダーレジストパターン１３と、該ソルダーレジストパターンから露出した面に区画形成した２段目のＳｎめっき層１７とを、その順に層形成した半導体実装用テープキャリアテープである。図２に示すように銅層配線パターン１２と、その上に形成した１段目のＳｎめっき層１６とは、界面部の拡散層８が形成されている。

次に、本発明の半導体実装用テープキャリアテープの製造方法の実施例を説明する。

所定の幅の長尺状で、７５μｍ厚のポリイミドフイルムに、所定の金型によりパンチ孔を打ち抜き、形成した。次に、前記ポリイミドフイルムに、接着剤（公知の接着剤で、巴川製（株）製造）を介して１８μｍ厚の銅箔とラミネートし、半導体実装用テープキャリアテープ用のフイルム基材を製造した。フォトリソグラフィー法を用いて、フォトマスク
を介して、銅箔からなる配線パターン（以下Ｃｕ配線層と記す）を形成した。次に、前記Ｃｕ配線層の全面に無電解Ｓｎめっき法により、０．１μｍ厚の１段目のＳｎめっき層を形成した。次に、前記フイルム基材の表面に、フォトソルダーレジスト（以下ＰＳＲと記す）を塗布した後プレキュア、露光後、アルカリ溶液による現像処理したあと、１５０℃で８０分間加熱しポストキュアし、接続端子部のみ露出したＰＳＲパターンを形成した。

次に、（株）荏原電産製のエバケム−テインエッチ／ＴＥ−０６０の薬品を２５℃に加温した後、前記半導体実装用テープキャリアテープを２０秒間浸漬し、前記半導体実装用テープキャリアテープのＰＳＲパターンから露出した、すなわち接続端子部の１段目のＳｎ―Ｃｕ配線層のＳｎめっき層のみ除去した。なお、当該薬品の取扱では、化学物質等安全データシート参照した。次に、蛍光Ｘ線分析装置を用いて、前記露出した接続端子部からＳｎめっき層が除去されたことを確認後、露出した接続端子部に２段目のＳｎめっき層を形成した後、１３０℃で９０分間の加熱処理をした。以上により、半導体実装用テープキャリアテープが製造された。

実施例１の半導体実装用テープキャリアテープの層形成では、フイルム基材の片側上に銅層の配線パターンと、該銅層配線パターン上に１段目のＳｎめっき層、又は２段目のＳｎめっき層と、フイルム基材上にソルダーレジストパターンと、該ソルダーレジストパターンから露出した面に接続端子部、すなわち前記２段目のＳｎめっき層が形成された層形成である。

実施例１では、試料から１０シートを抜き取り、破壊検査を実施した。その結果は、Ｃｕ表面の溝状にエグレ、又はＳｎめっき層の異常析出等の不良カ所は検出されずに、高品質の半導体実装用テープキャリアテープと、半導体実装用テープキャリアテープの製造方法が確認された。

本発明の半導体実装用テープキャリアテープの製造方法を説明する工程図であり、部分拡大の側断面図である。 本発明の半導体実装用テープキャリアテープの部分拡大の側断面図である。 従来の半導体実装用テープキャリアテープの部分拡大の側断面図で、（ａ）通常品であり、（ｂ）は、２段めっき品である。

符号の説明

１…ポリイミドフイルム
２…Ｃｕ配線層
３…ＰＳＲ層
４…ＰＳＲ層開口部
５…Ｓｎめっき層
６…１段目のＳｎめっき層
７…２段目のＳｎめっき層
８…拡散層
１１…絶縁性のフイルム基材
１２…銅層配線パターン
１３…ソルダーレジストパターン（ＰＳＲパターン）
１６…１段目のＳｎめっきパターン
１７…２段目のＳｎめっきパターン

Claims (1)

1. 絶縁性のフイルム基材に銅箔を貼り合わせ、該銅箔をエッチング処理により、配線パターンが形成された、半導体装置を実装するための半導体実装用テープキャリアテープの製造方法において、Ｃｕ層よりなる配線パターンを形成したフイルム基材にソルダーレジスト樹脂を塗布する前に、Ｃｕ層よりなる配線パターン表面の全面にＳｎめっき層を形成した後、フイルム基材表面の全面に、熱硬化性で、光感光性のソルダーレジスト樹脂を塗布し、現像処理し、ソルダーレジストパターンを形成後前記ソルダーレジストパターンをマスクにして、所定の腐食用薬品を用いて、露出したＳｎめっき層区画のみを除去し、併せて、露出したＳｎめっき層の表面に残存する隙間腐食の原因物質も除去処理した後、前記露出した区画の上全面に、再度、Ｓｎめっき層を区画形成することを特徴とする半導体実装用テープキャリアテープの製造方法。

Images