JP6099370B2 - 半導体素子搭載用基板及びその製造方法 - Google Patents

Description

本発明は、金属板の表面に端子等となるめっき層を備えた半導体素子搭載用基板及びその製造方法に関する。

導電性を有する基材の一面側に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した基材に導電性金属を電着して半導体素子搭載用の金属層と外部と接続するための電極層とを形成し、そのレジストマスクを除去することで半導体素子搭載用基板を形成し、形成した半導体素子搭載用基板に半導体素子を搭載、ワイヤボンディングした後に樹脂封止を行い、基材を除去して、樹脂側に電着した導電性金属の裏面側を露出させた半導体装置を得ることが知られている。

特許文献１には、形成したレジストマスクを超えて導電性金属を電着させることで、半導体素子搭載用の金属層と外部と接続するための電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層と電極層の張り出し部が樹脂の食い込む形となって確実に樹脂側に残るようにすることが記載されている。

特許文献２には、レジストマスクを形成する際に散乱紫外光を用いてレジストマスクを台形に形成することで金属層あるいは電極層を逆台形の形状に形成することが記載されている。

特許文献３には、金属層の表面に粗化面を付与することで封止樹脂との接触面積を増加させて、金属層と樹脂封止との密着力を向上させ、金属層の張り出し部が確実に樹脂側に残るようにすることが記載されている。

特開２００２−９１９６号公報 特開２００７−１０３４５０号公報 特開２００９−１４１２７４号公報

特許文献１に示されるレジストマスクを超えて導電性金属を電着させる方法は、形成するめっき層を、そのレジストマスクをオーバーハングさせて形成することであり、そのオーバーハング量をコントロールすることが難しく、形成するめっき層の全てが同じ庇長さにならない問題や、張り出し部が大きくなると隣のめっき層と繋がってしまう問題がある。また、めっき層が薄くなると張り出し部の幅も厚みも小さくなることから、樹脂との密着性が低下する問題も抱えている。そしてオーバーハングさせためっき層の上面は、めっきの縦方向と横方向の成長比率の関係で球状となるために、ボンディングの信頼性を低下させる要因にもなる。

また、特許文献２に示される散乱紫外光を用いてレジスト層の開口部の断面形状を台形に形成する方法は、使用するレジスト層の厚みが２５μｍ程度までの厚みに効果的であって、形成する金属層あるいは電極層の厚みが約２０μｍ程度までとなる。例えばレジスト層を厚くして５０μｍ程度とした場合、紫外光がレジストに吸収され基材方向になるほど光が減衰していくため、開口部の断面形状における台形の角度が９０度（すなわち長方形）近く、更にはこれより大きくなって上辺が短い普通の台形形状となり、金属層あるいは電極層の形状が逆台形を成さなくなるため、金属層あるいは電極層と樹脂との密着性が低下することになる。

また、特許文献３に示されるような半導体素子実装面側の接続端子面の表面を粗化することのみでは、リードレスパッケージ形成後の封止樹脂とリード端子との密着力不足から端子抜け不具合が発生することが知られている。

この電極層と樹脂との密着性をより向上させるためには、電極層表面に粗面性状を付与するだけでは不足であり、封止樹脂との密着を上げるためには更なる密着面積を増やすために電極層の厚みを厚くし、さらに樹脂に食い込むような逆台形の断面形状を有する電極を形成することが有効である。
すなわち、電極層の厚みを厚くできるように２５μｍ以上の厚みのレジストを使用しても逆台形のレジスト層を形成することが可能で、さらに粗化エッチング液にて表面を処理することで、電極表面に粗面形状を付与することが可能となり、このことにより、５〜１００μｍ程度の厚みの電極層（後でめっき層１０を形成する側）の断面形状が逆台形、かつ表面が粗面となって形成されるようにした半導体素子搭載用基板を製造することが可能となる。

そこで、本発明の半導体素子搭載用基板の製造方法は、このような課題に鑑みてなされたものであり、電極層の断面形状が略逆台形の形状、かつその表面が粗面に形成されることにより、電極層と樹脂との密着性を高めた半導体素子搭載用基板を提供するものである。

そこで本発明の半導体素子搭載用基板の製造方法の第１の発明は、以下の（ａ）〜（ｈ）の工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法である。

（記）
（ａ）金属板の表面に各々異なる波長で感度を高めた２種類のレジストを用いて、下レジスト層と上レジスト層の２層からなるレジスト層を形成する工程。
（ｂ）前記下レジスト層が未露光の状態において、前記上レジスト層を所定パターンで露光する工程。
（ｃ）前記上レジスト層に所定パターンの開口部を形成し、前記開口部から未露光状態の前記下レジスト層を、前記上レジスト層のパターンで開口部を形成して前記金属板の表面を部分的に露出させる現像工程。
（ｄ）前記下レジスト層を露光して硬化させる工程。
（ｅ）前記下レジスト層から露出している前記金属板の表面に、断面形状が略逆台形の形状のめっき層で、且つ前記金属板と前記めっき層の斜辺との成す角度が４０度以上５０度以下、又は６０度以上７０度以下の範囲にあるめっき層を形成する工程。
（ｆ）前記めっき層の表面を、エッチング処理により粗化面とする工程。
（ｇ）前記（ｆ）の工程において形成された前記粗化面上に、前記粗化面の粗さを維持する膜厚範囲の表面粗さ（ＳＲａ）が０．１２〜０．５μｍのボンディング用の貴金属めっきを行う工程。
（ｈ）前記下レジスト層と上レジスト層の２層からなるレジスト層を含む全てのレジスト層を剥離する工程。

本発明の第２の発明は、第１の発明における（ｃ）の現像工程において、その下レジスト層は、上レジスト層に設けられた開口部から現像が進むことにより、金属板の表面を部分的に露出して、下レジスト層に開口部を形成することによって、下レジスト層に設けられた開口部の断面形状が、逆台形形状であることを特徴とする半導体素子搭載用基板の製造方法である。

本発明の第３の発明は、第１及び第２の発明における下レジスト層と上レジスト層を合わせた２層のレジスト層の厚みが、（ｅ）の工程で形成される金属板の表面に設けられるめっき層の厚みよりも大きいことを特徴とする半導体素子搭載用基板の製造方法である。

本発明の第４の発明は、第１から第３の発明における（ｂ）の工程において、露光のための光源と所定パターンが形成されたマスクとの間に光源の光から所定波長の光を抽出するフィルターを設置し、そのフィルターを通して抽出した所定波長の光を用いて上レジスト層のみを露光することを特徴とする半導体素子搭載用基板の製造方法である。

本発明の第５の発明は、金属板の表面にめっき層を備え、そのめっき層の断面形状が、略逆台形の形状で、金属板とめっき層の斜辺との成す角度が６０度以上、７０度以下の範囲で、めっき層の表面が粗化面で、且つその粗化面上に粗化面の粗さを維持する膜厚の表面粗さ（ＳＲａ）が０．１２〜０．５μｍのボンディング用貴金属めっき層を有することを特徴とする半導体素子搭載用基板である。

本発明の第６の発明は、金属板の表面にめっき層を備え、そのめっき層の断面形状が、略逆台形の形状で、金属板とめっき層の斜辺との成す角度が４０度以上、５０度以下の範囲で、めっき層の表面が粗化面で、且つその粗化面上に粗化面の粗さを維持する膜厚の表面粗さ（ＳＲａ）が０．１２〜０．５μｍのボンディング用貴金属めっき層を有することを特徴とする半導体素子搭載用基板である。

本発明の第７の発明は、第５及び第６の発明におけるボンディング用貴金属めっき層の厚みが、１．５μｍ以下であることを特徴とする半導体素子搭載基板である。

本発明の第８の発明は、第５から第７の発明におけるボンディング用貴金属めっき層が、Ａｕ層、Ａｇ層、Ｐｄ層、Ｐｄ／Ａｕ（２層）、Ｐｄ／Ａｇ（２層）、及びＡｕ／Ｐｄ（２層）のいずれかの層構成からなることを特徴とする半導体素子搭載基板である。

本発明の第９の発明は、第５から第８の発明における金属板に形成されるめっき層が、２種類以上の金属で、２層以上の層を有することを特徴とする半導体素子搭載用基板である。

本発明の第１０の発明は、第５から第９の発明における前記金属板の表面に形成される前記ボンディング用貴金属めっき層直下のめっき層が、銅、ニッケル、またはこれらの合金組成物で形成されていることを特徴とする半導体素子搭載基板である。

本発明の半導体素子搭載用基板の製造方法によれば、従来の工程をほぼ踏襲しながら略逆台形の断面形状かつ端子上面が粗化されためっき層が形成されるので、逆台形断面形状によるモールドロック機能に加え、端子上面の粗化面の凹凸に封止樹脂が入り込むことでさらなる樹脂との密着性の良い半導体素子搭載用基板を容易に得ることができる。

本発明の半導体素子搭載用基板の製造方法を各工程毎に示した図で、（１）は、（ａ）の工程における金属板の表面に下レジスト層３０、裏面に裏面レジスト層３０ａを形成した断面図、（２）は、（ａ）の工程における金属板の表面側に先に形成した下レジスト層３０とメインの感光波長の異なる上レジスト層４０を形成した断面図、（３）は、（ｂ）の工程である露光工程において、表面側では所定パターンのマスク５０を被せ、光源（図示せず）とマスクの間にバンドパスフィルター６０をセットし、光源からの紫外光のうち上レジスト層４０を露光するために必要なメイン波長の紫外光のみを照射し、裏面側は全面を露光している断面図、（４）は、（ｃ）の工程における現像工程において、現像を行なうことで、上レジスト層４０に所定パターンで開口部を形成し、その開口部から未露光状態の下レジスト層３０が現像され、金属板の表面が部分的に露出している断面図で、この処理により、開口部の断面形状が逆台形の下レジスト層３１ａが形成される。（５）は、（ｄ）の工程における未露光状態の下レジスト層３１ａを露光して硬化させている断面図、（６）は、（ｅ）の工程における露出した金属板の表面に、めっき層１０を形成した断面図である。 本発明の半導体素子搭載用基板の製造方法を各工程毎に示した図１−１の続きの図で、（７）は、（ｆ）の工程における粗化エッチング液を用いてめっき層１０の表面に凹凸（粗化面９０）を付与した断面図、（８）は、（ｇ）の工程における粗化面９０に、ボンディング用貴金属めっき層１００を設けた状態の断面図、（９）は、（ｈ）の工程における金属板に設けられた全てのレジスト層を剥離し、金属板の表面に、ボンディング用貴金属めっき層を備えるめっき層１１が形成された本発明に係る半導体素子搭載用基板１の断面図である。 図１（４）の（ｃ）の工程（現像工程）における下レジスト層が逆台形の断面形状を採る詳細な説明図で、（１）は、現像により開口部を有する上レジスト層４１を形成し、その開口部から現像液が、未露光状態の下レジスト層３０の表面に接触している断面図、（２）〜（５）は、現像液の流動を示す断面図で、（５）に示すように、断面形状が逆台形の開口部が形成された未露光状態の下レジスト層３１ａを形成する。 本発明のめっき層断面形状における略逆台形の形状を説明する図で、その代表例を示すものである。

次に、本発明の半導体素子搭載用基板の製造方法の実施の形態を図１−１、図１−２及び図２に基づいて説明する。
［（ａ）の工程］
（下レジスト層の形成）
最初に、図１−１（１）の断面図に示されるように、後の工程でめっき層１０を形成する側の金属板２０の表面に、めっき層１０の必要な高さよりも高くなる厚みを有する下レジスト層３０と上レジスト層４０の内、下レジスト層３０を形成する。この時、金属板の裏面にも下レジスト層３０と同じレジストによる裏面レジスト層３０ａを設けても良い。
形成した下レジスト層３０は、ｉ線またはｈ線またはｇ線により感光するレジスト層である。
この下レジスト層３０と上レジスト層４０を合わせたレジストの厚みをめっき層１０に要求される高さよりも高くなる厚みにすることにより、略逆台形の断面形状を有し、必要とする高さのめっき層１０を確実に形成することができる。

（上レジスト層の形成）
次に、図１−１（２）に示すように、めっき層１０を設ける側の下レジスト層３０の上に、下レジスト層３０とは、メインの感光波長が異なるレジストを用いて、上レジスト層４０を形成する。

［（ｂ）の工程］
次に、図１−１（３）に示すように所定パターンが形成されたマスク５０を用いて、上レジスト層４０を所定パターンで露光する。この時、下レジスト層３０は未露光の状態にある。
この上レジスト層４０を露光するには、水銀ランプの光源（例えば紫外光７０）に対して、下レジスト層３０を露光せずに上レジスト層４０を露光するメイン波長のみを通すバンドパスフィルター６０を用いることによって、下レジスト層３０を未露光の状態のままで、上レジスト層４０のみを露光することが可能である。
なお、金属板の裏面に設けられた裏面レジスト層３０ａも、紫外光７０により露光され、硬化した裏面レジスト層３０ｂを形成する。

［（ｃ）の工程］
（現像工程）
次に、図１−１（４）に示すように、現像を行うことにより所定パターンの開口部を有するレジスト層４１を形成する。この時、未露光状態の下レジスト層３０は、上レジスト層４１の開口部から現像が進み、金属板２０の表面を部分的に露出させた未露光状態の下レジスト層３１ａとなる。
この処理により下レジスト層３１は、断面形状が逆台形の開口部を有する３１ａとなる。

［現像工程の詳細］
ここで、上記図１−１（４）の下レジスト層３１ａが、逆台形の断面形状となる現像工程の詳細を、図２を用いて説明する。
（ｃ）の工程である現像工程では、図２（１）に示すように、先ず前工程において露光された上レジスト層が現像されることにより開口部を有するレジスト層４１を形成し、その後下レジスト層３０に現像液８０が接触する。

次に、図２（２）に示すように現像液８０が流動して、下レジスト層３０は下方に向かって除去されるとともに、現像液８０は横方向にも流動し、それゆえ図２（３）に示すように現像液８０は、渦状の流動となって、下レジスト層３０を、その断面形状が円弧となるように除去する。

そして、図２（４）に示すように、下レジスト層３０は、金属板２０を露出させ、現像液８０は横方向の下レジスト層３０を除去する。
その結果、図２（５）に示すように、断面形状が逆台形の開口部が形成された未露光状態の下レジスト層３１ａが形成されることとなる。

［（ｄ）の工程］
次に、図１−１（５）に示すように、未露光である開口部を有する下レジスト層３１ａを、水銀ランプを光源（例えば紫外光）として用い、全面露光して硬化させ、下レジスト層３１を形成する。

［（ｅ）の工程］
次に、図１−１（６）に示すように、露出している金属板２０表面に、めっき前処理を行なった後に、要求される高さのめっき層１０を形成する。
この形成するめっき層は、複数のめっきを積層しても良く、必要に応じて金、銀、パラジウム、ニッケル、銅、コバルト、などおよびそれら合金によるめっきを選択し、順次積層して形成することができる。

［（ｆ）の工程］
めっき層１０の形成後、図１−２（７）に示すように、粗化エッチング液を用いて、断面形状が略逆台形のめっき層１０が形成された金属板２０を処理することで、そのめっき層１０の表面に凹凸を付与し、粗化面９０を形成する。
めっき層１０の表面に、凹凸を付与する粗化エッチング液については、めっき層１０の種類に応じて選択エッチング剤を選択することができる。

［（ｇ）の工程］
図１−２(８)に示すように、粗化面９０の凹凸を維持できる膜厚の範囲でボンディング用貴金属めっき層１００を形成する。

［（ｈ）の工程］
ボンディング用貴金属めっき層１００を設けた後、図１−２（９）に示すように、全てのレジスト層３１、４１、３０ｂを除去することで、金属板２０の表面に断面形状が略逆台形で、かつ粗化面を表面に備えるめっき層１１を有する半導体素子搭載用基板１を作製することができる。

なお、露光に際しては、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルターを用いることなく、上レジスト層を露光することも可能である。
また、本発明におけるめっき層の略逆台形の断面形状とは、めっき層の断面において、底辺（金属板に接する側）の幅より、上方にめっき層幅の最大値が存在する形状を意味するもので、その代表的な形状を図３に示す。
以下、実施例を用いて、本発明をさらに説明する。

０．１５ｍｍ厚のＣ１９４銅合金（ＣＤＡ１９４００）を用い、その両面に厚み５０μｍのフィルムレジスト（旭化成イーマテリアルズ株式会社製：ＡＱ−５０３８）をラミネートして、下レジスト層３０、金属板裏面の裏面レジスト層３０ａを形成した。（図１−１（１）参照。）
そのラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたフィルムレジストはネガ型レジストであって、ｉ線照射（波長：３６５ｎｍ）による露光が可能なレジストである。

次に、下レジスト層３０を形成した金属板の表面側（後でめっき層１０を形成する面）にのみ、下レジスト層３０に重ねて、２５μｍ厚の下レジスト層３０とメインの感光波長の異なるフィルムレジスト（旭化成イーマテリアルズ株式会社製：ＡＤＨ−２５２）を、下レジスト層３０と同条件でラミネートして、上レジスト層４０を形成した。このフィルムレジストもネガ型レジストであるが、ｈ線照射（波長：４０５ｎｍ）による露光が可能なレジストである。

これで、金属板２０のめっき層１０を形成する表面側には、メインの感光波長の異なる２層からなるレジスト層（下レジスト層３０、上レジスト層４０）が形成され、裏面側には、表面側の下レジスト層３０と同じレジストを用いた裏面レジスト層３０ａが形成された状態となる。（図１−１（２）参照。）

次に、表面側の上レジスト層４０の上に、所定パターンが形成されたマスク５０を被せ、そのマスク５０と露光用の光源との間に透過波長４０５ｎｍのバンドパスフィルター６０をセットした。
そして、光源にピーク波長にｉ線とｈ線とｇ線を含む混線の紫外線７０の水銀ランプ（オーク株式会社製：ショートアークランプ）を使用して露光を行い、表面側の上レジスト層４０を、透過波長４０５ｎｍの紫外光を用い、１０〜２０ｍＪ／ｃｍ^２の露光量により所定パターンで感光、硬化させ、一方裏面側は同じ光源（紫外光７０）によりレジスト層３０ａを、波長３６５ｎｍの露光量、６０ｍＪ／ｃｍ^２にて全面感光して硬化させた裏面レジスト層３０ｂを形成した。（図１−１（３）参照。）

この時、表面側は、透過波長４０５ｎｍのバンドパスフィルター６０によって、ｈ線照射７１による露光が行われることとなり、下レジスト層３０は、感光せずに未露光の状態である。裏面側は、混線の紫外光７０による露光により全面が硬化した裏面レジスト層３０ｂとなる。

次に、現像を行って、表面側の上レジスト層４０は、所定パターンに形成され、開口部を有する硬化した上レジスト層４１となる。（図１−１（４）参照。）
そして、未露光状態にある下レジスト層３０は、図２に示されるように上レジスト層４１の開口部から現像が進み、金属板２０の表面が露出させられる。
この処理により表面側の下レジスト層３１ａは、断面形状が逆台形の開口部となる。
この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．１２ＭＰａで約６０秒間の処理をした。
次に、表面側の未露光である開口部を形成した下レジスト層３１ａを、混線の紫外光７０により全面を露光して硬化させた下レジスト層３１を形成した。（図１−１（５）参照。）

そして、表面側に所定パターンにより開口部が形成された下レジスト層３１から露出した金属板２０の表面に形成されている表面酸化皮膜の除去、および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行ない、２５μｍの厚みのめっき層１０を形成した。（図１−１（６）参照。）

次に、図１−２（７）に示すように、めっき層１０の表面を、Ｎｉ添加剤を含有する塩化第二鉄系エッチング液（メック株式会社製ＮＲ-１８７０）にて、温度２３℃、スプレー圧０．１５ＭＰａ、３０秒間処理することで、めっき層１０の表面に粗化面９０を形成した。
形成した粗化面９０の上に、ボンディング用貴金属めっき１００としてパラジウムめっきを０．０５μｍ、金めっきを０．００３μｍの厚みで形成した。（図１−２（８）参照。）

その後、アルカリ溶液により金属板２０の両面に形成されているレジスト層３１、４１、３０ｂを全て剥離し、めっき層１１の断面形状が略逆台形で、かつその表面に凹凸を有する半導体素子搭載用基板１を得た。（図１−２（９）参照。）

この半導体素子搭載用基板１の形成した断面形状が略逆台形のめっき層１１の斜辺と金属板との角度は、６０〜７０度であり、上面部の凹凸部の表面の粗さはＳＲａ０．１２〜０．５μｍであった。粗度の測定は、オリンパス株式会社のＯＬＳ−３０００走査型共晶点赤外レーザー顕微鏡を用いて行った。

また、この現像処理において、現像時間や圧力条件やその他の条件を変えることにより、下レジスト層の逆台形形状の角度や寸法をコントロールすることが可能であり、そのめっき層１１の斜辺と金属板２０の角度は、２５〜９０度の任意の角度で、非常に小さいばらつきで作製することが可能であった。

次に、得られた半導体素子搭載用基板に銀ペーストを用いて半導体素子を搭載し、直径２０μｍの金のボンディングワイヤで半導体素子と端子を接続した。その後エポキシ系の封止樹脂を用い封止した後、アルカリ性の銅エッチング液で金属板２０をエッチングし、端子を独立させた。そして、ダイシングなどの方法で個々のパッケージサイズに切断することで半導体パッケージを得た。

得られた半導体パッケージの落下試験における封止樹脂からの端子抜けの発生なく、端子抜け不具合は観察されず、良好なモールドロック機能を確認できた。

なお本実施例は、金属板２０の裏面側に、表面側の下レジスト層３０と同じｉ線照射による露光が可能なレジスト層３０ａを形成したが、光源がｉ線とｈ線とｇ線を含む混線７０の水銀ランプを使用するので、これに限定する必要は無く、裏面側に形成するレジスト層３０ａは、全面を硬化させるため、どのタイプのレジストを使用しても問題ない。

また、形成するめっき層は、複数のめっきを積層しても良く、必要に応じて金、銀、パラジウム、ニッケル、銅、コバルト、などおよびそれら合金によるめっきを選択し、順次積層して形成することができる。
また、めっき層表面に凹凸を付与する粗化エッチング液についてはボンディング用貴金属めっき層直下のめっき層の種類に応じて選択することもできる。

０．１５ｍｍ厚のＳＵＳ４３０を金属板２０として用い、金属板の表面側（後でめっき層１０を形成する側）に厚み３８μｍのフィルムレジスト（旭化成イーマテリアルズ株式会社製：ＡＱ−４０９６）を２枚、裏面側には同じフィルムレジストを１枚ラミネートすることで、表面側には７６μｍの厚みの下レジスト層３０、裏面側に３８μｍの厚みの裏面レジスト層３０ａを形成した。
ラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。

次に、金属板２０の表面側は、下レジスト層３０に重ねて、厚み２５μｍのフィルムレジスト（旭化成イーマテリアルズ株式会社製：ＡＤＨ−２５２）を、下レジスト層と同条件でラミネートして、上レジスト層４０を形成した。

次に、表面側の上レジスト層４０の上から所定パターンが形成されたマスク５０を用いて、ｈ線照射による露光を行い、裏面側は全面を露光することで、表面側の上レジスト層４０を所定パターンで感光して硬化させ、裏面側のレジスト層３０ａは全面を硬化させて裏面レジスト層３０ｂとした。
露光方法は、実施例１と同様に、光源として水銀ランプを使用し、表面側は、光源とマスク５０の間に感光波長４０５ｎｍのバンドパスフィルターをセットすることで、ｈ線のみを通した。この時、表面側の下レジスト層３０は、未露光の状態である。

次に、現像を行なって表面側の上レジスト層４０は、所定パターンに開口部が形成された上レジスト層４１となる。そして、未露光である下レジスト層３０は、上レジスト層４１の開口部から現像が進み、金属板表面を露出させる。
この処理により下レジスト層は、断面形状が逆台形の開口部を備える下レジスト層３１ａとなる。
具体的な条件は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．１２ＭＰａで約９０秒間の現像処理を行なった。

次に、表面側の下レジスト層３１ａに対して、全面を水銀ランプにより露光を行い、断面形状が逆台形の開口部となった下レジスト層３１ａを硬化させた下レジスト層３１を形成した。この場合は、先のバンドパスフィルターの無い状態で、通常の露光を行なった。
そして、所定パターンで形成されたレジスト層３１から露出した金属板２０表面を一般的なめっき前処理による表面の活性化処理を行なった後、金めっきを０．００３μｍ、パラジウムめっきを０．１μｍ、銅めっきを６５μｍ施してめっき層１０を形成した

形成しためっき層１０の表面を、Ｃｕを含む有機酸系エッチング液（メック株式会社製、ＣＺ-８１００）にて、温度３５℃、スプレー圧０．２ＭＰａ、３０秒間処理することで、めっき層１０の表面に粗化面９０を形成した。
その形成した粗化面９０の上に、ボンディング用貴金属めっき１００としてパラジウムめっきを０．０５μｍ、金めっきを０．００３μｍの厚みで、順次施してめっき層１１を形成した。
その後、アルカリ溶液により金属板２０の両面に形成されている下レジスト層３１、上レジスト層４１、裏面レジスト層３０ｂの全てを剥離して半導体素子搭載用基板を得た。

形成しためっきの断面形状が略逆台形のめっき層１１の斜辺と金属板２０との角度は、４０〜５０度であり、端子上面部の凹凸部の表面の粗さはＳＲａ０．１２〜０．５μｍであった。粗度の測定は、オリンパス株式会社社のＯＬＳ−３０００走査型共焦点赤外レーザー顕微鏡を用いて行った。

また、実施例１と同じく、現像処理において、現像時間や圧力条件やその他の条件を変えることにより、下レジスト層の逆台形形状の角度や寸法をコントロールすることが可能であり、めっき層１１の斜辺と金属板２０の角度は、２５〜９０度の任意の角度で、非常に小さいばらつきで作製することが可能であった。

得られた半導体素子搭載用基板に銀ペーストを用いて半導体素子を搭載し、直径２０μｍの金のボンディングワイヤで半導体素子と端子を接続した。その後エポキシ系の封止樹脂を用い封止した後、アルカリ性の銅エッチング液で金属板２０をエッチングし、端子を独立させた。そして、ダイシングなどの方法で個々のパッケージサイズに切断することで半導体パッケージを得た。
得られた半導体パッケージの落下試験における封止樹脂からの端子抜け不具合は発生なく、良好なモールドロック機能を確認できた。

１ 半導体素子搭載用基板
１０ めっき層
１１ めっき層１０の表面にボンディング用貴金属めっきを備えためっき層
２０ 金属板
３０ 下レジスト層（金属板にラミネートされた未露光状態のレジスト層の下層）
３０ａ 裏面レジスト層（表面に下レジスト層３０が設けられた金属板の裏面側に設けられたレジスト層）
３０ｂ 裏面レジスト層３０ａを露光して硬化させた裏面レジスト層
３１ａ 下レジスト層（未露光状態の下レジスト層３０が現像により所定パターン［開口部］に形成されたレジスト層）
３１ 下レジスト層（下レジスト層３１ａを全面露光後に形成された硬化した開口部を有するレジスト層
４０ 上レジスト層（下レジスト層３０の上に形成された未露光状態のレジスト層の上層）
４１ 上レジスト層（上レジスト層４０が露光・現像により所定のパターン［開口部］に形成された硬化したレジスト層）
５０ マスク
６０ バンドパスフィルター
７０ 紫外光
７１ バンドパスフィルターを通った特定の波長の紫外光
８０ 現像液
９０ 粗化面
１００ ボンディング用貴金属めっき

Claims (10)

1. 下記（ａ）〜（ｈ）の工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
   （記)
   （ａ）金属板の表面に各々異なる波長をメインの感光波長として設計された２種類のレジストを用いて、下レジスト層と上レジスト層の２層からなるレジスト層を形成する工程。
   （ｂ）前記下レジスト層が未露光の状態において、前記上レジスト層を所定パターンで露光する工程。
   （ｃ）前記上レジスト層に所定パターンの開口部を形成し、前記開口部から未露光状態の前記下レジスト層を、前記上レジスト層のパターンで開口部を形成して前記金属板の表面を部分的に露出させる現像工程。
   （ｄ）前記下レジスト層を露光して硬化させる工程。
   （ｅ）前記下レジスト層から露出している前記金属板の表面に、断面形状が略逆台形の形状のめっき層で、且つ前記金属板と前記めっき層の斜辺との成す角度が４０度以上５０度以下、又は６０度以上７０度以下の範囲にあるめっき層を形成する工程。
   （ｆ）前記めっき層の表面を、エッチング処理により粗化面とする工程。
   （ｇ）前記（ｆ）の工程において形成された前記粗化面上に、前記粗化面形態を維持する膜厚範囲で、ボンディング用の貴金属めっきを行い、表面粗さ（ＳＲａ）が０．１２〜０．５μｍの貴金属めっき層を形成する工程。
   （ｈ）前記下レジスト層と上レジスト層の２層からなるレジスト層を含む全てのレジスト層を剥離する工程。
2. 前記（ｃ）の現像工程において、
   前記下レジスト層は、前記上レジスト層に設けられた開口部から現像が進むことにより、前記金属板の表面を部分的に露出して、前記下レジスト層に開口部を形成することによって、
   前記下レジスト層に設けられた開口部の断面形状が、逆台形形状であることを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
3. 前記下レジスト層と上レジスト層を合わせた２層のレジスト層の厚みが、前記（ｅ）の工程で形成される金属板の表面に設けられる前記めっきの厚みよりも大きいことを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。
4. 前記（ｂ）の工程において、露光のための光源と所定パターンが形成されたマスクとの間に光源の光から所定波長の光を抽出するフィルターを設置し、前記フィルターを通して抽出した所定波長の光を用いて前記上レジスト層のみを露光することを特徴とする請求項１〜３のいずれか１項に記載の半導体素子搭載用基板の製造方法。
5. 金属板の表面にめっき層を備え、
   前記めっき層の断面形状が、略逆台形の形状で、前記金属板と前記めっき層の斜辺との成す角度が６０度以上、７０度以下の範囲で、
   且つ前記めっき層の表面が粗化面で、且つ前記粗化面上に前記粗化面の粗さを維持できる膜厚の表面粗さ（ＳＲａ）が０．１２〜０．５μｍのボンディング用貴金属めっき層を有することを特徴とする半導体素子搭載用基板。
6. 金属板の表面にめっき層を備え、
   前記めっき層の断面形状が、略逆台形の形状で、前記金属板と前記めっき層の斜辺との成す角度が４０度以上、５０度以下の範囲で、
   且つ前記めっき層の表面が粗化面で、且つ前記粗化面上に前記粗化面の粗さを維持できる膜厚の表面粗さ（ＳＲａ）が０．１２〜０．５μｍのボンディング用貴金属めっき層を有することを特徴とする半導体素子搭載用基板。
7. 前記ボンディング用貴金属めっき層の厚みが、１．５μｍ以下であることを特徴とする請求項５又は６に記載の半導体素子搭載基板。
8. 前記ボンディング用貴金属めっき層が、Ａｕ、Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする請求項５〜７のいずれか１項に記載の半導体素子搭載基板。
9. 前記金属板に形成されるめっき層が、２種類以上の金属で、２層以上の層を有することを特徴とする請求項５〜８のいずれか１項に記載の半導体素子搭載用基板。
10. 前記金属板の表面に形成される前記ボンディング用貴金属めっき層直下のめっき層は銅、ニッケル、またはこれらの合金組成物で形成されていることを特徴とする、請求項５〜９のいずれか１項に記載の半導体素子搭載基板。

Images