JP2004253433A - プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法 - Google Patents
プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2004253433A JP2004253433A JP2003039329A JP2003039329A JP2004253433A JP 2004253433 A JP2004253433 A JP 2004253433A JP 2003039329 A JP2003039329 A JP 2003039329A JP 2003039329 A JP2003039329 A JP 2003039329A JP 2004253433 A JP2004253433 A JP 2004253433A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- projection
- semiconductor bare
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
【課題】数少ない工程で製造でき、かつ生産性に優れたプリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法を提供することを目的とするものである。
【解決手段】基板１０の上に設けた配線パターンの所定部分に金属材料からなる突起部１１を設け、突起部１１の高さのばらつきを±５μｍ以下とするプリント配線板１２であり、実装する電子部品の外部電極と突起部１１とのギャップが小さくでき、接続の信頼性が向上する。
【選択図】 図１
【解決手段】基板１０の上に設けた配線パターンの所定部分に金属材料からなる突起部１１を設け、突起部１１の高さのばらつきを±５μｍ以下とするプリント配線板１２であり、実装する電子部品の外部電極と突起部１１とのギャップが小さくでき、接続の信頼性が向上する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は各種電子機器に用いられるプリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化要望に加え、多機能化や高周波化が進む中で、各機能ブロックを部品化したモジュール部品の開発が盛んに検討されてきている。
【０００３】
従来のプリント配線板およびモジュール部品としては、図７に示すものがある。
【０００４】
図７は従来のプリント配線板およびモジュール部品の断面図である。プリント配線板３およびモジュール部品は図７に示すようにＬＣＲ等の受動部品５や半導体ベアチップ４の能動部品等の様々な電子部品をプリント配線板３の上に実装し、回路が形成される。シールド効果や外装を形成する目的で、さらに電子部品の周囲をモールド樹脂６により密封される場合が一般的である。受動部品５には１．０×０．５ｍｍのサイズや０．６×０．３ｍｍのサイズのような小型の表面実装部品が使用され、これらを実装する方法として半田１を用いた表面実装方式が一般的に用いられる。半導体ベアチップ４のような外部端子が狭ピッチの電子部品については、ワイヤーボンディング２等の既存の半導体ベアチップ４の実装方式を用いて実装するのが一般的である。
【０００５】
なお、この出願の発明に関する先行技術文献情報としては、例えば非特許文献１が知られている。
【０００６】
【非特許文献１】
西山和夫著「デジタル家電の実装ニーズと半導体パッケージング技術」エレクトロニクス実装学会誌、ｖｏｌ．４、Ｎｏ．３、２００１年５月、ｐ１６６−１６９
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、半田１により実装した受動部品５をモールド樹脂６により密封した構造となりリフロー等の再度熱を加える工程を通した場合、半田１が再溶融してモールド樹脂６の中に流れ出すという現象が発生し、断線などが発生する。さらに受動部品５は半田１による表面実装、半導体ベアチップ４は別の半導体ベアチップ実装を用いるため、数多くの工程が必要となり、生産性が低下する。なお半導体ベアチップ４をワイヤーボンディング２だけではなく、フェイスダウン実装したものも存在し、半導体ベアチップ４も受動部品５と同一の半田による実装工程が可能と考えられるが、半田１による半導体ベアチップ４の実装は外部端子が狭ピッチな半導体ベアチップ４に不向きなため、全ての半導体ベアチップ４に適用できないという問題がある。
【０００８】
本発明は数少ない工程で製造でき、かつ生産性に優れたプリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、以下の構成を有する。
【００１０】
本発明の請求項１に記載の発明は、基板上に設けた配線パターンの所定部分に金属材料からなる突起部を設け、この突起部の高さのばらつきを±５μｍ以下とするプリント配線板であり、実装する電子部品の外部電極と突起部とのギャップが小さくでき、接続において高い信頼性が得られる。
【００１１】
請求項２に記載の発明は、突起部の高さを少なくとも異なる２つの高さからなる構成とした請求項１に記載のプリント配線板であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、プリント配線板の小型化が可能となる。
【００１２】
請求項３に記載の発明は、少なくとも異なる２つの高さの突起部について、高い方の突起部を低い方の突起部の外側周辺に形成した請求項２に記載のプリント配線板であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、プリント配線板の小型化が可能となる。
【００１３】
請求項４に記載の発明は、突起部の少なくとも異なる２つの高さの差を半導体ベアチップの厚み以上とする請求項２に記載のプリント配線板であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、プリント配線板の小型化が可能となる。
【００１４】
請求項５に記載の発明は、基板上に設けた配線パターンの所定部分に表面を粗面状態とする金属材料からなる突起部を設けたプリント配線板であり、粗面状態の突起部によりアンカー効果が向上し、突起部に付着させる導電ペーストを所定以上とすることができる。
【００１５】
請求項６に記載の発明は、請求項１に記載のプリント配線板の突起部の表面を金メッキ、チップ部品および半導体ベアチップ等の電子部品の電極を金またはアルミニウムで形成し、前記プリント配線板の突起部に電子部品の電極を超音波接合により実装したモジュール部品であり、高い接続の信頼性が実現できる。
【００１６】
請求項７に記載の発明は、請求項１に記載のプリント配線板の突起部に導電ペーストを転写してチップ部品および半導体ベアチップ等の電子部品を実装したモジュール部品であり、粗面状態の突起部によりアンカー効果が向上し、突起部に付着させる導電ペーストを所定以上とすることができるため、実装する電子部品の外部電極との接続において高い信頼性が実現できる。
【００１７】
請求項８に記載の発明は、請求項３に記載のプリント配線板の低い方の突起部に小さい方の半導体ベアチップを実装し、前記小さい方の半導体ベアチップの上に大きい方の半導体ベアチップを実装したモジュール部品であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、モジュール部品の小型化が実現できる。
【００１８】
請求項９に記載の発明は、基板上に形成した配線パターン上の所定部分に開口部を設けるようにレジスト膜を形成し、前記開口部にメッキ工法により金属からなる突起部を形成し、前記突起部の先端およびレジスト膜の表面を研磨により平坦化してレジスト膜を除去するプリント配線板の製造方法であり、突起部とレジスト膜とを同時に研磨することにより、面全体を研磨することとなり微細な突起部を研磨することができる。
【００１９】
請求項１０に記載の発明は、基板上に形成した配線パターン上の所定部分に開口部を設けるようにレジスト膜を形成し、前記開口部にメッキ工法により金属からなる突起部を形成し、前記突起部の先端およびレジスト膜の表面を粗面化してレジスト膜を除去するプリント配線板の製造方法であり、突起部とレジスト膜とを同時に粗面化することにより、面全体を粗面化することとなり微細な突起部を粗面化することができ、かつ損傷または断線等を防止することができる。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
（実施の形態１）
実施の形態１について、図１を用いて説明する。
【００２２】
図１（ａ）〜（ｃ）は実施の形態１におけるモジュール部品の製造プロセスを示す断面図である。
【００２３】
図１において、１０は基板、１１は突起部、１２はプリント配線板、１３は半導体ベアチップ、１４は受動部品、１５はモールド樹脂をそれぞれ示す。
【００２４】
実施の形態１でのモジュール部品は、図１（ａ）に示すように半導体ベアチップ１３や受動部品１４等の電子部品を実装する箇所に金属材料からなる突起部１１を形成するプリント配線板１２の上に、図１（ｂ）に示すように半導体ベアチップ１３や受動部品１４等の電子部品をマウントし、各種電子部品の外部電極（図示せず）と突起部１１を接合し、図１（ｃ）に示すように電子部品の周囲をモールド樹脂１５により密封して形成する。また各種電子部品の外部電極と突起部１１の接合は超音波による金属結合を用いる。
【００２５】
本発明の実施の形態１では受動部品１４や半導体ベアチップ１３のように、別の方式で実装していた電子部品を全て金属からなる突起部１１で接続することにより、工程数を大幅に削減できる。また半導体ベアチップ１３を突起部１１に対し、フェイスダウン実装することにより、ワイヤーボンディングのようなフェイスアップ実装に比べ、モジュール部品の大幅な小型化が実現できるだけでなく、フェイスダウン実装で課題となる半導体ベアチップ１３とプリント配線板１２の間での電気的な干渉の問題も、突起部１１によるスタンドオフにより抑制可能となる。さらに半田を用いていないことで、リフローにおいて再溶融が発生せず断線が防止でき、環境問題として重要視されている鉛フリーについても全く問題がなくなる等の効果が得られる。
【００２６】
また、実施の形態１ではもう一つの特徴として、金属材料からなる突起部１１を有したプリント配線板１２の形成方法がある。そこでその形成方法について図２を用いて説明する。
【００２７】
図２（ａ）〜（ｄ）は実施の形態１でのプリント配線板の製造プロセスを示す断面図である。
【００２８】
図２において、１０は基板、１１は突起部、１２はプリント配線板、１６はレジスト膜、１６ａは開口部、１７は配線パターンをそれぞれ示す。
【００２９】
図２（ａ）に示すように突起部１１の形成は、既に主要な配線パターン１７を形成したプリント配線板１２にレジスト膜１６を形成し、フォトリソ工法を用いて、配線パターン１７の電子部品を実装する所定箇所にレジスト膜１６の開口部１６ａを形成し、図２（ｂ）に示すように開口部１６ａにメッキ工法により、金属材料からなる突起部１１を形成する。そして図２（ｃ）に示すように突起部１１の先端面が平坦になるまで研磨し、図２（ｄ）に示すようにレジスト膜１６を剥離し形成する。
【００３０】
電子部品の外部電極と突起部１１を超音波接合するためには、外部電極と突起部１１との間のギャップが外部電極とプリント配線板１２の突起部１１のそれぞれが弾性変形する量以下でなければならないため、突起部１１の先端の高さばらつきは少なくとも±５μｍ以下として最小限にしておく必要がある。
【００３１】
また、信頼性の観点から電子部品の外部電極の表面と突起部１１の先端面との接地面積を大きくして外部電極と突起部１１の接合強度をできるだけ大きくする必要があるが、図２（ｂ）に示すようにメッキ工法で形成した突起部１１の先端部は、球面状となり、外部電極と突起部１１とは点接触にしかならない。そこで実施の形態１のようにメッキ工法により、金属材料からなる突起部１１を形成して研磨することにより、突起部１１の先端の高さを揃え、表面を平坦化する処理を加えることが有効となる。
【００３２】
さらに、研磨においてレジスト膜１６を残しておくことにより、研磨における微細な突起部１１を折り曲げるような問題が防止でき均一な高さに突起部１１を研磨できる。
【００３３】
（実施の形態２）
実施の形態２でのモジュール部品は、実施の形態１でのモジュールにおける超音波による金属結合を容易にするために、金属からなる突起部の少なくとも表面には金メッキが施されており、電子部品の外部電極の少なくとも表面が金またはアルミで形成され、構造は実施の形態１と同様である。
【００３４】
本発明の実施の形態２のように、金と金、金とアルミは、ワイヤーボンディング工法では超音波接合技術として既に実用化されており、２００℃程度の低温化と低い超音波出力で容易に金属結合が実現でき、プリント配線板１２に多く用いられる樹脂製基板のように、耐熱性に弱く、低剛性な材料でも対応できる。
【００３５】
（実施の形態３）
実施の形態３について、図３を用いて説明する。
【００３６】
図３（ａ）〜（ｄ）は実施の形態３におけるモジュール部品の製造プロセスを示す断面図である。
【００３７】
図３において、１０は基板、１１は突起部、１２はプリント配線板、１３は半導体ベアチップ、１４は受動部品、１５はモールド樹脂、１８は導電ペースト、１９は転写皿をそれぞれ示す。
【００３８】
実施の形態３でのモジュール部品は、図３（ａ）に示すようにプリント配線板１２に形成した金属からなる突起部１１の先端部を転写皿１９の上に塗布した導電ペースト１８に浸し、図３（ｂ）に示すようにプリント配線板１２を引き上げ、突起部１１に適量の導電ペースト１８を転写する。図３（ｃ）に示すように導電ペースト１８を転写した突起部１１の上に半導体ベアチップ１３や受動部品１４等の電子部品をマウントし、導電ペースト１８を乾燥させ、図３（ｄ）に示すようにマウントした電子部品の周囲をモールド樹脂１５で密封して形成する。なお突起部１１を有したプリント配線板の形成方法は実施の形態１と同様である。
【００３９】
実施の形態３では、実施の形態１と同様の効果が得られるだけでなく、電子部品の外部電極とプリント配線板１２に形成した突起部１１とのギャップばらつきを導電ペースト１８の潰れ量で許容できるため、モジュール形成が容易となり、電子部品とプリント配線板１２の間に柔軟な導電ペースト１８を介することにより、熱ストレスに対する信頼性の向上が図れる。
【００４０】
また、実施の形態３では、金属材料からなる突起部１１を有したプリント配線板１２の形成方法がある。そこでその形成方法について、図を用いて説明する。
【００４１】
図４（ａ）〜（ｄ）は実施の形態３でのプリント配線板の製造プロセスを示す断面図である。
【００４２】
図４において、１１は突起部、１２はプリント配線板、１６はレジスト膜、１６ａは開口部、１７は配線パターンをそれぞれ示す。
【００４３】
図４（ａ）に示すように突起部１１の形成は既に主要な配線パターン１７を形成したプリント配線板１２にレジスト膜１６を形成し、フォトリソ工法を用いて、配線パターン１７の電子部品を実装する所定箇所にレジスト膜１６の開口部１６ａを形成し、図４（ｂ）に示すように開口部１６ａにメッキ工法により、金属材料からなる突起部１１を形成し、図４（ｃ）に示すようにプリント配線板１２の突起部１１の面、特に突起部１１の先端部の表面をサンドブラストまたはエッチング等の化学研磨処理により粗面化し、図４（ｄ）に示すようにレジスト膜１６を剥離して形成する。
【００４４】
実施の形態３では導電ペースト１８を突起部１１に安定して転写することが電子部品の外部電極と突起部１１とを確実に接続するための必要条件になるが、図４（ｃ）のように、突起部１１の先端部の表面を粗面化することで導電ペースト１８の喰い付きが良くなり、安定した量の導電ペースト１８を突起部１１に転写できる。
【００４５】
さらに、粗面化においてレジスト膜１６を残しておくことにより、粗面化での微細な配線パターン１７の損傷や断線を防止することができる。特に配線パターン１７の微細化ルールに伴って、配線強度が益々弱くなる中で実施の形態３を用いることは、非常に有効な手段となる。
【００４６】
（実施の形態４）
実施の形態４について、図５を用いて説明する。
【００４７】
図５は実施の形態４におけるモジュール部品の断面図を示す。図５において、１０は基板、１１ａ〜１１ｃは突起部、１２はプリント配線板、１３ａは小さいサイズの半導体ベアチップ、１３ｂは中程度のサイズの半導体ベアチップ、１３ｃは大きなサイズの半導体ベアチップ、１４は受動部品、１５はモールド樹脂をそれぞれ示す。
【００４８】
実施の形態４でのモジュール部品の形成方法は、実施の形態１と同様に金属材料からなる突起部１１ａ〜１１ｃの上に半導体ベアチップ１３ａ〜１３ｃや受動部品１４等の電子部品を超音波接合により実装して、モールド樹脂により密封して形成する。異なる点は図５に示すように半導体ベアチップ１３ａ〜１３ｃを実装する突起部１１ａ〜１１ｃの高さの差を半導体ベアチップ１３の厚み以上とし、かつ高い方の突起部１１ｃおよび１１ｂを低い方の突起部１１ｂおよび１１ａよりも外側周辺に配し、低い方の突起部１１ａから順に小さいサイズの半導体ベアチップ１３ａ〜１３ｃを実装する。
【００４９】
突起部１１ｂは小さいサイズの半導体ベアチップ１３ａを実装する突起部１１ａの高さと小さいサイズの半導体ベアチップ１３ａの厚みを足した高さ以上とし、この突起部１１ｂに中程度のサイズの半導体ベアチップ１３ｂを実装する。
【００５０】
突起部１１ｃは中程度のサイズの半導体ベアチップ１３ｂを実装する突起部１１ｂの高さと中程度のサイズの半導体ベアチップ１３ｂの厚みを足した高さ以上とし、この突起部１１ｃに大きなサイズの半導体ベアチップ１３ｃを実装する。
【００５１】
これは大きさの異なる半導体ベアチップ１３ａ〜１３ｃを複数個実装する場合、各半導体ベアチップ１３ａ〜１３ｃの入出力端子の位置が一回り小さい半導体ベアチップ１３よりも大きい場合に有効となる。
【００５２】
これは３次元実装方式と呼ばれる半導体ベアチップ１３ａ〜１３ｃを厚み方向に実装する方式の一種であるが、これまで提案されている方式では、ワイヤーボンディング実装を応用したものやインターポーザー基板を介して積層する等、受動部品等の一般部品と同じ工程で実装できないという課題を有していたが、実施の形態４では全て同じ工程で実装可能となり、大幅なリードタイムの短縮とコストダウンを図ることができる。
【００５３】
また、実施の形態４にも示すように高さの異なる突起部を有するプリント配線板の形成方法については、図６（ａ）〜（ｇ）を用いて説明する。
【００５４】
図６（ａ）〜（ｇ）は実施の形態４でのプリント配線板の製造プロセスを示す断面図である。
【００５５】
図６において、１０は基板、１１は突起部、１２はプリント配線板、１６はレジスト膜、１６ａは開口部、１６ｂは２層目のレジスト膜、１６ｃは２層目の開口部、１７は配線パターンをそれぞれ示す。
【００５６】
突起部１１の形成は、既に主要な配線パターン１７を形成したプリント配線板１２にレジスト膜１６を形成し、図６（ａ）に示すようにフォトリソ工法を用いて、配線パターン１７の電子部品を実装する所定箇所に、レジスト膜１６の開口部１６ａを形成し、図６（ｂ）に示すように開口部１６ａにメッキ工法により、金属材料からなる突起部１１を形成し、図６（ｃ）に示すように突起部１１の先端面が平坦になるまで研磨し、図６（ｄ）に示すようにプリント配線板１２の突起部１１の形成面にさらに２層目のレジスト膜１６ｂを形成してフォトリソ工法により、さらに高くする必要のある突起部１１のみ２層目のレジスト膜１６ｂに２層目の開口部１６ｃを形成し、図６（ｅ）に示すように２層目の開口部１６ｃにメッキ工法により金属材料からなる突起部１１を形成し、図６（ｆ）に示すように２層目の開口部１６ｃに形成した突起部１１の先端面が平坦になるまで研磨し、図６（ｇ）に示すように２層目のレジスト膜１６ｂとレジスト膜１６を剥離して形成する。
【００５７】
なお、図６では、突起部１１の高さが２種類の場合を説明したが同様の処理を繰り返すことにより、複数の高さの異なる突起部１１を形成することも可能である。
【００５８】
その結果、半導体ベアチップ１３を厚み方向に多段に積み上げて実装可能なプリント配線板１２を提供することができる。
【００５９】
【発明の効果】
以上のように本発明は、基板上に設けた配線パターンの所定部分に金属材料からなる突起部を設け、この突起部の高さのばらつきを±５μｍ以下とするプリント配線板であり、実装する電子部品の外部電極と突起部とのギャップが小さくでき、接続の信頼性が向上する。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）実施の形態１におけるモジュール部品の製造プロセスを示す断面図
【図２】（ａ）〜（ｄ）実施の形態１でのプリント配線板の形成方法を示す断面図
【図３】（ａ）〜（ｄ）実施の形態３におけるモジュール部品の製造プロセスを示す断面図
【図４】（ａ）〜（ｄ）実施の形態３でのプリント配線板の形成方法を示す断面図
【図５】実施の形態４におけるモジュール部品の断面図
【図６】（ａ）〜（ｇ）実施の形態４でのプリント配線板の形成方法を示す断面図
【図７】従来のプリント配線板およびモジュール部品の断面図
【符号の説明】
１１ 突起部
１１ａ 突起部
１１ｂ 突起部
１１ｃ 突起部
１２ プリント配線板
１３ 半導体ベアチップ
１３ａ 半導体ベアチップ
１３ｂ 半導体ベアチップ
１３ｃ 半導体ベアチップ
１４ 受動部品
１５ モールド樹脂
１６ レジスト膜
１６ａ 開口部
１６ｂ ２層目のレジスト膜
１６ｃ ２層目の開口部
１７ 配線パターン
１８ 導電ペースト
１９ 転写皿
【発明の属する技術分野】
本発明は各種電子機器に用いられるプリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化要望に加え、多機能化や高周波化が進む中で、各機能ブロックを部品化したモジュール部品の開発が盛んに検討されてきている。
【０００３】
従来のプリント配線板およびモジュール部品としては、図７に示すものがある。
【０００４】
図７は従来のプリント配線板およびモジュール部品の断面図である。プリント配線板３およびモジュール部品は図７に示すようにＬＣＲ等の受動部品５や半導体ベアチップ４の能動部品等の様々な電子部品をプリント配線板３の上に実装し、回路が形成される。シールド効果や外装を形成する目的で、さらに電子部品の周囲をモールド樹脂６により密封される場合が一般的である。受動部品５には１．０×０．５ｍｍのサイズや０．６×０．３ｍｍのサイズのような小型の表面実装部品が使用され、これらを実装する方法として半田１を用いた表面実装方式が一般的に用いられる。半導体ベアチップ４のような外部端子が狭ピッチの電子部品については、ワイヤーボンディング２等の既存の半導体ベアチップ４の実装方式を用いて実装するのが一般的である。
【０００５】
なお、この出願の発明に関する先行技術文献情報としては、例えば非特許文献１が知られている。
【０００６】
【非特許文献１】
西山和夫著「デジタル家電の実装ニーズと半導体パッケージング技術」エレクトロニクス実装学会誌、ｖｏｌ．４、Ｎｏ．３、２００１年５月、ｐ１６６−１６９
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、半田１により実装した受動部品５をモールド樹脂６により密封した構造となりリフロー等の再度熱を加える工程を通した場合、半田１が再溶融してモールド樹脂６の中に流れ出すという現象が発生し、断線などが発生する。さらに受動部品５は半田１による表面実装、半導体ベアチップ４は別の半導体ベアチップ実装を用いるため、数多くの工程が必要となり、生産性が低下する。なお半導体ベアチップ４をワイヤーボンディング２だけではなく、フェイスダウン実装したものも存在し、半導体ベアチップ４も受動部品５と同一の半田による実装工程が可能と考えられるが、半田１による半導体ベアチップ４の実装は外部端子が狭ピッチな半導体ベアチップ４に不向きなため、全ての半導体ベアチップ４に適用できないという問題がある。
【０００８】
本発明は数少ない工程で製造でき、かつ生産性に優れたプリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、以下の構成を有する。
【００１０】
本発明の請求項１に記載の発明は、基板上に設けた配線パターンの所定部分に金属材料からなる突起部を設け、この突起部の高さのばらつきを±５μｍ以下とするプリント配線板であり、実装する電子部品の外部電極と突起部とのギャップが小さくでき、接続において高い信頼性が得られる。
【００１１】
請求項２に記載の発明は、突起部の高さを少なくとも異なる２つの高さからなる構成とした請求項１に記載のプリント配線板であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、プリント配線板の小型化が可能となる。
【００１２】
請求項３に記載の発明は、少なくとも異なる２つの高さの突起部について、高い方の突起部を低い方の突起部の外側周辺に形成した請求項２に記載のプリント配線板であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、プリント配線板の小型化が可能となる。
【００１３】
請求項４に記載の発明は、突起部の少なくとも異なる２つの高さの差を半導体ベアチップの厚み以上とする請求項２に記載のプリント配線板であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、プリント配線板の小型化が可能となる。
【００１４】
請求項５に記載の発明は、基板上に設けた配線パターンの所定部分に表面を粗面状態とする金属材料からなる突起部を設けたプリント配線板であり、粗面状態の突起部によりアンカー効果が向上し、突起部に付着させる導電ペーストを所定以上とすることができる。
【００１５】
請求項６に記載の発明は、請求項１に記載のプリント配線板の突起部の表面を金メッキ、チップ部品および半導体ベアチップ等の電子部品の電極を金またはアルミニウムで形成し、前記プリント配線板の突起部に電子部品の電極を超音波接合により実装したモジュール部品であり、高い接続の信頼性が実現できる。
【００１６】
請求項７に記載の発明は、請求項１に記載のプリント配線板の突起部に導電ペーストを転写してチップ部品および半導体ベアチップ等の電子部品を実装したモジュール部品であり、粗面状態の突起部によりアンカー効果が向上し、突起部に付着させる導電ペーストを所定以上とすることができるため、実装する電子部品の外部電極との接続において高い信頼性が実現できる。
【００１７】
請求項８に記載の発明は、請求項３に記載のプリント配線板の低い方の突起部に小さい方の半導体ベアチップを実装し、前記小さい方の半導体ベアチップの上に大きい方の半導体ベアチップを実装したモジュール部品であり、実装した半導体ベアチップの上にさらに他の半導体ベアチップを実装し、プリント配線板の同じ実装面積が活用できるため、モジュール部品の小型化が実現できる。
【００１８】
請求項９に記載の発明は、基板上に形成した配線パターン上の所定部分に開口部を設けるようにレジスト膜を形成し、前記開口部にメッキ工法により金属からなる突起部を形成し、前記突起部の先端およびレジスト膜の表面を研磨により平坦化してレジスト膜を除去するプリント配線板の製造方法であり、突起部とレジスト膜とを同時に研磨することにより、面全体を研磨することとなり微細な突起部を研磨することができる。
【００１９】
請求項１０に記載の発明は、基板上に形成した配線パターン上の所定部分に開口部を設けるようにレジスト膜を形成し、前記開口部にメッキ工法により金属からなる突起部を形成し、前記突起部の先端およびレジスト膜の表面を粗面化してレジスト膜を除去するプリント配線板の製造方法であり、突起部とレジスト膜とを同時に粗面化することにより、面全体を粗面化することとなり微細な突起部を粗面化することができ、かつ損傷または断線等を防止することができる。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
（実施の形態１）
実施の形態１について、図１を用いて説明する。
【００２２】
図１（ａ）〜（ｃ）は実施の形態１におけるモジュール部品の製造プロセスを示す断面図である。
【００２３】
図１において、１０は基板、１１は突起部、１２はプリント配線板、１３は半導体ベアチップ、１４は受動部品、１５はモールド樹脂をそれぞれ示す。
【００２４】
実施の形態１でのモジュール部品は、図１（ａ）に示すように半導体ベアチップ１３や受動部品１４等の電子部品を実装する箇所に金属材料からなる突起部１１を形成するプリント配線板１２の上に、図１（ｂ）に示すように半導体ベアチップ１３や受動部品１４等の電子部品をマウントし、各種電子部品の外部電極（図示せず）と突起部１１を接合し、図１（ｃ）に示すように電子部品の周囲をモールド樹脂１５により密封して形成する。また各種電子部品の外部電極と突起部１１の接合は超音波による金属結合を用いる。
【００２５】
本発明の実施の形態１では受動部品１４や半導体ベアチップ１３のように、別の方式で実装していた電子部品を全て金属からなる突起部１１で接続することにより、工程数を大幅に削減できる。また半導体ベアチップ１３を突起部１１に対し、フェイスダウン実装することにより、ワイヤーボンディングのようなフェイスアップ実装に比べ、モジュール部品の大幅な小型化が実現できるだけでなく、フェイスダウン実装で課題となる半導体ベアチップ１３とプリント配線板１２の間での電気的な干渉の問題も、突起部１１によるスタンドオフにより抑制可能となる。さらに半田を用いていないことで、リフローにおいて再溶融が発生せず断線が防止でき、環境問題として重要視されている鉛フリーについても全く問題がなくなる等の効果が得られる。
【００２６】
また、実施の形態１ではもう一つの特徴として、金属材料からなる突起部１１を有したプリント配線板１２の形成方法がある。そこでその形成方法について図２を用いて説明する。
【００２７】
図２（ａ）〜（ｄ）は実施の形態１でのプリント配線板の製造プロセスを示す断面図である。
【００２８】
図２において、１０は基板、１１は突起部、１２はプリント配線板、１６はレジスト膜、１６ａは開口部、１７は配線パターンをそれぞれ示す。
【００２９】
図２（ａ）に示すように突起部１１の形成は、既に主要な配線パターン１７を形成したプリント配線板１２にレジスト膜１６を形成し、フォトリソ工法を用いて、配線パターン１７の電子部品を実装する所定箇所にレジスト膜１６の開口部１６ａを形成し、図２（ｂ）に示すように開口部１６ａにメッキ工法により、金属材料からなる突起部１１を形成する。そして図２（ｃ）に示すように突起部１１の先端面が平坦になるまで研磨し、図２（ｄ）に示すようにレジスト膜１６を剥離し形成する。
【００３０】
電子部品の外部電極と突起部１１を超音波接合するためには、外部電極と突起部１１との間のギャップが外部電極とプリント配線板１２の突起部１１のそれぞれが弾性変形する量以下でなければならないため、突起部１１の先端の高さばらつきは少なくとも±５μｍ以下として最小限にしておく必要がある。
【００３１】
また、信頼性の観点から電子部品の外部電極の表面と突起部１１の先端面との接地面積を大きくして外部電極と突起部１１の接合強度をできるだけ大きくする必要があるが、図２（ｂ）に示すようにメッキ工法で形成した突起部１１の先端部は、球面状となり、外部電極と突起部１１とは点接触にしかならない。そこで実施の形態１のようにメッキ工法により、金属材料からなる突起部１１を形成して研磨することにより、突起部１１の先端の高さを揃え、表面を平坦化する処理を加えることが有効となる。
【００３２】
さらに、研磨においてレジスト膜１６を残しておくことにより、研磨における微細な突起部１１を折り曲げるような問題が防止でき均一な高さに突起部１１を研磨できる。
【００３３】
（実施の形態２）
実施の形態２でのモジュール部品は、実施の形態１でのモジュールにおける超音波による金属結合を容易にするために、金属からなる突起部の少なくとも表面には金メッキが施されており、電子部品の外部電極の少なくとも表面が金またはアルミで形成され、構造は実施の形態１と同様である。
【００３４】
本発明の実施の形態２のように、金と金、金とアルミは、ワイヤーボンディング工法では超音波接合技術として既に実用化されており、２００℃程度の低温化と低い超音波出力で容易に金属結合が実現でき、プリント配線板１２に多く用いられる樹脂製基板のように、耐熱性に弱く、低剛性な材料でも対応できる。
【００３５】
（実施の形態３）
実施の形態３について、図３を用いて説明する。
【００３６】
図３（ａ）〜（ｄ）は実施の形態３におけるモジュール部品の製造プロセスを示す断面図である。
【００３７】
図３において、１０は基板、１１は突起部、１２はプリント配線板、１３は半導体ベアチップ、１４は受動部品、１５はモールド樹脂、１８は導電ペースト、１９は転写皿をそれぞれ示す。
【００３８】
実施の形態３でのモジュール部品は、図３（ａ）に示すようにプリント配線板１２に形成した金属からなる突起部１１の先端部を転写皿１９の上に塗布した導電ペースト１８に浸し、図３（ｂ）に示すようにプリント配線板１２を引き上げ、突起部１１に適量の導電ペースト１８を転写する。図３（ｃ）に示すように導電ペースト１８を転写した突起部１１の上に半導体ベアチップ１３や受動部品１４等の電子部品をマウントし、導電ペースト１８を乾燥させ、図３（ｄ）に示すようにマウントした電子部品の周囲をモールド樹脂１５で密封して形成する。なお突起部１１を有したプリント配線板の形成方法は実施の形態１と同様である。
【００３９】
実施の形態３では、実施の形態１と同様の効果が得られるだけでなく、電子部品の外部電極とプリント配線板１２に形成した突起部１１とのギャップばらつきを導電ペースト１８の潰れ量で許容できるため、モジュール形成が容易となり、電子部品とプリント配線板１２の間に柔軟な導電ペースト１８を介することにより、熱ストレスに対する信頼性の向上が図れる。
【００４０】
また、実施の形態３では、金属材料からなる突起部１１を有したプリント配線板１２の形成方法がある。そこでその形成方法について、図を用いて説明する。
【００４１】
図４（ａ）〜（ｄ）は実施の形態３でのプリント配線板の製造プロセスを示す断面図である。
【００４２】
図４において、１１は突起部、１２はプリント配線板、１６はレジスト膜、１６ａは開口部、１７は配線パターンをそれぞれ示す。
【００４３】
図４（ａ）に示すように突起部１１の形成は既に主要な配線パターン１７を形成したプリント配線板１２にレジスト膜１６を形成し、フォトリソ工法を用いて、配線パターン１７の電子部品を実装する所定箇所にレジスト膜１６の開口部１６ａを形成し、図４（ｂ）に示すように開口部１６ａにメッキ工法により、金属材料からなる突起部１１を形成し、図４（ｃ）に示すようにプリント配線板１２の突起部１１の面、特に突起部１１の先端部の表面をサンドブラストまたはエッチング等の化学研磨処理により粗面化し、図４（ｄ）に示すようにレジスト膜１６を剥離して形成する。
【００４４】
実施の形態３では導電ペースト１８を突起部１１に安定して転写することが電子部品の外部電極と突起部１１とを確実に接続するための必要条件になるが、図４（ｃ）のように、突起部１１の先端部の表面を粗面化することで導電ペースト１８の喰い付きが良くなり、安定した量の導電ペースト１８を突起部１１に転写できる。
【００４５】
さらに、粗面化においてレジスト膜１６を残しておくことにより、粗面化での微細な配線パターン１７の損傷や断線を防止することができる。特に配線パターン１７の微細化ルールに伴って、配線強度が益々弱くなる中で実施の形態３を用いることは、非常に有効な手段となる。
【００４６】
（実施の形態４）
実施の形態４について、図５を用いて説明する。
【００４７】
図５は実施の形態４におけるモジュール部品の断面図を示す。図５において、１０は基板、１１ａ〜１１ｃは突起部、１２はプリント配線板、１３ａは小さいサイズの半導体ベアチップ、１３ｂは中程度のサイズの半導体ベアチップ、１３ｃは大きなサイズの半導体ベアチップ、１４は受動部品、１５はモールド樹脂をそれぞれ示す。
【００４８】
実施の形態４でのモジュール部品の形成方法は、実施の形態１と同様に金属材料からなる突起部１１ａ〜１１ｃの上に半導体ベアチップ１３ａ〜１３ｃや受動部品１４等の電子部品を超音波接合により実装して、モールド樹脂により密封して形成する。異なる点は図５に示すように半導体ベアチップ１３ａ〜１３ｃを実装する突起部１１ａ〜１１ｃの高さの差を半導体ベアチップ１３の厚み以上とし、かつ高い方の突起部１１ｃおよび１１ｂを低い方の突起部１１ｂおよび１１ａよりも外側周辺に配し、低い方の突起部１１ａから順に小さいサイズの半導体ベアチップ１３ａ〜１３ｃを実装する。
【００４９】
突起部１１ｂは小さいサイズの半導体ベアチップ１３ａを実装する突起部１１ａの高さと小さいサイズの半導体ベアチップ１３ａの厚みを足した高さ以上とし、この突起部１１ｂに中程度のサイズの半導体ベアチップ１３ｂを実装する。
【００５０】
突起部１１ｃは中程度のサイズの半導体ベアチップ１３ｂを実装する突起部１１ｂの高さと中程度のサイズの半導体ベアチップ１３ｂの厚みを足した高さ以上とし、この突起部１１ｃに大きなサイズの半導体ベアチップ１３ｃを実装する。
【００５１】
これは大きさの異なる半導体ベアチップ１３ａ〜１３ｃを複数個実装する場合、各半導体ベアチップ１３ａ〜１３ｃの入出力端子の位置が一回り小さい半導体ベアチップ１３よりも大きい場合に有効となる。
【００５２】
これは３次元実装方式と呼ばれる半導体ベアチップ１３ａ〜１３ｃを厚み方向に実装する方式の一種であるが、これまで提案されている方式では、ワイヤーボンディング実装を応用したものやインターポーザー基板を介して積層する等、受動部品等の一般部品と同じ工程で実装できないという課題を有していたが、実施の形態４では全て同じ工程で実装可能となり、大幅なリードタイムの短縮とコストダウンを図ることができる。
【００５３】
また、実施の形態４にも示すように高さの異なる突起部を有するプリント配線板の形成方法については、図６（ａ）〜（ｇ）を用いて説明する。
【００５４】
図６（ａ）〜（ｇ）は実施の形態４でのプリント配線板の製造プロセスを示す断面図である。
【００５５】
図６において、１０は基板、１１は突起部、１２はプリント配線板、１６はレジスト膜、１６ａは開口部、１６ｂは２層目のレジスト膜、１６ｃは２層目の開口部、１７は配線パターンをそれぞれ示す。
【００５６】
突起部１１の形成は、既に主要な配線パターン１７を形成したプリント配線板１２にレジスト膜１６を形成し、図６（ａ）に示すようにフォトリソ工法を用いて、配線パターン１７の電子部品を実装する所定箇所に、レジスト膜１６の開口部１６ａを形成し、図６（ｂ）に示すように開口部１６ａにメッキ工法により、金属材料からなる突起部１１を形成し、図６（ｃ）に示すように突起部１１の先端面が平坦になるまで研磨し、図６（ｄ）に示すようにプリント配線板１２の突起部１１の形成面にさらに２層目のレジスト膜１６ｂを形成してフォトリソ工法により、さらに高くする必要のある突起部１１のみ２層目のレジスト膜１６ｂに２層目の開口部１６ｃを形成し、図６（ｅ）に示すように２層目の開口部１６ｃにメッキ工法により金属材料からなる突起部１１を形成し、図６（ｆ）に示すように２層目の開口部１６ｃに形成した突起部１１の先端面が平坦になるまで研磨し、図６（ｇ）に示すように２層目のレジスト膜１６ｂとレジスト膜１６を剥離して形成する。
【００５７】
なお、図６では、突起部１１の高さが２種類の場合を説明したが同様の処理を繰り返すことにより、複数の高さの異なる突起部１１を形成することも可能である。
【００５８】
その結果、半導体ベアチップ１３を厚み方向に多段に積み上げて実装可能なプリント配線板１２を提供することができる。
【００５９】
【発明の効果】
以上のように本発明は、基板上に設けた配線パターンの所定部分に金属材料からなる突起部を設け、この突起部の高さのばらつきを±５μｍ以下とするプリント配線板であり、実装する電子部品の外部電極と突起部とのギャップが小さくでき、接続の信頼性が向上する。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）実施の形態１におけるモジュール部品の製造プロセスを示す断面図
【図２】（ａ）〜（ｄ）実施の形態１でのプリント配線板の形成方法を示す断面図
【図３】（ａ）〜（ｄ）実施の形態３におけるモジュール部品の製造プロセスを示す断面図
【図４】（ａ）〜（ｄ）実施の形態３でのプリント配線板の形成方法を示す断面図
【図５】実施の形態４におけるモジュール部品の断面図
【図６】（ａ）〜（ｇ）実施の形態４でのプリント配線板の形成方法を示す断面図
【図７】従来のプリント配線板およびモジュール部品の断面図
【符号の説明】
１１ 突起部
１１ａ 突起部
１１ｂ 突起部
１１ｃ 突起部
１２ プリント配線板
１３ 半導体ベアチップ
１３ａ 半導体ベアチップ
１３ｂ 半導体ベアチップ
１３ｃ 半導体ベアチップ
１４ 受動部品
１５ モールド樹脂
１６ レジスト膜
１６ａ 開口部
１６ｂ ２層目のレジスト膜
１６ｃ ２層目の開口部
１７ 配線パターン
１８ 導電ペースト
１９ 転写皿
Claims (10)
- 基板上に設けた配線パターンの所定部分に金属材料からなる突起部を設け、この突起部の高さのばらつきを±５μｍ以下とするプリント配線板。
- 突起部の高さを少なくとも異なる２つの高さからなる構成とした請求項１記載のプリント配線板。
- 少なくとも異なる２つの高さの突起部について、高い方の突起部を低い方の突起部の外側周辺に形成した請求項２に記載のプリント配線板。
- 突起部の少なくとも異なる２つの高さの差を半導体ベアチップの厚み以上とする請求項２に記載のプリント配線板。
- 基板上に設けた配線パターンの所定部分に表面を粗面状態とする金属材料からなる突起部を設けたプリント配線板。
- 請求項１に記載のプリント配線板の突起部の表面を金メッキ、チップ部品および半導体ベアチップ等の電子部品の電極を金またはアルミニウムで形成し、前記プリント配線板の突起部に電子部品の電極を超音波接合により実装したモジュール部品。
- 請求項１に記載のプリント配線板の突起部に導電ペーストを転写してチップ部品および半導体ベアチップ等の電子部品を実装したモジュール部品。
- 請求項３に記載のプリント配線板の低い方の突起部に小さい方の半導体ベアチップを実装し、前記小さい方の半導体ベアチップの上に大きい方の半導体ベアチップを実装したモジュール部品。
- 基板上に形成した配線パターン上の所定部分に開口部を設けるようにレジスト膜を形成し、前記開口部にメッキ工法により金属からなる突起部を形成し、前記突起部の先端およびレジスト膜の表面を研磨により平坦化してレジスト膜を除去するプリント配線板の製造方法。
- 基板上に形成した配線パターン上の所定部分に開口部を設けるようにレジスト膜を形成し、前記開口部にメッキ工法により金属からなる突起部を形成し、前記突起部の先端およびレジスト膜の表面を粗面化してレジスト膜を除去するプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039329A JP2004253433A (ja) | 2003-02-18 | 2003-02-18 | プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039329A JP2004253433A (ja) | 2003-02-18 | 2003-02-18 | プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004253433A true JP2004253433A (ja) | 2004-09-09 |
Family
ID=33023537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003039329A Withdrawn JP2004253433A (ja) | 2003-02-18 | 2003-02-18 | プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004253433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014080746A1 (ja) * | 2012-11-21 | 2014-05-30 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
2003
- 2003-02-18 JP JP2003039329A patent/JP2004253433A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014080746A1 (ja) * | 2012-11-21 | 2014-05-30 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
| JP2014103293A (ja) * | 2012-11-21 | 2014-06-05 | Sh Materials Co Ltd | 半導体素子搭載用基板及びその製造方法 |
| CN104813464A (zh) * | 2012-11-21 | 2015-07-29 | 友立材料股份有限公司 | 半导体元件搭载用基板及其制造方法 |
| KR20150087387A (ko) * | 2012-11-21 | 2015-07-29 | 에스에이치 메테리얼스 코퍼레이션 리미티드 | 반도체 소자 탑재용 기판 및 그 제조 방법 |
| KR101691762B1 (ko) | 2012-11-21 | 2017-01-09 | 에스에이치 메테리얼스 코퍼레이션 리미티드 | 반도체 소자 탑재용 기판 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4058642B2 (ja) | 半導体装置 | |
| US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
| WO2001071806A1 (fr) | Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| JP2008537336A (ja) | 半導体と電子サブシステムのパッケージングのためのチップキャリア基板とプリント回路基板上の剛性波形パターンの構造 | |
| KR20010070094A (ko) | 반도체장치 및 그 제조방법 | |
| US11765826B2 (en) | Method of fabricating contact pads for electronic substrates | |
| US8525355B2 (en) | Semiconductor device, electronic apparatus and semiconductor device fabricating method | |
| US9966331B2 (en) | Wiring substrate and semiconductor device | |
| KR101772490B1 (ko) | 인쇄회로기판 어셈블리 | |
| EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| US9929116B2 (en) | Electronic device module and method of manufacturing the same | |
| US20070269929A1 (en) | Method of reducing stress on a semiconductor die with a distributed plating pattern | |
| JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP5028291B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
| JP4465891B2 (ja) | 半導体装置 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| JP2004253433A (ja) | プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法 | |
| WO2003013201A1 (en) | Method for forming device-landing pad of multi-layered printed circuit board | |
| JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| KR100891652B1 (ko) | 반도체 칩 실장용 기판 | |
| JPH08167676A (ja) | 半導体装置 | |
| KR101475080B1 (ko) | 인쇄회로 기판 조립체 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051031 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Effective date: 20051114 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070613 |