CN104813464A - 半导体元件搭载用基板及其制造方法 - Google Patents

半导体元件搭载用基板及其制造方法 Download PDF

Info

Publication number
CN104813464A
CN104813464A CN201380060217.5A CN201380060217A CN104813464A CN 104813464 A CN104813464 A CN 104813464A CN 201380060217 A CN201380060217 A CN 201380060217A CN 104813464 A CN104813464 A CN 104813464A
Authority
CN
China
Prior art keywords
resist layer
layer
substrate
plating layer
metallic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380060217.5A
Other languages
English (en)
Inventor
细樅茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Da Kun Electric Co., Ltd.
Original Assignee
You Li Material Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by You Li Material Ltd Co filed Critical You Li Material Ltd Co
Publication of CN104813464A publication Critical patent/CN104813464A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供一种电极层的剖面为大致逆梯形形状并且表面形成为粗化面的提高了电极层和树脂的紧贴性的半导体元件搭载用基板及其制造方法。在半导体元件搭载用基板的制造方法中，其特征在于，依次经过下述工序：a)在金属板表面上通过主要的感光波长不同的抗蚀剂形成下抗蚀剂层和上抗蚀剂层这2层抗蚀剂层的工序；b)在下抗蚀剂层未曝光状态下按照预定图案使上抗蚀剂层曝光的工序；c)在上抗蚀剂层中形成预定图案的开口部，在未曝光状态的下抗蚀剂层中，形成开口部，而部分性地露出金属板表面的显影工序；d)利用下抗蚀剂层的曝光的硬化工序；e)向从下抗蚀剂层露出了的金属板表面形成镀敷层的工序；f)通过蚀刻处理使镀敷层表面成为粗化面的工序；g)在该粗化面上进行键合用贵金属镀敷的工序；以及h)将抗蚀剂层全部剥离的工序。

Description

半导体元件搭载用基板及其制造方法
技术领域
本发明涉及在金属板的表面具备成为端子等的镀敷层的半导体元件搭载用基板及其制造方法。
背景技术
已知在具有导电性的基体材料的一面侧，形成实施了预定的构图的抗蚀剂(resist)掩模，在从抗蚀剂掩模露出了的基体材料上使导电性金属电沉积而形成半导体元件搭载用的金属层和用于与外部连接的电极层，去除该抗蚀剂掩模，从而形成半导体元件搭载用基板，在形成了的半导体元件搭载用基板上搭载半导体元件并实施引线键合之后进行树脂密封，去除基体材料，得到在树脂侧使电沉积了的导电性金属的背面侧露出了的半导体装置。
在专利文献1中，记载了通过超过形成了的抗蚀剂掩模而使导电性金属电沉积，得到在半导体元件搭载用的金属层和用于与外部连接的电极层的上端部周缘具有伸出部的半导体元件搭载用基板，在树脂密封时金属层和电极层的伸出部成为侵入树脂的形式而可靠地在树脂侧残留。
在专利文献2中，记载了通过在形成抗蚀剂掩模时使用散射紫外光按照梯形形成抗蚀剂掩模而按照逆梯形的形状形成金属层或者电极层。
在专利文献3中，记载了通过对金属层的表面赋予粗化面而使与密封树脂的接触面积增加，使金属层和树脂密封的紧贴力提高，金属层的伸出部可靠地在树脂侧残留。
专利文献1：日本特开2002-9196号公报
专利文献2：日本特开2007-103450号公报
专利文献3：日本特开2009-141274号公报
发明内容
在专利文献1所示的超过抗蚀剂掩模而使导电性金属电沉积的方法中，使其抗蚀剂掩模悬垂而形成要形成的镀敷层，难以控制其悬垂量，存在形成的镀敷层的全部未成为相同的檐长度的问题、如果伸出部变大则与相邻的镀敷层连接的问题。另外，如果镀敷层变薄，则伸出部的宽度和厚度都变小，所以还存在与树脂的紧贴性降低的问题。另外，悬垂的镀敷层的上表面按照镀敷的纵向和横向的成长比例的关系成为球状，所以还成为使键合的可靠性降低的主要原因。
另外，在专利文献2所示的使用散射紫外光而按照梯形形成抗蚀剂层的开口部的剖面形状的方法中，在使用的抗蚀剂层的厚度是直至25μm程度的厚度时有效，形成的金属层或者电极层的厚度成为直至约20μm程度。例如，在使抗蚀剂层变厚而成为50μm程度的情况下，紫外光被抗蚀剂吸收，而越是基体材料方向，光越衰减，所以开口部的剖面形状中的梯形的角度接近90度(即长方形)，进而比其更大而成为上边短的普通的梯形形状，金属层或者电极层的形状不形成逆梯形，所以金属层或者电极层和树脂的紧贴性降低。
另外，已知仅通过如专利文献3所示使半导体元件安装面侧的连接端子面的表面粗化，由于无铅封装形成后的密封树脂和引线端子的紧贴力不足，发生端子脱落的不良情况。
为了进一步提高该电极层和树脂的紧贴性，仅通过对电极层表面赋予粗面性状尚不足，为了提高与密封树脂的紧贴，进一步增加紧贴面积，因此增大电极层的厚度，进而形成具有向树脂侵入那样的逆梯形的剖面形状的电极是有效的。
即，即使以使电极层的厚度变厚的方式使用25μm以上的厚度的抗蚀剂也能够形成逆梯形的抗蚀剂层，进而通过粗化蚀刻液处理表面，从而能够对电极表面赋予粗面形状，由此，能够制造5～100μm程度的厚度的电极层(之后形成镀敷层10的一侧)的剖面形状成为逆梯形、并且表面成为粗面而形成的半导体元件搭载用基板。
因此，本发明的半导体元件搭载用基板的制造方法是鉴于这样的课题而完成的，提供一种通过电极层的剖面形状为大致逆梯形的形状、并且其表面形成为粗面而提高了电极层和树脂的紧贴性的半导体元件搭载用基板。
因此，本发明的半导体元件搭载用基板的制造方法的第1发明是一种半导体元件搭载用基板的制造方法，其特征在于，依次经过下述(a)～(h)的工序：
(a)在金属板的表面，使用通过各自不同的波长提高了灵敏度的2种抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；
(b)在所述下抗蚀剂层未曝光的状态下，按照预定图案对所述上抗蚀剂层进行曝光的工序；
(c)显影工序，在所述上抗蚀剂层中形成预定图案的开口部，从所述开口部，针对未曝光状态的所述下抗蚀剂层，通过所述上抗蚀剂层的图案来形成开口部而部分性地露出所述金属板的表面；
(d)对所述下抗蚀剂层进行曝光而使得硬化的工序；
(e)在从所述下抗蚀剂层露出了的所述金属板的表面，形成预定的镀敷层的工序；
(f)通过蚀刻处理使所述镀敷层的表面成为粗化面的工序；
(g)在所述(f)的工序中形成了的所述粗化面上进行键合用的贵金属镀敷的工序；以及
(h)剥离包括由所述下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序。
本发明的第2发明在第1发明的半导体元件搭载用基板的制造方法中，其特征在于，在(c)的显影工序中，关于该下抗蚀剂层，通过从设置于上抗蚀剂层的开口部起使显影进展，部分性地露出金属板的表面，并在下抗蚀剂层中形成开口部，从而在下抗蚀剂层中设置了的开口部的剖面形状是逆梯形形状。
本发明的第3发明在第1以及第2发明的半导体元件搭载用基板的制造方法中，其特征在于，将下抗蚀剂层和上抗蚀剂层合起来的2层的抗蚀剂层的厚度大于在(e)的工序中形成的在金属板的表面设置的镀敷的厚度。
本发明的第4发明在第1至第3发明的半导体元件搭载用基板的制造方法中，其特征在于，在(b)的工序中，在用于曝光的光源与形成了预定图案的掩模之间设置从光源的光提取预定波长的光的滤光器，使用通过该滤光器提取了的预定波长的光而仅对上抗蚀剂层进行曝光。
本发明的第5发明是一种半导体元件搭载用基板，其特征在于，依次经过如下工序制造：在金属板的表面，使用主要的感光波长不同的抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；在该下抗蚀剂层未曝光的状态下，按照预定图案对上抗蚀剂层进行曝光的工序；显影工序，在上抗蚀剂层中，按照预定图案形成开口部，从该开口部，针对未曝光状态的下抗蚀剂层，通过上抗蚀剂层的图案来形成开口部而部分性地露出金属板的表面；对该下抗蚀剂层进行曝光而使得硬化的工序；在从下抗蚀剂层露出了的金属板的表面，形成预定的镀敷层的工序；通过蚀刻处理在该镀敷层的表面形成粗化面的工序；在该粗化面上形成键合用的贵金属镀敷层的工序；以及剥离包括由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序，其中，镀敷层的剖面形状是大致逆梯形的形状，并且镀敷层的表面是粗化面。
本发明的第6发明在第5发明的半导体元件搭载用基板中，其特征在于，在金属板的表面形成了的镀敷层的表面具有粗化面，在该镀敷层的粗化面上设置的键合用的贵金属镀敷层的厚度是能够维持镀敷层的粗化面的粗糙度的厚度。
本发明的第7发明在第5以及第6发明的的半导体元件搭载用基板中，其特征在于，键合用贵金属镀敷层的厚度是1.5μm以下。
本发明的第8发明在第5至第7发明的的半导体元件搭载用基板中，其特征在于，键合用贵金属镀敷层由Au层、Ag层、Pd层、Pd/Au(2层)、Pd/Ag(2层)、以及Au/Pd(2层)中的某一个层结构构成。
本发明的第9发明在第5至第8发明的半导体元件搭载用基板中，其特征在于，在金属板上形成的镀敷层是2种以上的金属，具有2层以上的层。
本发明的第10的发明在第5至第9发明的半导体元件搭载用基板中，其特征在于，在所述金属板的表面形成的所述键合用贵金属镀敷层正下方的镀敷层由铜、镍、或者它们的合金组成物形成。
根据本发明的半导体元件搭载用基板的制造方法，在大致沿袭以往的工序的同时在形成大致逆梯形的剖面形状并且端子上表面被粗化了的镀敷层，所以除了利用逆梯形剖面形状的模锁(mold lock)功能以外，还在端子上表面的粗化面的凹凸中进入密封树脂，从而能够容易地得到与树脂的紧贴性更加优良的半导体元件搭载用基板。
附图说明
图1-1是按各工序示出本发明的半导体元件搭载用基板的制造方法的图，(1)是(a)的工序中的在金属板的表面形成了下抗蚀剂层30、在背面形成了背面抗蚀剂层30a的剖面图，(2)是(a)的工序中的在金属板的表面侧形成了主要的感光波长与之前形成了的下抗蚀剂层30不同的上抗蚀剂层40的剖面图,(3)是在作为(b)的工序的曝光工序中在表面侧覆盖预定图案的掩模50并在光源(未图示)与掩模之间设置带通滤光器60而在来自光源的紫外光中仅照射为了使上抗蚀剂层40曝光而所需的主要波长的紫外光并在背面侧使整个面曝光的剖面图，(4)是在(c)的工序中的显影工序中通过进行显影而在上抗蚀剂层40中按照预定图案形成开口部并从该开口部起使未曝光状态的下抗蚀剂层30显影而部分性地露出金属板的表面的剖面图，通过该处理形成开口部的剖面形状为逆梯形的下抗蚀剂层31a。(5)是(d)的工序中的使未曝光状态的下抗蚀剂层31a曝光而硬化的剖面图，(6)是(e)的工序中的在露出了的金属板的表面形成了镀敷层10的剖面图。
图1-2是按各工序示出了本发明的半导体元件搭载用基板的制造方法的图1-1的接下来的图，(7)是(f)的工序中的使用粗化蚀刻液对镀敷层10的表面赋予了凹凸(粗化面90)的剖面图，(8)是(g)的工序中的在粗化面90上设置了键合用贵金属镀敷层100的状态的剖面图，(9)是(h)的工序中的将在金属板上设置了的所有抗蚀剂层剥离并在金属板的表面形成了具备键合用贵金属镀敷层的镀敷层11的本发明的半导体元件搭载用基板1的剖面图。
图2是图1-1(4)的(c)的工序(显影工序)中的下抗蚀剂层采用逆梯形的剖面形状的详细的说明图，(1)是通过显影形成具有开口部的上抗蚀剂层41且显影液从该开口部接触到未曝光状态的下抗蚀剂层30的表面的剖面图，(2)～(5)是示出显影液的流动的剖面图，如(5)所示，形成形成了剖面形状为逆梯形的开口部的未曝光状态的下抗蚀剂层31a。
图3是说明本发明的镀敷层剖面形状中的大致逆梯形的形状的图，是示出其代表例的图。
(附图标记说明)
1：半导体元件搭载用基板；10：镀敷层；11：在镀敷层10的表面具备键合用贵金属镀敷的镀敷层；20：金属板；30：下抗蚀剂层(在金属板上层压了的未曝光状态的抗蚀剂层的下层)；30a：背面抗蚀剂层(在表面设置了下抗蚀剂层30的金属板的背面侧设置了的抗蚀剂层)；30b：使背面抗蚀剂层30a曝光而硬化了的背面抗蚀剂层；31a：下抗蚀剂层(未曝光状态的下抗蚀剂层30通过显影形成为预定图案[开口部]的抗蚀剂层)；31：下抗蚀剂层(在对下抗蚀剂层31a进行整个面曝光后形成的具有硬化了的开口部的抗蚀剂层；40：上抗蚀剂层(在下抗蚀剂层30上形成了的未曝光状态的抗蚀剂层的上层)；41：上抗蚀剂层(上抗蚀剂层40通过曝光·显影形成为预定的图案[开口部]的硬化了的抗蚀剂层)；50：掩模；60：带通滤光器；70：紫外光；71：通过了带通滤光器的特定的波长的紫外光；80：显影液；90：粗化面；100：键合用贵金属镀敷。
具体实施方式
接下来，根据图1-1、图1-2以及图2，说明本发明的半导体元件搭载用基板的制造方法的实施方式。
[(a)的工序]
(下抗蚀剂层的形成)
最初，如图1-1(1)的剖面图所示，在后面的工序中形成镀敷层10的一侧的金属板20的表面，形成具有比镀敷层10的必要的高度更高的厚度的下抗蚀剂层30和上抗蚀剂层40之中的下抗蚀剂层30。此时，也可以在金属板的背面也设置利用与下抗蚀剂层30相同的抗蚀剂的背面抗蚀剂层30a。
形成了的下抗蚀剂层30是通过i线、h线或者g线感光的抗蚀剂层。
通过使将该下抗蚀剂层30和上抗蚀剂层40合起来的抗蚀剂的厚度成为比在镀敷层10中要求的高度更高的厚度，能够可靠地形成具有大致逆梯形的剖面形状且具有必要的高度的镀敷层10。
(上抗蚀剂层的形成)
接下来，如图1-1(2)所示，在设置镀敷层10的一侧的下抗蚀剂层30上，使用主要的感光波长与下抗蚀剂层30不同的抗蚀剂，形成上抗蚀剂层40。
[(b)的工序]
接下来，如图1-1(3)所示使用形成了预定图案的掩模50，使上抗蚀剂层40按照预定图案曝光。此时，下抗蚀剂层30处于未曝光的状态。
为了使该上抗蚀剂层40曝光，针对汞灯的光源(例如紫外光70)，使用仅通过不使下抗蚀剂层30曝光而使上抗蚀剂层40曝光的主要波长的带通滤光器60，从而能够在使下抗蚀剂层30未曝光的状态下，仅使上抗蚀剂层40曝光。
另外，在金属板的背面设置了的背面抗蚀剂层30a也被紫外光70曝光，形成硬化了的背面抗蚀剂层30b。
[(c)的工序]
(显影工序)
接下来，如图1-1(4)所示，通过进行显影而形成具有预定图案的开口部的抗蚀剂层41。此时，未曝光状态的下抗蚀剂层30从上抗蚀剂层41的开口部起使显影进展，成为部分性地露出金属板20的表面的未曝光状态的下抗蚀剂层31a。
通过该处理，下抗蚀剂层31成为具有剖面形状为逆梯形的开口部的31a。
[显影工序的细节]
此处，使用图2，说明上述图1-1(4)的下抗蚀剂层31a成为逆梯形的剖面形状的显影工序的细节。
在作为(c)的工序的显影工序中，如图2(1)所示，首先在前工序中曝光了的上抗蚀剂层被显影，从而形成具有开口部的抗蚀剂层41，之后显影液80接触到下抗蚀剂层30。
接下来，如图2(2)所示，显影液80流动，下抗蚀剂层30朝向下方被去除，并且显影液80在横向上也流动，因此如图2(3)所示，显影液80成为涡状的流动，对于下抗蚀剂层30，以使其剖面形状成为圆弧的方式进行去除。
然后，如图2(4)所示，下抗蚀剂层30使金属板20露出，显影液80去除横向的下抗蚀剂层30。
其结果，如图2(5)所示，形成：形成了剖面形状为逆梯形的开口部的未曝光状态的下抗蚀剂层31a。
[(d)的工序]
接下来，如图1-1(5)所示，将汞灯用作光源(例如紫外光)，使未曝光的具有开口部的下抗蚀剂层31a整个面曝光而硬化，形成下抗蚀剂层31。
[(e)的工序]
接下来，如图1-1(6)所示，在露出了的金属板20表面进行了镀敷预处理之后，形成要求的高度的镀敷层10。
该形成的镀敷层也可以层叠多个镀敷，能够根据需要选择基于金、银、钯、镍、铜、钴等以及它们的合金的镀敷并依次层叠而形成。
[(f)的工序]
在镀敷层10形成之后，如图1-2(7)所示，使用粗化蚀刻液，处理形成了剖面形状为大致逆梯形的镀敷层10的金属板20，从而对该镀敷层10的表面赋予凹凸，形成粗化面90。
关于对镀敷层10的表面赋予凹凸的粗化蚀刻液，能够根据镀敷层10的种类，选用选择蚀刻剂。
[(g)的工序]
如图1-2(8)所示，在能够维持粗化面90的凹凸的膜厚的范围内，形成键合用贵金属镀敷层100。
[(h)的工序]
在设置了键合用贵金属镀敷层100之后，如图1-2(9)所示，去除所有抗蚀剂层31、41、30b，从而能够制作在金属板20的表面具有剖面形状为大致逆梯形并且在表面具备粗化面的镀敷层11的半导体元件搭载用基板1。
另外，在曝光时，还能够在光源中不使用汞灯，而使用特定的波长的紫外线LED灯，从而无需使用带通滤光器，而使上抗蚀剂层曝光。
另外，本发明中的镀敷层的大致逆梯形的剖面形状是指，在镀敷层的剖面中，相比于底边(与金属板相接的一侧)的宽度，在上方存在镀敷层宽度的最大值的形状，图3示出其代表性的形状。
以下，使用实施例，进一步说明本发明。
实施例1
使用0.15mm厚度的C194铜合金(CDA19400)，在其两面层压厚度50μm的膜抗蚀剂(旭化成E-materials株式会社制：AQ-5038)，形成下抗蚀剂层30、金属板背面的背面抗蚀剂层30a。(参照图1-1(1))
其层压条件是在滚子温度105℃、滚子压力0.5MPa、进给速度2.5m/min下进行的。另外，层压了的膜抗蚀剂是负(negative)型抗蚀剂，是能够通过i线照射(波长：365nm)进行曝光的抗蚀剂。
接下来，仅在形成了下抗蚀剂层30的金属板的表面侧(在后面形成镀敷层10的面)，与下抗蚀剂层30重叠地，将主要的感光波长与25μm厚度的下抗蚀剂层30不同的膜抗蚀剂(旭化成E-materials株式会社制：ADH-252)在与下抗蚀剂层30相同的条件下层压，形成上抗蚀剂层40。该膜抗蚀剂也是负型抗蚀剂，是能够通过h线照射(波长：405nm)进行曝光的抗蚀剂。
由此，成为如下状态：在形成金属板20的镀敷层10的表面侧，形成由主要的感光波长不同的2层构成的抗蚀剂层(下抗蚀剂层30、上抗蚀剂层40)，在背面侧形成了使用与表面侧的下抗蚀剂层30相同的抗蚀剂的背面抗蚀剂层30a。(参照图1-1(2))
接下来，在表面侧的上抗蚀剂层40上，覆盖形成了预定图案的掩模50，在该掩模50与曝光用的光源之间，设置了透射波长405nm的带通滤光器60。
然后，在光源中，使用在峰值波长中包含i线、h线以及g线的混线的紫外线70的汞灯(Oak株式会社制：短弧灯)，进行曝光，针对表面侧的上抗蚀剂层40，使用透射波长405nm的紫外光，通过10～20mJ/cm2的曝光量，按照预定图案感光、硬化，另一方面，在背面侧，通过相同的光源(紫外光70)，针对抗蚀剂层30a，进行波长365nm的曝光量60mJ/cm2的整个面的感光而形成硬化了的背面抗蚀剂层30b。(参照图1-1(3))
此时，在表面侧，通过透射波长405nm的带通滤光器60，通过h线照射71进行曝光，下抗蚀剂层30是不感光而未曝光的状态。背面侧成为通过利用混线的紫外光70的曝光而整个面硬化了的背面抗蚀剂层30b。
接下来，进行显影，表面侧的上抗蚀剂层40成为按照预定图案形成并具有开口部的硬化了的上抗蚀剂层41。(参照图1-1(4))
然后，处于未曝光状态的下抗蚀剂层30如图2所示，从上抗蚀剂层41的开口部起使显影进展，金属板20的表面露出。
通过该处理，表面侧的下抗蚀剂层31a成为剖面形状为逆梯形的开口部。
在该显影处理中，针对1％碳酸钠液，在液温30℃、喷射压0.12MPa下，进行约60秒钟的处理。
接下来，针对表面侧的未曝光的形成了开口部的下抗蚀剂层31a，通过混线的紫外光70使整个面曝光而形成硬化了的下抗蚀剂层31。(参照图1-1(5))
然后，在进行了从在表面侧通过预定图案形成了开口部的下抗蚀剂层31露出了的金属板20的表面上形成了的表面氧化皮膜的去除、以及通过一般的镀敷预处理的表面的活性化处理之后，进行镍镀敷，形成25μm的厚度的镀敷层10。(参照图1-1(6))
接下来，如图1-2(7)所示，针对镀敷层10的表面，通过含有Ni添加剂的氯化第二铁系(ferric-chloride-based)蚀刻液(MEC株式会社制NR-1870)，在温度23℃、喷射压0.15MPa下处理30秒钟，从而在镀敷层10的表面形成粗化面90。
在形成了的粗化面90上，作为键合用贵金属镀敷100，以0.05μm的厚度形成钯镀敷，以0.003μm的厚度形成金镀敷。(参照图1-2(8))
之后，通过碱溶液，将在金属板20的两面形成了的抗蚀剂层31、41、30b全部剥离，得到镀敷层11的剖面形状为大致逆梯形、并且在其表面具有凹凸的半导体元件搭载用基板1。(参照图1-2(9))
该半导体元件搭载用基板1的形成了的剖面形状为大致逆梯形的镀敷层11的斜边和金属板的角度是60～70度，上表面部的凹凸部的表面的粗糙度是SRa 0.12～0.5μm。使用奥林巴斯株式会社的OLS-3000扫描型共晶点红外激光显微镜，测定粗度。
另外，在该显影处理中，通过变更显影时间、压力条件、其他条件，能够控制下抗蚀剂层的逆梯形形状的角度、尺寸，其镀敷层11的斜边和金属板20的角度是25～90度的任意的角度，能够以非常小的偏差制作。
接下来，在得到了的半导体元件搭载用基板上使用银膏来搭载半导体元件，用直径20μm的金的键合引线，连接半导体元件和端子。之后，在使用环氧系的密封树脂进行了密封之后，用碱性的铜蚀刻液对金属板20进行蚀刻而使端子独立。然后，通过切割等方法切断为各个封装尺寸，从而得到半导体封装。
得到的半导体封装在坠落试验中不会发生端子从密封树脂的脱落，未观察到端子脱落的不良情况，能够确认良好的模锁功能。
另外，在本实施例中，在金属板20的背面侧，形成与表面侧的下抗蚀剂层30相同的能够进行利用i线照射的曝光的抗蚀剂层30a，但光源使用包含i线、h线以及g线的混线70的汞灯，所以无需限定于此，在背面侧形成的抗蚀剂层30a是使整个面硬化，所以不论使用哪个类型的抗蚀剂都没有问题。
另外，形成的镀敷层也可以层叠多个镀敷，能够根据需要选择基于金、银、钯、镍、铜、钴等以及它们的合金的镀敷并依次层叠而形成。
另外，关于对镀敷层表面赋予凹凸的粗化蚀刻液，还能够根据键合用贵金属镀敷层正下方的镀敷层的种类选择。
实施例2
将0.15mm厚度的SUS430用作金属板20，在金属板的表面侧(之后形成镀敷层10的一侧)层压2个厚度38μm的膜抗蚀剂(旭化成E-materials株式会社制：AQ-4096)，在背面侧层压1个相同的膜抗蚀剂，从而在表面侧形成76μm的厚度的下抗蚀剂层30，在背面侧形成38μm的厚度的背面抗蚀剂层30a。
层压条件是在滚子温度105℃、滚子压力0.5MPa、进给速度2.5m/min下进行的。
接下来，在金属板20的表面侧，与下抗蚀剂层30重叠地，将厚度25μm的膜抗蚀剂(旭化成E-materials株式会社制：ADH-252)在与下抗蚀剂层相同的条件下层压，形成上抗蚀剂层40。
接下来，从表面侧的上抗蚀剂层40的上方，使用形成了预定图案的掩模50，通过h线照射进行曝光，在背面侧使整个面曝光，从而使表面侧的上抗蚀剂层40按照预定图案感光而硬化，关于背面侧的抗蚀剂层30a使整个面硬化而成为背面抗蚀剂层30b。
关于曝光方法，与实施例1同样地，作为光源使用汞灯，在表面侧，在光源与掩模50之间，设置感光波长405nm的带通滤光器，从而仅使h线通过。此时，表面侧的下抗蚀剂层30是未曝光的状态。
接下来，进行显影，表面侧的上抗蚀剂层40成为按照预定图案形成了开口部的上抗蚀剂层41。然后，未曝光的下抗蚀剂层30从上抗蚀剂层41的开口部起使显影进展，使金属板表面露出。
通过该处理，下抗蚀剂层成为具备剖面形状为逆梯形的开口部的下抗蚀剂层31a。
关于具体的条件，针对1％碳酸钠液，在液温30℃、喷射压0.12MPa下，进行约90秒钟的显影处理。
接下来，针对表面侧的下抗蚀剂层31a，对整个面通过汞灯进行曝光，形成使剖面形状成为逆梯形的开口部的下抗蚀剂层31a硬化了的下抗蚀剂层31。在该情况下，在没有前面的带通滤光器的状态下，进行通常的曝光。
然后，在对从按照预定图案形成了的抗蚀剂层31露出了的金属板20表面进行了利用一般的镀敷预处理的表面的活性化处理之后，将金镀敷实施0.003μm，将钯镀敷实施0.1μm，将铜镀敷实施65μm，而形成镀敷层10。
针对形成了的镀敷层10的表面，通过包含Cu的有机酸系蚀刻液(MEC株式会社制、CZ-8100)，在温度35℃、喷射压0.2MPa下，进行30秒钟处理，从而在镀敷层10的表面形成粗化面90。
在该形成了的粗化面90上，作为键合用贵金属镀敷100，依次地，将钯镀敷实施0.05μm的厚度，将金镀敷实施0.003μm的厚度，而形成镀敷层11。
之后，通过碱溶液，将在金属板20的两面形成了的下抗蚀剂层31、上抗蚀剂层41、背面抗蚀剂层30b全部剥离，而得到半导体元件搭载用基板。
形成了的镀敷的剖面形状为大致逆梯形的镀敷层11的斜边和金属板20的角度是40～50度，端子上表面部的凹凸部的表面的粗糙度是SRa 0.12～0.5μm。使用奥林巴斯株式会社的OLS-3000扫描型共焦点红外激光显微镜，测定粗度。
另外，与实施例1同样地，在显影处理中，通过变更显影时间、压力条件、其他条件，能够控制下抗蚀剂层的逆梯形形状的角度、尺寸，镀敷层11的斜边和金属板20的角度是25～90度的任意的角度，能够以非常小的偏差制作。
在得到了的半导体元件搭载用基板上使用银膏来搭载半导体元件，用直径20μm的金的键合引线，连接半导体元件和端子。之后，在使用环氧系的密封树脂来密封之后，用碱性的铜蚀刻液对金属板20进行蚀刻，使端子独立。然后，通过切割等方法切断为各个封装尺寸，从而得到半导体封装。
得到了的半导体封装在坠落试验中没有发生端子从密封树脂的脱落的不良情况，能够确认良好的模锁功能。
权利要求书(按照条约第19条的修改)
1.一种半导体元件搭载用基板的制造方法，其特征在于，
依次经过下述(a)～(h)的工序：
(a)在金属板的表面，使用将各自不同的波长设计成主要的感光波长的2种抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；
(b)在所述下抗蚀剂层未曝光的状态下，按照预定图案对所述上抗蚀剂层进行曝光的工序；
(c)显影工序，在所述上抗蚀剂层中形成预定图案的开口部，从所述开口部，针对未曝光状态的所述下抗蚀剂层，通过所述上抗蚀剂层的图案来形成开口部而部分性地露出所述金属板的表面；
(d)对所述下抗蚀剂层进行曝光而使得硬化的工序；
(e)在从所述下抗蚀剂层露出了的所述金属板的表面，形成预定的镀敷层的工序；
(f)通过蚀刻处理使所述镀敷层的表面成为表面的粗糙度SRa为0.12～0.5μm的粗化面的工序；
(g)在所述(f)的工序中形成了的所述粗化面上进行键合用的贵金属镀敷的工序；以及
(h)剥离包括由所述下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序。
2.根据权利要求1所述的半导体元件搭载用基板的制造方法，其特征在于，
在所述(c)的显影工序中，
关于所述下抗蚀剂层，通过从设置于所述上抗蚀剂层的开口部起使显影进展，部分性地露出所述金属板的表面，并在所述下抗蚀剂层中形成开口部，
从而在所述下抗蚀剂层中设置了的开口部的剖面形状是逆梯形形状。
3.根据权利要求1或者2所述的半导体元件搭载用基板的制造方法，其特征在于，
将所述下抗蚀剂层和上抗蚀剂层合起来的2层的抗蚀剂层的厚度大于在所述(e)的工序中形成的在金属板的表面设置的所述镀敷的厚度。
4.根据权利要求1～3中的任意一项所述的半导体元件搭载用基板的制造方法，其特征在于，
在所述(b)的工序中，在用于曝光的光源与形成了预定图案的掩模之间设置从光源的光提取预定波长的光的滤光器，使用通过所述滤光器提取了的预定波长的光而仅对所述上抗蚀剂层进行曝光。
5.一种半导体元件搭载用基板，其特征在于，依次经过如下工序制造：
在金属板的表面，使用主要的感光波长不同的抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；
在所述下抗蚀剂层未曝光的状态下，按照预定图案仅对所述上抗蚀剂层进行曝光的工序；
显影工序，在所述上抗蚀剂层中，按照预定图案形成开口部，从所述开口部，针对未曝光状态的所述下抗蚀剂层，通过所述上抗蚀剂层的图案来形成开口部而部分性地露出所述金属板的表面；
对所述下抗蚀剂层进行曝光而使得硬化的工序；
在从所述下抗蚀剂层露出了的所述金属板的表面，形成预定的镀敷层的工序；
通过蚀刻处理在所述镀敷层的表面形成粗化面的工序；
在所述粗化面上形成键合用的贵金属镀敷层的工序；以及
剥离包括由所述下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序，
其中，所述镀敷层的剖面形状是大致逆梯形的形状，并且所述镀敷层的表面是表面的粗糙度SRa为0.12～0.5μm的粗化面。
6.根据权利要求5所述的半导体元件搭载用基板，其特征在于，
在所述金属板的表面形成了的所述镀敷层的表面具有粗化面，在所述镀敷层的粗化面上设置的键合用的贵金属镀敷层的厚度是能够维持所述镀敷层的粗化面的粗糙度的厚度。
7.根据权利要求5或者6所述的半导体元件搭载用基板，其特征在于，
所述键合用贵金属镀敷层的厚度是1.5μm以下。
8.根据权利要求5～7中的任意一项所述的半导体元件搭载用基板，其特征在于，
所述键合用贵金属镀敷层由Au、Ag、Pd、Pd/Au、Pd/Ag、或者Au/Pd中的某一个层结构构成。
9.根据权利要求5～8中的任意一项所述的半导体元件搭载用基板，其特征在于，
在所述金属板上形成的镀敷层是2种以上的金属，具有2层以上的层。
10.根据权利要求5～9中的任意一项所述的半导体元件搭载用基板，其特征在于，
在所述金属板的表面形成的所述键合用贵金属镀敷层正下方的镀敷层由铜、镍、或者它们的合金组成物形成。

Claims (10)

1.一种半导体元件搭载用基板的制造方法，其特征在于，
依次经过下述(a)～(h)的工序：
(a)在金属板的表面，使用将各自不同的波长设计成主要的感光波长的2种抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；
(b)在所述下抗蚀剂层未曝光的状态下，按照预定图案对所述上抗蚀剂层进行曝光的工序；
(c)显影工序，在所述上抗蚀剂层中形成预定图案的开口部，从所述开口部，针对未曝光状态的所述下抗蚀剂层，通过所述上抗蚀剂层的图案来形成开口部而部分性地露出所述金属板的表面；
(d)对所述下抗蚀剂层进行曝光而使得硬化的工序；
(e)在从所述下抗蚀剂层露出了的所述金属板的表面，形成预定的镀敷层的工序；
(f)通过蚀刻处理使所述镀敷层的表面成为粗化面的工序；
(g)在所述(f)的工序中形成了的所述粗化面上进行键合用的贵金属镀敷的工序；以及
(h)剥离包括由所述下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序。
2.根据权利要求1所述的半导体元件搭载用基板的制造方法，其特征在于，
在所述(c)的显影工序中，
关于所述下抗蚀剂层，通过从设置于所述上抗蚀剂层的开口部起使显影进展，部分性地露出所述金属板的表面，并在所述下抗蚀剂层中形成开口部，
从而在所述下抗蚀剂层中设置了的开口部的剖面形状是逆梯形形状。
3.根据权利要求1或者2所述的半导体元件搭载用基板的制造方法，其特征在于，
将所述下抗蚀剂层和上抗蚀剂层合起来的2层的抗蚀剂层的厚度大于在所述(e)的工序中形成的在金属板的表面设置的所述镀敷的厚度。
4.根据权利要求1～3中的任意一项所述的半导体元件搭载用基板的制造方法，其特征在于，
在所述(b)的工序中，在用于曝光的光源与形成了预定图案的掩模之间设置从光源的光提取预定波长的光的滤光器，使用通过所述滤光器提取了的预定波长的光而仅对所述上抗蚀剂层进行曝光。
5.一种半导体元件搭载用基板，其特征在于，依次经过如下工序制造：
在所述金属板的表面，使用主要的感光波长不同的抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；
在所述下抗蚀剂层未曝光的状态下，按照预定图案仅对所述上抗蚀剂层进行曝光的工序；
显影工序，在所述上抗蚀剂层中，按照预定图案形成开口部，从所述开口部，针对未曝光状态的所述下抗蚀剂层，通过所述上抗蚀剂层的图案来形成开口部而部分性地露出所述金属板的表面；
对所述下抗蚀剂层进行曝光而使得硬化的工序；
在从所述下抗蚀剂层露出了的所述金属板的表面，形成预定的镀敷层的工序；
通过蚀刻处理在所述镀敷层的表面形成粗化面的工序；
在所述粗化面上形成键合用的贵金属镀敷层的工序；以及
剥离包括由所述下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序，
其中，所述镀敷层的剖面形状是大致逆梯形的形状，并且所述镀敷层的表面是粗化面。
6.根据权利要求5所述的半导体元件搭载用基板，其特征在于，
在所述金属板的表面形成了的所述镀敷层的表面具有粗化面，在所述镀敷层的粗化面上设置的键合用的贵金属镀敷层的厚度是能够维持所述镀敷层的粗化面的粗糙度的厚度。
7.根据权利要求5或者6所述的半导体元件搭载用基板，其特征在于，
所述键合用贵金属镀敷层的厚度是1.5μm以下。
8.根据权利要求5～7中的任意一项所述的半导体元件搭载用基板，其特征在于，
所述键合用贵金属镀敷层由Au、Ag、Pd、Pd/Au、Pd/Ag、或者Au/Pd中的某一个层结构构成。
9.根据权利要求5～8中的任意一项所述的半导体元件搭载用基板，其特征在于，
在所述金属板上形成的镀敷层是2种以上的金属，具有2层以上的层。
10.根据权利要求5～9中的任意一项所述的半导体元件搭载用基板，其特征在于，
在所述金属板的表面形成的所述键合用贵金属镀敷层正下方的镀敷层由铜、镍、或者它们的合金组成物形成。
CN201380060217.5A 2012-11-21 2013-11-01 半导体元件搭载用基板及其制造方法 Pending CN104813464A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-254958 2012-11-21
JP2012254958A JP6099370B2 (ja) 2012-11-21 2012-11-21 半導体素子搭載用基板及びその製造方法
PCT/JP2013/079766 WO2014080746A1 (ja) 2012-11-21 2013-11-01 半導体素子搭載用基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN104813464A true CN104813464A (zh) 2015-07-29

Family

ID=50775932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060217.5A Pending CN104813464A (zh) 2012-11-21 2013-11-01 半导体元件搭载用基板及其制造方法

Country Status (7)

Country Link
JP (1) JP6099370B2 (zh)
KR (1) KR101691762B1 (zh)
CN (1) CN104813464A (zh)
MY (1) MY179632A (zh)
PH (1) PH12015501133B1 (zh)
TW (1) TWI605553B (zh)
WO (1) WO2014080746A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112088326A (zh) * 2018-05-31 2020-12-15 迪睿合株式会社 偏振片及其制造方法、以及光学仪器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497615B2 (ja) 2015-03-04 2019-04-10 パナソニックＩｐマネジメント株式会社 実装基板及びそれを用いたｌｅｄモジュール
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP6641807B2 (ja) * 2015-09-07 2020-02-05 大口マテリアル株式会社 光半導体装置及びその製造方法
JP2017168510A (ja) * 2016-03-14 2017-09-21 Ｓｈマテリアル株式会社 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214633A (ja) * 2002-12-18 2004-07-29 Tdk Corp 基板及びその製造方法
JP2004253433A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法
CN1591191A (zh) * 2003-09-02 2005-03-09 三洋电机株式会社 蚀刻方法及使用蚀刻方法的电路装置的制造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
CN102446774A (zh) * 2010-10-01 2012-05-09 住友金属矿山株式会社 半导体元件安装用基板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626075B2 (ja) * 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214633A (ja) * 2002-12-18 2004-07-29 Tdk Corp 基板及びその製造方法
JP2004253433A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法
CN1591191A (zh) * 2003-09-02 2005-03-09 三洋电机株式会社 蚀刻方法及使用蚀刻方法的电路装置的制造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
CN102446774A (zh) * 2010-10-01 2012-05-09 住友金属矿山株式会社 半导体元件安装用基板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112088326A (zh) * 2018-05-31 2020-12-15 迪睿合株式会社 偏振片及其制造方法、以及光学仪器

Also Published As

Publication number Publication date
WO2014080746A1 (ja) 2014-05-30
KR20150087387A (ko) 2015-07-29
PH12015501133A1 (en) 2015-07-27
TW201436119A (zh) 2014-09-16
MY179632A (en) 2020-11-11
JP6099370B2 (ja) 2017-03-22
JP2014103293A (ja) 2014-06-05
PH12015501133B1 (en) 2015-07-27
KR101691762B1 (ko) 2017-01-09
TWI605553B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
JP5370330B2 (ja) 半導体素子搭載用基板の製造方法
CN104813464A (zh) 半导体元件搭载用基板及其制造方法
JP2007103450A (ja) 配線基板およびその製造方法
WO2014148308A1 (ja) 半導体素子搭載用基板の製造方法
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2005026645A (ja) 回路基板及びその製造方法
US9461011B2 (en) Method and apparatus for manufacturing lead frames
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
CN104813465A (zh) 半导体元件搭载用基板及其制造方法
JP3993218B2 (ja) 半導体装置の製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
TWI548315B (zh) 電路基板及其製作方法、電路板和電子裝置
CN102768963A (zh) 线路结构及其制作方法
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
CN1123068C (zh) 引线框架制造方法
JP6380805B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2017034095A (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2017139391A (ja) リードフレームの製造方法
JP2006324705A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180731

Address after: Japan Kagoshima

Applicant after: Da Kun Electric Co., Ltd.

Address before: Tokyo, Japan

Applicant before: You Li material limited company

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150729