JP3626075B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3626075B2
JP3626075B2 JP2000185426A JP2000185426A JP3626075B2 JP 3626075 B2 JP3626075 B2 JP 3626075B2 JP 2000185426 A JP2000185426 A JP 2000185426A JP 2000185426 A JP2000185426 A JP 2000185426A JP 3626075 B2 JP3626075 B2 JP 3626075B2
Authority
JP
Japan
Prior art keywords
layer
substrate
resist pattern
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000185426A
Other languages
English (en)
Other versions
JP2002009196A (ja
Inventor
宏史 中川
安治 富永
典之 沼田
浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP2000185426A priority Critical patent/JP3626075B2/ja
Publication of JP2002009196A publication Critical patent/JP2002009196A/ja
Application granted granted Critical
Publication of JP3626075B2 publication Critical patent/JP3626075B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、小型・薄型化を図れ、低価格化を可能とする樹脂封止型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置、特に、リードレス表面実装方式の樹脂封止された半導体装置については、図１０に示すごとく、通常ガラスエポキシやセラミック等のプリント基板５１の一面に搭載された半導体素子５２と上記プリント基板５１の当該一面に形成された複数の接続用電極５３とを導電性のワイヤ５４にて電気的に接続するとともに、プリント基板５１裏面に上記各接続用電極５３と対向して形成される電極層５５と上記各接続用電極５３とを各々スルーホール５６に配した導電体５７を通して電気的に接続する形態を呈しており、半導体素子５２周りをエポキシ樹脂５８等により樹脂封止して構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、この種従来の半導体装置にあっては、その製造工程において、プリント基板５１一面側の接続用電極５３と裏面側の電極層５５とをプリント基板５１上で正確に位置合わせした状態で形成する必要がある。また各位置合わせして形成した電極５３と電極層５５とがスルーホール５６により位置ズレなく、確実に導通されている必要もあり、製造時の精度が要求されるものである。これら精度の要求は、プリント基板５１へのスルーホール５６形成や導電体５７の印刷のための製造工数のアップと合わせて、製造コスト低減のためのネックとなるとともに、製造時にプリント基板５１上に多数隣接させて配置する半導体素子間にスルーホール形成のための領域が必要となり、一枚のプリント基板上に配設して形成できる半導体装置の個数も制限されてしまうものである。
【０００４】
しかも比較的厚みのあるプリント基板５１上に半導体素子を搭載した上で樹脂封止するような製法であるため、プリント基板５１自体の存在が半導体装置の小型化，薄型化の支障となるとともに半導体素子５２の動作時に発生した熱が基板自体に蓄積され易く、放熱性に劣るという欠点もあった。
【０００５】
本発明の目的は、かかる従来の問題点を解決するために提案されたものであり、高精度であって、かつ小型で特に薄型の半導体装置を、量産性に優れかつ安価に生産できる製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するための半導体装置の製造方法であって、少なくとも一面に導電性を有する基板の該一面側に、所定のパターンニングを施したレジストパターン層を形成する工程と、上記基板のレジストパターン層を除く露出面に導電性金属を電着することで、基板上に半導体素子搭載用の金属層と１以上の電極層とをそれぞれ独立して並設形成する工程と、基板より上記レジストパターン層を除去する工程と、上記金属層上に半導体素子を搭載した後、半導体素子上の電極と上記電極層とを電気的に接続する工程と、上記基板上において半導体素子搭載部分を樹脂層で封止する工程と、上記基板を除去して、金属層と電極層の各裏面が露出した樹脂封止体を得る工程とからなることを特徴とし、特に、基板上に導電性金属を電着する工程において、導電性金属をレジストパターン層の厚みを越えて電着させることで、金属層および電極層の上端部周縁に張り出し部を形成するようにした半導体装置の製造方法である。
【０００７】
また、請求項２に示す本発明は、張り出し部の張出し長さを、５〜２０μｍの範囲とした請求項１に記載の半導体装置の製造方法である。
【０００８】
【作用】
本発明では、基板上に半導体素子搭載用の金属層と電極層とを各々電鋳により同時形成するとともに、基板表面の金属層上に半導体素子搭載の後素子上の電極と基板上の電極層とを電気的に接続し、素子搭載部分を樹脂封止した後基板のみを除去する工程とから半導体装置を製造するので、電着で構成される核部分の積層が極めて良好で微細な配置にも対応でき、かつ半導体装置を構成する部品としてガラスエポキシやセラミック等の高価なプリント基板を使用する必要がなく、材料費を低減できるとともに、樹脂封止される半導体素子搭載用の構成部品としてのこの種プリント基板を必要としないため、半導体装置自体の小型化、特に薄型化を著しく推進できるものである。また、電鋳工程により金属層と電極層とを形成するための母型となる基板を、後工程である樹脂封止工程まで残存させ、その後除去するものとしている為、後工程中の金属層と電極層各々の主面を保護する役割も果たすものである。
【０００９】
特に、基板上に導電性金属を電着する電鋳工程において、導電性金属をレジストパターン層の厚みを越えて、いわゆるオーバーハングさせて電着させることで、金属層および電極層の上端部周縁に張り出し部を形成するようにしているので、レジストパターン層を除去した後の樹脂封止工程において、樹脂層に対し各張り出し部がくい込み状に位置するため、この喰い付き効果により剥離作業等により基板を樹脂封止体側から引き剥し除去をする際、金属層および電極層が基板側にくっついて引き離されることなく、確実に樹脂封止体側に残り、ズレや欠け等が効果的に防止でき、半導体装置の信頼性を向上させることができる。また、金属層および電極層の上端部周縁全周にわたって形成される特有の張り出し形状により、半導体装置裏面側からの金属層，電極層各層と樹脂層との境界部分を通して侵入する水分等の上方への侵入を阻止し、耐水性にも優れたものとすることができる。
この際張出し部の張り出し長さは、５〜２０μｍの範囲となるように電着時オーバーハングさせることで、張り出し部と樹脂層との確実な食い付き効果による基板除去作業の確実性を向上させるとともに、樹脂封止前のレジストパターン層の除去工程時に、レジストパターンと共に金属層，電極層各層が基板から浮き上がったり、剥がれることも生じない。
【００１０】
【発明の実施の形態】
（第1実施例）
図１乃至図３に本発明に係る半導体装置を製造する場合の第１実施例を示す。図１は、本発明に係るリードレス表面実装型の半導体装置を示しており、同図（ａ）は断面図、同図（ｂ）は底面図である。同図において、Ｓは半導体素子であって、金属層２ａ上に接着されて搭載されている。Ｌは半導体素子Ｓ上に形成された電極であり、上記金属層２ａと独立して並設された対応する電極層２ｂと金等の導電性のワイヤ３により結線され、電気的に接続されている。上記半導体素子Ｓの搭載部分は熱硬化性エポキシ樹脂等の樹脂層４にて封止されており、上記金属層２ａと電極層２ｂの各裏面が露出した樹脂封止体が構成されている。
【００１１】
図２及び図３は上記半導体装置の製造方法を工程ごとに示しており、図２（ａ）はステンレスやアルミ、銅等の導電性の金属板、例えば本実施例の場合ＳＵＳ４３０により形成された０．１ｍｍ厚の基板１の両面に約５０μｍ厚のアルカリタイプの感光性フィルムレジストをラミネートする等して、感光性レジスト層５，５を密着させる工程であり、次いで図２（ｂ）のごとく基板１の一面側の感光性レジスト層５上に所定パターンのフィルムＦを配した状態で紫外線照射による両面露光を行った後現像処理を行い図２（ｃ）に示すような、基板１の一面側に所定のパターンニングを施したレジストパターン層６とその裏面に硬化したレジスト層５を得る。
【００１２】
次いで、基板１の一面側のレジストパターン層６で覆れていない露出面に対し、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性化処理を行った後、基板１に電鋳を行い、図２（ｄ）に示すごとく基板１のレジストパターン層６により規定された露出面より導電性金属の電着物を成長させ、半導体搭載用の金属層２ａと１の金属層２ａに対して１以上の独立した電極層２ｂを各々対として、複数組を並列形成する。なお、電着物としてはニッケルやニッケル−コバルト合金銅その他種々の金属が考えられるが、本実施例においては、スルファミン酸ニッケルの無光沢浴を使用し、レジストパターン層６の厚さ範囲内の、４０〜５０μｍの厚さで電着させた。上記表面活性化処理の工程については、必須の工程ではない。
【００１３】
次いで、必要に応じて各金属層２ａおよび電極層２ｂの表面に結着力向上用の金メッキ等を０．３〜０．４μｍ厚で行い、基板１の両面よりレジストパターン層６及びレジスト層５を除去することで、図２（ｅ）の状態となる。なお、レジストの除去法としてはアルカリ溶液による膨潤除去の方法等が考えられる。
【００１４】
次いで図３（ａ）に示すごとく、半導体素子Ｓを公知の手法により金属層２ａ上に接着して搭載するとともに、上記半導体素子Ｓ上の電極Ｌにこれと対応する電極層２ｂとを、図３（ｂ）のごとく、金線等の導電性のワイヤ3を用いて超音波ボンディング装置等により結線する。ここで、ワイヤ3を結線するにあたり、各電極層２ｂにはボンディング装置からの引き離し力が作用し、基板１から浮き上がろうとするが、上記のごとく、電鋳工程に先立って、基板１の露出面に対し表面活性化処理を行うことにより、基板１と電着層との密着力を予め向上させているため、結線時における電極層２ｂの脱落や浮き上がりを効果的に予防でき、製造工程時の不良品形成率を低減できる。
【００１５】
次いで基板１上の半導体素子Ｓ搭載部分を、図３（ｃ）のごとく熱硬化性エポキシ樹脂等の樹脂層４でモールドし、基板１上に樹脂封止体を形成する。具体的には基板１一面側をモールド金型（上型）に装着するともに、モールド金型内にエポキシ樹脂をキャビティにより圧入するもので、基板１上に並列して形成した、複数組の半導体素子搭載部が樹脂層４により連続して封止された形態となる。この場合基板１自体が樹脂モールド時における下型の機能を果たす。
なお、モールド時に複数の基板１を並列に配置して、エポキシ樹脂をライナを通して各基板１と上金型との間に圧入するようにすれば、効率良く多数の樹脂封止を行うことが可能である。
【００１６】
次いで、図３（ｄ）のごとく、樹脂封止体から基板１を除去することにより、樹脂封止体の底面には複数組の金属層２ａと電極層２ｂの各裏面が露出するとともに、金属層２ａ，電極層２ｂの各裏面と樹脂層４の底面は略同一平面となっている。上記基板１を除去する方法としては、樹脂封止体から基板１を引き剥がす等強制的に剥離除去する方法の他、例えば基板１等を構成する材質に応じては、樹脂封止体側への影響のない溶剤等により基板１を溶解して除去する方法も含まれるものである。なお、本工程後必要に応じて、各電極層２ｂあるいは電極層２ｂと金属層２ａの裏面のみに実装用に金，銀等の導電性金層の薄膜をフラッシュメッキ等の周知の方法により、０．３〜０．５μｍ厚で形成するようにしても良い。
【００１７】
次いで、図３（ｅ）のごとく樹脂封止体を切断線Ｘ−Ｘに沿って１つの半導体素子の対毎に切断して切り離すダイシングの工程を経て、個々の樹脂封止体すなわち半導体装置が完成するものである。
【００１８】
（第２実施例）
次に、基板１上に導電性金属を電着する工程において、導電性金属をレジストパターン層6の厚みを越えて電着させることで、金属層２ａおよび電極層２ｂの上端部周縁に張り出し部１１，１１を形成するようにする点につき説明する。
【００１９】
すなわち、本発明においては図２（ｄ）の電鋳工程において、電着金属はレジストパターン層６の厚みの範囲内に押さえて電着形成しても良いが、本実施例のものは図４に示すごとく、電着金属（金属層２ａ，電極層２ｂ）を電着範囲を規制するレジストパターン層６の厚みを越えて電着させるいわゆるオーバーハングさせることで、レジストパターン層６除去後図５に示すように金属層２ａおよび電極層２ｂの周縁に断面庇形状の張り出し部１１，１１が一体に形成されるような形状となるごとくしたものである。特にこの張り出し部１１，１１の張り出し長さＴは５〜２０μｍの範囲とすることが好ましい。
【００２０】
上記のごとく金属層２ａおよび電極層２ｂの周縁に張り出し部１１，１１を形成しておけば、後工程の樹脂層４による樹脂封止状態において、図６のごとく樹脂層４は各張り出し部１１，１１がくい込み状に位置した状態で硬化しているため、この喰い付き効果により、樹脂封止体からの基板１の剥離作業時に基板１を引き剥がし除去する際、金属層２ａおよび電極層２ｂは樹脂層４側に確実に残留し、基板１とともにくっついて引き離されることはなく、ズレや欠落等が効果的に防止でき、製造工程時の歩留まりが向上する。
さらに、特有の庇形状を持つ張り出し部１１の存在により、金属層２ａおよび電極層２ｂの裏面側の樹脂層４との微細な隙間から侵入する水分等の上方部すなわち結線部分や半導体素子搭載部分への侵入を阻止する効果もあり、半導体素子Ｓやワイヤとの結線個所への耐水性をも向上し、完成した半導体装置自体の信頼性も向上させることができるものである。
【００２１】
なお、各張り出し部１１については、出願人において実験により検証した結果、長さＴはレジストパターン層６の厚みを越えてオーバーハングさせる高さに略比例して成長するものであり、その長さＴが５μｍ以下だとモールド時の樹脂層４に対する喰い付き効果が弱く、基板１の引き剥がしの際、基板１側に若干ではあるが金属層２ａおよび電極層２ｂがくっついて引き離され、ズレや欠落を生じる現象が見受けられるため、これ以上の長さに設定することが好ましく、また２０μｍを越えると電着工程後のレジストパターン層６の除去の際、アルカリ溶剤によるレジストパターン層６の膨潤除去時に膨潤したレジストパターン層６が張り出し部１１，１１を介して電着金属（金属層２ａ，電極層２ｂ）を基板１から浮き上がらせてしまう虞れがあるため、これらの点を考慮して５〜２０μｍの範囲内に設定することが好ましい。
【００２２】
（第３実施例）
図７（ａ），（ｂ）の実施例は、異なる対の隣接する電極層２ｂ，２ｂを、その左右に配した金属層２ａ上の半導体素子Ｓに対して、連接して形成しておき、半導体素子Ｓを搭載してワイヤ結線し、樹脂層４による封止の後、最終の切断線Ｘ−Ｘ（Ｘ1−Ｘ1，Ｘ2−Ｘ2）に沿ってダイシングする工程において、電極層２ｂ，２ｂを連接する中央部分で切断して個々の半導体装置側に切り離すようにしたもので、この場合基板１上への電極層２ｂ，２ｂの配置を接近させて効率的に行なえ、１つの基板１からの取り数を増やすことが可能で、量産化，コスト低減に適するものとなる。
【００２３】
（第４実施例）
図８（ａ），（ｂ）の実施例のごとく、電着形成した金属層２ａ，電極層２ｂ裏面のいずれか一方もしくは両方を樹脂封止した際、樹脂層４の裏面よりも若干突出させるように構成することも可能である（実施例は金属層２ａ，電極層２ｂ両方の底面を突出させたものを示す）。この場合の製造方法としては、図９ａに示すように、基板１一面側の金属層２ａ，電極層２ｂが形成される部分と対応する位置に、予め突出させる量に応じて、例えば５〜１５μｍ程度の凹部２１をエッチングやプレス等により形成しておく。後の工程は本願通常の工程と同一であるが、この場合もレジストパターン層６の高さを越えて、オーバーハングさせて電着を施し、張り出し部１１を設けておくことが好ましい。レジストパターン層６の除去後、図９（ｂ）のように半導体素子Ｓ搭載，結線，樹脂層４封止の各工程の後、基板１を除去することで、凹部２１の凹入量がそのまま樹脂層４裏面に対する金属層２ａ，電極層２ｂ裏面の突出量として反映され、樹脂層４の裏面よりも突出して形成される。最後に切断線Ｘ−Ｘに沿ってダイシングし、個々の樹脂封止体が完成する。もちろんこの後各金属層２ａや電極層２ｂ等の裏面に金，銀等をフラッシュメッキにより薄膜形成しても良い。
【００２４】
（他の実施例）
上記第４実施例では、樹脂封止した際、金属層２ａ，電極層２ｂ裏面のいずれか一方もしくは両方を、樹脂層４の裏面よりも若干突出させるように構成したものであるが、逆にこれら電着層裏面を樹脂層４の裏面よりも若干凹入させるごとく構成することも可能である。この場合は、基板１一面側の金属層２ａ，電極層２ｂと対応する位置のみを突出させるごとく、エッチング，プレス等により予め基板１を形成しておけば良く、後の工程は本願通常工程と同一で良い。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、従来半導体装置を構成する部品として要していた、プリント基板を使用する必要がなく、材料費や各種加工費を低減できるとともに、半導体装置自体の小型化、特に薄型化を図ることができるものである。また半導体素子を搭載する部分や外部導出用の電極部分が電鋳により構成されるため、精度が極めて良好で、微細な配置にも対応でき、半導体の高密度化に伴う他ピン化にも対応することができるものである。さらに、半導体素子Ｓを搭載する金属層が樹脂層裏面から露出する形態であるため放熱性にも優れる。
【００２６】
特に、本発明の最も特徴とする、基板上に導電性金属を電着する電鋳工程において、導電性金属をレジストパターン層の厚みを越えて、オーバーハングさせて電着するように構成すれば、金属層２ａや電極層２ｂの上端部周縁に意図的に庇状の張り出し部１１を形成することが可能で、この場合、レジストパターン層６を除去した後の樹脂封止工程において、樹脂層に対し各張り出し部１１がくい込み状に位置するため、この喰い付き効果により、金属層２ａ，電極層２ｂと樹脂層４との結着力が向上し、製品化後の品質向上はもちろんのこと、後工程で基板を引き離す際、金属層２ａや電極層２ｂ等の重要部品が、基板側にくっついて引き離されることなく、確実に樹脂封止体側に残り、ズレや欠落等が効果的に防止できるもので、半導体装置の信頼性を向上させることができる。また、庇状の張り出し部１１の特有の形状により、水分等の浸入を阻止するとともに、沿面距離も稼ぐ効果もあり、結線部分や半導体素子側への耐水性耐湿性の向上も図ることができるものである。
【図面の簡単な説明】
【図１】（ａ）は、本発明の半導体装置の一実施例を示す断面図，（ｂ）はその裏面図である。
【図２】（ａ）乃至（ｅ）は、本発明の第1実施例に示す半導体装置の製造方法を説明する断面図である。
【図３】（ａ）乃至（ｅ）は、図2（ｅ）に続く半導体装置の製造方法を説明する断面図である。
【図４】本発明の第２実施例に示す半導体装置の製造方法を説明する断面図（一部拡大図）である。
【図５】本発明の第２実施例に示す半導体装置の製造方法を説明する断面図（一部拡大図）である。
【図６】本発明の第２実施例に示す半導体装置の製造方法を説明する断面図である。
【図７】（ａ）は、本発明の第３実施例に示す半導体装置の製造方法を説明する透視上面図、（ｂ）はその断面図である。
【図８】（ａ）は、本発明の第４実施例に示す半導体装置の断面図、（ｂ）はその裏面斜視図である。
【図９】（ａ），（ｂ）は本発明の第４実施例に示す半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置を示す断面図である。
【符号の説明】
１ 基板
２ａ 金属層
２ｂ 電極層
４ 樹脂層
６ レジストパターン層
Ｓ 半導体素子

Claims (2)

  1. 少なくとも一面に導電性を有する基板１の該一面側に、所定のパターンニングを施したレジストパターン層６を形成する工程と、
    上記基板１のレジストパターン層６を除く露出面に導電性金属を電着することで、基板１上に半導体素子搭載用の金属層２ａと１以上の電極層２ｂとをそれぞれ独立して並設形成する工程と、
    基板１より上記レジストパターン層６を除去する工程と、
    上記金属層２ａ上に半導体素子Ｓを搭載した後、半導体素子上の電極と上記電極層２ｂとを電気的に接続する工程と、
    上記基板１上において半導体素子Ｓ搭載部分を樹脂層４で封止する工程と、
    上記基板１を除去して、金属層２ａと電極層２ｂの各裏面が露出した樹脂封止体を得る工程
    とを有する半導体装置の製造方法であって、
    上記基板１上に導電性金属を電着する工程において、導電性金属をレジストパターン層６の厚みを越えて電着させることで、金属層２ａおよび電極層２ｂの上端部周縁に張り出し部を形成するようにした半導体装置の製造方法。
  2. 張り出し部１１の張出し長さを、５〜２０μｍの範囲とした請求項１又は２に記載の半導体装置の製造方法。
JP2000185426A 2000-06-20 2000-06-20 半導体装置の製造方法 Expired - Lifetime JP3626075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000185426A JP3626075B2 (ja) 2000-06-20 2000-06-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000185426A JP3626075B2 (ja) 2000-06-20 2000-06-20 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002213351A Division JP2003174121A (ja) 2002-07-23 2002-07-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2002009196A JP2002009196A (ja) 2002-01-11
JP3626075B2 true JP3626075B2 (ja) 2005-03-02

Family

ID=18685748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000185426A Expired - Lifetime JP3626075B2 (ja) 2000-06-20 2000-06-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3626075B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777492B1 (en) 2019-03-25 2020-09-15 Ohkuchi Materials Co., Ltd. Substrate for mounting semiconductor element
US10847451B2 (en) 2019-03-28 2020-11-24 Ohkuchi Materials Co., Ltd. Device for mounting semiconductor element, lead frame, and substrate for mounting semiconductor element

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
US7042071B2 (en) 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP5046481B2 (ja) * 2004-09-27 2012-10-10 日立電線株式会社 半導体装置及びその製造方法
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
JP2007109914A (ja) * 2005-10-14 2007-04-26 Sony Corp 半導体装置の製造方法
JP2007129068A (ja) 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
JP2007157940A (ja) 2005-12-02 2007-06-21 Nichia Chem Ind Ltd 発光装置および発光装置の製造方法
JP5113346B2 (ja) 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2008263018A (ja) * 2007-04-11 2008-10-30 Sumitomo Metal Mining Package Materials Co Ltd 半導体装置用基板及び半導体装置
JP5151438B2 (ja) * 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP4984253B2 (ja) * 2007-12-25 2012-07-25 大日本印刷株式会社 半導体装置の製造方法および半導体装置用基板の製造方法
JP5588150B2 (ja) 2009-02-06 2014-09-10 セイコーインスツル株式会社 樹脂封止型半導体装置
JP4811520B2 (ja) 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
EP2337068A1 (en) 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
JP5333353B2 (ja) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 半導体素子搭載用基板及びその製造方法
JP5500130B2 (ja) * 2011-07-20 2014-05-21 大日本印刷株式会社 樹脂封止型半導体装置および半導体装置用回路部材
CN102522382A (zh) * 2012-01-11 2012-06-27 日月光半导体制造股份有限公司 芯片构装
JP2014022582A (ja) * 2012-07-19 2014-02-03 Hitachi Maxell Ltd 半導体装置の製造方法、及び半導体装置
JP6099369B2 (ja) 2012-11-20 2017-03-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2013042187A (ja) * 2012-11-29 2013-02-28 Hitachi Maxell Ltd 半導体装置
JP5418928B2 (ja) * 2012-12-03 2014-02-19 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2013058816A (ja) * 2012-12-28 2013-03-28 Hitachi Maxell Ltd 半導体装置用の中間部品および半導体装置用の中間部品の製造方法
JP5979495B2 (ja) * 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP5794251B2 (ja) * 2013-04-15 2015-10-14 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP2013168686A (ja) * 2013-06-03 2013-08-29 Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP6244147B2 (ja) 2013-09-18 2017-12-06 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP6626639B2 (ja) * 2015-05-29 2019-12-25 マクセルホールディングス株式会社 半導体装置用基板の製造方法
JP2015233166A (ja) * 2015-10-01 2015-12-24 日立マクセル株式会社 半導体装置および半導体装置の製造方法
JP6524533B2 (ja) * 2016-02-25 2019-06-05 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
JP2017195414A (ja) * 2017-07-20 2017-10-26 日立マクセル株式会社 半導体装置および半導体装置の製造方法
JP2018029214A (ja) * 2017-11-24 2018-02-22 マクセルホールディングス株式会社 半導体装置および半導体装置の製造方法
JP2018160707A (ja) * 2018-07-23 2018-10-11 マクセルホールディングス株式会社 半導体装置および半導体装置の製造方法
JP2019096901A (ja) * 2019-02-06 2019-06-20 マクセルホールディングス株式会社 半導体装置および半導体装置の製造方法
JP6846484B2 (ja) * 2019-08-26 2021-03-24 マクセルホールディングス株式会社 半導体装置用基板及びその製造方法、半導体装置
JP2021013043A (ja) * 2020-11-04 2021-02-04 マクセルホールディングス株式会社 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200112661A (ko) * 2019-03-22 2020-10-05 오쿠치 마테리얼스 가부시키가이샤 반도체 소자 탑재용 기판
US10777492B1 (en) 2019-03-25 2020-09-15 Ohkuchi Materials Co., Ltd. Substrate for mounting semiconductor element
US10847451B2 (en) 2019-03-28 2020-11-24 Ohkuchi Materials Co., Ltd. Device for mounting semiconductor element, lead frame, and substrate for mounting semiconductor element

Also Published As

Publication number Publication date
JP2002009196A (ja) 2002-01-11

Similar Documents

Publication Publication Date Title
JP3626075B2 (ja) 半導体装置の製造方法
JP4911727B2 (ja) 半導体装置の製造方法
KR100346630B1 (ko) 리드프레임과그제조방법
US6800508B2 (en) Semiconductor device, its manufacturing method and electrodeposition frame
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
TW200414480A (en) A semiconductor device and a method of manufacturing the same
JPH0982741A (ja) チップキャリアの構造およびその製造方法
US5250470A (en) Method for manufacturing a semiconductor device with corrosion resistant leads
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP3869849B2 (ja) 半導体装置の製造方法
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
JP2000150702A (ja) 半導体装置の製造方法
JP2004207276A (ja) 回路装置およびその製造方法
JP3993218B2 (ja) 半導体装置の製造方法
JP2022168143A (ja) 半導体装置用基板、および半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2003174121A (ja) 半導体装置
JP2018029214A (ja) 半導体装置および半導体装置の製造方法
CN210073768U (zh) 精密金属支架结构
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
JPS6350862B2 (ja)
JP2021013043A (ja) 半導体装置および半導体装置の製造方法
JP2022189979A (ja) 半導体装置用基板、半導体装置
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2023073430A (ja) 半導体装置用基板および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3626075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term