JP2019096901A

JP2019096901A - 半導体装置および半導体装置の製造方法

Info

Publication number: JP2019096901A
Application number: JP2019019310A
Authority: JP
Inventors: 中川　宏史; Hiroshi Nakagawa; 宏史中川; 良弘小林; Yoshihiro Kobayashi
Original assignee: Maxell Holdings Ltd
Current assignee: Maxell Ltd
Priority date: 2019-02-06
Filing date: 2019-02-06
Publication date: 2019-06-20

Abstract

【課題】小型，薄型タイプの半導体装置において、実装時の電極導通の信頼性向上を図るとともに、合わせて量産性にも配慮した半導体装置並びにその製造方法を提供することを目的とする。【解決手段】半導体素子Ｓが搭載されるアイランド部２ａと、１以上の電極部２ｂとを有し、上記アイランド部２ａ上に搭載した半導体素子Ｓと上記電極部２ｂとの間を電気的に接続した後樹脂封止して、アイランド部２ａと電極部２ｂのそれぞれ裏面が樹脂層４の底面と同一平面で露出して構成される半導体装置において、上記アイランド部２ａおよび電極部２ｂはそれぞれ電鋳により、裏面側の実装用金属薄膜１１とこの上面に一体に積層されるリード層１２の少なくとも二層構造とすることで、後工程で別途実装用のメッキを電極部露出面に形成する必要も無く、実装時の電極導通性，信頼性の向上を図ったものである。【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、小型・薄型化を図れ、かつ信頼性の高い樹脂封止型の半導体装置に関する。

従来、この種樹脂封止型の半導体装置として、母型基板上に半導体素子Ｓ搭載用の金属層と外部導出用の電極層から成る電鋳製のリード材を形成し、リード材上に半導体素子Ｓを搭載の後結線処理を行い、母型基板上で樹脂封止した後母型基板のみを除去し個々に切断して構成することは公知である（特許文献１参照）。特許文献１に係る半導体装置は、上記リード材を構成する半導体素子Ｓが搭載される金属層と外部導出用の電極層の各裏面が樹脂封止体から露出して構成され、ガラスエポキシ基板やセラミック基板等の基板を使用することなく、半導体装置の高さを低くし装置全体を小型化することができるとともに、放熱性にも優れるという利点がある。

特開２００２−９１９６号公報

特許文献１に係る半導体装置においては、当該半導体装置を実装するにあたって、電極導通の信頼性向上のために、あらかじめ外部導出用の電極層等に導電性に優れた金や銀等の金属薄膜１１を形成しておくことが好ましいが、その場合樹脂封止後に切断された個々の半導体装置をバレルメッキ等の方法で、樹脂封止体裏面から露出した金属層および電極層に金やスズ，ハンダ，パラジウムの薄膜を形成する方法が採られている。

しかしながらこの場合、半導体装置の製造工程と半導体装置完成後のメッキ工程とは全くの別工程となるために、このことが量産性を阻害する要因となるとともに、バレルメッキ時におけるメッキ装置内での揺動、回転によって、半導体装置内部の半導体素子Ｓと電極層間の結線個所に外れや断線等の電気的不良を生ずる虞もある。

この発明の目的は、半導体装置の小型、薄型形状の形態は維持したまま実装時の外部電極部２ｂ分の導通性を向上させることにある。また、この発明の目的は、上記半導体装置を量産性に優れかつ安価に生産できる製造方法を提供することにある。

この発明は、半導体素子Ｓが搭載されるアイランド部２ａと、該アイランド部２ａの周りに所定の間隔をおいて配置される１以上の電極部２ｂとを有し、上記アイランド部２ａ上に搭載した半導体素子Ｓと上記電極部２ｂとの間を電気的に接続した後樹脂封止して、アイランド部２ａと電極部２ｂのそれぞれ裏面が樹脂層４の底面と同一平面で露出して構成される半導体装置において、上記アイランド部２ａおよび電極部２ｂはそれぞれ電鋳により、裏面側の実装用金属薄膜１１とこの上面に一体に積層されるリード層１２の少なくとも二層構造からあらかじめ形成されていることを特徴とする。

この発明は、少なくとも電極部２ｂのリード層１２上面にボンディング用金属膜１３を形成したことを特徴とする。

この発明は、導電性基板１の一面側に、半導体素子Ｓ搭載用のアイランド部２ａおよび半導体素子Ｓの電極Ｌと接続される電極部２ｂを形成するための所定パターンから成るレジストパターン層６を形成する工程と、上記基板１の露出面に、実装用金属薄膜１１をメッキ成長させるとともに該金属薄膜１１上に電鋳工程によりリード層１２を積層して成長させ一体化して、金属薄膜１１とこの上面に一体に積層されるリード層１２の少なくとも二層構造から成るアイランド部２ａおよび電極部２ｂを独立して形成する工程と、基板１よりレジストパターン層６を除去する工程と、上記アイランド部２ａに半導体素子Ｓを搭載した後、半導体素子Ｓと電極部２ｂとを電気的に接続する工程と、上記基板１を除去して、アイランド部２ａおよび電極部２ｂの金属薄膜１１の各裏面が、樹脂層４の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法にある。

この発明は、少なくとも電極部２ｂのリード層１２上面に、メッキ工程によってボンディング用金属膜１３を一体に成長形成し、半導体素子Ｓと電気的に接続させるようにしたことを特徴とする。

この発明では、半導体素子Ｓが搭載されるアイランド部２ａと、該アイランド部２ａの周りに所定の間隔をおいて配置される１以上の電極部２ｂとを有し、上記アイランド部２ａ上に搭載した半導体素子Ｓと上記電極部２ｂとの間を電気的に接続した後樹脂封止して、アイランド部２ａと電極部２ｂのそれぞれ裏面が樹脂層４の底面と同一平面で露出して構成される半導体装置において、アイランド部２ａと電極部２ｂを電鋳で形成する際に、少なくとも電極部２ｂを構成するリード層１２の裏面側に、実装用の導電性に優れた金属薄膜１１をあらかじめ形成しておき、金属薄膜１１とリード層１２の二層構造とすることで、後工程で別途実装用のメッキを電極部２ｂ露出面に形成する必要が無く、実装時の電極導通性、信頼性に優れた小型、薄型の半導体装置を構成できる。

少なくとも電極部２ｂのリード層１２上面にボンディング用金属膜１３を形成し、電極部を三層構造にしておけば、アイランド部２ａ上に搭載された半導体素子Ｓの電極Ｌと電極部２ｂとをワイヤボンディング等の方法で結線する際に、作業性、信頼性を向上させることができる。

また、この発明では、導電性基板１の一面側に、半導体素子Ｓ搭載用のアイランド部２ａおよび半導体素子Ｓの電極と接続される電極部２ｂを形成するための所定パターンから成るレジストパターン層６を形成する工程と、上記基板１の露出面に、実装用金属薄膜１１をメッキ成長させるとともに該金属薄膜１１上に電鋳工程によりリード層１２を積層して成長させ一体化して、金属薄膜１１とこの上面に一体に積層されるリード層１２の少なくとも二層構造から成るアイランド部２ａおよび電極部２ｂを独立して形成する工程と、基板１よりレジストパターン層６を除去する工程と、上記アイランド部２ａに半導体素子Ｓを搭載した後、半導体素子Ｓと電極部２ｂとを電気的に接続する工程と、上記基板１を除去して、アイランド部２ａおよび電極部２ｂの金属薄膜１１の各裏面が、樹脂層４の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法にあるので、基板１上でアイランド部２ａや電極部２ｂ等の電鋳製部品を電鋳工程で形成する際に、レジストパターン形成後に、実装用の接触面となる金属薄膜１１の形成とその後積層されるリード層１２との形成を、連続した工程の中で行うことができ、量産性に優れ、安価な生産を行うことが可能となる。

少なくとも電極部２ｂのリード層１２上面に、ボンディング用金属膜１３をメッキ工程によって一体に成長形成させているので、電極結線時の信頼性を向上させるためのボンディング用金属膜１３を効率良く形成することができる。

（ａ）は、本発明の半導体装置の第１実施例を示す断面図，（ｂ）はその裏面図である。（ａ）乃至（ｆ）は、本発明の第１実施例に示す半導体装置の製造方法を説明する断面図である。（ａ）乃至（ｅ）は、図２（ｆ）に続く半導体装置の製造方法を説明する断面図である。本発明の半導体装置の他の実施例を示す断面図である。

（第１実施例）図１乃至図３に本発明に係る半導体装置の構成および製造方法の第１実施例を示す。図１は、本発明に係るリードレス表面実装型の半導体装置を示しており、同図（ａ）は断面図、同図（ｂ）は底面図である。同図において、Ｓは半導体素子Ｓであって、アイランド部２ａ上に接着されて搭載されている。Ｌは半導体素子Ｓ上に形成された電極であり、上記アイランド部２ａと独立して並設された対応する電極部２ｂ２ｂと金等の導電性のワイヤ３により結線され、電気的に接続されている。上記半導体素子Ｓの搭載部分は熱硬化性エポキシ樹脂等の樹脂層４にて封止されており、上記アイランド部２ａと電極部２ｂの各裏面が樹脂層４と同一平面で露出した樹脂封止体が構成されている。

ここで、図１（ａ）において、上記アイランド部２ａおよび電極部２ｂは、上端部周縁をそれぞれ庇状に張り出し形成して構成されており、樹脂封止体としての樹脂層４に対する喰い付き効果によって、アイランド部２ａ，電極部２ｂと樹脂層４との結着力が向上し、樹脂剥れやズレを効果的に防止できる構成となっている。また、アイランド部２ａおよび電極部２ｂは、それぞれ裏面側が金，スズ，ハンダ，パラジウム等の導電性に優れた実装用金属薄膜１１が０．０５〜１μｍ程度の厚さで形成され、その上面にニッケル等の電鋳金属から成るリード層１２が一体に積層された二層構造からあらかじめ形成されており、さらには、本実施例の場合、リード層１２の上面に、金，銀等から成るワイヤ３との結線力向上のためのボンディング用金属膜１３が０．３〜０．４μｍ厚程度形成されている。このボンディング用金属膜１３については必須の構成ではない。

図２及び図３は上記半導体装置の製造方法を工程ごとに示しており、図２（ａ）はステンレスやアルミ，銅等の導電性の金属板、例えば本実施例の場合ＳＵＳ４３０により形成された基板１の両面に約５０μｍ厚のアルカリタイプの感光性フィルムレジストを熱圧着等の方法でラミネートする等して、感光性レジスト層５，５を密着させる工程であり、次いで図２（ｂ）のごとく基板１の一面側の感光性レジスト層５上に所定パターンのフィルムＦを配した状態で紫外線照射による両面露光を行った後現像処理を行い図２（ｃ）に示すような、基板１の一面側に所定のパターンニングを施したレジストパターン層６とのその裏面に硬化したレジスト層５を得る。

次いで、基板１の一面側のレジストパターン層６で覆われていない露出面に対し、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性化処理を行った後、図２（ｄ）に示すごとく基板１のレジストパターン層６６により規定された露出面に０．０５〜１μｍ厚で金を成長させて、実装用金属薄膜１１を形成する。本実施例の場合、微細パターン部の金メッキ処理において、金メッキの成長不良や付着不良の発生を事前に防止する目的で、上記化学エッチング等の化学処理を行い、基板１上の不活性膜を除去する工程を付加しているが、基板１の材質、メッキする金属の選択によっては、この工程は省略可能である。

次いで、図２（ｅ）のごとく、ニッケルや銅，ニッケル−コバルト等の合金等から選択される電鋳金属、本実施例の場合はニッケルを上記金属薄膜１１上面に、一体に積層して電着することでリード層１２を形成し、上記金属薄膜１１とリード層１２の二層構造から成る、半導体搭載用のアイランド部２ａと、該アイランド部２ａに対して１以上の独立した電極部２ｂを、各々対として複数組を並列形成する。なお、本実施例においては、本工程で電着形成されるリード層１２をレジストパターン層６の厚みを越えて（例えば６０〜８０μｍ厚で）形成することで、アイランド部２ａおよび電極部２ｂの上端部周縁に庇状の張り出しを形成するようにしている。

次いで、必要に応じて各アイランド部２ａおよび電極部２ｂの表面に後述のワイヤボンディング時の結着力向上用の金メッキ等を０．３〜０．４μｍ厚で行い、ボンディング用金属膜１３を形成して、基板１の両面よりレジストパターン層６及びレジスト層５を除去することで、図２（ｆ）の状態となる。なお、レジストの除去法としてはアルカリ溶液による膨潤除去の方法等が考えられる。また、ボンディング用金属膜１３は金の他、銀，スズ等でも良い。

次いで、図３（ａ）に示すごとく、半導体素子Ｓを公知の手法によりアイランド部２ａ上に接着して搭載するとともに、上記半導体素子Ｓ上の電極Ｌにこれと対応する電極層２ｂとを、図３（ｂ）のごとく、金線等の導電性のワイヤ３を用いて超音波ボンディング装置等により結線する。この時、電極層２ｂの上面に上記のごとくボンディング用金属膜１３としての金メッキを形成しておけば、結線力が一層向上し、結線ミスを低減できる。

次いで、基板１上の半導体素子Ｓ搭載部分を、図３（ｃ）のごとく熱硬化性エポキシ樹脂等の樹脂層４でモールドし、基板１上に樹脂封止体を形成する。具体的には基板１の一面側をモールド金型（上型）に装着するとともに、モールド金型内にエポキシ樹脂をキャビティにより圧入するもので、基板１上に並列して形成した、複数組の半導体素子Ｓ搭載部が樹脂層４により連続して封止された状態となる。この場合基板１自体が樹脂モールド時における下型の機能を果たす。なお、モールド時に複数の基板１を並列に配置して、エポキシ樹脂をライナを通して各基板１と上金型との間に圧入するようにすれば、効率良く多数の樹脂封止を行うことが可能である。

ここで、上記のごとくアイランド部２ａおよび電極部２ｂの上端部を、庇状に張り出し形成しておけば、樹脂層４による封止状態において、樹脂層４はくい込み状に位置した状態で硬化しているため、この喰い付き効果により、後工程の樹脂封止体からの基板１の剥離作業時に基板１を引き剥がし除去する際、アイランド部２ａおよび電極部２ｂは樹脂層４側に確実に残留し、基板１とともにくっついて引き離されることはなく、ズレや欠落等が効果的に防止でき、製造工程時の歩留まりが向上するとともに、さらに、完成した半導体装置自体の信頼性も向上する。

次いで、図３（ｄ）のごとく、樹脂封止体から基板１を除去することにより、樹脂封止体の底面には複数組のアイランド部２ａと電極部２ｂの各裏面が露出するとともに、アイランド部２ａ，電極部２ｂの各裏面と樹脂層４の底面は略同一平面となっている。すなわち、アイランド部２ａおよび電極部２ｂを搭載する実装用金属薄膜１１が樹脂層４の底面と略同一平面で露出する状態となっている。上記基板１を除去する方法としては、樹脂封止体から基板１を引き剥がす等強制的に剥離除去する方法の他、例えば基板１等を構成する材質に応じては、樹脂封止体側への影響のない溶剤等により基板１を溶解して除去する方法も含まれるものである。

次いで、図３（ｅ）のごとく樹脂封止体を切断線Ｘ−Ｘに沿って１つの半導体素子Ｓの対毎に切断して切り離すダイシングの工程を経て、個々の樹脂封止体すなわち半導体装置が完成するものである。

このように製造した半導体装置およびその製造方法によれば、ダイシングによる切り離し工程が終了した時点で、各半導体装置の裏面から露出する全ての電極層２ｂには導電性に優れた金等の実装用金属薄膜１１が形成されているため、その後のバレルメッキ等の工程に移ることなく、すぐにこの状態で搬送することができる。また、金属薄膜１１とリード層１２とは、連続した電鋳工程の中で積層して一体化形成するため、量産性にも優れている。

次に図４は他の実施例における半導体装置の断面図を示しており、第１実施例における半導体素子Ｓ搭載用アイランド部２ａおよび電極部２ｂの各上端部周縁の庇状の張り出しを形成しない形状とした。この場合、製造工程中、電鋳による各リード層１２形成時に、レジストパターン層６の厚みの範囲内で電鋳を行うようにすれば良い。また、本実施例に示すように、リード層１２上面にはボンディング用金属膜１３を必ずしも形成する必要は無い。

１導電性基板
２ａアイランド部
２ｂ電極部
４樹脂層
６レジストパターン層
１１実装用金属薄膜
１２リード層
１３ボンディング用金属膜
Ｓ半導体素子

Claims

半導体素子（Ｓ）が搭載されるアイランド部（２ａ）と、該アイランド部（２ａ）の周りに所定の間隔をおいて配置される１以上の電極部（２ｂ）とを有し、上記アイランド部（２ａ）上に搭載した半導体素子（Ｓ）と上記電極部（２ｂ）との間を電気的に接続した後樹脂封止して、アイランド部（２ａ）と電極部（２ｂ）のそれぞれ裏面が樹脂層（４）の底面と同一平面で露出して構成される半導体装置において、
上記アイランド部（２ａ）および電極部（２ｂ）はそれぞれ電鋳により、裏面側の実装用金属薄膜（１１）とこの上面に一体に積層されるリード層（１２）の少なくとも二層構造からあらかじめ形成されていることを特徴とする半導体装置。
半導体素子（Ｓ）と、上記半導体素子（Ｓ）が搭載されるアイランド部（２ａ）と、上記半導体素子（Ｓ）の電極（Ｌ）と電気的に接続される電極部（２ｂ）とが樹脂層（４）にて封止され、上記アイランド部（２ａ）および上記電極部（２ｂ）の裏面が上記樹脂層（４）の底面と同じ側で露出する半導体装置であって、
上記アイランド部（２ａ）及び上記電極部（２ｂ）はそれぞれ、実装用金属薄膜（１１）の上面にリード層（１２）が積層された少なくとも二層構造からなり、互いに独立しており、
上記樹脂層（４）は、上記底面と対向する天面と、上記底面と上記天面との間に位置する側面と、上記天面と上記側面をつなぐ斜面を有し、
上記電極部（２ｂ）の上端部に張り出しが形成されており、
上記樹脂層（４）の厚み方向において、上記斜面と上記張り出し形成領域とが部分的に重なるように位置していることを特徴とする半導体装置。
導電性基板（１）の一面側に、半導体素子（Ｓ）搭載用のアイランド部（２ａ）および半導体素子（Ｓ）の電極（Ｌ）と接続される電極部（２ｂ）を形成するための所定パターンから成るレジストパターン層（６）を形成する工程と、
上記基板（１）の露出面に、実装用金属薄膜（１１）をメッキ成長させるとともに該金属薄膜（１１）上に電鋳工程によりリード層（１２）を積層して成長させ一体化して、金属薄膜（１１）とこの上面に一体に積層されるリード層（１２）の少なくとも二層構造から成るアイランド部（２ａ）および電極部（２ｂ）を独立して形成する工程と、
基板（１）よりレジストパターン層（６）を除去する工程と、
上記アイランド部（２ａ）に半導体素子（Ｓ）を搭載した後、半導体素子（Ｓ）と電極部（２ｂ）とを電気的に接続する工程と、
上記基板（１）を除去して、アイランド部（２ａ）および電極部（２ｂ）の金属薄膜（１１）の各裏面が、樹脂層（４）の底面と同一平面で露出した状態で形成される工程とを有することを特徴とする半導体装置の製造方法。
ステンレス基板（１）の一の面側に、半導体素子（Ｓ）搭載用のアイランド部（２ａ）および上記半導体素子（Ｓ）の電極（Ｌ）と接続される電極部（２ｂ）を形成するための所定パターンから成るレジストパターン層（６）を形成する第１の工程と、
上記第１の工程の後、上記ステンレス基板（１）の上記面のうち上記レジストパターン層で覆われていない露出領域に対し、実装用金属薄膜（１１）をメッキ成長させるために、上記ステンレス基板（１）の上記露出領域に存在する不活性膜を化学エッチングにより除去する第２の工程と、
上記第２の工程の後、上記ステンレス基板（１）の上記面のうち化学エッチングにより不活性膜を除去した領域に、上記実装用金属薄膜（１１）をメッキ成長させ、上記実装用金属薄膜（１１）上に電鋳によりリード層（１２）を成長させ、上記実装用金属薄膜（１１）とこの上面に一体に積層される上記リード層（１２）との少なくとも二層構造から成る上記アイランド部（２ａ）および上記電極部（２ｂ）を独立して形成する第３の工程と、
上記第３の工程の後、上記ステンレス基板（１）より上記レジストパターン層（６）を除去する第４の工程と、
上記第４の工程の後、上記アイランド部（２ａ）に上記半導体素子（Ｓ）を搭載した後、上記半導体素子（Ｓ）の上記電極（Ｌ）と上記電極部（２ｂ）とを電気的に接続する第５の工程と、
上記第５の工程の後、上記半導体素子（Ｓ）を樹脂でモールドして樹脂封止体を形成する第６の工程と、
上記第６の工程の後、上記ステンレス基板（１）を引き剥がし除去して、上記アイランド部（２ａ）および上記電極部（２ｂ）の裏面を上記樹脂封止体の底面から露出する第７の工程と、
上記第７の工程の後、上記樹脂封止体を切断線に沿って切断して個々の半導体装置に切り離しする第８の工程とを有し、
上記樹脂封止体の天面には、内面に斜面を有する凹部が形成されており、上記凹部内に切断線を設定したことを特徴とする半導体装置の製造方法。