JP6913993B2 - 半導体装置用基板、半導体装置の製造方法 - Google Patents
半導体装置用基板、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6913993B2 JP6913993B2 JP2020150534A JP2020150534A JP6913993B2 JP 6913993 B2 JP6913993 B2 JP 6913993B2 JP 2020150534 A JP2020150534 A JP 2020150534A JP 2020150534 A JP2020150534 A JP 2020150534A JP 6913993 B2 JP6913993 B2 JP 6913993B2
- Authority
- JP
- Japan
- Prior art keywords
- base material
- semiconductor device
- metal portion
- master mold
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 239000000758 substrate Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000463 material Substances 0.000 claims description 149
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 96
- 229920005989 resin Polymers 0.000 claims description 46
- 239000011347 resin Substances 0.000 claims description 46
- 238000007789 sealing Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 239000008393 encapsulating agent Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 60
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 238000007747 plating Methods 0.000 description 22
- 229910052759 nickel Inorganic materials 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 206010040844 Skin exfoliation Diseases 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005323 electroforming Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
層25を除去する工程とを有することを特徴とする。また、母型20はステンレスからなる第2基材20b上に、ニッケルめっきにより第1基材20aを積層形成したことを特徴とする。
ことにより、リード3及びダイパッド4を形成する。
母型20と上金型との間に圧入するようにすれば、効率良く多数の樹脂封止を行うことが可能である。
4)を形成する際に、レジストパターン層25の厚みを越えてめっき(電鋳)形成することで、図6に示すように、ダイパッド4及びリード3の上端部周縁に張出部を形成することができる。このように、ダイパッド4やリード3の上端部に張出部を有することにより、封止樹脂38による封止状態において、封止樹脂38はくい込み状に位置した状態で硬化するため、この喰い付き効果(アンカー効果)により、後工程の樹脂封止体7から母型20を引き剥がし除去するときに、ダイパッド4やリード3は樹脂封止体7側に確実に残留し、母型20とともにくっついて引き離されることはなく、ズレや欠落などを防止できる。さらに、上記のように、母型20を積層構造とすることで、母型20除去時のダイパッド4やリード3のズレや欠落などをより効果的に防止でき、製造時の歩留まりが向上でき、係る製造方法によって完成される半導体装置自体の信頼性も向上する。
2 半導体素子
3 リード
4 ダイパッド
5 電極
6 ワイヤ
7 樹脂封止体
10 半導体装置用基板
12 第1金属層
14 第2金属層
16 第3金属層
20 母型
20a 第1基材
20b 第2基材
25 レジストパターン層
Claims (8)
- 母型(20)上に、リード(3)および/またはダイパッド(4)となる金属部が形成された半導体装置用基板であって、
前記母型(20)は、前記金属部が形成される第1基材(20a)と第2基材(20b)とを含み、接着剤またはレジストを介して前記第2基材(20b)上に前記第1基材(20a)が接合されており、
前記第1基材(20a)と前記第2基材(20b)は、突弧面あるいは凹弧面どうしが対向する状態で接合され、前記第1基材(20a)と前記第2基材(20b)との間で分離可能であることを特徴とする半導体装置用基板。 - 前記第1基材(20a)と前記第2基材(20b)は、レジストを介して接合され、該レジストは半露光されていることを特徴とする請求項1に記載の半導体装置用基板。
- 前記第1基材(20a)は、前記第2基材(20b)より薄く形成されていることを特徴とする請求項1または2に記載の半導体装置用基板。
- 前記第1基材(20a)は、前記金属部を構成する金属が拡散しがたい材質で形成されていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置用基板。
- 前記第1基材(20a)は、高強度および/または柔軟性を有し、前記第2基材(20b)は、可撓性および/またはコシを有することを特徴とする請求項1ないし4のいずれかに記載の半導体装置用基板。
- 前記金属部と前記第1基材(20a)との間の密着性の強さは、前記第1基材(20a)と前記第2基材(20b)との間の密着性の強さより強いことを特徴とする請求項1ないし5のいずれかに記載の半導体装置用基板。
- 請求項1ないし6のいずれかに記載の半導体装置用基板を用い、半導体素子(2)と、前記金属部とが樹脂により封止され、底面に前記金属部が露出する半導体装置の製造方法であって、
前記母型(20)の前記第1基材(20a)表面に、レジストパターン層(25)を形成する工程と、
前記レジストパターン層(25)から露出する前記第1基材(20a)表面に、前記金属部を形成する工程と、
前記レジストパターン層(25)を除去する工程と、
前記金属部上に、前記半導体素子(2)を搭載し、前記半導体素子(2)と前記金属部とを電気的に接続する工程と、
前記半導体素子(2)及び前記金属部を封止樹脂(38)でモールドして樹脂封止体(7)を形成する工程と、
前記樹脂封止体(7)から前記母型(20)を除去する工程とを有し、
前記母型(20)を除去する工程において、前記第1基材(20a)から前記第2基材(20b)を剥離除去したのち、前記樹脂封止体(7)から前記第1基材(20a)を剥離除去することを特徴とする半導体装置の製造方法。 - 前記金属部と前記第1基材(20a)との間の密着性の強さは前記第1基材(20a)と前記第2基材(20b)との間の密着性の強さより強く、前記封止樹脂(38)と前記第1基材(20a)との間の密着性の強さは前記第1基材(20a)と前記第2基材(20b)との間の密着性の強さより強く、前記金属部と前記封止樹脂(38)との間の密着性の強さは前記金属部と前記第1基材(20a)との間の密着性の強さより強いことを特徴とする請求項7に記載の半導体装置用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020150534A JP6913993B2 (ja) | 2016-08-05 | 2020-09-08 | 半導体装置用基板、半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016154364A JP6889531B2 (ja) | 2016-08-05 | 2016-08-05 | 半導体装置用基板およびその製造方法、半導体装置の製造方法 |
JP2020150534A JP6913993B2 (ja) | 2016-08-05 | 2020-09-08 | 半導体装置用基板、半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016154364A Division JP6889531B2 (ja) | 2016-08-05 | 2016-08-05 | 半導体装置用基板およびその製造方法、半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020156856A Division JP7132298B2 (ja) | 2020-09-18 | 2020-09-18 | 半導体装置用基板、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020198454A JP2020198454A (ja) | 2020-12-10 |
JP6913993B2 true JP6913993B2 (ja) | 2021-08-04 |
Family
ID=73649362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020150534A Active JP6913993B2 (ja) | 2016-08-05 | 2020-09-08 | 半導体装置用基板、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6913993B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3239884B2 (ja) * | 1989-12-12 | 2001-12-17 | ソニー株式会社 | 半導体基板の製造方法 |
JP2004179295A (ja) * | 2002-11-26 | 2004-06-24 | Hitachi Metals Ltd | パッケージの製造方法 |
JP4140963B2 (ja) * | 2003-11-04 | 2008-08-27 | 大日本印刷株式会社 | 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置 |
US8089159B1 (en) * | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
GB0821158D0 (en) * | 2008-11-20 | 2008-12-24 | Durham Scient Crystals Ltd | Semiconductor device connection |
JP5846655B2 (ja) * | 2014-02-05 | 2016-01-20 | Shマテリアル株式会社 | 半導体装置の製造方法 |
JP6384118B2 (ja) * | 2014-05-13 | 2018-09-05 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
-
2020
- 2020-09-08 JP JP2020150534A patent/JP6913993B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020198454A (ja) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4911727B2 (ja) | 半導体装置の製造方法 | |
JP5893826B2 (ja) | リードフレーム及びその製造方法 | |
JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2009246104A (ja) | 配線用電子部品及びその製造方法 | |
JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP6889531B2 (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 | |
JP7132298B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP3993218B2 (ja) | 半導体装置の製造方法 | |
JP2017188604A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP4979661B2 (ja) | 半導体装置の製造方法 | |
JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013042187A (ja) | 半導体装置 | |
JP2018029214A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009283738A (ja) | 配線用電子部品及びその製造方法 | |
JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2005236176A (ja) | 電極パッケージ及び半導体装置 | |
JP2003174121A (ja) | 半導体装置 | |
JP2015233166A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2022189979A (ja) | 半導体装置用基板、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200908 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6913993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |