JP6913993B2 - 半導体装置用基板、半導体装置の製造方法 - Google Patents

半導体装置用基板、半導体装置の製造方法 Download PDF

Info

Publication number
JP6913993B2
JP6913993B2 JP2020150534A JP2020150534A JP6913993B2 JP 6913993 B2 JP6913993 B2 JP 6913993B2 JP 2020150534 A JP2020150534 A JP 2020150534A JP 2020150534 A JP2020150534 A JP 2020150534A JP 6913993 B2 JP6913993 B2 JP 6913993B2
Authority
JP
Japan
Prior art keywords
base material
semiconductor device
metal portion
master mold
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020150534A
Other languages
English (en)
Other versions
JP2020198454A (ja
Inventor
佑也 五郎丸
佑也 五郎丸
達也 古賀
達也 古賀
真幸 林田
真幸 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Maxell Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016154364A external-priority patent/JP6889531B2/ja
Application filed by Maxell Holdings Ltd filed Critical Maxell Holdings Ltd
Priority to JP2020150534A priority Critical patent/JP6913993B2/ja
Publication of JP2020198454A publication Critical patent/JP2020198454A/ja
Application granted granted Critical
Publication of JP6913993B2 publication Critical patent/JP6913993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、母型上にダイパッドおよび/またはリードを備える半導体装置用基板、該半導体装置用基板を用いた半導体装置の製造方法に関する。
ダイパッドやリードとなる金属部が形成された半導体装置用基板を準備し、該半導体装置用基板上に半導体素子を搭載して配線等の処理後、半導体素子や配線のある金属部の表面側を封止樹脂で封止し、金属部が底部に一部露出した構成とされる半導体装置は、その高さを低くして省スペース化が図れ、小型の半導体装置の分野で利用が進んでいる。こうした半導体装置は、主に、母型上にダイパッドやリードとなる金属部をめっき(電鋳)により半導体装置の所望個数分まとめて形成し、半導体素子が搭載され配線等の処理を経た金属部の表面側を封止樹脂で封止した後、母型のみを除去し、一体にまとまった状態の多数の半導体装置を個別に切り分ける、といった製造過程を経て製造されており、このような半導体装置の製造方法が特許文献1に開示されている。
特開2004−214265号公報
近年、半導体装置の更なる小型化が要求されており、この要求に対応するためには、ダイパッドやリードとなる金属部の微小化が必要となる。しかしながら、ダイパッドやリードとなる金属部を微小化すれば、金属部と封止樹脂との接触面積が小さくなることによって密着力が弱まり、母型除去時に、金属部のズレやヌケが発生するおそれがある。
本発明の目的は、上記課題を解消するためになされたものであり、金属部のズレやヌケの発生を防止できる半導体装置用基板、並びにこの半導体装置用基板を用いる半導体装置の製造方法を提供することにある。
本発明は、装置底面に露出するリード3またはダイパッド4となる金属部が母型20上に形成された半導体装置用基板であって、母型20は最表層となる第1基材20aを含む複数の基材が積層形成されたものであり、金属部が形成されている側の第1基材20a表面の密着性より各基材間の密着性が弱い構成であることを特徴とする。これは、金属部が形成されている側の第1基材20a表面に比べて各基材間の密着性を弱く設定することで実現できる。また、母型20は第1基材20aと第2基材20bとが積層形成されており、第2基材20b上に第1基材20aがめっき形成されていることを特徴とする。また、第2基材20bがステンレスからなり、第1基材20aがニッケルからなることを特徴とする。
また本発明は、装置底面に露出するリード3またはダイパッド4となる金属部が母型20上に形成された半導体装置用基板の製造方法であって、最表層となる第1基材20aを含む複数の基材を積層して母型20を形成する工程と、母型20の第1基材20a表面に、金属部を形成するためのレジストパターン層25を形成する工程と、レジストパターン層25から露出する第1基材20a表面に、金属部を形成する工程と、レジストパターン
層25を除去する工程とを有することを特徴とする。また、母型20はステンレスからなる第2基材20b上に、ニッケルめっきにより第1基材20aを積層形成したことを特徴とする。
また本発明は、半導体素子2と、該半導体素子2と接続されるリード3または半導体素子2が載置されるダイパッド4となる金属部とが樹脂により封止され、底面に金属部が露出する半導体装置の製造方法であって、最表層となる第1基材20aを含む複数の基材を積層して母型20を形成する工程と、母型20の第1基材20a表面に、金属部を形成するためのレジストパターン層25を形成する工程と、レジストパターン層25から露出する第1基材20a表面に、金属部を形成する工程と、レジストパターン層25を除去する工程と、金属部上に、半導体素子2を搭載するとともに、半導体素子2と金属部とを電気的に接続する工程と、半導体素子2及び金属部を樹脂で封止して樹脂封止体7を形成する工程と、樹脂封止体7から母型20を除去する工程を有し、母型20を除去する工程においては、金属部が形成されている第1基材20aを除く基材を除去した後に、第1基材20aを除去することを特徴とする。また、母型20はステンレスからなる第2基材20b上に、ニッケルめっきにより第1基材20aを積層形成したものであり、第2基材20bは剥離除去することを特徴とする。
本発明によれば、最表層となる第1基材を含む複数の基材が積層形成された母型上に、リードまたはダイパッドとなる金属部を形成した半導体装置用基板を用いることにより、生産性、信頼性に優れた半導体装置を提供することができる。
本発明の第1実施形態に係る半導体装置用基板の断面図である。 本発明の第1実施形態に係る半導体装置の断面図及び斜視図である。 本発明の第1実施形態に係る半導体装置用基板の製造方法を説明するための図である。 本発明の第1実施形態に係る半導体装置用基板の製造方法を説明するための図である。 本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第1実施形態の他実施例に係る半導体装置用基板の断面図である。
(第1実施形態) 図1乃至図5に本発明の第1実施形態に係る半導体装置用基板及び半導体装置を示す。図1は、本実施形態に係る半導体装置用基板の断面図である。図2(a)は、本実施形態に係る半導体装置の断面図であり、図2(b)は、本実施形態に係る半導体装置の斜視部である。
半導体装置用基板10は、母型20上にリード3やダイパッド4となる金属部が形成されたものである。そして、半導体装置1は、この半導体装置用基板10を用いて製造されるリードレス表面実装型であり、半導体素子2と、この半導体素子2が載置されるダイパッド4と、半導体素子2を囲むように配されたリード3と、半導体素子2の上面に形成された電極5とリード3とを電気的に接続するワイヤ6とを有し、これら半導体素子2、リード3、ダイパッド4およびワイヤ6はエポキシ樹脂などの樹脂により封止され、全体としてブロック形状に形成された樹脂封止体7が構成され、底面側には、ダイパッド4とリード3とが露出している。本実施形態では、図1及び図2に示すように、1つの半導体素子2と、6つ(複数個)のリード3と、1つのダイパッド4とを有し、樹脂により封止されている。なお、ダイパッド4はない構成であっても良く、その場合は、半導体素子2とリード3とがフリップチップボンディングなどにて接続される。
母型20は、最表層となる第1基材20aを含む複数の基材が積層して構成され、図1に示すように、第2基材20b上に第1基材20aを積層してなるものである。この第1基材20aおよび第2基材20bは、ステンレス、アルミニウム、ニッケル、銅などの金属で形成されており、第1基材20aと第2基材20bとは、同一金属で構成されても良いし、異なる金属で構成されても良い。第1基材20aとしては、この表面に形成される第1金属層12が拡散しがたい基材を用いることが好ましい。ここで、後述する半導体装置の製造方法における母型除去工程、特に、母型20を剥離除去する場合において、リード3やダイパッド4のズレやヌケを防止できる母型20の構成について説明すると、第1基材20aは第2基材20bより薄く形成すると良い。具体的には、第1基材20aの厚さは10〜30μm、第2基材20bの厚さは100〜500μmが好ましい。また、第1基材20aは第2基材20bより柔らかい材質で形成すると良い。例えば、第2基材20bがステンレスからなり第1基材20aがニッケルからなるもの、第2基材20bがニッケルからなり第1基材20aが銅からなるものなどが挙げられる。また、第2基材20b表面に剥離処理を施した上で第1基材20aを形成すると良い。この剥離処理としては、酸化膜や有機膜などの形成が挙げられる。また、第1基材20aと第2基材20bとをレジストや接着剤などの樹脂を介して接合すると良い。この場合、突弧面あるいは凹弧面どうしが対向する状態で接合することで、第1基材20aおよび第2基材20bの二次元ないしは三次元曲面状の反りが相殺され、母型20を平坦状に形成することができるので、この母型20上に形成されるリード3やダイパッド4の平坦度を向上でき、半導体装置の信頼性を向上できる。なお、第1基材20aと第2基材20bとをレジストや接着剤などの樹脂を介して接合した場合の母型20の除去方法は、引き剥がしによる剥離除去や処理液を用いた溶解除去にて行うが、第1基材20aと第2基材20bとをレジストを介して接合した場合は、第1基材20aから第2基材20bを剥離除去し難いので、第1基材20aおよび/または第2基材20bの表面にレジストを形成した後に半露光を行うと良い。このように、母型20として上述したような構成が挙げられるが、第1基材20aと第2基材20bに求められる機能としては、リード3やダイパッド4となる金属部が形成される第1基材20aは、高強度や柔軟性を備えたものが良く、第1基材20aが積層形成される第2基材20bは、可撓性やコシを備えたものが良い。
リード3とダイパッド4は、単層あるいは複数の層が積層して構成され、本実施形態では、第1金属層12、第2金属層14、第3金属層層16を下方側から順に積層してなるものである。第1金属層12は、金・銀・パラジウム・スズ・ハンダなど導電性やはんだぬれに優れた金属からなり、0.01〜1μm程度の厚さで形成されている。第2金属層14は、ニッケル・銅・これら各金属の合金などからなり、20〜100μm程度の厚さで形成されている。第3金属層16は、金・銀・パラジウム・白金などの金属からなり、0.01〜1μm程度の厚さで形成されている。なお、ダイパッド4においては、第3金属層16を形成しなくても良い。
図3は、上記半導体装置用基板の製造方法を工程ごとに示している。まず、図3(a)に示すごとく、ステンレスからなる第2基材20b上にニッケルめっきにより第1基材20aを積層形成した母型20上に、アルカリタイプの感光性レジストを熱圧着などの方法でラミネートしてレジスト層21を形成し、母型20の一面側のレジスト層21上に所定パターン22を有するパターンフィルム23(ガラスマスク)を配した状態で紫外線の照射による露光を行った後、現像処理を行うことで、図3(b)に示すように、母型20の一面側にレジスト体25aを有するレジストパターン層25を得る。なお、レジストパターン層25は、パターンフィルム23(ガラスマスク)を用いずに、直接描画にて形成するようにしても良い。
次いで、図3(c)に示すごとく、母型20の一面側の第1基材20aにめっきを施す
ことにより、リード3及びダイパッド4を形成する。
このダイパッド4及びリード3の形成工程について具体的に説明すると、まず、図4(a)に示すごとく、母型20の第1基材20aのレジストパターン層25で覆われていない露出面に対し、めっき前処理(酸浸漬、陰極電解、化学エッチング、ストライクめっきなど)や剥離処理を行った後、係る露出面に0.05〜1μm厚で金をめっき成長させて、第1金属層12を形成する。本実施形態のように、母型20(第1基材20a)上に金の薄層(第1金属層12)をめっき成長させる場合、金めっきの成長不良や付着不良の発生を事前に防止する目的で、上記めっき前処理を適宜行い、母型20(第1基材20a)上の不活性膜を除去しているが、母型20(第1基材20a)やめっき金属(第1金属層12)の材質や厚さによって、上記めっき前処理を適宜選択して行ったり、省略したりする。剥離処理も同様である。なお、母型20の露出面にめっき前処理として化学エッチングを行った場合、その露出面は粗面となるとともに、化学エッチングされた分だけ凹み形状となる。
次いで、図4(b)に示すごとく、上記第1金属層12の表面に20〜80μm厚でニッケルをめっき(電鋳)して、第2金属層14を積層形成する。なお、本工程において、第2金属層14をレジストパターン層25の厚みを越えてめっき(電鋳)形成することで、ダイパッド4及びリード3の上端部周縁に張出部を形成することができる。
次いで、図4(c)に示すごとく、後述のワイヤボンディング時の結着力を向上させるために、第2金属層14の表面に1.0〜2.5μm厚で銀をめっき成長させて、第3金属層16を積層形成する。その後、レジストパターン層25を除去することで、図4(d)や図1に示すごとく、母型20上にダイパッド4及びリード3が形成された半導体装置用基板が得られる。なお、本実施形態のように、第2金属層14をニッケルやニッケル合金とし、この第2金属層14上にめっき成長させる第3金属層16を銀とした場合、ニッケルと銀は相性が悪いため、銀めっきの成長不良や付着不良が生じるおそれがあるので、第2金属層14上に金やパラジウムなどをめっき形成する、もしくは第2金属層14上に金、銀、銅などによるストライクめっきを施したうえで、第3金属層16をめっき成長させることで、係る不良の発生を防止することができる。また、第3金属層16は、第2金属層14の表面全面ではなく、ワイヤボンディングされる箇所に部分的に形成されたものでも良い。
続いて、半導体装置の製造方法を説明する。図5は、上述の半導体装置用基板を用いた半導体装置の製造方法を工程ごとに示している。まず、図5(a)に示すごとく、半導体素子2をダイボンディングによりダイパッド4上に接着して搭載するとともに、図5(b)に示すごとく、金や銅などの導電性のワイヤ6を用いて超音波ボンディング装置等により上記半導体素子2上の電極5とこれに対応するリード3とを結線する。係る結線においては、電極5の部分はボールボンディング、リード3部分はウェッジボンディングが好ましい。このように、リード3においては、ワイヤ6の結線箇所に第3金属層16が形成されており、この第3金属層16としてリード3とワイヤ6との結着性に優れた金属を採用することにより、結線力が一層向上し、結線ミスを低減できる。
次いで、母型20上の半導体素子2搭載部分を、図5(c)に示すごとく、熱硬化性エポキシ樹脂などの樹脂38でモールドし、母型20上に樹脂封止体7を形成する。具体的には、母型20の一面側をモールド金型(上型)に装着するとともに、モールド金型内に封止樹脂38をキャビティにより圧入するもので、母型20上に並列して形成した、複数組の半導体素子2搭載部分が封止樹脂38により連続して封止された状態の樹脂封止体7が形成される。この場合、母型20自体が樹脂モールド時における下型の機能を果たす。なお、モールド時に複数の母型20を並列に配置して、ライナを通して封止樹脂38を各
母型20と上金型との間に圧入するようにすれば、効率良く多数の樹脂封止を行うことが可能である。
次いで、図5(d)に示すごとく、樹脂封止体7から母型20を除去する。上記母型20を除去する方法としては、樹脂封止体7から母型20を引き剥がすことにより剥離除去する。詳しくは、まず、母型20を構成する第1基材20aから第2基材20bを剥離除去したのち、樹脂封止体7から第1基材20aを剥離除去する。この時、第2基材20b表面に剥離処理を施した上で第1基材20aを積層形成することで、第2基材20bの剥離除去が容易となる。この他の母型20の除去方法としては、第1基材20aを溶解可能な材質で形成することで、第1基材20aから第2基材20bを除去したのち、樹脂封止体7に対して影響のない処理液などを用いて第1基材20aを溶解(エッチング)することにより溶解除去できる。このように、樹脂封止体7から母型20を除去することにより、樹脂封止体7の底面には、複数組のリード3とダイパッド4の各裏面が露出するとともに、ダイパッド4とリード3の各裏面と樹脂封止体7の底面は略同一平面となっている。すなわち、ダイパッド4とリード3における第1金属層12が樹脂封止体7の底面と略同一平面で露出する状態となっている。
次いで、図5(e)に示すごとく、樹脂封止体を切断線X−Xに沿って1つの半導体素子2毎に切断して切り離すダイシング工程を経て、個々の樹脂封止体7、すなわち、半導体装置1が完成する。
このような半導体装置の製造方法によれば、金属部形成側の第1基材20a表面に比べて第1基材20aと第2基材20bとの間の密着性を弱くした母型20を用意し、この母型20の除去工程において、第2基材20bを除去したのちに第1基材20aを除去するように、第1基材20aと第2基材20bとの除去を段階的に行うことにより、単層母型に比べ、母型除去時におけるリード3やダイパッド4の変形・ズレ・ヌケを可及的に防ぐことができる。また、第1基材20aをめっきにより形成すれば、第1基材20aを薄く形成することができるだけでなく、めっき時における光沢剤の添加量や電流密度を調整することで、第1基材20aの表面粗さを容易に設定することができるため、母型20(第1基材20a)の平面度を高めることができ、ひいては母型20(第1基材20a)上に形成するリード3やダイパッド4の平面度を高めることができるので、半導体装置の信頼性を向上できる。また、母型20の第2基材20bだけを除去した状態(第1基材20a上に樹脂封止体7が形成された状態)で搬送や保管をすれば、第2基材20bがない分だけ、搬送や保管が容易になるとともに、第1基材20aがリード3やダイパッド4の裏面の酸化や塵埃付着を防止する保護層としての役割を果たすことができる。なお、母型20を剥離除去するにあたり、リード3やダイパッド4となる金属部、封止樹脂38、第1基材20a、第2基材20bにおける各層間の密着性の強さとしては、「金属部(第1金属層12)と第1基材20aとの間>第1基材20aと第2基材20bとの間、封止樹脂38と第1基材20aとの間>第1基材20aと第2基材20bとの間、金属部と封止樹脂38との間>金属部(第1金属層12)と第1基材20aとの間」の条件を満たすのが望ましい。係る条件は、第1基材20aおよび第2基材20bの表面へのめっき前処理や剥離処理を適宜選択して行うことで設定できる。
また、リード3及びダイパッド4を構成する第1金属層12、第2金属層14、第3金属層16を連続しためっき・電鋳工程の中で積層形成するので、量産性に優れ、さらに、各半導体装置の裏面からは、導電性やはんだぬれ性に優れた金属からなる第1金属層12が露出されるため、その後のバレルめっきや無電解めっきを行うことなく、実装基板への実装工程に移ることができる点でも、量産性に優れる。
本実施形態において、図4に示すリード3やダイパッド4となる金属部(第2金属層1
4)を形成する際に、レジストパターン層25の厚みを越えてめっき(電鋳)形成することで、図6に示すように、ダイパッド4及びリード3の上端部周縁に張出部を形成することができる。このように、ダイパッド4やリード3の上端部に張出部を有することにより、封止樹脂38による封止状態において、封止樹脂38はくい込み状に位置した状態で硬化するため、この喰い付き効果(アンカー効果)により、後工程の樹脂封止体7から母型20を引き剥がし除去するときに、ダイパッド4やリード3は樹脂封止体7側に確実に残留し、母型20とともにくっついて引き離されることはなく、ズレや欠落などを防止できる。さらに、上記のように、母型20を積層構造とすることで、母型20除去時のダイパッド4やリード3のズレや欠落などをより効果的に防止でき、製造時の歩留まりが向上でき、係る製造方法によって完成される半導体装置自体の信頼性も向上する。
1 半導体装置
2 半導体素子
3 リード
4 ダイパッド
5 電極
6 ワイヤ
7 樹脂封止体
10 半導体装置用基板
12 第1金属層
14 第2金属層
16 第3金属層
20 母型
20a 第1基材
20b 第2基材
25 レジストパターン層

Claims (8)

  1. 母型(20)上に、リード(3)および/またはダイパッド(4)となる金属部が形成された半導体装置用基板であって、
    前記母型(20)は、前記金属部が形成される第1基材(20a)と第2基材(20b)とを含み、接着剤またはレジストを介して前記第2基材(20b)上に前記第1基材(20a)が接合されており、
    前記第1基材(20a)と前記第2基材(20b)は、突弧面あるいは凹弧面どうしが対向する状態で接合され、前記第1基材(20a)と前記第2基材(20b)との間で分離可能であることを特徴とする半導体装置用基板。
  2. 前記第1基材(20a)と前記第2基材(20b)は、レジストを介して接合され、該レジストは半露光されていることを特徴とする請求項1に記載の半導体装置用基板。
  3. 前記第1基材(20a)は、前記第2基材(20b)より薄く形成されていることを特徴とする請求項1または2に記載の半導体装置用基板。
  4. 前記第1基材(20a)は、前記金属部を構成する金属が拡散しがたい材質で形成されていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置用基板。
  5. 前記第1基材(20a)は、高強度および/または柔軟性を有し、前記第2基材(20b)は、可撓性および/またはコシを有することを特徴とする請求項1ないし4のいずれかに記載の半導体装置用基板。
  6. 前記金属部と前記第1基材(20a)との間の密着性の強さは、前記第1基材(20a)と前記第2基材(20b)との間の密着性の強さより強いことを特徴とする請求項1ないし5のいずれかに記載の半導体装置用基板。
  7. 請求項1ないし6のいずれかに記載の半導体装置用基板を用い、半導体素子(2)と、前記金属部とが樹脂により封止され、底面に前記金属部が露出する半導体装置の製造方法であって、
    前記母型(20)の前記第1基材(20a)表面に、レジストパターン層(25)を形成する工程と、
    前記レジストパターン層(25)から露出する前記第1基材(20a)表面に、前記金属部を形成する工程と、
    前記レジストパターン層(25)を除去する工程と、
    前記金属部上に、前記半導体素子(2)を搭載し、前記半導体素子(2)と前記金属部とを電気的に接続する工程と、
    前記半導体素子(2)及び前記金属部を封止樹脂(38)でモールドして樹脂封止体(7)を形成する工程と、
    前記樹脂封止体(7)から前記母型(20)を除去する工程とを有し、
    前記母型(20)を除去する工程において、前記第1基材(20a)から前記第2基材(20b)を剥離除去したのち、前記樹脂封止体(7)から前記第1基材(20a)を剥離除去することを特徴とする半導体装置の製造方法。
  8. 前記金属部と前記第1基材(20a)との間の密着性の強さは前記第1基材(20a)と前記第2基材(20b)との間の密着性の強さより強く、前記封止樹脂(38)と前記第1基材(20a)との間の密着性の強さは前記第1基材(20a)と前記第2基材(20b)との間の密着性の強さより強く、前記金属部と前記封止樹脂(38)との間の密着性の強さは前記金属部と前記第1基材(20a)との間の密着性の強さより強いことを特徴とする請求項7に記載の半導体装置用基板。
JP2020150534A 2016-08-05 2020-09-08 半導体装置用基板、半導体装置の製造方法 Active JP6913993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020150534A JP6913993B2 (ja) 2016-08-05 2020-09-08 半導体装置用基板、半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016154364A JP6889531B2 (ja) 2016-08-05 2016-08-05 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP2020150534A JP6913993B2 (ja) 2016-08-05 2020-09-08 半導体装置用基板、半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016154364A Division JP6889531B2 (ja) 2016-08-05 2016-08-05 半導体装置用基板およびその製造方法、半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020156856A Division JP7132298B2 (ja) 2020-09-18 2020-09-18 半導体装置用基板、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020198454A JP2020198454A (ja) 2020-12-10
JP6913993B2 true JP6913993B2 (ja) 2021-08-04

Family

ID=73649362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020150534A Active JP6913993B2 (ja) 2016-08-05 2020-09-08 半導体装置用基板、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6913993B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239884B2 (ja) * 1989-12-12 2001-12-17 ソニー株式会社 半導体基板の製造方法
JP2004179295A (ja) * 2002-11-26 2004-06-24 Hitachi Metals Ltd パッケージの製造方法
JP4140963B2 (ja) * 2003-11-04 2008-08-27 大日本印刷株式会社 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
US8089159B1 (en) * 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
GB0821158D0 (en) * 2008-11-20 2008-12-24 Durham Scient Crystals Ltd Semiconductor device connection
JP5846655B2 (ja) * 2014-02-05 2016-01-20 Shマテリアル株式会社 半導体装置の製造方法
JP6384118B2 (ja) * 2014-05-13 2018-09-05 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材

Also Published As

Publication number Publication date
JP2020198454A (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
JP4911727B2 (ja) 半導体装置の製造方法
JP5893826B2 (ja) リードフレーム及びその製造方法
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP2009246104A (ja) 配線用電子部品及びその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP6913993B2 (ja) 半導体装置用基板、半導体装置の製造方法
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP7132298B2 (ja) 半導体装置用基板、半導体装置の製造方法
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP3993218B2 (ja) 半導体装置の製造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP4979661B2 (ja) 半導体装置の製造方法
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP2013042187A (ja) 半導体装置
JP2018029214A (ja) 半導体装置および半導体装置の製造方法
JP2009283738A (ja) 配線用電子部品及びその製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2005236176A (ja) 電極パッケージ及び半導体装置
JP2003174121A (ja) 半導体装置
JP2015233166A (ja) 半導体装置および半導体装置の製造方法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2022189979A (ja) 半導体装置用基板、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200908

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210708

R150 Certificate of patent or registration of utility model

Ref document number: 6913993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250