JP6384118B2 - 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 - Google Patents
半導体装置の製造方法、半導体装置及び半導体装置製造用部材 Download PDFInfo
- Publication number
- JP6384118B2 JP6384118B2 JP2014099314A JP2014099314A JP6384118B2 JP 6384118 B2 JP6384118 B2 JP 6384118B2 JP 2014099314 A JP2014099314 A JP 2014099314A JP 2014099314 A JP2014099314 A JP 2014099314A JP 6384118 B2 JP6384118 B2 JP 6384118B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- temporary fixing
- manufacturing
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Description
<1>(I)支持体上に、ガラスクロスと樹脂とを有する仮固定層を形成する工程と、(II)仮固定層上に金属層を形成する工程と、(III)エッチングにより金属層の一部を除去する工程と、(IV)電極部及び受動面を備える半導体素子を、当該半導体素子の受動面が仮固定層に接するように仮固定層を配置する工程と、(V)半導体素子の電極部と金属層とを金属ワイヤで電気的に接続する工程と、(VI)熱硬化性、熱可塑性、又は感光性の封止樹脂で半導体素子を封止する工程と、(VII)支持体及び仮固定層を除去する工程と、(VIII)各半導体装置に個片化する工程と、を備える。
<2>仮固定層は、さらにフィラーを有する<1>に記載の半導体装置の製造方法。
<3>金属層は、42アロイ又は銅を含む<1>又は<2>に記載の半導体装置の製造方法。
<4>金属層の少なくとも一部に金属めっきが施されている<1>〜<3>のいずれかに記載の半導体装置の製造方法。
<5>金属層の厚みは、5μm〜50μmである<1>〜<4>のいずれかに記載の半導体装置の製造方法。
<6>前記<1>〜<5>のいずれかに記載の製造方法によって製造される半導体装置。
<7>仮固定層と、仮固定層上に形成された金属層とを有し、仮固定層がガラスクロスと樹脂とを有する半導体装置製造用部材。
<8>仮固定層は、さらにフィラーを有する<7>に記載の半導体装置製造用部材。
<9>金属層は、42アロイ又は銅を含む<7>又は<8>に記載の半導体装置製造用部材。
<10>金属層の少なくとも一部に金属めっきが施されている<7>〜<9>のいずれかに記載の半導体装置製造用部材。
<11>金属層の厚みは、5μm〜50μmである<7>〜<10>のいずれかに記載の半導体装置製造用部材。
[実施例1]
仮固定フィルムに使用する仮固定用樹脂組成物として、以下に示すものを調製した。
アクリルゴム(ナガセケムテックス株式会社製HTR−860P−DR3)100質量部、硬化促進剤(四国化成工業株式会社製2PZ−CN)1質量部、シリコーン系離型剤(日立化成ポリマー株式会社製TA31−209E)20質量部、シクロヘキサノン200質量部を秤量及び攪拌し、仮固定用樹脂組成物を調製した。
調製した仮固定用樹脂組成物を、ガラスクロス(日東紡績株式会社製IPC型番2117)に含浸させ、離型処理した厚さ50μmのポリエチレンテレフタレートフィルム上に塗布し、90℃10分間、120℃で30分間加熱乾燥して、基材フィルム付き仮固定フィルムを得た。
まず、支持体1として厚さ1.5mm、9インチサイズのSUS板を準備した。SUS板上に、前記<仮固定フィルムの作製>で作製した仮固定フィルムをロールラミネーターで80℃にてラミネートし、仮固定層2を形成した(図1参照)。次いで、金属層3として、銅箔の片面に電解ニッケル/金めっき処理した後、9インチサイズに加工したものを、仮固定層2上にラミネートした(図2参照)。銅箔については、厚さ12μm、25μm、50μm、70μm、100μm、のものを用いた。
塩化第二鉄(30質量%)の水溶液を用いて、スプレー方式により金属層3をエッチングし、仮固定層2を露出させた(図3参照)。
5.0mm×5.0mmに加工した半導体素子4を受動面4bが仮固定層2に貼り合わさるように実装した(図4参照)。実装にはダイボンダーを用いた。半導体素子4は厚みが150μm、250μm、350μm、400μm、450μmのものを用いた。
半導体素子4上の電極部4aと金属層3とを金ワイヤ(金属ワイヤ5)(径18μm)で電気的に接続した(図5参照)。ワイヤ接続にはワイヤボンダーを用いた。
封止用フィルムに使用する熱硬化性樹脂組成物として、以下に示すものを調製した。
ビフェニルアラルキル型エポキシ樹脂(日本化薬株式会社製NC−3000H)70質量部、下記硬化剤(A−1)30質量部、及び下記無機フィラーを樹脂分に対し、80質量%になるように配合して調整した。
温度計、攪拌装置、還流冷却管付き水分定量器の付いた加熱及び冷却可能な容積2リットルの反応容器に、ビス(4−アミノフェニル)スルホン:26.40gと、2,2’−ビス[4−(4−マレイミドフェノキシ)フェニル]プロパン:484.50gと、p−アミノ安息香酸:29.10g、及びジメチルアセトアミド:360.00gを入れ、140℃で5時間反応させて分子主鎖中にスルホン基を有し、酸性置換基と不飽和N−置換マレイミド基を有する硬化剤(A−1)を得た。
ビフェニルアラルキル型エポキシ樹脂(日本化薬株式会社製NC−3000H)70質量部、下記硬化剤(A−2)30質量部、及び上記無機フィラーを樹脂分に対し、80質量%になるように配合して調整した。
ジアミン化合物としてワンダミンHM(WHM)〔(4,4’−ジアミノ)ジシクロヘキシルメタン、新日本理化株式会社製、商品名、「ワンダミン」は登録商標〕52.7g、反応性官能基を有するジアミンとして3,3’−ジヒドロキシ−4,4’−ジアミノビフェニル6g、トリカルボン酸無水物として無水トリメリット酸(TMA)108g及び非プロトン性極性溶媒としてN−メチル−2−ピロリドン(NMP)1281gを入れ、フラスコ内の温度を80℃に設定して30分間撹拌した。撹拌終了後、水と共沸可能な芳香族炭化水素としてトルエン192gをさらに添加し、フラスコ内の温度を160℃に昇温して2.5時間還流した。水分定量受器に理論量の水が貯留され、水の留出が見られなくなっていることを確認した後、水分定量受器中の水及びトルエンを除去しながら、フラスコ内の温度を180℃まで上昇させて反応溶液中のトルエンを除去した。フラスコ内の溶液を60℃まで冷却した後、長鎖炭化水素鎖骨格(炭素原子数約50)を有するジカルボン酸として水添α,ω−ポリブタジエンジカルボン酸(CI−1000、日本曹達株式会社製、商品名)309.5gを入れ、10分間撹拌した。撹拌終了後、ジイソシアネートとして4,4’−ジフェニルメタンジイソシアネート(MDI)119.7gを添加し、フラスコ内の温度を160℃に上昇させて2時間反応させ、樹脂溶液(硬化剤(A−2))を得た。このポリアミドイミド樹脂溶液の重量平均分子量(Mw)をゲルパーミエーションクロマトグラフィーにより測定したところ47,000であった。ポリアミドイミド1分子あたりの平均反応性官能基数Nは4.4であった。
ビスフェノールAジシアネートのプレポリマー(シアネートエステル樹脂、ロンザジャパン株式会社製BA230S75、不揮発分75質量%のメチルエチルケトン溶液)60質量部、ビフェニルアラルキル型エポキシ樹脂(日本化薬株式会社製NC−3000H)40質量部、硬化触媒として、コバルト(II)アセチルアセトナート(東京化成株式会社製)を30ppmとなるように加え、上記無機フィラーを樹脂分に対し、80質量%になるように配合して調整した。
用いた。
クレゾールノボラック型エポキシ樹脂(DIC株式会社製エピクロンN660)70質量部、硬化剤として、フェノキシ樹脂(新日鉄住金化学株式会社製YP−55)、メラミン変性フェノールノボラック樹脂(DIC株式会社製LA7054)30質量部を用いた。無機フィラー成分としては、平均粒径が300nmの硫酸バリウムを、スターミルLMZ(アシザワファインテック株式会社製、「スターミル」は登録商標)で、直径1.0mmのジルコニアビーズを用い、周速12m/sにて3時間分散して調製した。分散状態を、熱硬化性樹脂組成物Aと同様の方法で測定し、最大粒径が2μmであることを確認した。樹脂分に対し、80質量%になるように配合した。
得られた封止用フィルムを7インチサイズに加工し、半導体素子4上に封止樹脂6を形成した。詳細には、まず、熱硬化性樹脂組成物A、B、C又はDからなる熱硬化性樹脂フィルムの保護フィルムのみを剥がし、半導体素子4上に封止用フィルムを載置した。プレス式真空ラミネータ(MVLP−500、株式会社名機製作所製、商品名)を用いて半導体素子4上に封止用フィルムを積層し、ポリエチレンテレフタレートフィルムを剥離した。プレス条件は、プレス熱板温度80℃、真空引き時間20秒、ラミネートプレス時間30秒、気圧4kPa以下、圧着圧力0.4MPaとした。必要に応じて、コンプレッション封止後の封止フィルムの厚みが所定厚みとなるように、封止用フィルムサイズを調製するとともに、繰り返し封止用フィルムを積層した。次いで、コンプレッション封止設備(アピックヤマダ株式会社製 WCM−300MS)を用いて半導体素子4搭載面を8インチサイズにコンプレッション封止した(図6参照)。封止温度140℃、封止圧力4.8MPa、封止時間10分の条件で封止した。次いで、クリーンオーブンで150℃、1時間で熱硬化を行った。
200℃に設定したホットプレート上に、支持体1が上になるように配置し、支持体1を除去した(図7参照)。次いで、仮固定層2を剥離して半導体素子4の裏面である受動面4b、及び端子部を露出させた(図8参照)。
最後に、ダイシングすることによって、パッケージサイズが9.6mm×9.6mmの半導体装置100を得た(図9参照)。
「×」:ラミネート後に銅箔又は銅板が仮固定層2から剥離したもの。
「◎」:最小ピッチ0.3mm以下でエッチングできたもの。
「○」:最小ピッチ0.5mm以下でエッチングできたもの。
「△」:最小ピッチ1.0mm以下でエッチングできたもの。
「×」:最小ピッチ1.0mm以下でエッチングできなかったもの。
「◎」:反り量が2.0mm以下のもの。
「○」:反り量が3.0mm以下のもの。
「×」:反り量が3.0mm以下とならなかったもの。
Claims (13)
- (I)支持体上に、ガラスクロスと樹脂とを有する仮固定層を形成する工程と、
(II)前記仮固定層上に金属層を形成する工程と、
(III)エッチングにより前記金属層の一部を除去する工程と、
(IV)電極部及び受動面を備える半導体素子を、当該半導体素子の前記受動面が前記仮固定層に接するように前記仮固定層上に配置する工程と、
(V)前記半導体素子の前記電極部と前記金属層とを金属ワイヤで電気的に接続する工程と、
(VI)熱硬化性、熱可塑性、又は感光性の封止樹脂で前記半導体素子を封止する工程と、
(VII)前記支持体及び前記仮固定層を除去する工程と、
(VIII)各半導体装置に個片化する工程と、を備える半導体装置の製造方法。 - 前記仮固定層は、さらにフィラーを有する請求項1に記載の半導体装置の製造方法。
- 前記金属層は、42アロイ又は銅を含む請求項1又は2に記載の半導体装置の製造方法。
- 前記金属層の少なくとも一部に金属めっきが施されている請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記金属層の厚みは、5μm〜50μmである請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 支持体と、前記支持体上に配置されたフィルム状の仮固定層と、前記仮固定層上に形成された金属層とを有し、前記仮固定層がガラスクロスと樹脂とを有する半導体装置製造用部材。
- 前記支持体は、前記仮固定層と分離可能である請求項6に記載の半導体装置製造用部材。
- 前記支持体の厚みは、0.4mm以上3.0mm以下である請求項6又は7に記載の半導体装置製造用部材。
- 前記仮固定層は、さらに離型剤を有する請求項6〜8のいずれか一項に記載の半導体装置製造用部材。
- 前記仮固定層は、さらにフィラーを有する請求項6〜9のいずれか一項に記載の半導体装置製造用部材。
- 前記金属層は、42アロイ又は銅を含む請求項6〜10のいずれか一項に記載の半導体装置製造用部材。
- 前記金属層の少なくとも一部に金属めっきが施されている請求項6〜11のいずれか一項に記載の半導体装置製造用部材。
- 前記金属層の厚みは、5μm〜50μmである請求項6〜12のいずれか一項に記載の半導体装置製造用部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099314A JP6384118B2 (ja) | 2014-05-13 | 2014-05-13 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099314A JP6384118B2 (ja) | 2014-05-13 | 2014-05-13 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216292A JP2015216292A (ja) | 2015-12-03 |
JP6384118B2 true JP6384118B2 (ja) | 2018-09-05 |
Family
ID=54752913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099314A Expired - Fee Related JP6384118B2 (ja) | 2014-05-13 | 2014-05-13 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6384118B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6913993B2 (ja) * | 2016-08-05 | 2021-08-04 | マクセルホールディングス株式会社 | 半導体装置用基板、半導体装置の製造方法 |
WO2020184180A1 (ja) | 2019-03-08 | 2020-09-17 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
JP2004063615A (ja) * | 2002-07-26 | 2004-02-26 | Nitto Denko Corp | 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置 |
JP2010087499A (ja) * | 2008-09-30 | 2010-04-15 | Ibiden Co Ltd | コンデンサ装置の製造方法 |
JP5904856B2 (ja) * | 2012-04-23 | 2016-04-20 | キヤノン株式会社 | プリント配線板、半導体パッケージ及びプリント回路板 |
JP5968753B2 (ja) * | 2012-10-15 | 2016-08-10 | 新光電気工業株式会社 | 配線基板 |
-
2014
- 2014-05-13 JP JP2014099314A patent/JP6384118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015216292A (ja) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344022B2 (ja) | エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置 | |
JP6428164B2 (ja) | 半導体装置及びその製造方法 | |
JP2013251368A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置 | |
JP6557960B2 (ja) | 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法 | |
KR20120106993A (ko) | 폴리이미드 수지 조성물, 그것을 포함하는 접착제, 적층체 및 디바이스 | |
JP2006319074A (ja) | Led実装用基板およびその製造方法 | |
JP2012255107A (ja) | 熱可塑性ポリイミド組成物、それを含む接着剤、積層体、及びデバイス | |
WO2005104230A1 (ja) | 配線基板及び半導体装置並びに配線基板の製造方法 | |
JP2019151716A (ja) | 封止用樹脂組成物 | |
JP6384118B2 (ja) | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 | |
JP2022189845A (ja) | 樹脂組成物 | |
JP6468017B2 (ja) | 半導体装置の製造方法 | |
TW200904268A (en) | Metal foil plated laminated board and printed wiring board | |
JP6932475B2 (ja) | 有機樹脂基板の製造方法、有機樹脂基板および半導体装置 | |
JP7163654B2 (ja) | 樹脂組成物、シート状積層材料、プリント配線板、半導体チップパッケージ、及び半導体装置 | |
JP5293654B2 (ja) | 回路基板用樹脂組成物、プリプレグ、積層板、プリント配線板、及び半導体装置 | |
TWI756318B (zh) | 半導體裝置的製造方法 | |
JP2016066726A (ja) | 半導体封止用部材、半導体装置の製造方法及び半導体装置 | |
JP7040129B2 (ja) | 封止用樹脂組成物 | |
JP2016139754A (ja) | 半導体装置の製造方法 | |
TW202200375A (zh) | 半導體裝置之製造方法及樹脂薄片 | |
JP2017073441A (ja) | 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
JP2016092220A (ja) | ケイ素を含む基板及びそれを用いた半導体装置並びに半導体装置の製造方法 | |
JP2016025217A (ja) | プリント配線板及びその製造方法並びに熱硬化性樹脂組成物及び樹脂フィルム | |
TW201430020A (zh) | 樹脂片材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180723 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6384118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |