TWI756318B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI756318B
TWI756318B TW106143131A TW106143131A TWI756318B TW I756318 B TWI756318 B TW I756318B TW 106143131 A TW106143131 A TW 106143131A TW 106143131 A TW106143131 A TW 106143131A TW I756318 B TWI756318 B TW I756318B
Authority
TW
Taiwan
Prior art keywords
thermosetting resin
aforementioned
metal foil
mass
semiconductor device
Prior art date
Application number
TW106143131A
Other languages
English (en)
Other versions
TW201826413A (zh
Inventor
笠原彩
野中敏央
藤本大輔
鈴木直也
Original Assignee
日商昭和電工材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工材料股份有限公司 filed Critical 日商昭和電工材料股份有限公司
Publication of TW201826413A publication Critical patent/TW201826413A/zh
Application granted granted Critical
Publication of TWI756318B publication Critical patent/TWI756318B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Abstract

本發明的半導體裝置的製造方法，其具備下述步驟：步驟(I)，其以使熱硬化性樹脂薄膜與半導體元件的主動面相接的方式，將1個以上的具有主動面之半導體元件配置在包含了熱硬化性樹脂組成物之熱硬化性樹脂薄膜上；步驟(II)，其將已配置在熱硬化性樹脂薄膜上的半導體元件，利用半導體密封用構件進行密封；步驟(III)，其在步驟(II)之後，將開口設置在熱硬化性樹脂薄膜或其硬化物上，該開口到達半導體元件的主動面為止；及，步驟(IV)，其將導體填充至開口中或將導體層形成在開口的內側。

Description

半導體裝置的製造方法
本發明關於一種半導體裝置的製造方法。更詳細而言，關於一種晶圓級的半導體裝置的製造方法，該半導體裝置對小型化和薄型化的要求較高。
伴隨電子機器的高機能化，半導體裝置亦正在往小型化和薄型化發展。近年來，半導體裝置不斷地朝向輕薄短小化發展，並且開發有：晶圓級的半導體裝置，其大小與半導體元件大致相同；及，堆疊式封裝(Package on Package)這樣的構裝形態，其在半導體裝置上堆疊半導體裝置而成。可預測今後半導體裝置仍會朝向小型化和薄型化進一步發展。
另外，晶圓級的半導體裝置是利用下述方式來製造：在晶圓上形成重新佈線層(redistribution layer)，並設置焊球等外部連接用的端子後，藉由切割進行單片化而成。在這樣的方法中，當端子數是10針(pin，接腳)～400針左右時，能夠在晶圓上設置焊球等外部連接用的端子。
然而，若半導體元件朝向微細化發展，並且端子數增加至400針以上，就會變得難以僅在晶圓上形成重新佈線層來設置外部連接用的端子。當勉強地設置外部連接用的端子時，會使得端子間的間距(pitch)變窄，並且端子的高度會變低，進一步變得難以確保構裝後的半導體裝置的連接可靠性。因此，開始謀求半導體元件的微細化，也就是針對增加外部連接的端子數的解決方式。
最近，已提案有下述半導體裝置的製造方法，其藉由將晶圓單片化成特定尺寸，並重新佈線，從而亦能夠在半導體元件的外側上設置外部連接用的端子(例如，參照專利文獻1～3)。 [先前專利文獻] (專利文獻)
專利文獻1：日本特許第3616615號公報。 專利文獻2：日本特開2001-244372號公報。 專利文獻3：日本特開2001-127095號公報。
[發明所欲解決的問題] 比起在晶圓上進行重新佈線，專利文獻1～3所述之方法能夠確保較大的重新佈線區域，並且能夠解決半導體元件的多針化。
但是，從實用性的觀點來看，有必要進一步簡化半導體構裝製程，並且充分地解決半導體裝置的小型化和薄型化、及半導體元件的微細化，同時獲得經效率良好地重新佈線的半導體裝置也很重要。
有鑑於上述情況，本發明的目的在於提供一種半導體裝置的製造方法，其能夠將半導體構裝製程簡化。 [解決問題的技術手段]
為了解決上述所欲解決的問題，本發明提供一種半導體裝置的製造方法，其具備下述步驟：步驟(I)，其以使熱硬化性樹脂薄膜與半導體元件的主動面相接的方式，將1個以上的具有主動面之半導體元件配置在包含了熱硬化性樹脂組成物之熱硬化性樹脂薄膜上；步驟(II)，其將已配置在熱硬化性樹脂薄膜上的半導體元件，利用半導體密封用構件進行密封；步驟(III)，其在步驟(II)之後，將開口設置在熱硬化性樹脂薄膜或其硬化物上，該開口到達半導體元件的主動面為止；及，步驟(IV)，其將導體填充至開口中或將導體層形成在開口的內側。
根據本發明的半導體裝置的製造方法，熱硬化性樹脂薄膜可作為用以保持半導體元件之構件來發揮作用，並在半導體元件的密封後，能夠作為絕緣層來發揮作用，並且能夠將至重新佈線為止的步驟加以簡化。藉此，能夠獲得一種經效率良好地重新佈線的半導體裝置。
在本發明的半導體裝置的製造方法中，上述熱硬化性樹脂薄膜是一種複合薄膜，該複合薄膜包含第一樹脂層與第二樹脂層，該第一樹脂層包含熱硬化性樹脂組成物；並且，在上述步驟(I)中，能夠將半導體元件配置在第一樹脂層上。
此時，可使第一樹脂層和第二樹脂層變得容易具有下述特性，而能夠獲得一種可靠性優異的半導體裝置：第一樹脂層具有在當配置半導體元件時不易發生位置偏移的充分的黏著力、作成絕緣層時所要求的低翹曲性、及與導體的黏著性優異的特性；第二樹脂層具有低翹曲性、線路埋入性、線路間的平坦性及絕緣性優異的特性。
在本發明的半導體裝置的製造方法中，上述熱硬化性樹脂薄膜被貼合在附有支撐體之金屬箔的金屬箔上，該附有支撐體之金屬箔具備支撐體與設置在該支撐體上的金屬箔；並且，在上述步驟(III)中，能夠在步驟(II)之後，去除支撐體，並將開口設置在金屬箔和熱硬化性樹脂薄膜或其硬化物上，該開口到達半導體元件的主動面為止。
藉由熱硬化性樹脂薄膜被貼合在附有支撐體之金屬箔上，可提升尺寸穩定性，抑制半導體元件的位置偏移會變得容易，並且能夠將金屬箔利用於重新佈線的形成。藉此，能夠進一步將至重新佈線為止的步驟加以簡化，並且從而能夠進一步提高半導體構裝的精密度。 [發明的效果]
根據本發明，能夠提供一種半導體裝置的製造方法，其能夠簡化半導體構裝製程。
藉由本發明所獲得的半導體裝置，適合用於朝向高機能化和多機能化發展的智慧型手機及平板電腦終端機等的電子機器。
以下，一邊參照圖式，一邊詳細地說明本發明的適合的實施形態。以下的說明中，對相同或相當的部分標上同一符號，並省略重複的說明。又，上下左右等位置關係，只要沒有特別明示，設為基於圖式所示的位置關係。進一步，圖式的尺寸比例不限於圖式的比例。又，說明於以下的本發明的製造方法，並未限定於直徑200mm或300mm的圓形晶圓尺寸中的製造，例如亦能夠應用於四角形尺寸中，該四角形尺寸被作成單邊超過300mm或600mm的更大面積的正方形或長方形。
再者，在本說明書中，X以上且Y以下的數值範圍(X、Y是實數)有時表示為「X～Y」。又，在本說明書中所謂的硬化物，亦包含了經半硬化而成者。進一步，在本說明書中所謂的「層」，亦包含了缺少一部分的層、及形成有開口(穿孔)或圖案之層。
一邊參照第1圖～第4圖，一邊說明本實施形態中的半導體裝置的製造方法。
本實施形態中的半導體裝置的製造方法，具備下述步驟(I)、(II)、(III)及(IV)。 步驟(I)：以使熱硬化性樹脂薄膜與半導體元件的主動面相接的方式，將1個以上的具有主動面之半導體元件配置在包含了熱硬化性樹脂組成物之熱硬化性樹脂薄膜上。 步驟(II)：將已配置在熱硬化性樹脂薄膜上的半導體元件，利用半導體密封用構件進行密封。 步驟(III)：在步驟(II)之後，將開口設置在熱硬化性樹脂薄膜或其硬化物上，該開口到達半導體元件的主動面為止。 步驟(IV)：將導體填充至開口中或將導體層形成在開口的內側。
作為步驟(I)，例如能夠準備積層體(第1圖(a))，然後將半導體元件5配置在此積層體的第一樹脂層1上(第1圖(b))，該積層體是以使第二樹脂層2和金屬箔3相接的方式，將作為上述熱硬化性樹脂薄膜的複合薄膜10與附有支撐體之金屬箔20貼合而成，該複合薄膜包含第一樹脂層1與第二樹脂層2，該第一樹脂層1包含熱硬化性樹脂組成物，該附有支撐體之金屬箔20具備支撐體4與設置在該支撐體4上的金屬箔3。
作為熱硬化性樹脂組成物，例如能夠含有環氧樹脂、聚醯亞胺化合物、氰酸酯樹脂等熱硬化性樹脂和硬化劑，並且可依據需要含有硬化促進劑、填充劑。該等成分能夠使用公知的化合物，但是從在本實施形態中易於獲得用以抑制半導體元件的位置偏移的黏著力的觀點來看，較佳是說明於以下的本實施形態的熱硬化性樹脂組成物(以下，亦稱為第一熱硬化性樹脂組成物)。
第一熱硬化性樹脂組成物，能夠含有多官能環氧樹脂(A)(以下，亦稱為「成分(A)」)、活性酯硬化劑(B)(以下，亦稱為「成分(B)」)及含有酚性羥基之聚丁二烯改質聚醯胺樹脂(C)(以下，亦稱為「成分(C)」)。
〈多官能環氧樹脂(A)〉 多官能環氧樹脂(A)只要是具有2個以上的環氧基之樹脂，並無特別限定，例如可列舉：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、甲酚酚醛清漆型環氧樹脂、苯酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、萘酚型環氧樹脂、蒽型環氧樹脂、雙環戊二烯型環氧樹脂、茀型環氧樹脂、芳烷基酚醛清漆型環氧樹脂、茀型環氧樹脂、二苯并哌喃(xanthene)型環氧樹脂等。從與金屬箔或鍍覆銅的黏著性的觀點來看，較佳是具有聯苯結構，更佳是具有聯苯結構之多官能環氧樹脂或具有聯苯結構之芳烷基酚醛清漆型環氧樹脂。
作為多官能環氧樹脂(A)，可以使用市售品。作為市售的多官能環氧樹脂(A)，可列舉：日本化藥股份有限公司製造的「NC-3000H」、「NC-3000L」、「NC-3100」及「NC-3000」(具有聯苯結構之芳烷基酚醛清漆型環氧樹脂)等。
作為多官能環氧樹脂(A)的環氧基當量，並無特別限制，從黏著性的觀點來看，較佳是150～450g/mol，更佳是200～400g/mol，進一步較佳是250～350g/mol。
多官能環氧樹脂(A)，可以單獨使用1種，亦可以組合2種以上來使用。
第一熱硬化性樹脂組成物中的多官能環氧樹脂(A)的含量，並無特別限制，但是相對於第一熱硬化性樹脂組成物中所包含的固體成分100質量份，較佳是10～90質量份，更佳是20～70質量份，進一步較佳是30～60質量份。多官能環氧樹脂(A)的含量，只要是10質量份以上，可獲得與金屬箔或鍍覆銅的更良好的黏著強度，只要是90質量份以下，會有可獲得更低的介電損耗正切(dielectric loss tangent)的傾向。
再者，在本說明書中，所謂的樹脂組成物中所包含的固體成分，意指從構成樹脂組成物的成分去除揮發性的成分而得的殘留成分。
〈活性酯硬化劑(B)〉 活性酯硬化劑(B)，意指在1分子中具有1個以上的酯基，並且對環氧樹脂具有硬化作用者。作為活性酯硬化劑(B)，並無特別限制，例如可列舉由脂肪族或芳香族羧酸、與脂肪族或芳香族羥基化合物所獲得的酯化合物等。在該等之中，由脂肪族羧酸、脂肪族羥基化合物等所獲得的酯化合物，藉由包含脂肪族鏈而具有能夠提高對有機溶劑的可溶性和與環氧樹脂的相溶性的傾向。又，由芳香族羧酸、芳香族羥基化合物等所獲得的酯化合物，藉由具有芳香族環而具有可提高耐熱性的傾向。
作為活性酯硬化劑(B)，例如可列舉：苯酚酯化合物、硫酚酯化合物、N-羥基胺酯化合物、雜環羥基化合物的酯化物等。更具體而言，例如可列舉在芳香族羧酸與酚性羥基的縮合反應中所獲得的芳香族酯，較佳是將下述芳香族羧酸成分、與一元酚和多元酚之混合物作為原料，在芳香族羧酸與酚性羥基的縮合反應中所獲得的芳香族酯等，該芳香族羧酸成分是選自由經以羧基取代苯、萘、聯苯、二苯丙烷、二苯甲烷、二苯醚、二苯磺酸等芳香環中的2～4個氫原子而成，該一元酚是經以羥基取代前述芳香環中的1個氫原子而成，該多元酚是經以羥基取代前述芳香環中的2～4個氫原子而成。亦即，較佳是下述芳香族酯，其具有源自上述芳香族羧酸成分的結構單元、源自於上述一元酚的結構單元、及源自於上述多元酚的結構單元。
作為活性酯硬化劑(B)，可以使用市售品。作為活性酯硬化劑(B)的市售品，例如可列舉：作為包含雙環戊二烯型二苯酚結構之活性酯化合物的「EXB9451」、「EXB9460」、「EXB9460S」、「HPC-8000-65T」(DIC股份有限公司製造)；作為包含萘結構之活性酯化合物的「EXB9416-70BK」(DIC股份有限公司製造)；作為包含苯酚酚醛清漆的乙醯化物之活性酯化合物的「DC808」(三菱化學股份有限公司製造)；作為包含苯酚酚醛清漆的苯甲醯基化合物之活性酯化合物的「YLH1026」(三菱化學股份有限公司製造)等。
活性酯硬化劑(B)的酯當量，並無特別限制，較佳是150～400g/mol，更佳是170～300g/mol，進一步較佳是200～250g/mol。
活性酯硬化劑(B)，可以單獨使用1種，亦可以組合2種以上來使用。
第一熱硬化性樹脂組成物中的活性酯硬化劑(B)的含量並無特別限定，相對於第一熱硬化性樹脂組成物中所包含的固體成分100質量份，較佳是10～90質量份，更佳是20～70質量份，進一步較佳是30～60質量份。活性酯硬化劑(B)只要是10質量份以上，可更加提升第一熱硬化性樹脂組成物的硬化性，只要是90質量份以下，會有可獲得更低的介電損耗正切的傾向。
作為第一熱硬化性樹脂組成物中的活性酯硬化劑(B)的含量，活性酯硬化劑(B)的酯基相對於多官能環氧樹脂(A)的環氧基的當量比(酯基/環氧基)，較佳是成為0.3～1.5的量，更佳是成為0.5～1.3的量，進一步較佳是成為0.8～1.2的量。若活性酯硬化劑(B)的含量在前述範圍內，因為可更加提高與金屬箔或鍍覆銅的黏著強度，且可獲得更低的介電損耗正切與平滑的表面，所以從形成微細線路的觀點來看是適合的。
〈含有酚性羥基之聚丁二烯改質聚醯胺樹脂(C)〉 成分(C)只要是經具有酚性羥基之聚丁二烯改質的聚醯胺樹脂，並無特別限制，較佳是具有源自二胺的結構單元、源自含有酚性羥基之二羧酸的結構單元、源自不含有酚性羥基之二羧酸的結構單元、及源自在兩末端上具有羧基之聚丁二烯的結構單元。具體而言，較佳可列舉：由下述通式(i)表示的結構單元、由下述通式(ii)表示的結構單元及由下述通式(iii)表示的結構單元。
Figure 02_image001
通式(i)～(iii)中，a、b、c、x、y及z各自是表示平均聚合度的整數，當a＝2～10、b＝0～3、c＝3～30且x＝1時，表示y＋z＝2～300((y＋z)/x)，進一步當y＝1時，z≧20(z/y)。
通式(i)～(iii)中，R’各自獨立地表示源自芳香族二胺或脂肪族二胺的二價基團，通式(iii)中，R’’表示源自芳香族二羧酸、脂肪族二羧酸或在兩末端上具有羧基之寡聚物的二價基團。通式(i)～(iii)中所包含的複數個R’彼此可以相同，亦可以不同。又，當z是2以上的整數時，複數個R’’彼此可以相同，亦可以不同。再者，通式(i)～(iii)中，較佳是下述情況：R’具體而言是源自後述的芳香族二胺或脂肪族二胺的二價基團，R’’是源自後述的芳香族二羧酸、脂肪族二羧酸或在兩末端上具有羧基之寡聚物的二價基團。
作為二胺，例如可列舉芳香族二胺、脂肪族二胺等。作為芳香族二胺，例如可列舉：二胺苯、二胺甲苯、二胺酚、二胺二甲苯、二胺均三甲苯、二胺硝基苯、二胺重氮苯、二胺萘、二胺聯苯、二胺二甲氧基聯苯、二胺二苯基醚、二胺二甲基二苯基醚、亞甲基二胺、亞甲基雙(二甲基苯胺)、亞甲基雙(甲氧基苯胺)、亞甲基雙(二甲氧基苯胺)、亞甲基雙(乙基苯胺)、亞甲基雙(二乙基苯胺)、亞甲基雙(乙氧基苯胺)、亞甲基雙(二乙氧基苯胺)、亞異丙基二苯胺、二胺基二苯基酮、二胺基二甲基二苯基酮、二胺基蒽醌、二胺基二苯基硫醚、二胺基二甲基二苯基硫醚、二胺基二苯基碸、二胺基二苯基亞碸、二胺茀等。作為脂肪族二胺，例如可列舉：伸乙二胺、丙烷二胺、丙醇二胺、丁烷二胺、庚烷二胺、己烷二胺、環戊烷二胺、環己烷二胺、氮雜戊烷二胺、三氮雜十一烷二胺等。
作為含有酚性羥基之二羧酸，例如可列舉：羥間苯二甲酸、羥鄰苯二甲酸、羥對苯二甲酸、二羥間苯二甲酸、二羥對苯二甲酸等。
作為不含有酚性羥基之二羧酸，例如可列舉：芳香族二羧酸、脂肪族二羧酸、在兩末端上具有羧基之寡聚物等。作為芳香族二羧酸，例如可列舉：鄰苯二甲酸、間苯二甲酸、對苯二甲酸、聯苯二羧酸、亞甲基二安息香酸、硫基二安息香酸、羰基二安息香酸、磺醯基安息香酸、萘二羧酸等。
作為脂肪族二羧酸，例如可列舉：乙二酸、丙二酸、甲基丙二酸、丁二酸、戊二酸、己二酸、順丁烯二酸、反丁烯二酸、蘋果酸、酒石酸、(甲基)丙烯醯氧基丁二酸、二(甲基)丙烯醯氧基丁二酸、(甲基)丙烯醯氧基蘋果酸、(甲基)丙烯醯胺丁二酸、(甲基)丙烯醯胺蘋果酸等。
成分(C)的重量平均分子量並無特別限制，例如較佳是60000～250000，更佳是80000～200000。成分(C)的重量平均分子量，能夠藉由與後述的聚醯亞胺化合物(G)的重量平均分子量相同的方法來求得。
成分(C)的活性羥基當量並無特別限制，較佳是1500～7000g/mol，更佳是2000～6000g/mol，進一步較佳是3000～5000g/mol。
成分(C)例如可藉由下述方式來合成：在二甲基乙醯胺(以下，亦稱為「DMAc」)等有機溶劑中，在作為觸媒的亞磷酸酯與吡啶衍生物的存在下，使二胺、含有酚性羥基之二羧酸、不含有酚性羥基之二羧酸、在兩末端上具有羧基之聚丁二烯進行反應，來使羧基與胺基進行聚縮合。可用於製造中的各化合物，能夠例示上述化合物。
作為用於成分(C)的製造的在兩末端上具有羧基之聚丁二烯，例如較佳是數量平均分子量為200～10000，更佳是數量平均分子量為500～5000的寡聚物。
作為成分(C)，能夠使用市售品，作為市售品的成分(C)，例如可列舉日本化藥股份有限公司製造的BPAM-155等。
第一熱硬化性樹脂組成物中的成分(C)的含量，並無特別限定，相對於第一熱硬化性樹脂組成物中所包含的固體成分100質量份，較佳是1～20質量份，更佳是2～15質量份，進一步較佳是3～10質量份。成分(C)的含量，只要是1質量份以上，便能夠提高樹脂組成物的強韌性，並可獲得緻密的粗糙化形狀，而能夠提高與金屬箔或鍍覆銅的黏著強度。又，只要是10質量份以下，耐熱性不僅不會降低，亦能夠防止對於粗糙化步驟中的化學藥劑的耐性的降低。又，能夠確保與金屬箔或鍍覆銅的充分的黏著性。
〈磷系硬化促進劑(D)〉 第一熱硬化性樹脂組成物，較佳是進一步含有磷系硬化促進劑(D)。作為磷系硬化促進劑(D)，只要含有磷原子，並且是可促進多官能環氧樹脂(A)與活性酯硬化劑(B)的反應的硬化劑，便能夠使用而無特別限制。
第一熱硬化性樹脂組成物，藉由含有磷系硬化促進劑(D)，便能夠更進一步地促進硬化反應。其理由推測如下：因為藉由使用磷系硬化促進劑(D)，能夠提高活性酯硬化劑(B)中的羰基的拉電子性，而藉此來促進活性酯硬化劑(B)與多官能環氧樹脂(A)的反應。
相較於使用其他硬化促進劑，如此的第一熱硬化性樹脂組成物由於藉由含有磷系硬化促進劑(D)，多官能環氧樹脂(A)與活性酯硬化劑(B)的硬化反應可進一步充分地進行，所以被認為在與第二樹脂層進行組合時可獲得較低的介電損耗正切。
作為磷系硬化促進劑(D)，例如可列舉：三苯膦、二苯(烷基苯)膦、參(烷基苯)膦、參(烷氧基苯)膦、參(烷基烷氧基苯)膦、參(二烷基苯)膦、參(三烷基苯)膦、參(四烷基苯)膦、參(二烷氧基苯)膦、參(三烷氧基苯)膦、參(四烷氧基苯)膦、三烷膦、二烷基芳膦、烷基二芳膦等有機膦類；有機膦類與有機硼類的錯合物；及，三級膦與苯醌之加成物等。從更充分地促進硬化反應，並能夠發揮更高的與金屬箔或鍍覆銅的黏著性的觀點來看，較佳是三級膦與苯醌之加成物。作為三級膦，並無特別限定，例如可列舉：三正丁膦、二丁基苯膦、丁基二苯膦、乙基二苯膦、三苯膦、參(4-甲基苯)膦、參(4-甲氧基苯)膦等。又，作為苯醌，例如可列舉：鄰苯醌、對苯醌、聯苯醌、1,4-萘醌、蒽醌等。從可獲得與金屬箔或鍍覆銅的黏著性、耐熱性及平滑的表面的觀點來看，例如更佳是三正丁膦與鄰苯醌之加成物。
作為三級膦與苯醌之加成物的製造方法，例如可列舉在將設為原料的三級膦與苯醌類溶解在一起的溶劑中將兩者攪拌並混合，使其進行加成反應後，再進行分離的方法等。作為此時的製造條件，例如較佳是：在20～80℃的範圍內，並於甲基異丁基酮、甲基乙基酮、丙酮等酮類等的溶劑中攪拌1～12小時來使三級膦與苯醌類進行加成反應。
磷系硬化促進劑(D)，可以單獨使用1種，亦可以組合2種以上來使用。又，亦可併用1種以上的磷系硬化促進劑(D)以外的硬化促進劑。
第一熱硬化性樹脂組成物中的磷系硬化促進劑(D)的含量，並無特別限定，相對於第一熱硬化性樹脂組成物中所包含的固體成分100質量份，較佳是0.1～10質量份，更佳是0.2～5質量份，進一步較佳是0.4～2質量份。磷系硬化促進劑(D)的含量，只要是0.1質量份以上，便能夠充分地進行硬化反應，只要是10質量份以下，便能夠保持硬化物的均質性。
〈填充材料(E)〉 第一熱硬化性樹脂組成物，可以含有填充材料(E)。作為填充材料(E)，可列舉無機填充材料、有機填充材料等。藉由含有填充材料(E)，便能夠更加降低第一樹脂層在進行雷射加工時樹脂的飛散。
作為無機填充材料並無特別限定，例如可列舉：二氧化矽、氧化鋁、硫酸鋇、滑石、黏土、雲母粉、氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、氧化鎂、氮化硼、硼酸鋁、鈦酸鋇、鈦酸鍶、鈦酸鈣、鈦酸鎂、鈦酸鉍、氧化鈦、鋯酸鋇、鋯酸鈣等。
無機填充材料的粒徑，從在第一樹脂層上形成微細線路的觀點來看，比表面積較佳是20m2 /g以上，更佳是50m2 /g以上。比表面積的上限並無特別限制，從購入容易性的觀點來看，較佳是500m2 /g以下，更佳是200m2 /g以下。比表面積能夠利用藉由惰性氣體的低溫低濕物理吸附所進行的BET法來求出。具體而言，是在液態氮溫度中使已知吸附所占的面積的分子吸附在粉體粒子表面上，然後由其吸附量來求出粉體粒子的比表面積。
作為比表面積是20m2 /g以上的無機填充材料，可以使用市售品。作為市售品，可列舉例如：發煙二氧化矽，也就是AEROSIL R972(日本AEROSIL股份有限公司製造，商品名，比表面積110±20m2 /g)和AEROSIL R202(日本AEROSIL股份有限公司製造，商品名，比表面積100±20m2 /g)；膠體二氧化矽，也就是PL-1(扶桑化學工業股份有限公司製造，商品名，比表面積181m2 /g)、PL-7(扶桑化學工業股份有限公司製造，商品名，比表面積36m2 /g)等。又，從使耐濕性提升的觀點來看，較佳是經以矽烷耦合劑等表面處理劑進行表面處理的無機填充材料。
第一熱硬化性樹脂組成物中的無機填充材料的含量，相對於將第一熱硬化性樹脂組成物中的樹脂成分的固體成分換算成的100質量份，較佳是1～30質量份，更佳是2～25質量份，進一步較佳是3～20質量份，特佳是5～20質量份。無機填充材料的含量，只要是1質量份以上，就會有可獲得更良好的雷射加工性的傾向，只要是30質量份以下，就會有進一步提升第一樹脂層與金屬箔或鍍覆銅的黏著性的傾向。
作為有機填充材料，並無特別限制，例如，作為丙烯腈丁二烯的共聚物，能夠使用：將丙烯腈與丁二烯進行共聚而成的交聯NBR粒子；將丙烯腈、丁二酸及丙烯酸等羧酸進行共聚而成者；將聚丁二烯、NBR、矽氧橡膠作成核(core)並將丙烯酸衍生物作成殼(shell)，也就是核殼橡膠粒子等。藉由含有有機填充材料，可更加提升樹脂層的延伸性。
〈氰酸酯樹脂(F)〉 第一熱硬化性樹脂組成物，可以含有氰酸酯樹脂(F)。氰酸酯樹脂(F)，並無特別限定，例如可列舉：雙酚A型、雙酚F型、雙酚S型等雙酚型氰酸酯樹脂；苯酚酚醛清漆型、烷基苯酚酚醛清漆型等酚醛清漆型氰酸酯樹脂；雙環戊二烯型氰酸酯樹脂；及，該等氰酸酯樹脂的一部分經三氮雜苯化而成的預聚物等。該等氰酸酯樹脂(F)可以單獨使用或組合2種以上來使用。
氰酸酯樹脂(F)的重量平均分子量並無特別限定，較佳是500～4500，更佳是600～3000。只要重量平均分子量是500以上，便可抑制氰酸酯樹脂(F)的結晶化，而會有對有機溶劑的溶解性變得更良好的傾向。又，只要重量平均分子量是4500以下，便可抑制黏度的增加，而會有作業性更優異的傾向。氰酸酯樹脂(F)的重量平均分子量，能夠藉由膠透層析術(GPC)所得的標準聚苯乙烯換算值來求出，亦能夠藉由使用與後述的聚醯亞胺化合物(G)的重量平均分子量的相同方法來求出。
第一熱硬化性樹脂組成物中的氰酸酯樹脂(F)的含量，並無特別限定，相對於第一熱硬化性樹脂組成物中所包含的固體成分100質量份，較佳是20～60質量份，更佳是30～50質量份，進一步較佳是35～45質量份。氰酸酯樹脂(F)的含量，相對於第一熱硬化性樹脂組成物中所包含的固體成分100質量份，只要是20質量份以上，就會有可獲得更良好的介電特性、耐熱性及低熱膨脹性的傾向，只要是60質量份以下，就會有與金屬箔或鍍覆銅的密合性更優異的傾向。
〈其他成分〉 第一熱硬化性樹脂組成物，除了上述各成分，在不損害本發明的效果的範圍內，依據需要能夠含有：其他熱硬化性樹脂、熱塑性樹脂；及，難燃劑、抗氧化劑、流動調整劑、硬化促進劑等添加劑等。
可用於第二樹脂層的熱硬化性樹脂組成物(以下，亦稱為第二熱硬化性樹脂組成物)，能夠含有聚醯亞胺化合物(G)(以下，亦稱為「聚醯亞胺化合物(G)」或「成分(G)」)、改質聚丁二烯(H)(以下，亦稱為「成分(H)」)及無機填充材料(J)(以下，亦稱為「成分(J)」)，該聚醯亞胺化合物(G)具有源自馬來醯亞胺化合物(a1)的結構單元與源自二胺化合物(a2)的結構單元，該馬來醯亞胺化合物(a1)具有至少2個N-取代馬來醯亞胺基。
〈聚醯亞胺化合物(G)〉 聚醯亞胺化合物(G)具有源自馬來醯亞胺化合物(a1)的結構單元與源自二胺化合物(a2)的結構單元，該馬來醯亞胺化合物(a1)具有至少2個N-取代馬來醯亞胺基。
具有至少2個N-取代馬來醯亞胺基之馬來醯亞胺化合物(a1)(以下，亦稱為「成分(a1)」)，只要是具有2個以上的馬來醯亞胺基之馬來醯亞胺化合物，則無特別限定。作為成分(a1)，例如可列舉：雙(4-馬來醯亞胺苯基)甲烷、聚苯甲烷馬來醯亞胺、雙(4-馬來醯亞胺苯基)醚、雙(4-馬來醯亞胺苯基)碸、3,3’-二甲基-5,5’-二乙基-4,4’-二苯甲烷雙馬來醯亞胺、4-甲基-1,3-伸苯雙馬來醯亞胺、間苯雙馬來醯亞胺、2,2-雙(4-(4-馬來醯亞胺苯氧基)苯)丙烷等。該等馬來醯亞胺化合物(a1)可以單獨使用1種，亦可以併用2種以上。
成分(a1)，從價格便宜這點來看，較佳是雙(4-馬來醯亞胺苯基)甲烷，從介電特性優異、低吸水性這點來看，較佳是3,3’-二甲基-5,5’-二乙基-4,4’-二苯甲烷雙馬來醯亞胺，從與導體的高黏著性、延伸和斷裂強度等機械特性優異這點來看，較佳是2,2-雙(4-(4-馬來醯亞胺苯氧基)苯)丙烷。
作為源自成分(a1)的結構單元，例如可列舉：由下述通式(1-1)表示的基團、由下述通式(1-2)表示的基團等。
Figure 02_image002
通式(1-1)和(1-2)中，A1 表示成分(a1)的殘基，*表示結合部。A1 並無特別限定，例如較佳是與後述的A3 相同的殘基。再者，所謂的殘基，意指除了來自原料成分中供以鍵結的官能基(針對成分(a1)是馬來醯亞胺基)以外的部分的結構。
在聚醯亞胺化合物(G)中，源自成分(a1)的結構單元的合計含量，較佳是60質量%以上，更佳是80質量%以上，進一步較佳是90質量%以上。較佳含量的上限並無特別限定，可以是100質量%。藉由將源自成分(a1)的結構單元的含量設在上述範圍內，在本實施形態的第二熱硬化性樹脂組成物中，會有可獲得更良好的高頻率特性、耐熱性、難燃性及玻璃轉移溫度的傾向。
二胺化合物(a2)(以下，亦稱為「成分(a2)」)，只要是具有2個胺基之化合物，並無特別限制。作為成分(a2)，例如可列舉：4,4’-二胺基二苯甲烷、4,4’-二胺基-3,3’-二甲基二苯甲烷、4,4’-二胺基-3,3’-二乙基二苯甲烷、4,4’-二胺基二苯醚、4,4’-二胺基二苯碸、3,3’-二胺基二苯碸、4,4’-二胺基二苯基酮、4,4’-二胺基聯苯、3,3’-二甲基-4,4’-二胺基聯苯、2,2’-二甲基-4,4’-二胺基聯苯、3,3’-二羥基聯苯胺、2,2-雙(3-胺基-4-羥苯基)丙烷、3,3’-二甲基-5,5’-二乙基-4,4’-二胺基二苯甲烷、2,2-雙(4-胺基苯)丙烷、2,2-雙(4-(4-胺基苯氧基)苯基)丙烷、1,3-雙(3-胺基苯氧基)苯、1,3-雙(4-胺基苯氧基)苯、1,4-雙(4-胺基苯氧基)苯、4,4’-雙(4-胺基苯氧基)聯苯、1,3-雙(1-(4-(4-胺基苯氧基)苯基)-1-甲基乙基)苯、1,4-雙(1-(4-(4-胺基苯氧基)苯基)-1-甲基乙基)苯、4,4’-[1,3-伸苯基雙(1-甲基亞乙基)]雙苯胺、4,4’-[1,4-伸苯基雙(1-甲基亞乙基)]雙苯胺、3,3’-[1,3-伸苯基雙(1-甲基亞乙基)]雙苯胺、雙(4-(4-胺基苯氧基)苯基)碸、雙(4-(3-胺基苯氧基)苯基)茀、9,9-雙(4-胺基苯基)茀等。該等二胺化合物(a2)可以單獨使用1種，亦可以併用2種以上。
成分(a2)，從對有機溶劑的溶解性、合成時的反應性及耐熱性優異這點來看，較佳是4,4’-二胺基二苯甲烷、4,4’-二胺基-3,3’-二甲基二苯甲烷、4,4’-二胺基-3,3’-二乙基二苯甲烷、2,2-雙(4-(4-胺基苯氧基)苯基)丙烷、4,4’-[1,3-伸苯基雙(1-甲基亞乙基)]雙苯胺及4,4’-[1,4-伸苯基雙(1-甲基亞乙基)]雙苯胺。又，成分(a2)從介電特性和低吸水性優異的觀點來看，較佳是3,3’-二甲基-5,5’-二乙基-4,4’-二胺基二苯甲烷。又，成分(a2)從與導體的高黏著性、延伸和斷裂強度等機械特性優異的觀點來看，較佳是2,2-雙(4-(4-胺基苯氧基)苯基)丙烷。進一步，除了從上述對有機溶劑的溶解性、合成時的反應性及耐熱性、與導體的高黏著性優異的觀點，並且從能夠表現優異的高頻率特性與低濕性的觀點來看，成分(a2)較佳是4,4’-[1,3-伸苯基雙(1-甲基亞乙基)]雙苯胺、4,4’-[1,4-伸苯基雙(1-甲基亞乙基)]雙苯胺。該等二胺化合物(a2)可以配合目的、用途等單獨使用1種，亦可以併用2種以上。
作為源自成分(a2)的結構單元，例如可列舉由下述通式(2-1)表示的基團、由下述通式(2-2)表示的基團等。
Figure 02_image003
通式(2-1)和(2-2)中，A2 表示成分(a2)的殘基，*表示結合部。A2 並無特別限定，例如較佳是與後述的A4 相同的殘基。
聚醯亞胺化合物(G)中的源自成分(a2)的結構單元的合計含量，較佳是60質量%以上，更佳是80質量%以上，進一步較佳是90質量%以上。較佳含量的上限並無特別限定，可以是100質量%。藉由將源自成分(a2)的結構單元的含量設在上述範圍內，在本實施形態的第二熱硬化性樹脂組成物中，會有可獲得更良好的高頻率特性、耐熱性、難燃性及玻璃轉移溫度的傾向。
在聚醯亞胺化合物(G)中源自成分(a1)的結構單元、與源自(a2)的結構單元的含有比率，較佳是在聚醯亞胺化合物(G)中，源自成分(a2)的－NH2 基的基團(亦包含－NH2 )的合計當量(Ta2)、與源自成分(a1)的馬來醯亞胺基的基團(亦包含馬來醯亞胺基)的合計當量(Ta1)的當量比(Ta1/Ta2)是1.0～10.0的範圍，更佳是2.0～10.0的範圍。藉由設在上述範圍內，在本實施形態的第二熱硬化性樹脂組成物中，會有可獲得更良好的高頻率特性、耐熱性、難燃性及玻璃轉移溫度的傾向。
聚醯亞胺化合物(G)，從對有機溶劑的溶解性、高頻率特性、與導體的高黏著性及預浸體的成形性等點來看，較佳是包含由下述通式(3)表示的聚胺基雙馬來醯亞胺化合物。
Figure 02_image004
[通式中，A3 是由下述通式(4)、(5)、(6)或(7)表示的殘基，A4 是由下述通式(8)表示的殘基。]
Figure 02_image005
[通式中，R1 各自獨立地表示氫原子、碳數1～5的脂肪族烴基或鹵素原子。]
Figure 02_image006
[通式中，R2 和R3 各自獨立地表示氫原子、碳數1～5的脂肪族烴基或鹵素原子，A5 是碳數1～5的伸烷基或亞烷基、醚基、硫醚基、磺醯基、羧基、酮基、單鍵或由下述通式(5-1)表示的殘基。]
Figure 02_image007
[通式中，R4 和R5 各自獨立地表示氫原子、碳數1～5的脂肪族烴基或鹵素原子，A6 是碳數1～5的伸烷基、亞異丙基、醚基、硫醚基、磺醯基、羧基、酮基或單鍵。]
Figure 02_image008
[通式中，i是1～10的整數。]
Figure 02_image009
[通式中，R6 和R7 各自獨立地表示氫原子或碳數1～5的脂肪族烴基，j是1～8的整數。]
Figure 02_image010
[通式中，R8 和R9 各自獨立地表示氫原子或碳數1～5的脂肪族烴基、碳數1～5的烷氧基、羥基或鹵素原子，A7 是碳數1～5的伸烷基或亞烷基、醚基、硫醚基、磺醯基、羧基、酮基、伸芴基(fluorenylene)、單鍵、由下述通式(8-1)表示的殘基或由下述通式(8-2)表示的殘基。]
Figure 02_image011
[通式中，R10 和R11 各自獨立地表示氫原子或碳數1～5的脂肪族烴基或鹵素原子，A8 是碳數1～5的伸烷基、亞異丙基、間苯二亞異丙基或對苯二亞異丙基、醚基、硫醚基、磺醯基、羧基、酮基或單鍵。]
Figure 02_image012
[通式中，R12 各自獨立地表示氫原子或碳數1～5的脂肪族烴基或鹵素原子，A9 和A10 是碳數1～5的伸烷基、亞異丙基、醚基、硫醚基、磺醯基、羧基、酮基或單鍵。]
聚醯亞胺化合物(G)，例如能夠藉由在有機溶劑中使成分(a1)與成分(a2)進行反應來製造。製造聚醯亞胺化合物(G)時所用的有機溶劑並無特別限制，而能夠使用公知的溶劑。有機溶劑，亦可以是用於製造後述的熱硬化性樹脂薄膜用清漆的有機溶劑。
製造聚醯亞胺化合物(G)時的成分(a1)與成分(a2)的使用量，較佳是以使成分(a2)的－NH2 基當量 (Ta2’)與成分(a1)的馬來醯亞胺基當量(Ta1’)的當量比(Ta1’/Ta2’)成為1.0～10.0的範圍的方式來調配，更佳是以成為2.0～10.0的範圍的方式來調配。藉由在上述範圍內調配成分(a1)與成分(a2)，在本實施形態的第二熱硬化性樹脂組成物中，會有可獲得更良好的高頻率特性、耐熱性、難燃性及玻璃轉移溫度的傾向。
在使成分(a1)與成分(a2)進行反應來製造聚醯亞胺化合物(G)時，亦能夠依據需要使用反應觸媒。作為反應觸媒並無特別限制，例如可列舉：對甲苯磺酸等酸性觸媒；三乙胺、吡啶、三丁胺等胺類；甲咪唑、苯咪唑等咪唑類；三苯膦等磷系觸媒等。該等反應觸媒可以單獨使用或混合2種以上來使用。又，反應觸媒的調配量並無特別限定，例如相對於成分(a1)和成分(a2)的合計量100質量份，能夠在0.01～5.0質量份的範圍內使用。
將一定量的成分(a1)、成分(a2)及依據需要的其他成分投入合成釜中，藉由使成分(a1)與成分(a2)進行麥克加成反應(Michael addition reaction)便可獲得聚醯亞胺化合物(G)。作為在此步驟的反應條件，並無特別限定，例如，從反應速度等作業性、抑制凝膠化等觀點來看，反應溫度較佳是50～160℃，反應時間較佳是1～10小時。又，在此步驟中能夠追加或濃縮前述有機溶劑來調整反應原料的固體成分濃度、溶液黏度。反應原料的固體成分濃度，並無特別限制，例如較佳是10～90質量%，更佳是20～80質量%。當反應原料的固體成分濃度是10質量%以上時，反應速度不會變得過慢，在製造成本方面是有利的。又，當反應原料的固體成分濃度是90質量%以下時，可獲得更良好的溶解性，而攪拌效率良好並且進行凝膠化的情形亦較少。再者，在製造聚醯亞胺化合物(G)之後，配合目的，可以去除一部分或全部的有機溶劑來進行濃縮，亦可以追加有機溶劑來進行稀釋。作為用於追加的有機溶劑，能夠應用已例示於聚醯亞胺化合物(G)的製造步驟中的有機溶劑。該等有機溶劑可以單獨使用1種，亦可以混合2種以上來使用。又，所用的有機溶劑，從溶解性的觀點來看，較佳是甲基乙基酮、環己酮、丙二醇單甲基醚、N,N-二甲基甲醯胺、N,N-二甲基乙醯胺。
聚醯亞胺化合物(G)的重量平均分子量，並無特別限定，例如較佳是800～1500的範圍，更佳是800～1300的範圍，進一步較佳是800～1100的範圍。聚醯亞胺化合物(G)的重量平均分子量，利用GPC，便能夠藉由自使用了標準聚苯乙烯的校準曲線進行換算的方法來求出。校準曲線，能夠使用標準聚苯乙烯TSK standard POLYSTYRENE(Type：A-2500、A-5000、F-1、F-2、F-4、F-10、F-20、F-40)[東曹(TOSOH)股份有限公司製造，商品名]並利用三次方程式來進行近似。GPC的條件，能夠設為顯示於以下的條件。 [裝置] 幫浦：L-6200型[日立先端科技股份有限公司製造]。 偵檢器：L-3300型RI[日立先端科技股份有限公司製造]。 管柱烘箱：L-655A-52[日立先端科技股份有限公司製造]。 管柱：保護管柱TSK Guardcolumn HHR-L+管柱TSK gel-G4000HHR+TSK gel-G2000HHR(皆為東曹股份有限公司製造，商品名)。 管柱尺寸：6.0×40mm(保護管柱)、7.8×300mm(管柱)。 溶析液：四氫呋喃。 試料濃度：30mg/5mL。 注入量：20μL。 流量：1.00mL/分鐘。 測定溫度：40℃。
本實施形態的熱硬化樹脂組成物中的聚醯亞胺化合物(G)的含量，並無特別限定，在本實施形態的熱硬化性樹脂組成物中所包含的總樹脂成分的合計質量中，較佳是50～95質量%，更佳是60～90質量%，進一步較佳是70～85質量%。藉由將聚醯亞胺(G)的含量設在前述範圍內，會有使介電損耗正切變得更低的傾向。
〈改質聚丁二烯(H)〉 在本實施形態中，改質聚丁二烯(H)只要是被化學改質的聚丁二烯，並無特別限定。若使用改質聚丁二烯(H)，在可獲得的絕緣層中，能夠降低無機填充材料(J)與樹脂成分的分離、光澤的不均勻等。
在本說明書中，所謂的被化學改質的聚丁二烯，意指：在分子中的側鏈上的1,2-乙烯基及/或兩末端或其中一末端經酸酐化、環氧化、二醇化、酚化、馬來酸化、(甲基)丙烯酸化、胺酯化等化學改質而成者。
改質聚丁二烯(H)，較佳是在分子中含有在側鏈上具有1,2-乙烯基之1,2-丁二烯單元，更佳是含有40質量%以上的前述1,2-丁二烯單元。從獲得介電損耗正切更低的熱硬化性樹脂組成物的觀點來看，改質聚丁二烯(H)較佳是利用酸酐來改質的聚丁二烯。作為酸酐並無特別限定，可列舉：鄰苯二甲酸酐、馬來酸酐、偏苯三甲酸酐、苯四甲酸、六氫鄰苯二甲酸酐、四氫鄰苯二甲酸酐、甲基納迪克酸酐(methylnadic anhydride)、納迪克酸酐(nadic anhydride)、戊二酸酐、二甲基戊二酸酐、二乙基戊二酸酐、丁二酸酐、甲基六氫鄰苯二甲酸酐、甲基四氫鄰苯二甲酸酐等，較佳是鄰苯二甲酸酐、馬來酸酐、偏苯三甲酸酐、苯四甲酸酐、六氫鄰苯二甲酸酐、四氫磷苯二甲酸酐中的任一種，更佳是馬來酸酐。
當改質聚丁二烯(H)是利用酸酐來進行改質時，改質聚丁二烯(H)在1分子中所包含的來自酸酐的基團(以下，亦稱為「酸酐基」)的數目，較佳是1～10，更佳是1～6，進一步較佳是2～5。若酸酐基的數目在1分子中是1以上，在形成絕緣層時會有可抑制無機填充材料(J)與樹脂成分的分離的傾向。又，若酸酐基的數目在1分子中是10以下，可獲得的熱硬化性樹脂組成物的介電損耗正切會有變得更低的傾向。亦即，當改質聚丁二烯(H)是以馬來酸酐來進行改質時，從與上述相同的觀點來看，改質聚丁二烯(H)在1分子中所包含的源自馬來酸酐的基團(以下，亦稱為「馬來酸酐基」)的數目，較佳是1～10，更佳是1～6，進一步較佳是2～5。
又，改質聚丁二烯(H)的重量平均分子量，較佳是500～25000，更佳是1000～20000，進一步較佳是2000～13000，特佳是3000～10000。當改質聚丁二烯(H)的重量平均分子量是500以上時，所獲得熱硬化性樹脂組成物的硬化性和作成硬化物時的介電特性會有變得更良好的傾向。又，當改質聚丁二烯(H)的重量平均分子量是25000以下時，在所獲得的絕緣層中，會有可更加抑制無機填充材料(J)與樹脂成分的分離和光澤不均勻的傾向。再者，改質聚丁二烯(H)的重量平均分子量，能夠應用上述的聚醯亞胺化合物(G)的重量平均分子量的測定方法。
作為用於本實施形態的改質聚丁二烯(H)，可以使用市售品。作為改質聚丁二烯(H)的市售品，例如可列舉：Ricon 130MA8、Ricon 131MA5、Ricon 184MA6(Cray Valley公司製造，商品名)；POLYVEST MA75、POLYVEST EP MA120(Evonik公司製造，商品名)等。
本實施形態的第二熱硬化性樹脂組成物中的改質聚丁二烯(H)的含量，並無特別限制，較佳是在本實施形態的熱硬化性樹脂組成物中所包含的總樹脂成分的合計質量中為1～50質量%，更佳是5～40質量%，進一步較佳是10～30質量%。藉由將改質聚丁二烯(H)的含量設在前述範圍內，便會有能夠進一步使樹脂分離和光澤不均勻降低的傾向。
本實施形態的第二熱硬化性樹脂組成物中的聚醯亞胺化合物(G)和改質聚丁二烯(H)的合計含量，並無特別限制，較佳是在本實施形態的第二熱硬化性樹脂組成物中所包含的總樹脂成分的合計質量中的80質量%以上，更佳是85質量%以上，進一步較佳是90質量%以上。含量的上限並為特別限定，可以是100%。
本實施形態的第二熱硬化性樹脂組成物中的聚醯亞胺化合物(G)和改質聚丁二烯(H)的合計含量，並無特別限制，較佳是本實施形態的第二熱硬化性樹脂組成物的合計質量中的20～90質量%，更佳是30～80質量%，進一步較佳是35～70質量%。
〈無機填充材料(J)〉 作為無機填充材料(J)，並無特別限定，例如可列舉：二氧化矽、氧化鋁、硫酸鋇、滑石、黏土、雲母粉、氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、氧化鎂、氮化硼、硼酸鋁、鈦酸鋇、鈦酸鍶、鈦酸鈣、鈦酸鎂、鈦酸鉍、氧化鈦、鋯酸鋇、鋯酸鈣等。從所獲得的絕緣層能夠更加低熱膨脹化的觀點來看，成分(J)較佳是二氧化矽。
成分(J)的體積平均粒徑並無特別限定，例如較佳是0.05～5μm，更佳是0.1～3μm，進一步較佳是0.2～1μm。只要成分(J)的體積平均粒徑是5μm以下，在絕緣層上形成線路圖案時，便會有能夠更穩定地實行微細圖案的形成的傾向。又，只要成分(J)的體積平均粒徑是0.1μm以上，就會有耐熱性變得更良好的傾向。再者，所謂的體積平均粒徑，是將粒子的總體積當作100%並求出基於粒徑的累積粒度分布曲線時，對應於體積50%的點的粒徑，該體積平均粒徑能夠利用使用雷射繞射散射法的粒度分布測定裝置等來測定。
又，以使成分(J)的分散性和成分(J)與熱硬化性樹脂組成物中的有機成分的黏著性提升為目的，依據需要，可以併用耦合劑。作為耦合劑並無特別限定，例如能夠使用各種矽烷耦合劑、鈦酸酯耦合劑等。該等耦合劑可以單獨使用1種，亦可以併用2種以上。又，其使用量亦無特別限定，例如，相對於所使用的成分(J)100質量份，較佳是0.1～5質量份，更佳是0.5～3質量份。只要在此範圍內，便能夠更有效地發揮使用成分(J)所產生的特性。
當使用耦合劑時，其添加方式，可以是在本實施形態的第二熱硬化性樹脂組成物中調配成分(J)後添加耦合劑，也就是整體摻混(integral blending)處理方式，從更有效地使成分(J)的特性表現的觀點來看，亦可以是使用經表面處理的無機填充材料的方式，該表面處理是預先以耦合劑對無機填充材料進行乾式或濕式的表面處理。
從成分(J)對熱硬化性樹脂組成物的分散性的觀點來看，依據需要，較佳是將成分(J)作成預先分散在有機溶劑中之漿料來使用。將成分(J)進行漿化時所使用的有機溶劑並無特別限制，例如能夠適用已例示於上述的聚醯亞胺化合物(G)的製造步驟中的有機溶劑。該等有機溶劑可以單獨使用1種，亦可以混合2種以上來使用。又，在該等有機溶劑之中，從更高的分散性的觀點來看，較佳是甲基乙基酮、甲基異丁基酮、環己酮。又，成分(J)的漿料的不揮發成分的濃度並無特別限制，例如從無機填充材料(J)的沉降性和分散性的觀點來看，較佳是50～80質量%，更佳是60～80質量%。
成分(J)的含量，例如，相對於將熱硬化性樹脂組成物的樹脂成分的固體成分換算成的100質量份，較佳是40～300質量份，更佳是60～200質量份，進一步較佳是80～150質量份。
本實施形態的第二熱硬化性樹脂組成物，依據需要，可以含有難燃劑、硬化促進劑等。藉由使本實施形態的熱硬化性樹脂組成物中含有難燃劑，便能夠賦予更良好的難燃性。作為難燃劑並無特別限定，例如可列舉：氯系難燃劑、溴系難燃劑、磷系難燃劑、金屬水合物系難燃劑等。從對環境的適合性來看，較佳是磷系難燃劑或金屬水合物系難燃劑。
藉由使本實施形態的第二熱硬化性樹脂組成物中含有適合的硬化促進劑，可使熱硬化性樹脂組成物的硬化性提升，並能夠進一步使絕緣層的介電特性、耐熱性、高彈性係數性、玻璃轉移溫度等提升。作為硬化促進劑，並無特別限定，例如可列舉：各種咪唑化合物及其衍生物；各種三級胺化合物、各種四級銨化合物、三苯膦等各種磷系化合物等。
本實施形態的第二熱硬化性樹脂組成物中，亦可以含有其他添加劑，該添加劑是抗氧化劑、流動調整劑等。
在第1圖所示的本實施形態中的半導體裝置的製造方法中，使用了一種複合薄膜來作為熱硬化性樹脂薄膜，該複合薄膜包含第一樹脂層與第二樹脂層，該第一樹脂層包含上述的本實施形態的第一熱硬化性樹脂組成物，該第二樹脂層包含上述的本實施形態的第二熱硬化性樹脂組成物。再者，在第一樹脂層與第二樹脂層之間，不存在明確的界面，例如可以是第一樹脂層的一部分的構成成分與第二樹脂層的一部分的構成成分已相溶及/或混合的狀態。
〈第一樹脂層〉 第一樹脂層，是包含本實施形態的第一熱硬化性樹脂組成物者。藉由設置第一樹脂層，例如在使用本實施形態的複合薄膜來製造半導體裝置時，會變得容易使黏性提升。
〈第二樹脂層〉 在本實施形態中的半導體裝置的製造中，第二樹脂層位於包含本實施形態的熱硬化性樹脂組成物之第一樹脂層的硬化物、與金屬箔3之間，而能夠使與金屬箔3的黏著性提升。第二樹脂層，會在於半導體元件的主動面側上進行重新佈線時成為絕緣層，並可設置通孔、穿孔等開口，而可發揮在該等開口中填充導體或在該等內側形成導體層這樣的效果。
當僅使用支撐體來取代附有支撐體之金屬箔20時，在第二樹脂層上，能夠藉由用以進行重新佈線的無電解鍍銅處理等來設置晶種層(seed layer)，此時的晶種層亦可獲得更良好的黏著強度。
本實施形態的複合薄膜，進一步可以在第一樹脂層的與第二樹脂層相反側的面上設置支撐體。作為支撐體，例如可列舉：聚乙烯、聚丙烯、聚氯乙烯等聚烯烴薄膜；聚對苯二甲酸乙二酯(以下，亦稱為「PET」)、聚萘二甲酸乙二酯等聚酯薄膜；聚碳酸酯薄膜、聚醯亞胺薄膜等各種塑膠薄膜等。又，亦可以使用銅箔、鋁箔等金屬箔、脫模紙等。針對支撐體和後述的保護薄膜，可以施行消光處理、電暈處理等表面處理。又，針對支撐體和後述的保護薄膜，可以施行藉由矽氧樹脂系脫模劑、醇酸樹脂系脫模劑、氟樹脂系脫模劑等的脫模處理。支撐體的厚度並無特別限定，較佳是10～150μm，更佳是25～50μm。
本實施形態的複合薄膜，例如能夠藉由在上述支撐體上形成第一樹脂層，並在該第一樹脂層上形成第二樹脂層的方法來製造。
針對第一樹脂層的形成，能夠使用前述的第一熱硬化性樹脂組成物或熱硬化性樹脂薄膜用清漆(此處，亦稱為「第一樹脂層用清漆」)。
再者，在本說明書中，所謂的「清漆」與「含有有機溶劑之樹脂組成物」在組成上為同義。
作為製造清漆所使用的有機溶劑，例如能夠列舉：丙酮、甲基乙基酮、甲基異丁基酮、環己酮等酮類；乙酸乙酯、乙酸丁酯、乙酸賽璐蘇、丙二醇單甲基醚、卡必醇乙酸酯等乙酸酯類；賽璐蘇、卡必醇丁酯等卡必醇類；甲苯、二甲苯等芳香族烴類；二甲基甲醯胺、二甲基乙醯胺、N-甲基吡咯烷酮等醯胺系溶劑等。該等有機溶劑可以單獨使用或組合2種以上來使用。
有機溶劑的調配量，相對於第一樹脂層用清漆的總質量100質量份，較佳是10～60質量份，更佳是10～35質量份。
針對第二樹脂層的形成，較佳是使用第二熱硬化性樹脂組成物、或將第二熱硬化性樹脂組成物溶解或分散在有機溶劑中而成的樹脂清漆(以下，亦稱為「第二樹脂層用清漆」)。第二樹脂層用清漆的製造方法、用於第二樹脂層用清漆的製造的有機溶劑，與熱硬化性樹脂薄膜用清漆相同。
有機溶劑的調配量，相對於第二樹脂層用清漆的總質量100質量份，較佳是70～95質量份，進一步較佳是80～90質量份。
將第一樹脂層用清漆塗佈在支撐體上後，進行加熱乾燥，進一步在該第一樹脂層上塗佈第二樹脂層用清漆後，藉由進行加熱乾燥，便能夠形成複合薄膜。亦能夠將第一樹脂層和第二樹脂層以相反順序來設置。
作為第一樹脂層用清漆或第二樹脂層用清漆的塗佈方法，例如能夠使用刮刀式塗佈機 (comma coater)、刮棒塗佈機(bar coater)、輥壓塗佈機(kiss coater)、輥塗佈機、凹板塗佈機(gravure coater)、模具塗佈機(die coater)等塗佈裝置。該等塗佈裝置，較佳是基於膜厚來適當選擇。作為經塗佈清漆後的乾燥條件，並無特別限定，例如，當是包含30～60質量%的有機溶劑之樹脂用清漆時，藉由在50～150℃進行乾燥3～10分鐘左右，便能夠適當地形成樹脂層。乾燥後的樹脂層中的揮發成分(主要是有機溶劑)的含量，較佳是以成為10質量%以下的方式來進行乾燥，更佳是以成為6質量%以下的方式來進行乾燥。
在本實施形態的複合薄膜中所形成的第一樹脂層的厚度，當將半導體元件的主動面的凹凸進行埋入時，較佳是大於該等凹凸的高度。具體而言，第一樹脂層的厚度，較佳是1～10μm，更佳是2～5μm。又，從高頻率特性和微細線路形成的觀點來看，第二樹脂層的厚度，較佳是5～40μm，更佳是10～30μm。
針對已形成在支撐體上的複合薄膜中的與支撐體為相反側的面(第二樹脂層上並未設置有第一樹脂層的面)，可以設置保護薄膜。保護薄膜的厚度，並無特別限定，例如是1～40μm。藉由將保護薄膜進行積層，便能夠防止在複合薄膜表面上的雜質等的附著和傷痕的產生。複合薄膜能夠捲取成輥狀來保管。
本實施形態的複合薄膜，與半導體元件相接的面(第一樹脂層上並未設置有第二樹脂層的面)在25℃時的黏著力，從防止半導體元件的位置偏移的觀點來看，較佳是5gf以上且40gf以下。又，從同樣的觀點來看，在40℃時的黏度強度較佳是20gf以上且100gf以下。黏度力，能夠使用力世科股份有限公司製造的探針黏著力測試儀並藉由日本工業規格JIS Z 0237-1991所述之方法(探針直徑5.1mm，剝離速度10mm/秒，接觸負重100gf/cm2 ，接觸時間1秒)來測定。
當在將半導體元件進行配置並使複合薄膜硬化時，較佳是在與半導體元件相接的硬化物的面具有上述黏著力。在本實施形態中，能夠在貼合複合薄膜10與附有支撐體之金屬箔20時進行加熱。
本實施形態的複合薄膜的硬化物，較佳是在5GHz(吉赫)中的介電損耗正切為0.005以下。再者，在5GHz中的介電損耗正切，能夠由在5GHz中所獲得的共振頻率與無載品質因素(unload Q)來算出。測定溫度是25℃。作為介電損耗正切的測定裝置，例如能夠使用向量39型網路分析儀(是德科技股份有限公司製造，商品名E8364B)、5GHz共振器，並使用CPMA-V2作為程式。
本實施形態的複合薄膜的硬化物，從與導體層的黏著的觀點來看，較佳是可設置導體層的面(第二樹脂層上未設置有第一樹脂層的面)的剝離強度是0.2kN/m以上，更佳是0.3kN/m以上，進一步較佳是0.4kN/m以上。剝離強度沒有特別的上限，例如能夠設為1.2kN/m。再者，剝離強度能夠藉由從導體層與絕緣層的界面剝除黏著強度測定部的導體層的其中一端並以夾具夾取，然後使用小型桌上試驗機(島津製作所股份有限公司製造，商品名EZT Test)，在垂直方向上以拉伸速度50mm/分鐘進行測定。
本實施形態的複合薄膜的硬化物，從形成微細線路的觀點來看，較佳是可設置導體層的面(第二樹脂層上未設置有第一樹脂層的面)的表面粗糙度Ra是250nm以下，更佳是200nm以下，進一步較佳是180nm以下。表面粗糙度的下限值並無特別限制，從更加提高剝離強度的觀點來看，較佳是1nm以上。再者，表面粗糙度，意指使用非接觸式表面粗糙度計(Bruker AXS股份有限公司製造，商品名wykoNT9100)，並使用內部鏡頭1倍、外部鏡頭50倍進行測量時的算術平均粗糙度(Ra)。
在本實施形態中的半導體裝置的製造方法中，作為熱硬化性樹脂薄膜可使用上述複合薄膜，亦能夠使用一種包含了熱硬化性樹脂組成物之單層的熱硬化性樹脂薄膜。
作為單層的熱硬化性樹脂薄膜中所包含的熱硬化性樹脂組成物，例如能夠含有熱硬化性樹脂和硬化劑，並依據需要含有硬化促進劑、填充劑。該等成分能夠使用公知的化合物，在本實施形態中，從可容易獲得用以抑制半導體元件的位置偏移的黏著力這樣的觀點來看，較佳是上述的第一熱硬化性樹脂組成物。
單層的熱硬化性樹脂薄膜，能夠以與上述的複合薄膜的製作方法相同地進行操作，藉由在支撐體上塗佈樹脂清漆後，進行加熱乾燥來獲得。又，亦能夠與複合薄膜相同地設置保護薄膜。
單層的熱硬化性樹脂薄膜，其與半導體元件相接的面的黏著力、硬化物在5GHz中的介電損耗正切及設置有導體層的面的剝離強度、設置有導體層的面的表面粗糙度Ra，能夠設為與上述的複合薄膜中的較佳條件相同。
單層的熱硬化性樹脂薄膜的厚度，從基板的薄型化的觀點來看，較佳是5～40μm，更佳是10～30μm。
作為構成附有支撐體之金屬箔20的支撐體4，例如可列舉包含纖維之樹脂基材等。能夠使用MCL-E-679FG(日立化成股份有限公司製造，商品名)等市售品。具體而言，能夠使用：玻璃纖維布-環氧樹脂、紙-苯酚樹脂、紙-環氧樹脂、玻璃纖維紙-環氧樹脂等。包含纖維之樹脂基材也就是上述MCL-E-679FG等，從比玻璃纖維和金屬更輕且不易破裂的優點來看處理性優異。
作為金屬箔3，並無特別限定，例如可列舉：銅箔、不鏽鋼金屬箔、金箔、銀箔、鋁箔、鎳箔等。
附有支撐體之金屬箔20，支撐體可以是附有載體箔之基材。此時，留下金屬箔3並去除支撐體會變得容易。這樣的附有支撐體之金屬箔，能夠使用MCL-E-705-GL-N3DX(日立化成股份有限公司製造，商品名)等市售品。
複合薄膜10與附有支撐體之金屬箔20之積層體，能夠藉由將複合薄膜疊層在附有支撐體之金屬箔的金屬箔上來製作。作為進行疊層的裝置，例如可列舉真空疊層機。作為真空疊層機能夠使用市售品，作為市售品的真空疊層機，例如可列舉：Nichigo-Morton股份有限公司製造的真空貼合器(vacuum applicator)、名機製作所股份有限公司製造的真空加壓式疊層機、日立工業股份有限公司製造的輥型乾式塗膜機、日立AIC股份有限公司製造的真空疊層機等。
針對疊層，當複合薄膜具有保護薄膜時，在將保護薄膜去除之後，可以一邊將複合薄膜加壓及/或加熱一邊對附有支撐體之金屬箔進行壓接。
疊層的條件，可以依據需要將複合薄膜和附有支撐體之金屬箔進行預熱，然後在壓接溫度(層疊溫度)60～140℃、壓接壓力0.1～1.1mPa(9.8×104 ～107.9×104 N/m2 )、氣壓20mmHg(26.7hPa)以下的減壓下進行疊層。又，疊層的方法，可以是批次式，亦可以是利用輥的連續式。
當使用單層的熱硬化性樹脂薄膜來取代複合薄膜時，同樣地亦能夠進行疊層。又，使用可剝離的支撐體來代替附有支撐體之金屬箔時，同樣地亦能夠進行疊層。
作為半導體元件5，並無特別限定，能夠使用公知的半導體元件，在本實施形態中，能夠使用厚度是400μm以下的半導體元件。又，固定在支撐體上的半導體元件的數目能夠設為2個以上，從樹脂填充性的觀點來看，較佳是在半導體元件之間設置縫隙。
本實施形態中的步驟(II)中，將已配置在複合薄膜10的第一樹脂層1上的半導體元件5，利用半導體密封用構件6進行密封(第1圖的(c))。
作為步驟(II)，例如準備CEL-1702HF13(日立化成股份有限公司製造，商品名)等半導體密封用構件，並以將半導體元件5的被動面側覆蓋的方式來配置，然後藉由使用公知的真空疊層機、輥疊層機或加壓機等來貼合半導體密封用構件與半導體元件5，便可設置密封層，該密封層是由將半導體元件5密封的半導體密封用構件所形成。
此時的密封溫度，較佳是50～140℃，更佳是70～100℃。藉由將密封溫度設定在這樣的範圍內，便能夠利用樹脂將半導體元件充分地埋入，並且在密封後能夠防止支撐體4難以從構成物分離，該構成物是利用上述構件將半導體元件密封而得。
密封時間，較佳是10～300秒，更佳是30～120秒。藉由將密封時間設定在這樣的範圍內，便能夠利用樹脂將半導體元件充分地埋入，並且能夠抑制生產性的降低和成本的上升。
密封壓力，較佳是0.2～2.0MPa，更佳是0.2～1.0MPa。藉由將密封壓力設定在這樣的範圍內，便能夠利用樹脂將半導體元件充分地埋入，並且能夠在半導體元件5的被動面上形成厚度充分的密封層，
在本實施形態中，能夠利用一定的溫度和時間來實行密封層的後硬化。後硬化溫度並無特別限定，較佳是120～200℃，更佳是150～180℃。針對後硬化時間並無特別限定，較佳是15～180分鐘，更佳是30～120分鐘。
在本實施形態中，能夠在上述的密封步驟時使複合薄膜進行硬化。
本實施形態中的半導體裝置的製造方法中，可以在步驟(III)之前去除支撐體4。
步驟(III)中，將到達半導體元件的主動面為止的開口8(第2圖(b))設置在複合薄膜的硬化物7上。開口能夠藉由鑽孔器、雷射、電漿或該等的組合等方法實行鑽孔來形成。作為雷射，一般而言可使用二氧化碳雷射、YAG雷射、UV雷射、準分子雷射等。
開口亦能夠藉由鹼處理來設置。用於鹼處理的鹼處理液並無特別限定，能夠使用去膠渣處理液或阻劑剝離液等。依據開口口徑，亦能夠調整pH值。去膠渣處理，例如能夠藉由將欲處理的基板浸漬在過錳酸鈉溶液、氫氧化鈉溶液、過錳酸鉀溶液、鉻溶液、硫酸等混合液中來實施。具體而言，使用熱水或一定的膨潤液將欲處理的基板進行膨潤處理之後，利用過錳酸鈉溶液等來去除殘渣等，並在實行還原(中和)後，實行清水洗淨、熱水洗淨、乾燥。當實行1次的處理仍無法獲得充分的粗糙化和去除殘渣的效果時，可以實行複數次的處理。再者，去膠渣處理並未限定於上述處理。又，在去膠渣處理後，亦能夠再次實行熱硬化性樹脂組成物的熱硬化。再次的熱硬化，雖然會因為使用的熱硬化性樹脂而效果不同，但是不僅會因為充分地實行熱硬化而能夠使未反應物減少、使玻璃轉移溫度提升，並且能夠謀求低熱膨脹化。
本實施形態中，藉由使用附有支撐體之金屬箔20，可以在複合薄膜的硬化物7中的與半導體元件5的相反側的面上設置金屬箔3來作為導電層，當僅使用支撐體時，能夠在將開口設置在複合薄膜的硬化物7上後形成晶種層，該開口到達半導體元件的主動面為止。
晶種層的形成，能夠使用無電解鍍銅法、濺鍍法。晶種層，能夠選擇在將銅蒸鍍前將Ti進行蒸鍍等各種形成層。
本實施形態中，將導體9填充在開口8中作為步驟(IV)(第3圖(a))。再者，亦可以在開口的內層形成導體層。
上述的加工，例如能夠藉由公知的填孔加工來實行。
本實施形態中的半導體裝置的製造方法中，能夠在步驟(IV)之後實行重新佈線。重新佈線，例如能夠經由下述的步驟來設置。 步驟(V)：將線路圖案12形成在金屬箔3’和導體9上(第4圖(a))。 步驟(VI)：將設置有線路圖案12以外的部分(金屬箔3’)去除(第4圖(b))。 步驟(VII)：將第二絕緣層形成在線路圖案12和複合薄膜的硬化物(第一絕緣層)7上，該第二絕緣層具有到達上述線路圖案為止的開口。 步驟(VIII)：將外部連接用端子形成在上述開口。
步驟(V)，例如能夠藉由以下的步驟來實行。
首先，將電路形成用的阻劑疊層在金屬箔3’上，繼而，透過遮罩圖案來照射活性光射線，從而將電路形成用的阻劑的一定部分進行曝光，並藉由施行使曝光部的電路形成用的阻劑進行光硬化的曝光處理、和用以去除未曝光部的顯影處理，來形成重新佈線用的阻劑圖案11(第3圖(b))。
作為活性光射線的光源，能夠使用公知的光源，例如：碳弧燈、汞弧燈、超高壓汞燈、高壓汞燈、氙氣燈等可有效地放射紫外線的光源。又，可以使用直接描繪方式的直接雷射曝光。曝光量會因使用的裝置和電路形成用的阻劑的組成而異，較佳是10～600mJ/cm2 、更佳是20～400mJ/cm2 。若曝光量是10mJ/cm2 以上，則光硬化不充分情況較少，另一方面，若是600mJ/cm2 以下，則光硬化過剩的情況較少，並且會有能夠獲得使阻劑圖案11的開口形狀穩定的傾向。電路形成用的阻劑能夠使用液狀、薄膜狀中的任一種。當是液狀時，能夠使用印刷機來進行塗佈。當是薄膜狀時，能夠使用輥疊層機或真空疊層機來進行貼合。
作為用以去除曝光部以外的電路形成用的阻劑所用的顯影液，例如可使用20～50℃的碳酸鈉稀薄溶液(1～5質量%水溶液)等鹼性顯影液。顯影能夠藉由噴霧、搖動浸漬、刷塗(brushing)、刷磨(scrubbing)等公知的方法來實行。
繼而，藉由電解鍍覆法，將銅的線路圖案12形成在金屬箔3’上(第3圖(c))。線路圖案12，較佳是具有1～20μm的厚度。亦可以藉由電解電鍍以外的公知的方法來形成線路圖案12。
繼而，藉由剝離液，來將阻劑圖案11剝離並去除(第4圖(a))。作為剝離液，並無特別限定而能夠使用公知的剝離液，例如能夠使用碳酸鈉水溶液等鹼性水溶液。
作為步驟(VI)，例如可列舉：藉由蝕刻液，將在複合薄膜的硬化物(第一絕緣層)7表面上暴露出的金屬箔3’去除的步驟(第4圖(b))。作為蝕刻液，並無特別限定而能夠使用公知的蝕刻液，並能夠使用已於市面販售而一般而言能夠購入的蝕刻液。
作為步驟(VIII)，例如可列舉：藉由將由熱硬化性樹脂組成物構成的絕緣層形成在複合薄膜的硬化物(第一絕緣層)7和線路圖案12上，並施行鹼處理來設置第二絕緣層13的步驟(第4圖(c))，該第二絕緣層具有到達線路圖案12為止的開口。
有關第二絕緣層的形成方法和鹼處理可列舉以下的方法。當熱硬化性樹脂組成物是液狀、或將樹脂溶解於溶劑而成的清漆時，能夠經由塗佈的步驟和半硬化或乾燥的步驟來形成第二絕緣層。塗佈的步驟，能夠使用塗佈機來塗佈、或使用印刷法來進行塗佈。塗佈機的形態並無特別限定，能夠使用模具塗佈、刮刀式塗佈、浸塗、旋塗等。硬化或乾燥的步驟，能夠使用加熱板或乾燥爐。當熱硬化性樹脂組成物是薄膜時，經由藉由公知的真空疊層機、輥疊層機、加壓機等進行的貼合步驟，便能夠將第二絕緣層形成在第一絕緣層7’和線路圖案12上。當熱硬化性樹脂組成物是薄膜時，貼合步驟中的疊層機的壓力、溫度、時間並無特別限定，較佳是選擇不會產生空氣氣泡等的條件。
用於鹼處理中的鹼處理液並無特別限定，能夠使用去膠渣處理液或阻劑剝離液等。依據開口口徑，亦能夠調整pH質。去膠渣處理，例如能夠藉由將欲處理的基板浸漬在過錳酸鈉溶液、氫氧化鈉溶液、過錳酸鉀溶液、鉻溶液、硫酸等混合液中來實施。具體而言，使用熱水或一定的膨潤液將欲處理的基板進行膨潤處理之後，利用過錳酸鈉溶液等來去除殘渣等，並在實行還原(中和)後，實行清水洗淨、熱水洗淨、乾燥。當實行1次的處理仍無法獲得充分的粗糙化和去除殘渣的效果時，可以實行複數次的處理。再者，去膠渣處理並未限定於上述處理。又，在去膠渣處理後，能夠再次實行熱硬化性樹脂組成物的熱硬化。再次的熱硬化，雖然會因為使用的熱硬化性樹脂而效果不同，但是不僅會因為充分地實行熱硬化而能夠使未反應物減少、使玻璃轉移溫度提升，並且能夠謀求低熱膨脹化。
第二絕緣層，可以使用上述的本實施形態中的複合薄膜來形成。當使用本實施形態的複合薄膜時，較佳是以第一樹脂層位於最外層的方式貼合在第一絕緣層上。藉由使用本實施形態中的第一樹脂層，可獲得平滑的表面，並且在鍍覆中所形成的導體層亦可獲得更良好的黏著強度。因此，藉由使第一絕緣層位於最外層，便能夠在於第二絕緣層的外側(未形成有第一絕緣層之側)上形成電路層時作成微細的電路。
步驟(VIII)，能夠包含在由設置於第二絕緣層的開口所暴露出的線路圖案12上實行無電解鍍鎳和無電解鍍金的步驟。鍍覆厚度並無特別限定，較佳是鍍鎳厚度是1～10μm、鍍金厚度是0.1～0.5μm左右。
上述步驟之後，能夠將作為外部連接用端子的導電材料形成在第二絕緣層的開口部。導電材料並無特別限定，從環境保護的觀點來看，較佳是使用錫-銀系和錫-銀-銅系的焊料。亦可以使用電路形成用的阻劑來形成銅柱。
在本實施形態中，步驟(VIII)之後，藉由使用切割機進行切割並單片化，便能夠獲得顯示於第4圖(d)的設置有外部連接用端子14之半導體裝置100。
在本實施形態中的半導體裝置的製造方法中，能夠適當變更將熱硬化性樹脂硬化的時間和程度，例如可列舉下述的加熱步驟中的其中1步驟或2步驟以上的組合。 i)在熱硬化性樹脂薄膜的狀態的加熱 ii)與支撐體進行貼合時的加熱 iii)密封半導體元件時的加熱 iv)密封半導體元件後且去除支撐體前的加熱 v)形成第二絕緣層時的加熱 vi)藉由鍍覆來形成線路後的加熱
在本實施形態中，亦能夠設置用以將熱硬化性樹脂薄膜進行完全硬化的加熱步驟。
本實施形態中的半導體裝置的製造方法，尤其適合作為朝小型化和薄型化進展的晶圓級的半導體裝置的製造方法。又，本實施形態的方法中可獲得的半導體裝置，在朝向高機能化和多機能化進展的智慧型手機、平板終端機、可穿戴式終端機等電子機器中是適合的。
1‧‧‧第一樹脂層2‧‧‧第二樹脂層3、3’、3’’‧‧‧金屬箔4‧‧‧支撐體5‧‧‧半導體元件
6、6’:半導體密封用構件
7、7’、7”:複合薄膜的硬化物(第一絕緣層)
8:開口
9:導體
10:複合薄膜
20:附有支撐體之金屬箔
11:阻劑圖案
12:線路圖案
13、13’:具有開口之第二絕緣層
14:外部連接用端子
100:半導體裝置
第1圖是用以說明本發明中的半導體裝置的製造方法的一例的概要側視圖。 第2圖是顯示第1圖的後續的概要側視圖。 第3圖是顯示第2圖的後續的概要側視圖。 第4圖是顯示第3圖的後續的概要側視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
1‧‧‧第一樹脂層
2‧‧‧第二樹脂層
3‧‧‧金屬箔
4‧‧‧支撐體
5‧‧‧半導體元件
6‧‧‧半導體密封用構件
7‧‧‧複合薄膜的硬化物(第一絕緣層)
10‧‧‧複合薄膜
20‧‧‧附有支撐體之金屬箔

Claims (6)

  1. 一種半導體裝置的製造方法，其具備下述步驟：步驟(I)，其以使熱硬化性樹脂薄膜與半導體元件的主動面相接的方式，將1個以上的具有主動面之半導體元件配置在包含了熱硬化性樹脂組成物之熱硬化性樹脂薄膜上，該熱硬化性樹脂薄膜被貼合在附有支撐體之金屬箔的金屬箔上，該附有支撐體之金屬箔具備支撐體與設置在該支撐體上的金屬箔；步驟(II)，其將已配置在前述熱硬化性樹脂薄膜上的前述半導體元件，利用半導體密封用構件進行密封；步驟(III)，其在前述步驟(II)之後，去除前述支撐體，將開口設置在前述金屬箔和前述熱硬化性樹脂薄膜或其硬化物上，該開口到達前述半導體元件的前述主動面為止；及，步驟(IV)，其將導體填充至前述開口中或將導體層形成在前述開口的內側。
  2. 如請求項1所述之半導體裝置的製造方法，其中，前述熱硬化性樹脂薄膜是一種複合薄膜，該複合薄膜包含第一樹脂層與第二樹脂層，該第一樹脂層包含熱硬化性樹脂組成物；並且，在前述步驟(I)中，將前述半導體元件配置在 前述第一樹脂層上。
  3. 如請求項2所述之半導體裝置的製造方法，其中，前述第一樹脂層含有多官能環氧樹脂(A)、活性酯硬化劑(B)及含有酚性羥基之聚丁二烯改質聚醯胺樹脂(C)，前述第二樹脂層含有聚醯亞胺化合物(G)、改質聚丁二烯(H)及無機填充材料(J)，該聚醯亞胺化合物(G)具有源自馬來醯亞胺化合物(a1)的結構單元與源自二胺化合物(a2)的結構單元，該馬來醯亞胺化合物(a1)具有至少2個N-取代馬來醯亞胺基。
  4. 如請求項1或2所述之半導體裝置的製造方法，其中，在前述步驟(IV)之後，進一步具備下述步驟：步驟(V)，其將線路圖案形成在前述金屬箔和前述導體上；步驟(VI)，其將設置有前述線路圖案以外的部分的金屬箔去除；步驟(VII)，其將第二絕緣層形成在前述線路圖案和前述熱硬化性樹脂薄膜的硬化物上，該第二絕緣層具有到達前述線路圖案為止的第二開口。步驟(VIII)，其將外部連接用端子形成在前述第二開口。
  5. 如請求項1或2所述之半導體裝置的製造方 法，其中，前述熱硬化性樹脂薄膜中的與前述半導體元件相接的面，在25℃時的黏著力為5gf以上且40gf以下。
  6. 如請求項1或2所述之半導體裝置的製造方法，其中，前述熱硬化性樹脂薄膜的硬化物在5GHz中的介電損耗正切為0.005以下。
TW106143131A 2016-12-08 2017-12-08 半導體裝置的製造方法 TWI756318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-238760 2016-12-08
JP2016238760 2016-12-08

Publications (2)

Publication Number Publication Date
TW201826413A TW201826413A (zh) 2018-07-16
TWI756318B true TWI756318B (zh) 2022-03-01

Family

ID=62491670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143131A TWI756318B (zh) 2016-12-08 2017-12-08 半導體裝置的製造方法

Country Status (7)

Country Link
US (1) US11049825B2 (zh)
EP (1) EP3553816A4 (zh)
JP (1) JP7135864B2 (zh)
KR (1) KR102479357B1 (zh)
CN (1) CN110036472A (zh)
TW (1) TWI756318B (zh)
WO (1) WO2018105662A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011032434A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
TW201318081A (zh) * 2011-09-28 2013-05-01 Nitto Denko Corp 半導體裝置之製造方法
TW201428863A (zh) * 2012-11-27 2014-07-16 Nitto Denko Corp 半導體裝置之製造方法
TW201428040A (zh) * 2012-09-28 2014-07-16 Taiyo Ink Mfg Co Ltd 硬化性樹脂組成物、抗焊劑形成用組成物、乾膜及印刷配線板、以及層合構造體及其製造方法
JP2016092106A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56166729A (en) 1980-05-06 1981-12-22 Mitsubishi Electric Corp Automatic speed aligning device
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2001127095A (ja) 1999-10-29 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001244372A (ja) 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP3616615B2 (ja) 2002-06-06 2005-02-02 沖電気工業株式会社 半導体装置の製造方法
JP5354841B2 (ja) 2005-12-28 2013-11-27 日東電工株式会社 半導体装置及びその製造方法
EP2058903A1 (en) * 2006-08-29 2009-05-13 Hitachi Chemical Company, Ltd. Anisotropic conductive tape and method of manufacturing it, connected structure and method of connecting circuit member by use of the tape
JP5138267B2 (ja) * 2007-04-18 2013-02-06 日立化成工業株式会社 プリプレグ、それを用いた多層基配線板及び電子部品
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
JP2014197569A (ja) 2011-11-08 2014-10-16 パナソニック株式会社 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP2014086598A (ja) * 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2015126132A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 電子部品装置の製造方法、及び、電子部品封止用シート

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011032434A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
TW201318081A (zh) * 2011-09-28 2013-05-01 Nitto Denko Corp 半導體裝置之製造方法
TW201428040A (zh) * 2012-09-28 2014-07-16 Taiyo Ink Mfg Co Ltd 硬化性樹脂組成物、抗焊劑形成用組成物、乾膜及印刷配線板、以及層合構造體及其製造方法
TW201428863A (zh) * 2012-11-27 2014-07-16 Nitto Denko Corp 半導體裝置之製造方法
JP2016092106A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
TW201826413A (zh) 2018-07-16
KR20190090838A (ko) 2019-08-02
KR102479357B1 (ko) 2022-12-19
JPWO2018105662A1 (ja) 2019-10-24
US11049825B2 (en) 2021-06-29
JP7135864B2 (ja) 2022-09-13
EP3553816A1 (en) 2019-10-16
EP3553816A4 (en) 2020-05-06
US20200194391A1 (en) 2020-06-18
WO2018105662A1 (ja) 2018-06-14
CN110036472A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
TWI696661B (zh) 熱硬化性樹脂組成物、層間絕緣用樹脂薄膜、複合薄膜、印刷線路板及其製造方法
TW202206553A (zh) 樹脂組成物
TWI752057B (zh) 使用高頻帶的訊號的電子機器用複合薄膜、印刷線路板及其製造方法
TWI725199B (zh) 樹脂組成物
TWI749032B (zh) 熱硬化性樹脂組成物、層間絕緣用樹脂薄膜、複合薄膜、印刷線路板及其製造方法
JP6428164B2 (ja) 半導体装置及びその製造方法
JP6557960B2 (ja) 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
JP7211693B2 (ja) 樹脂組成物
KR20180018429A (ko) 수지 조성물
JP2019151716A (ja) 封止用樹脂組成物
TW202200658A (zh) 樹脂組成物、樹脂糊料、硬化物、樹脂薄片、印刷配線板、半導體晶片封裝及半導體裝置
TW202035139A (zh) 樹脂組成物
TW200904268A (en) Metal foil plated laminated board and printed wiring board
JP6885000B2 (ja) 半導体再配線層形成用樹脂フィルム、半導体再配線層形成用複合フィルム、それらを用いた半導体装置及び半導体装置の製造方法
TW202200707A (zh) 樹脂組成物
TWI756318B (zh) 半導體裝置的製造方法
JP6880585B2 (ja) 高周波帯域の信号を使用する電子機器用複合フィルム、プリント配線板及びその製造方法
JP6739893B2 (ja) 半導体封止用部材、半導体装置の製造方法及び半導体装置
TWI628074B (zh) Laminated body, laminated board, printed wiring board, and method for manufacturing laminated body and laminated board
JP6465340B2 (ja) ケイ素を含む基板を用いた半導体装置の製造方法
TWI851739B (zh) 樹脂薄片、電路基板及半導體晶片封裝
JP2019151717A (ja) 封止用樹脂組成物
TW201803937A (zh) 樹脂片
JP2017010991A (ja) 半導体装置製造用部材、半導体装置及びその製造方法、熱硬化性樹脂組成物、並びに、熱硬化性樹脂フィルム
TW202302342A (zh) 樹脂薄片