JP5354841B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5354841B2 JP5354841B2 JP2006054970A JP2006054970A JP5354841B2 JP 5354841 B2 JP5354841 B2 JP 5354841B2 JP 2006054970 A JP2006054970 A JP 2006054970A JP 2006054970 A JP2006054970 A JP 2006054970A JP 5354841 B2 JP5354841 B2 JP 5354841B2
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- resin sheet
- electrode
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
例えば、特許文献3に記載されたMCMでは、一面に電極が形成された半導体素子を複数個、電極形成面を下にして、粘着テープ上に所定の配列で配置し、電極形成面と反対面側からこれら複数の半導体素子を一括して樹脂封止した後、粘着テープを取り外して電極面を露出させ、得られた複数の半導体素子の電極面側に層間絶縁膜を形成し、この層間絶縁膜に、電極に至るビアホールを形成し、回路配線を行う方法が開示されている。
本発明は上記課題に鑑みなされたものであり、断線、短絡等のない信頼性の高い半導体装置の効率的な製造及び産業廃棄物の削減を図ることができる半導体装置及びその製造方法を提供することを目的とする。
ビアホールが形成された熱硬化性樹脂シートと、
ビアホールを含む熱硬化性樹脂シート表面に形成された配線回路/電極とからなる半導体装置であって、
半導体素子又は電子部品が他表面側から一体的に封止され、
ビアホールが半導体素子又は電子部品の電極に至るように、一体的に封止された半導体素子又は電子部品の電極形成面に熱硬化性樹脂シートが積層され、
前記熱硬化性樹脂シートは、エポキシ樹脂、硬化促進剤及び無機充填材を含み、50%以上の反応率で硬化されて構成されており、
配線回路/電極が、半導体素子又は電子部品の電極に接続されてなることを特徴とする。
また、前記熱硬化性樹脂シート上に、第2のビアホールが配線回路/電極に至るように形成された第2の熱硬化性樹脂シートが積層されており、第2のビアホールを含む第2の熱硬化性樹脂シートに、配線回路/電極に接続された第2の配線回路/電極が形成されていてもよい。
さらに、配線回路/電極が、幅方向の50%以上における領域で均一な組成のパターンとして形成されていてもよい。
また、無機充填材が、最大粒子径100nm以上のシリカであることが好ましい。
(a)エポキシ樹脂、硬化促進剤及び無機充填材を含んでなる熱硬化性樹脂シート上に、一表面に電極が形成された半導体素子又は電子部品における電極形成面を貼り合せ、
(b)これら半導体素子又は電子部品を他表面側から一体的に封止し、
(c)熱硬化性シートを、50%以上の反応率で硬化させ、
(d)熱硬化性樹脂シートに半導体素子又は電子部品の電極に至るビアホールを形成し、
(e)導電ペーストを用いてビアホールを含む熱硬化性樹脂シート表面に配線回路/電極を形成することを含むことを特徴とする。
この半導体装置の製造方法においては、(f)配線回路/電極が形成された熱硬化性樹脂シート上に、第2の熱硬化性樹脂シートを貼り合せ、
(g)第2の熱硬化性樹脂シートに配線回路/電極に至る第2のビアホールを形成し、
(h)導電ペーストを用いて第2のビアホールを含む第2の熱硬化性樹脂シートに第2の配線回路/電極を形成する工程を1回以上含んでいてもよい。
さらに、工程(a)において用いる熱硬化性樹脂シートが、さらに熱可塑性樹脂成分を含んでいてもよいし、無機充填材として最大粒子径100nm以上のシリカを含んでいてもよいし、
表面に10nm以上の凹凸を有していてもよい。
また、工程(a)において用いる熱硬化性樹脂シートの少なくとも片面が離形性フィルムで保護されていることが好ましい。
さらに、工程(d)のビアホール形成までに熱硬化性樹脂シートを、50%以上の反応率で硬化させることが好ましい。
また、本発明の半導体装置の製造方法によれば、特定の熱硬化性樹脂を用いることにより、従来のように、半導体素子等を封止した後に熱硬化性樹脂シートを除去する必要がなく、その熱硬化性樹脂シートをいわゆる層間絶縁膜として利用することができる。従って、産業廃棄物を削減することができる。
さらに、熱硬化性樹脂シートを一旦除去し、別の層間絶縁膜をさらに形成する必要がなく、熱硬化性樹脂シートの積層と層間絶縁膜の形成とを兼用することができるために、製造工程をより簡素化することが可能となる。
加えて、熱硬化性樹脂シートに特定の樹脂及び無機充填材等を用いることにより、導電ペーストを用いて配線回路等を形成した場合に、導電ペーストによる配線回路パターンの良好な印字を実現することができ、配線回路の断線、膨張による短絡などを防止して、信頼性の高い半導体装置を簡便に製造することが可能となる。
半導体素子又は電子部品(以下、「半導体素子等」ということがある)は、いわゆるシステム・イン・パッケージを構成するものであり、通常、2個以上が用いられるが、1個でもよい。この半導体素子等は、同じ種類のものを組み合わせてもよいし、異なる種類のものを組み合わせてもよい。具体的には、半導体チップ、抵抗、コンデンサ、ダイオード等が挙げられる。
この半導体素子等は、一表面に電極が形成されたものであれば、どのような形態であってもよい。例えば、シリコン等のウェハから切り出したチップ状のものであってもよいし、半導体チップが、インターポーザー又は基板を介して、突起電極(ハンダボール、半田バンプ、導電性ボールなどともいう)と接続された形態の半導体装置、通常は、樹脂封止されてパッケージを構成しているような、いわゆる一次実装、二次実装等、樹脂封止されたものや基板に搭載されたものであってもよい。
熱硬化性樹脂シートは、樹脂組成物によって形成されている。樹脂組成物は、熱硬化性であれば特に限定されるものではなく、当該分野で公知の種々のものを用いることができる。特に、樹脂組成物としては、エポキシ樹脂、硬化促進剤及び無機充填材を含んで構成されているものが適している。
これらのエポキシ樹脂は、常温で固形でも液状でもよいが、硬化体の脆さを防止し、または適当なガラス転移温度(Tg)を維持することを考慮して、一般にエポキシ当量が90〜1000程度のものが好ましい。
フェノール樹脂は、硬化性(硬化速度)、耐熱性(ガラス転移温度等)、耐湿信頼性の観点から、エポキシ樹脂中のエポキシ基1当量に対して、フェノール樹脂における反応性水酸基が0.5〜1.5当量、さらに0.7〜1.2当量となるような割合で用いることが好ましい。上述したフェノール樹脂以外の硬化剤を用いる又は併用する場合においても、その配合割合は、フェノール樹脂を用いた場合の配合割合(当量比)に準じて決定することができる。
まず、例えば、エポキシ樹脂、硬化促進剤、無機充填材(例えば、複合無機酸化物粒子)、任意に熱可塑性樹脂等を所定量配合し、トルエン、メチルエチルケトン、酢酸エチル等の有機溶剤に混合溶解する。この混合溶液を、所定のシリコーンやフッ素等で離型処理されたポリエステル、ポリエレフィン等からなる基材シート上に塗布、スピンコート又はロールラミネーターを用いて転写する。
このようにして得られた熱硬化性樹脂シート1は、図1(a)に示すように、剥離性シートである基材フィルム2の上に樹脂層が積層されて構成されていることが好ましい。これにより、使用時に意図しない面へのシートの付着を防止することができ、操作性が良好となる。
反応度(%)=(1−Qt/Q0)×100 (1)
(式中、Qtは硬化後の熱硬化性樹脂シートの発熱量、Q0は初期の熱硬化性樹脂シートの発熱量である。)
なお、熱硬化性樹脂シートは、硬化後にクラックなどの欠陥を防止する等の観点から、後述する封止に用いる樹脂と著しく乖離しない物性(線膨張係数、弾性率、ガラス転移温度、熱伝導度等)を有することが好ましい。また、後述するビアホールの形成を容易にする観点から、透明又は有色透明であることが好ましい。
熱硬化性樹脂シートは、その表面に、配線回路/電極が形成されており、この配線回路/電極が、半導体素子又は電子部品の電極に接続されている。ここで、配線回路/電極とは、厳密に両者を区別するものではなく、いずれかの機能を果たし得るものを含む。配線回路/電極は、導電性材料であればどのようなもので形成されていてもよく、適切な抵抗で電流を流し得る膜厚で形成されていることが好ましい。
このような構成により、断線、短絡等の生じない信頼性の高い半導体装置を得ることができる。
次に、図1(d)に示すように、基材フィルム2を剥がす。ただし、この工程は、半導体素子等を固定した後、封止する前等のいずれの工程で行ってもよい。
その後、工程(c)において、図2(e)に示すように、熱硬化性樹脂シート1を硬化させる。ここでの硬化は、耐熱性、硬化度、反応性等の観点から、樹脂組成物の反応度が50%程度以上となる条件を選択して行うことが好ましい。通常、120〜250℃程度、さらに130〜200℃程度で、10分間〜10時間程度、さらに30分間〜2時間程度、加熱して硬化させることが好ましい。なお、工程(c)は、必ずしもこの段階で行う必要はなく、上述したように、半導体素子等を熱硬化性樹脂シートに貼り合せた直後に行ってもよいし、封止した後に行ってもよいし、基材フィルムを剥がす前に行ってもよい。
その後、工程(e)において、図2(g)に示すように、導電ペーストを用いてビアホールを含む熱硬化性樹脂シートの表面に、配線回路7を形成する。
導電ペーストでの配線回路/電極形成は、例えば、スクリーン印刷法、インクジェット法、ディスペンサー、凹版及び凸版を利用したオフセッ印刷等によりパターンを描画し、所定の温度で焼成又は乾燥(例えば、250℃以下、1時間程度)するというような、当該分野で公知の方法を利用することができる。
続いて、上述したのと同様に、工程(g)として、第2の熱硬化性樹脂シート8に配線回路7に至る第2のビアホールを形成し、工程(h)として、図2(i)に示すように、導電ペーストを用いて第2のビアホールを含む第2の熱硬化性樹脂シート8に第2の電極9を形成してもよい。これにより、配線回路の断線、短絡等のない良好な多層配線構造を得ることができる。
本発明では、これらの工程を複数回繰り返すことにより、3層又はそれ以上の多層配線構造を形成することができる。
まず、下記に示すエポキシ樹脂、フェノール系硬化剤、硬化促進剤、熱可塑性樹脂、シランカップリング剤、無機充填材を準備した。
<エポキシ樹脂>
ビスフェノールA型エポキシ樹脂(エポキシ当量:185g/eq、粘度:14.5Pa・s/25℃)
<フェノール樹脂>
フェノールノボラック樹脂(水酸基当量:107g/eq、粘度:0.07Pa・s/150℃)
<硬化促進剤>
マイクロカプセル化トリフェニルホスフィン(シェル/触媒比:50/50wt%)
アクリル酸アルキルエステル共重合体(ムーニー粘度 ML(1+4)、100℃:52.5)
<シランカップリング剤>
エポキシシラン(信越化学社製:商品名KBM−403)
<無機充填剤>
(a)球状シリカ(平均粒子径:0.5μm、最大粒系:5μm)
(b)球状シリカ(平均粒子径:7μm、最大粒系:30μm)
表1に示す各成分を、同表に示す割合で配合した組成物を、それぞれ、メチルエチルケトンに混合溶解し、この混合溶液を離型処理したPETフィルム上に塗布した。次に、得られた混合溶液を塗布したPETフィルムを120℃で5分間乾燥させ、メチルエチルケトンを除去することにより、PETフィルム上に目的とする厚み25μmの熱硬化性樹脂シートを作製した。
このようにして得られた熱硬化性樹脂シートを、それぞれ、シリコン基板上に貼り合せた(温度:室温、荷重:5kg/cm2、貼り合せ速度:10mm/秒)後、175℃で1時間加熱することにより、熱硬化性樹脂シートの硬化を行った。
その後、ディスペンサーを用いて250μmの線幅で導電ペースト(ハリマ化成社製)を印字し、240℃で1時間焼成することにより、導電ペーストによる回路形成を行った。
(1)熱硬化性樹脂シートの反応率得られた熱硬化性樹脂シートの熱硬化後の反応率を、熱硬化樹脂組成物の熱硬化前後に、示唆走査熱量計によって測定し、測定された発熱量から上述した式(1)従い算出した。
(2)印字性導電ペーストの印字性(にじみ)を実態顕微鏡により観察した。配線幅に対して2倍以上にじんだもの(図3(b)参照)を×、2倍以下のにじみ(図3(a)参照)であったものを×とした。なお、図3(a)及び(b)の表面形状を図4(a)及び(b)にそれぞれ示す。
従って、実施例は比較例と比較して、導電ペーストの優れた印字性を示すことが確認された。
これにより、本発明の半導体装置の製造方法において、配線回路の断線、短絡などを生じない半導体装置を、単層又は積層構造においても、簡便に製造できることが確認された。
2 基材フィルム
3 半導体素子
4 電子部品
5 封止樹脂
6 ビアホール
7 配線回路
8 第2の熱硬化性樹脂シート
9 電極
Claims (8)
- (a)エポキシ樹脂、硬化促進剤及び無機充填材を含んでなる熱硬化性樹脂シート上に、一表面に電極が形成された半導体素子又は電子部品における電極形成面を貼り合せ、
(b)前記半導体素子又は電子部品を他表面側から一体的に封止し、
(c)前記熱硬化性樹脂シートを、50%以上の反応率で硬化させ、
(d)前記熱硬化性樹脂シートに前記半導体素子又は電子部品の前記電極に至るビアホールを形成し、
(e)導電ペーストを用いて前記ビアホールを含む前記熱硬化性樹脂シート表面に配線回路又は電極を形成することを含み、
前記工程(c)は前記工程(a)又は(b)の後に、前記工程(d)は前記工程(c)の後に、前記工程(e)は前記工程(d)の後に行う半導体装置の製造方法。 - (f)前記配線回路又は電極が形成された前記熱硬化性樹脂シート上に、第2の熱硬化性樹脂シートを貼り合せ、
(g)前記第2の熱硬化性樹脂シートに前記配線回路又は電極に至る第2のビアホールを形成し、
(h)導電ペーストを用いて前記第2のビアホールを含む前記第2の熱硬化性樹脂シートに第2の配線回路又は電極を形成する工程を1回以上含み、
前記工程(f)は前記工程(e)の後に、前記工程(g)は前記工程(f)の後に、前記工程(h)は(g)の後に行う請求項1に記載の半導体装置の製造方法。 - 工程(a)において用いる熱硬化性樹脂シートのエポキシ樹脂が1分子中に2個以上のエポキシ基を含む請求項1又は2に記載の半導体装置の製造方法。
- 工程(a)において用いる熱硬化性樹脂シートが、さらに熱可塑性樹脂成分を含む請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
- 工程(a)において用いる熱硬化性樹脂シートの少なくとも片面が離形性フィルムで保護されている請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
- 工程(d)のビアホール形成までに前記熱硬化性樹脂シートを、50%以上の反応率で硬化させる請求項1〜5に記載の半導体装置の製造方法。
- 工程(a)において用いる熱硬化性樹脂シートが、無機充填材として、最大粒子径100nm以上のシリカを含む請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
- 工程(a)において用いる熱硬化性樹脂シートが、表面に10nm以上の凹凸を有する請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054970A JP5354841B2 (ja) | 2005-12-28 | 2006-03-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378267 | 2005-12-28 | ||
JP2005378267 | 2005-12-28 | ||
JP2006054970A JP5354841B2 (ja) | 2005-12-28 | 2006-03-01 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007201387A JP2007201387A (ja) | 2007-08-09 |
JP5354841B2 true JP5354841B2 (ja) | 2013-11-27 |
Family
ID=38455626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054970A Expired - Fee Related JP5354841B2 (ja) | 2005-12-28 | 2006-03-01 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5354841B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5296636B2 (ja) * | 2009-08-21 | 2013-09-25 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
US20110108999A1 (en) * | 2009-11-06 | 2011-05-12 | Nalla Ravi K | Microelectronic package and method of manufacturing same |
JP6127664B2 (ja) * | 2013-04-03 | 2017-05-17 | 富士通株式会社 | 電子装置の製造方法 |
JP5976073B2 (ja) * | 2014-11-07 | 2016-08-23 | 日東電工株式会社 | 半導体装置の製造方法 |
WO2018105662A1 (ja) * | 2016-12-08 | 2018-06-14 | 日立化成株式会社 | 半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
US6081989A (en) * | 1998-04-30 | 2000-07-04 | Lockheed Martin Corporation | Fabrication of circuit modules with a transmission line |
JP3169000B2 (ja) * | 1998-12-14 | 2001-05-21 | 日本電気株式会社 | 半導体装置の製造方法及び半導体装置 |
US6154366A (en) * | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
JP4137389B2 (ja) * | 2001-02-16 | 2008-08-20 | イビデン株式会社 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
JP3666591B2 (ja) * | 2002-02-01 | 2005-06-29 | 株式会社トッパンNecサーキットソリューションズ | 半導体チップ搭載用基板の製造方法 |
JP4048528B2 (ja) * | 2002-07-09 | 2008-02-20 | 富士通株式会社 | 半導体装置の製造方法 |
JP2004103665A (ja) * | 2002-09-05 | 2004-04-02 | Toshiba Corp | 電子デバイスモジュール |
-
2006
- 2006-03-01 JP JP2006054970A patent/JP5354841B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007201387A (ja) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5042297B2 (ja) | 半導体装置の製造方法 | |
JP5581576B2 (ja) | フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置 | |
TWI332521B (en) | Adhesive films for semiconductor | |
JP6171280B2 (ja) | 半導体装置の製造方法 | |
TW200417576A (en) | Curing resin composition, adhesive epoxy resin paste, adhesive epoxy resin sheet, conductive connection paste, conductive connection sheet, and electronic component joined body | |
TWI606925B (zh) | Thermosetting sealing resin sheet and manufacturing method of electronic part package | |
JP2009194359A (ja) | 回路接続用接着フィルム、これを用いた回路部材の接続構造及び回路部材の接続方法 | |
JP2010116453A (ja) | フィルム状接着剤、それを用いた半導体パッケージ及びその製造方法 | |
JP4994743B2 (ja) | フィルム状接着剤及びそれを使用する半導体パッケージの製造方法 | |
TW201034094A (en) | Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition | |
KR102012788B1 (ko) | 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치 | |
JP5354841B2 (ja) | 半導体装置及びその製造方法 | |
JP5309352B2 (ja) | 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法 | |
JP3999840B2 (ja) | 封止用樹脂シート | |
JP4507488B2 (ja) | 接合材料 | |
JP6041463B2 (ja) | エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体 | |
JP2004315688A (ja) | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 | |
JPWO2019112048A1 (ja) | 積層体及び電子装置 | |
JP6425062B2 (ja) | 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ | |
KR20180008308A (ko) | 반도체 장치의 제조 방법 | |
JPH11168112A (ja) | 半導体パッケージ及びその製造方法 | |
JP5682554B2 (ja) | 金属支持フレキシブル基板ならびにそれを用いたテープオートメーテッドボンディング用金属支持キャリアテープ、led実装用金属支持フレキシブル回路基板および回路形成用銅箔積層済み金属支持フレキシブル回路基板 | |
JP2009091566A (ja) | 接着剤組成物およびそれを用いた接着剤シート | |
JP2006117824A (ja) | 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート | |
JP2009246026A (ja) | ペースト状接着剤及びこの接着剤を用いた電子部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130220 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |