JP5296636B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5296636B2
JP5296636B2 JP2009191844A JP2009191844A JP5296636B2 JP 5296636 B2 JP5296636 B2 JP 5296636B2 JP 2009191844 A JP2009191844 A JP 2009191844A JP 2009191844 A JP2009191844 A JP 2009191844A JP 5296636 B2 JP5296636 B2 JP 5296636B2
Authority
JP
Japan
Prior art keywords
insulating material
photosensitive insulating
chip
semiconductor package
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009191844A
Other languages
English (en)
Other versions
JP2011044587A5 (ja
JP2011044587A (ja
Inventor
徹 日詰
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009191844A priority Critical patent/JP5296636B2/ja
Priority to US12/858,921 priority patent/US8153479B2/en
Publication of JP2011044587A publication Critical patent/JP2011044587A/ja
Publication of JP2011044587A5 publication Critical patent/JP2011044587A5/ja
Application granted granted Critical
Publication of JP5296636B2 publication Critical patent/JP5296636B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージの製造技術に関し、特に、高集積化・高密度化および微細化された半導体チップを搭載した半導体パッケージに適用して有効な技術に関する。
特開２００４−１０３６６５号公報（特許文献１）には、チップの電極が形成された面に、エネルギー線照射によりイオン交換性基を生成或いは消失させ得る絶縁性基板を配置し、露光および無電解めっきにより、チップの電極と接続された貫通導体を形成する技術が開示されている。
また、特開２００４−４７５４３号公報（特許文献２）には、チップ上にビルドアップ多層配線を形成するにあたり、チップからみて一層目は感光性樹脂膜を用いて、他の層は非感光性樹脂膜を用いて形成する技術が開示されている。このチップの電極に対応するビア孔は、感光性樹脂膜に露光、現像することにより形成される。
また、ＷＯ ０２／１５２６６（特許文献３）、ＷＯ ０２／３３７５１（特許文献４）、およびＵＳ ７２０２１０７（特許文献５）には、チップの能動面とその周囲の封止樹脂上に配線層と絶縁層を積層し、パッケージ基板を形成する技術が開示されている。
特開２００４−１０３６６５号公報 特開２００４−４７５４３号公報 ＷＯ ０２／１５２６６ ＷＯ ０２／３３７５１ ＵＳ ７２０２１０７
半導体チップをパッケージ化した半導体パッケージ（半導体装置）の製造には、例えば、半田を用いたフリップチップ実装が用いられるが、半導体チップの接続端子は、半導体素子の高集積化・高密度化に伴いファインピッチ化されてきている。このため、半導体チップを実装する基板側にも微細化・高密度化に対応する処理が施されている。
しかしながら、パッケージ基板製造の主流である、セミアディティブ法、サブトラクティブ法などで配線層をビルドアップしていく方法では、まもなく微細配線化の限界を迎えるといわれている。これを解決する手段として、チップ実装に関しては、配線層のファインピッチ化のため、様々なアプローチがなされている。例えば、パッケージ基板製造について種々の微細配線形成が試みられている（例えば、特許文献３〜５）。
このように、半導体素子の高密度化に伴い、ファインピッチ化に対応した半導体パッケージへの要求が高まっている。しかし、半導体パッケージへの半導体チップの搭載に、半田によるフリップチップ実装を用いた場合、ファインピッチとなるに従い、半田のマイグレーションによって接続信頼性が低下し、これにより製造歩留まりが低下してしまう。
また、例えば、特許文献３〜５に記載の技術のような製造プロセスを用いたパッケージ基板製造は、微細配線形成には有効であるが、従来のパッケージ基板製造技術に比べ、コストが増大してしまう。また、この製造プロセスで用いられる微細配線形成技術は、非常に平滑な面にしか適用できず、例えば、有機基板のような反り、うねりがある基板上に同じデザインルールの微細配線を形成することは困難を伴い、製造歩留まりが低下してしまうことが考えられる。
また、封止樹脂上に再配線する技術を用いる技術においても、封止樹脂上面とチップ能動面との段差や反り、封止樹脂の熱処理による熱膨張、樹脂収縮によるチップ位置ズレなどにより、微細配線を形成することは困難を伴い、製造歩留まりが低下してしまうことが考えられる。
本発明の目的は、半導体パッケージの製造歩留まりを向上することのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の一実施の形態における半導体パッケージの製造方法は（ａ）第１面とその裏側の第２面を有する感光性絶縁材を準備する工程、（ｂ）前記感光性絶縁材の前記第１面に、表面に接続端子を有する半導体チップを前記表面側で接着する工程、（ｃ）前記（ｂ）工程後に、前記第２面側から前記感光性絶縁材を露光する工程、（ｄ）前記（ｃ）工程後に、前記第１面上の前記半導体チップを樹脂封止する工程、（ｅ）前記（ｃ）工程後に、前記感光性絶縁材を現像することによって、前記接続端子に通ずる貫通穴を前記感光性絶縁材に形成する工程、を含む。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すると、この一実施の形態によれば、半導体パッケージの製造歩留まりを向上することができる。
本発明者らが検討した製造工程中の半導体パッケージを模式的に示す断面図である。 図１に続く製造工程中の半導体パッケージを模式的に示す断面図である。 図２に続く製造工程中の半導体パッケージを模式的に示す断面図である。 本発明者らが検討した製造工程中の半導体パッケージの不具合を説明するための断面図である。 本発明の一実施形態における製造工程中の半導体パッケージを模式的に示す平面図である。 図５のＸ−Ｘ線における製造工程中の半導体パッケージを模式的に示す断面図である。 図６に続く製造工程中の半導体パッケージを模式的に示す断面図である。 図７に続く製造工程中の半導体パッケージを模式的に示す断面図である。 図８に続く製造工程中の半導体パッケージを模式的に示す断面図である。 図９に続く製造工程中の半導体パッケージを模式的に示す断面図である。 図１０に続く製造工程中の半導体パッケージを模式的に示す断面図である。 図１１に続く製造工程中の半導体パッケージを模式的に示す断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
まず、本発明者らが検討した半導体パッケージ（半導体装置）の製造技術について図１〜図４を参照して説明する。図１に示すように、粘着材２を貼った金属板１を準備する。この金属板１は半導体パッケージの製造におけるウェハー状の基材であり、粘着材２は金属板１に半導体チップ（以下、単にチップという）３を仮固定するためのものである。
このような粘着材２を有する金属板１を準備した後、表面に接続端子４を有するチップ３（例えば２個）をその表面側で粘着材２に接着させて搭載し、チップ３をモールド樹脂５で封止する。ここで、接続端子４はチップ３の表面から突起しているので、搭載時に、接続端子４は粘着材２にめり込まれている。また、チップ３は、微細化・高密度化で形成されている。
続いて、樹脂封止されたチップ３から、粘着材２を含む金属板１を分離（剥離）した後、図２に示すように、モールド樹脂５の表面上に感光性の絶縁膜６などを例えばスピンコートによって形成した後、フォトリソグラフィ技術を用いて接続端子４に通ずるビア（ｖｉａ）穴７を絶縁膜６に形成する。フォトリソグラフィ技術を用いてのビア穴形成は、例えばレーザビア技術によるビア穴形成よりも、微細な径で形成することができるので、微細化・高密度化されたチップ３との接続に対応することができる。
続いて、図３に示すように、接続端子４と電気的に接続する導電性材（例えば、銅めっき膜）をビア穴７に形成してビア８を形成し、ビア８と電気的に接続する配線層９を絶縁膜６上に形成する。その後、ビルドアップ法によって、配線層１０、１１、ビア１２、１３、層間絶縁膜１４、１５およびソルダレジスト層１６が形成されて、半導体パッケージが略完成する。
しかしながら、前述のモールド樹脂５の樹脂封止工程では、以下の問題が発生することを本発明者らは見出した。まず、樹脂封止工程時の熱（例えば、１５０℃〜１７０℃程度）の影響により、金属板１の膨張やモールド樹脂５の収縮が発生し、チップ３の位置が設計基準値から大幅にずれてしまう場合がある。図４に、モールド樹脂５で封止されるチップ３ａ、３ｂの設計基準値による位置をそれぞれ破線Ａ、Ｂで示し、これに対してチップ３ａ、３ｂが位置ずれしている状態を示している。
また、図４に示すチップ３ａのように、樹脂封止工程で、接続端子４上にモールド樹脂５が染み込み、電気的接続を確保できない場合がある。樹脂封止工程の後では、金属板１をチップ３およびモールド樹脂５から分離（剥離）するが、この分離のために粘着材２とチップ３との接着力は、強固とすることはせず、分離可能なものとしている。このため、粘着材２の接着力が弱すぎる場合、樹脂封止工程での封止圧により、接続端子４までモールド樹脂５が染み込む場合がある。
一方、チップ３と粘着材２との接着力が強すぎる場合、図４に示すチップ３ｂのように、粘着材２にめり込んだ接続端子４の高さ分だけ、接続端子４がモールド樹脂５の表面から突出してしまうことが考えられる。
このため、前述の工程で形成された半導体パッケージでは、例えば、絶縁膜６、層間絶縁膜１４、１５およびソルダレジスト層１６の形成時に平坦な絶縁膜等の形成ができない場合、ビア穴７形成時のマスクずれによる接続不良が発生する場合、ビア８自体の導通不良が発生する場合などの問題が生じる。
このように、微細化・高密度化されたチップ３の接続端子４に対して、フォトリソグラフィ技術を用いたビア穴７形成は有効であるが、前述のような問題が生じる。
次に、前述の検討を基にした半導体パッケージ（半導体装置）の製造技術について図５〜図１２を参照して説明する。
まず、図５および図６に示すように、表面２１ａ（第１面）とその裏側の背面２１ｂ（第２面）を有する感光性絶縁材２１を準備する。この感光性絶縁材２１は、未硬化状態で接着性を有するものである。例えば、感光性絶縁材２１は、硬化温度が２００℃程度の感光性樹脂からなり、厚さが６〜１０μｍ程度である。この感光性絶縁材２１としては、エポキシ系樹脂、ポリイミド系樹脂、フェノール系樹脂等の感光性樹脂を使用できる。なお、本実施形態では、表面２１ａ側で半導体チップが感光性絶縁材２１に接着（搭載）されることとなる。
この感光性絶縁材２１の背面２１ｂには、感光性絶縁材２１への露光工程で用いられる露光光（例えば、紫外線光）を透過するテープ２２が接着（貼付）されている。テープ２２は、感光性絶縁材２１の基材であり、例えば、ＰＥＴ（polyethylene terephthalate）とこれに塗工されたシリコーン系粘着材からなり、全体の厚さが２５〜３０μｍ程度のものである。すなわち、シリコーン系粘着材によってテープ２２が背面２１ｂに接着された感光性絶縁材２１が準備される。この露光光を透過するテープ２２は、熱膨張係数が小さいものが好ましい。感光性絶縁材２１に実装される半導体チップに対して、熱膨張による位置ずれを抑制するためである。このように準備される感光性絶縁材２１は、例えばフィルム状として背面２１ｂをテープ２２に接着した形態で使用できる。または、離型剤（フッ素系離型剤やシリコーン系離型剤）を設けたテープ２２の表面に感光性樹脂膜を塗布し、テープ２２表面に層状に感光性絶縁材２１を形成した形態で使用できる。
続いて、粘着材２３を有する環状の治具２４（枠体）と、治具２４の内側に配置され、複数の開口部２５ａを有する補強材２５とを感光性絶縁材２１の表面２１ａに接着する。治具２４は、例えば、ステンレスなどの金属からなり、厚さが１ｍｍ程度、直径が８ｉｎｃｈ程度のものである。また、補強材２５は、例えば、金属（例えば、銅、ステンレス、アルミニウム）、樹脂、またはガラスエポキシなどの剛性を有するスティフナーやフィルムからなり、厚さが例えば１００μｍ程度のものである。
感光性絶縁材２１に粘着材２３（厚さは例えば数μｍ程度）を介して環状の治具２４を接着することで、フィルムを張った状態とすることができ、感光性絶縁材２１の表面２１ａ、背面２１ｂを平坦に固定することができる。また、環状の治具２４を用いることで、感光性絶縁材２１と治具２４が、半導体プロセスで用いられる略円形の半導体ウェハーと同形状となり、ハンドリングなどにおいて半導体ウェハーと同様に取り扱うことができる。
また、後の工程では、環状の治具２４の内側の感光性絶縁材２１の表面２１ａ上にモールド樹脂を形成することになる。その際モールド樹脂の収縮が起こり、特に、表面２１ａの中心側より外側で収縮が起こる。このため、感光性絶縁材２１の外側に配置されることとなる環状の治具２４によって、モールド樹脂の収縮に伴うフィルム状の感光性絶縁材２１の収縮を抑制することができる。
また、感光性絶縁材２１は、その背面２１ｂ側に接着されたテープ２２によって剛性が確保されているが、本実施形態では、さらに、表面２１ａ側に補強材２５を接着することによって、より剛性を向上することができる。一方、パッケージの剛性（強度）が保てる場合、補強材２５は不要となる。また、補強材２５は、複数の開口部２５ａを有しており、この開口部２５ａからは感光性絶縁材２１の表面２１ａが露出している。本実施形態では、この開口部２５ａから露出している表面２１ａのチップ搭載領域Ｃに、チップが配置されることとなる。なお、１つの開口部２５ａに搭載するチップの数は任意であり、１個でも複数個でも良い。
続いて、図７に示すように、感光性絶縁材２１の表面２１ａに、表面に接続端子２６を有するチップ２７をその表面側で接着し搭載する。例えば１２５μｍ〜７００μｍ程度の厚さのチップ２７には、その表面側に半導体製造プロセスによって、例えば、半導体素子、配線層、それらを保護する表面保護膜（図示せず）が形成されている。この表面保護膜から露出している接続端子２６は、半導体素子と電気的に接続されている。本実施形態では、接続端子２６は、ローポストのようにチップ２７の表面から突起しており、高さが例えば１〜５μｍ程度のものである。なお、接続端子２６は、後の工程でビアと接続できる面積が確保されていれば、チップ２７の表面と同一面の高さでも良く、また、表面に埋め込まれた状態であっても良い。
感光性絶縁材２１にチップ２７を搭載する際には、感光性絶縁材２１の硬化温度より低い温度で、チップ２７を加熱しながらチップ２７を感光性絶縁材２１の表面２１ａに接着している。本実施形態では、感光性絶縁材２１で用いる樹脂の硬化温度は、例えば２００℃程度であるので、チップ２７の加熱は例えば１００℃程度としている。
このように、チップ２７を加熱しながら、感光性絶縁材２１に搭載することで、感光性絶縁材２１と、チップ２７の表面保護膜（例えば、有機系樹脂）との接着性を向上することができ、チップ２７を感光性絶縁材２１に固定することができる。この感光性絶縁材２１は、最終的な半導体パッケージにおいて、チップ２７と接着したまま残存させるので、チップ２７と強力に固定して良い。
このため、図４を参照して説明したように、樹脂封止時において、樹脂が染み出したりすることを防止することができ、接続不良を低減することができる。したがって、半導体パッケージの製造歩留まりの低下を抑制することができる。
また、本実施形態では、感光性絶縁材２１へのチップ２７の実装の際には、感光性絶縁材２１に対して加熱処理を施していない。図５に示したような大きさ（例えば８ｉｎｃｈ程度）の感光性絶縁材２１全体を加熱し、各チップ搭載領域Ｃのそれぞれにチップ２７を搭載する場合、感光性絶縁材２１への加熱時間が長くなってしまい、感光性絶縁材２１が硬化した状態となってしまうからである。
このような感光性絶縁材２１が硬化した場合、フォトリソグラフィ技術を用いた露光及び現像工程において、ビア穴が設計通りに形成されず、接続不良となることが考えられる。そこで、本実施形態では、チップ２７のみを加熱しながら感光性絶縁材２１に接着させている。したがって、接続不良を低減することができ、半導体パッケージの製造歩留まりの低下を抑制することができる。
また、チップ２７の表面から接続端子２６が突起しているような場合、チップ２７を加熱しながら、感光性絶縁材２１に搭載することで、接続端子２６を感光性絶縁材２１中にめり込ませている。チップ２７の接続端子２６も加熱されるので、感光性絶縁材２１中へ容易にめり込ませることができ、また、感光性絶縁材２１へのチップ２７の接着性をより向上することができる。
このため、図４を参照して説明したように、樹脂封止時において、チップの接続端子上に樹脂が染み出したりすることを防止することができ、接続不良を低減することができる。したがって、半導体パッケージの製造歩留まりの低下を抑制することができる。
続いて、図８に示すように、パターン２８を有するフォトマスク（図示せず）を用いて、透明なテープ２２を介して背面２１ｂ側から感光性絶縁材２１を露光する。本実施形態では、パターン２８に形成された開口部２８ａを露光光（図８中で矢印、破線で示す）が通過し、チップ２１の接続端子２６に到達するビア穴となる箇所の感光性絶縁材２１を感光する。
この露光工程では、接続端子２６に到達するビア穴を形成するために、接続端子２６に対する開口部２８ａの位置合わせが重要となる。本実施形態では、ビア穴形成の露光工程まで、図４を参照して説明したチップの位置ずれが発生してしまう樹脂封止工程を行っていないので、所望の位置に精度良く露光することができる。このため、接続端子２６とビアとの接続不良を低減することができる。したがって、半導体パッケージの製造歩留まりの低下を抑制することができる。なお、本実施形態では、例えば、３０μｍ程度の接続端子２６の径に対して、最小のビア穴径を例えば１０μｍ程度とすることができる。
続いて、図９に示すように、補強材２５とともに、感光性絶縁材２１の表面２１ａ上のチップ２７を、その背面が被覆されるように樹脂封止する。これにより、チップ２７はモールド樹脂２９によって覆われて、保護される。この工程では、感光性絶縁材２１の硬化温度（例えば、２００℃程度）より低い温度（例えば、１５０℃〜１７０℃程度）で、チップ２７が樹脂封止される。
感光性絶縁材２１に、例えば、硬化温度以上の温度が加わった場合、後の工程で行われる現像工程において感光性絶縁材２１の感光箇所（ビア穴形成箇所）で、現像が良好に行われないことも考えられる。そこで、本実施形態では、ビア穴が形成するまでは、感光性絶縁材２１へ硬化温度以上の温度を加えない製造工程となるようにしている。
また、本実施形態では、感光性絶縁材２１とチップ２７は固定されているので、モールド樹脂封止の際には、図４で示したような、接続不良に繋がるモールド漏れや、段差などの発生を抑制することができる。したがって、半導体パッケージの製造歩留まりの低下を防止できる。
続いて、ビア穴の位置が感光された感光性絶縁材２１を現像する前に、テープ２２を感光性絶縁材２１から分離する。感光性絶縁材２１とテープ２２とは、シリコーン系粘着材で接着されている。本実施形態では、基材に板ではなく、テープ２２を用いているので、例えば、剥離ローラによってテープ２２を感光性絶縁材２１から容易に剥離することができる。
続いて、図１０に示すように、感光されている感光性絶縁材２１を現像することによって、接続端子２６に通ずるビア穴３０（貫通穴）を感光性絶縁材２１に形成する。このように、ビア穴３０を形成するにあたり、フォトリソグラフィ技術を用いているが、ビア穴３０を形成するにあたり、レーザビア技術を用いることも考えられる。しかしながら、レーザビア技術よりフォトリソグラフィ技術は、加工寸法を小さくすることができるので、微細化・高密度化に対応させた半導体パッケージを形成するあたり、本実施形態では、フォトリソグラフィ技術を用いて、ビア穴３０を形成している。
なお、本実施形態では、感光性絶縁材２１を露光した後に、チップ２７を樹脂封止し、次いで、感光性絶縁材２１を現像しているが、感光性絶縁材２１を露光した後であれば、感光性絶縁材２１を現像した後、チップ２７を樹脂封止しても良い。樹脂封止工程でモールド樹脂２９が収縮した場合であっても、接続端子２６に通ずるビア穴３０が形成されているからである。
続いて、図１１に示すように、例えば、セミアディティブ法によって、ビルドアップ層を形成する。すなわち、本実施形態では、チップ２７とモールド樹脂２９上に、配線層および絶縁層が形成されることとなる。なお、以下の説明では、チップ２７とモールド樹脂２９上には、ビルドアップ法に配線層と絶縁層が積層されるが、実際の配線層と絶縁層は、チップ厚に比較し非常に薄いものであり、本発明では、チップ２７とモールド樹脂２９を基体として、その上に配線層と絶縁層が積層されるものである。
まず、接続端子２６と電気的に接続する導電性材をビア穴３０に埋め込むことによってビア３１を形成すると共に、ビア３１と電気的に接続する配線層３２を感光性絶縁材２１上に形成する。具体的には、ビア穴３０内および感光性絶縁材２１上に銅等の無電解めっきなどによりシード層（図示しない）を形成した後に、ビア３１及び配線層３２が形成される領域に開口部が設けられたレジスト層（図示しない）を形成する。次いで、前記シード層をめっき導通部に用いた電解めっき法によって、前記レジスト層の開口部内に、例えば銅めっき膜を形成する。次いで、前記レジスト層を剥離した後、前記銅めっき膜をマスクにして前記シード層をエッチングする。これにより、ビア穴３０内に形成されたビア３１と感光性絶縁材２１上に形成された配線層３２が一体に形成される。
その後、感光性絶縁材２１上に形成されている配線層３２を覆うように例えば１０μｍ〜１５μｍ程度の厚さの、ポリイミド等の絶縁樹脂からなる層間絶縁層３３を形成した後、配線層３２に到達するビア穴を形成し、そのビア穴を介して配線層３２と電気的に接続される配線層３４を形成する。この配線層３４は、配線層３２と同様に形成され、例えば銅めっき膜からなる。次いで、例えば２０μｍ〜２５μｍ程度の厚さの、樹脂フィルムを積層して形成された層間絶縁層３５、および配線層３４と電気的に接続される配線層３６を形成する。
次いで、層間絶縁層３５上に、配線層３６の表面を露出する開口部を有するソルダレジスト層３７を形成する。ソルダレジスト層３７は、例えば、層間絶縁層３５上にフィルム状のレジストを形成した後、該レジストに対して露光・現像を行うことによって形成される。ソルダレジスト層３７から露出している部分の配線層３６は、電極パッドとして用いられる。この電極パッドの表面には、ニッケルめっきと金めっき等のめっき層を設けても良い。また、ソルダレジスト層３７によって、外部接続端子との接続時のショート（短絡）が防止され、また保護される。このように、本実施形態では、チップ２７とモールド樹脂２９を基材として、その上に感光性絶縁材２１、配線層３２、３４、３６、層間絶縁層３３、３５、ソルダレジスト層３７を積層し、多層の配線構造３８を得ている。
続いて、感光性絶縁材２１に治具２４が接着した状態で、少なくとも一つの開口部２５ａが含まれるよう、隣接する開口部２５ａ間であるチップ２７周囲の、モールド樹脂２９、補強材２５、配線構造３８を切断し、チップ２７を有する個片を形成し、図１２に示すような半導体パッケージ（半導体装置）が完成する。なお、本実施形態では、チップ２７背面をモールド樹脂２９で被覆した状態を示しているが、個片にする切断前に、モールド樹脂２９を研磨し、チップ２７背面を露出しても良い。また、配線層３６（電極パッド）に、はんだボール等の外部接続端子を接合後、切断し、半導体パッケージを得ても良い。
このように、本実施形態では、ビア穴形成用の露光を行った後、チップ２７を樹脂封止するので、熱処理時のモールド樹脂２９の膨張収縮によるチップ位置ずれの影響を受けずに感光性絶縁材２１は現像され、最終的に接続端子２６とビア３１とを良好に電気的に接続することができる。したがって、接続不良が低減されるため、半導体パッケージの製造歩留まりを向上することができる。
１ 金属板
２ 粘着材
３、３ａ、３ｂ チップ
４ 接続端子
５ モールド樹脂
６ 絶縁膜
７ ビア穴
８ ビア
９、１０、１１ 配線層
１２、１３ ビア
１４、１５ 層間絶縁膜
１６ ソルダレジスト層
２１ 感光性絶縁材
２１ａ 表面（第１面）
２１ｂ 背面（第２面）
２２ テープ（基材）
２３ 粘着材
２４ 治具
２５ 補強材
２５ａ 開口部
２６ 接続端子
２７ チップ
２８ パターン
２９ モールド樹脂
３０ ビア穴（貫通穴）
３１ ビア
３２ 配線層
３３ 層間絶縁層
３４ 配線層
３５ 層間絶縁層
３６ 配線層
３７ ソルダレジスト層
３８ 配線構造

Claims (10)

  1. 以下の工程を含む半導体パッケージの製造方法：
    （ａ）第１面とその裏側の第２面を有する感光性絶縁材を準備する工程；
    （ｂ）前記感光性絶縁材の前記第１面に、表面に接続端子を有する半導体チップを前記表面側で接着する工程；
    （ｃ）前記（ｂ）工程後に、前記第２面側から前記感光性絶縁材を露光する工程；
    （ｄ）前記（ｃ）工程後に、前記第１面上の前記半導体チップを樹脂封止する工程；
    （ｅ）前記（ｃ）工程後に、前記感光性絶縁材を現像することによって、前記接続端子に通ずる貫通穴を前記感光性絶縁材に形成する工程。
  2. 請求項１記載の半導体パッケージの製造方法において、
    前記（ｄ）工程後に、前記（ｅ）工程を行う。
  3. 以下の工程を更に含む請求項２記載の半導体パッケージの製造方法：
    （ｆ）前記（ｅ）工程後に、前記接続端子と電気的に接続する導電性材を前記貫通穴に形成する工程；
    （ｇ）前記導電性材と電気的に接続する配線層を前記感光性絶縁材上に形成する工程。
  4. 請求項１、２または３記載の半導体パッケージの製造方法において、
    前記（ａ）工程では、前記（ｃ）工程で用いる露光光を透過する基材が前記第２面に接着された前記感光性絶縁材を準備し、
    前記（ｃ）工程では、前記基材を介して前記感光性絶縁材を露光し、
    前記（ｅ）工程の現像前に、前記基材を前記感光性絶縁材から分離する。
  5. 請求項３記載の半導体パッケージの製造方法において、
    前記（ｂ）工程では、環状の治具を前記感光性絶縁材の第１面に接着した後、前記治具の内側で前記半導体チップを前記感光性絶縁材の第１面に接着し、
    前記（ｇ）工程後に、前記治具を前記感光性絶縁材から分離する。
  6. 請求項３記載の半導体パッケージの製造方法において、
    前記（ｂ）工程では、環状の治具と、前記治具の内側に配置され、開口部を有する補強材とを前記感光性絶縁材の第１面に接着した後、前記開口部の内側で前記半導体チップを前記感光性絶縁材の第１面に接着し、
    前記（ｄ）工程では、前記半導体チップとともに前記補強材を樹脂封止し、
    前記（ｇ）工程後に、前記治具を前記感光性絶縁材から分離する。
  7. 請求項５または６記載の半導体パッケージの製造方法において、
    前記（ｇ）工程後に、前記感光性絶縁材に前記治具が接着した状態で、前記半導体チップの周囲を切断し、前記半導体チップを有する個片を形成した後、前記治具を前記感光性絶縁材から分離する。
  8. 請求項１〜７のいずれか一項に記載の半導体パッケージの製造方法において、
    前記（ｂ）工程では、前記感光性絶縁材の硬化温度より低い温度で、前記半導体チップを加熱しながら前記半導体チップを前記感光性絶縁材の第１面に接着する。
  9. 請求項１〜８のいずれか一項に記載の半導体パッケージの製造方法において、
    前記接続端子は、前記半導体チップの表面から突起しており、
    前記（ｂ）工程では、前記接続端子を前記感光性絶縁材中にめり込ませる。
  10. 請求項１〜９のいずれか一項に記載の半導体パッケージの製造方法において、
    前記（ｄ）工程では、前記感光性絶縁材の硬化温度より低い温度で、前記半導体チップを樹脂封止する。
JP2009191844A 2009-08-21 2009-08-21 半導体パッケージの製造方法 Active JP5296636B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009191844A JP5296636B2 (ja) 2009-08-21 2009-08-21 半導体パッケージの製造方法
US12/858,921 US8153479B2 (en) 2009-08-21 2010-08-18 Method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191844A JP5296636B2 (ja) 2009-08-21 2009-08-21 半導体パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013028673A Division JP5633096B2 (ja) 2013-02-18 2013-02-18 半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2011044587A JP2011044587A (ja) 2011-03-03
JP2011044587A5 JP2011044587A5 (ja) 2012-08-16
JP5296636B2 true JP5296636B2 (ja) 2013-09-25

Family

ID=43605694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009191844A Active JP5296636B2 (ja) 2009-08-21 2009-08-21 半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US8153479B2 (ja)
JP (1) JP5296636B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680683B1 (en) * 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
JP5847419B2 (ja) * 2011-03-31 2016-01-20 京セラクリスタルデバイス株式会社 ウエハの接合方法
JP6003369B2 (ja) * 2012-08-06 2016-10-05 富士通株式会社 半導体装置の製造方法
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
SG10201501021PA (en) * 2015-02-10 2016-09-29 Delta Electronics Int L Singapore Pte Ltd Package structure
JP2019033124A (ja) * 2017-08-04 2019-02-28 リンテック株式会社 半導体装置の製造方法、及び接着積層体
JP7101627B2 (ja) * 2019-01-29 2022-07-15 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法
US20220285599A1 (en) * 2021-03-05 2022-09-08 Seoul Semiconductor Co., Ltd. Circuit board having multiple solder resists and displaying apparatus having the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260564A (ja) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
DE60138416D1 (de) * 2000-08-16 2009-05-28 Intel Corp Packung
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
JP4048528B2 (ja) * 2002-07-09 2008-02-20 富士通株式会社 半導体装置の製造方法
JP2004079816A (ja) * 2002-08-20 2004-03-11 Sony Corp チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP5354841B2 (ja) * 2005-12-28 2013-11-27 日東電工株式会社 半導体装置及びその製造方法
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US8153479B2 (en) 2012-04-10
US20110045642A1 (en) 2011-02-24
JP2011044587A (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
JP5296636B2 (ja) 半導体パッケージの製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5161732B2 (ja) 半導体装置の製造方法
JP5581519B2 (ja) 半導体パッケージとその製造方法
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
KR102673994B1 (ko) 반도체 패키지 및 그 제조 방법
US9949372B2 (en) Printed wiring board and method for manufacturing the same
US20120018870A1 (en) Chip scale package and fabrication method thereof
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
WO2011024939A1 (ja) 半導体装置およびその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2009272512A (ja) 半導体装置の製造方法
US10504850B2 (en) Semiconductor processing method
JP5633096B2 (ja) 半導体パッケージ
KR101755814B1 (ko) 반도체 장치 및 그의 제조방법
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP2005019754A (ja) 複合部品及びその製造方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP5370216B2 (ja) 半導体装置の製造方法
JP4297154B2 (ja) 半導体装置の製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
JP2004320059A (ja) 半導体装置の製造方法
KR20110121323A (ko) 반도체 패키지 및 그 제조방법
JP2006012885A (ja) 半導体装置およびその製造方法
JP2011238755A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Ref document number: 5296636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150