JP4052955B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4052955B2
JP4052955B2 JP2003030119A JP2003030119A JP4052955B2 JP 4052955 B2 JP4052955 B2 JP 4052955B2 JP 2003030119 A JP2003030119 A JP 2003030119A JP 2003030119 A JP2003030119 A JP 2003030119A JP 4052955 B2 JP4052955 B2 JP 4052955B2
Authority
JP
Japan
Prior art keywords
wiring
support
semiconductor element
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003030119A
Other languages
English (en)
Other versions
JP2004241660A (ja
Inventor
真一 宮崎
広一 本多
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003030119A priority Critical patent/JP4052955B2/ja
Priority to US10/771,451 priority patent/US20040154163A1/en
Publication of JP2004241660A publication Critical patent/JP2004241660A/ja
Priority to US11/521,354 priority patent/US7498249B2/en
Application granted granted Critical
Publication of JP4052955B2 publication Critical patent/JP4052955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ多層基板と接続する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年のＩＣチップの高性能化・小型化に伴い、ＩＣチップを搭載する基板の配線密度の高密度化、多ピン化が重要な技術的課題となっている。現在、実用化されている高密度実装基板の一例としてビルドアップ多層基板がある。このものは、コア基板となるガラスエポキシ基板上にエポキシ系の樹脂層を形成し、この樹脂層にレーザー加工やフォトエッチング加工によってビアホールを形成した後、その上から、銅めっきで内層導体パターンやビア導体を形成し、以後、同様の工程を順次繰り返して多層化するものである。
【０００３】
このビルドアップ多層基板と半導体素子との接続は、従来はビルドアップ多層基板が備えるパッドと半導体素子が備えるパッドと半田バンプを用いて接合していた。
ところが、例えば特許文献１が０００３段落目に指摘するように、半田バンプでは狭ピッチ化に対応できない。
【０００４】
このため、特許文献１では、半導体素子上に絶縁層樹脂を形成し、その後、半導体素子が備えるパッドとビルドアップ多層基板が備えるパッドとを接続するための導電ペースト層形成用の穴を加工することを００２７段落目に開示する。
しかし、この製造方法では、絶縁層樹脂への穴あけ工法としてレーザーを用いるため、穴あけ加工によって半導体がダメージを受ける危険性が高い。このため、半導体素子上にある絶縁樹脂のレーザーによる穴あけ加工は、さらなる半導体素子の小チップ化及びさらなる半導体素子上の接続パッドの狭ピッチ化には対応できない加工方法である。
【０００５】
また、特許文献１では薬品現像を用いて穴あけ工法を用いることも開示している。
しかし、絶縁樹脂として一般的に用いられるエポキシ系の樹脂を半導体素子が共存する状態で化学的にエッチングしようとしても半導体素子への化学的なダメージを考慮すると現像材料としてエッチング力の強い材料を用いることは困難である。従って、加工された穴のアスペクト比、即ち穴の深さを穴の最大開口部分の直径で除した数値、が高いものとすることは極めて困難であった。このため、エポキシ系樹脂の半導体素子上での薬品現像による穴あけ加工は半導体素子上の接続パッドのさらなる狭ピッチ化には対応できない加工方法である。
【０００６】
さらに、例えば特許文献２では、半導体素子上に感光性樹脂を形成し、従来技術であるフォトファブリケーションをこの感光性樹脂に実行して半導体素子が備えるパッドとビルドアップ多層基板が備えるパッドとを接続するための穴を加工する方法を００１３〜００１４段落目に開示する。
しかし、半導体素子は使用時に６０℃以上の高温となる場合もあるから、感光性樹脂を少なくとも半導体素子に直接接触する材料として用いることは、長期の使用に亘っての信頼性を確保しにくい。チップサイズが小型化、高機能化すると、半導体素子単位面積当たりから発生する熱量は増加する傾向にあることを考慮すると、特許文献２が開示する製造方法では、半導体素子のさらなる小チップ化及び半導体素子上の接続パッドのさらなる狭ピッチ化には対応できない製造方法といえる。
【０００７】
【特許文献１】
特開２００１−１５６５０号公報
【特許文献２】
特開平１１−２３３６７８号公報
【発明が解決しようとする課題】
【０００８】
本発明の目的は、半導体素子のさらなる小チップ化や高機能化、或いは半導体装置の小型化や高機能化、さらには半導体装置を備える基板の小型化や高機能化という要請に基づき、狭ピッチ接続パッドを備える半導体素子の能力を適切に発揮させることを可能とする半導体装置の製造方法を提供することにある。
【０００９】
すなわち本発明の半導体装置の製造方法は半導体素子の接続パッド上に、第１のレジストポストを形成する工程と、支持体上に、第２のレジストポストを形成する工程と、前記支持体上に半導体素子を、前記第２のレジストポストから離間させてマウントする工程と、前記半導体素子と、前記第１のレジストポストと、前記第２のレジストポストとをカバーする絶縁体を形成する工程と、前記絶縁体を除去して、前記第１のレジストポストの表面と、前記第２のレジストポストの表面とを露出させる工程と、前記第１のレジストポストと、前記第２のレジストポストとを除去して、前記絶縁体中に第１の貫通部と、第２の貫通部とを形成し、第１の貫通部は接続パッドを露出させ、第２の貫通部は支持体を露出させる工程と、前記第１の貫通部を介して前記接続パッドと電気的に接触し、前記第２の貫通部を介して前記支持体と接触するとともに、前記絶縁体上に延在する導体を形成する工程と、前記支持体の少なくとも１部を除去し、前記絶縁体の第１の貫通部が形成される表面と対向する表面において、前記導体を露出端面として露出させる工程と、を含むことを特徴とする。
【００１０】
前記導体は、めっきによって形成されているようにすることができる。
【００１１】
複数の前記半導体装置を準備する工程と、前記複数の前記半導体装置の１つの前記露出端面を、別の前記複数の前記半導体装置の導体に、電気的に接続し、前記複数の前記半導体装置を積層する工程と、をさらに含む様にしても良い。
【００１２】
半導体装置の１つの前記露出端面と、別の半導体装置の導体とは、半田バンプまたは導電ペーストを介して接続されている様にすることができる。
【００１３】
以上の本発明の半導体装置の製造方法によって製造された半導体装置は、接続パッドが狭ピッチ化した半導体素子を内在していても、近接配線間又は近接導体間の短絡による不良や雑音による誤動作が起こりにくい。
また、配線間の信号干渉による誤動作が起こりにくい。
また、係る半導体装置の単位体積当たりの発熱量が極端に増加しにくく、発生した熱を放出しやすいので熱に起因する誤動作が発生しにくい。
【００１４】
また、配線支持体の劣化に由来する長期信頼性の低下が起こりにくい。
また、係る半導体装置として接地電位の不安定さに起因する誤動作が発生しにくい。
また、係る半導体装置とこれに接続する基板等との相互配置の自由度が高まる。
さらに、再配線層を係る半導体装置上に構成する場合には、再配線層での不良が起こりにくい。
さらに、係る半導体装置の基板等への組み付け後の信頼性が高い。
さらに、係る半導体装置を組み付けてなる基板等は小型化と高機能化とが実現される。
【００１５】
削除
【００１６】
削除
【００１７】
削除
【００１８】
削除
【００１９】
削除
【００２０】
削除
【００２１】
削除
【００２２】
削除
【００２３】
削除
【００２４】
削除
【００２５】
削除
【００２６】
削除
【００２７】
削除
【００２８】
削除
【００２９】
削除
【００３０】
削除
【００３１】
削除
【００３２】
削除
【００３３】
削除
【００３４】
削除
【００３５】
削除
【００３６】
削除
【００３７】
削除
【００３８】
削除
【００３９】
削除
【００４０】
削除
【００４１】
削除
【００４２】
削除
【００４３】
削除
【００４４】
削除
【００４５】
削除
【００４６】
削除
【００４７】
削除
【００４８】
削除
【００４９】
削除
【００５０】
削除
【００５１】
削除
【００５２】
削除
【００５３】
削除
【００５４】
削除
【００５５】
削除
【００５６】
削除
【００５７】
削除
【００５８】
削除
【００５９】
削除
【００６０】
削除
【００６１】
削除
【００６２】
削除
【００６３】
削除
【００６４】
削除
【００６５】
削除
【００６６】
削除
【００６７】
削除
【００６８】
削除
【００６９】
削除
【００７０】
削除
【００７１】
削除
【００７２】
削除
【００７３】
削除
【００７４】
削除
【００７５】
削除
【００７６】
削除
【００７７】
削除
【００７８】
削除
【００７９】
次に本発明の第一の実施形態に係る半導体装置について図面を参照して説明する。
図１は本発明の第一の実施形態に係る半導体装置の模式的な断面図である。
【００８０】
本発明第一の実施形態に係る半導体装置１は、少なくとも一面に電極端子である接続パッド１２を備える半導体素子１１と、半導体素子１１の接続パッド１２を備える面の少なくとも一面１３上に配置される配線支持体１４と、配線支持体１４を介して半導体素子１１上に配置される配線１５と、接続パッド１２と配線１５とを電気的に接続する導体１６とを備える。
なお、本実施形態では、配線１５は配線支持体１４内部埋設される部分を有することなく、配線支持体１４の上面、即ち半導体素子１１と対向する面の反対側の面上に形成されている。
【００８１】
また、本実施形態では、配線支持体１４は少なくとも一つの貫通部１７を有し、貫通部１７が接続パッド１２上に配置されるように配線支持体１４は配置され、導体１６は貫通部１５の内部の少なくとも一部に形成される。
【００８２】
ここで、貫通部１７の少なくとも一つは、貫通部１７の深さ、即ち配線支持体１４の厚みを貫通部１７の開口面に平行であって面積が最大の面についての換算直径で除した数値であるアスペクト比が１以上であることが望ましい。アスペクト比１が以上で有れば、狭ピッチ接続パッドを備える半導体素子１１であっても、雑音の影響が半導体装置１の機能に影響を与えない程度まで半導体素子１１と配線１５間との間隔が確保される。
【００８３】
このように、半導体素子１１の接続パッド１２上に配線支持体１４を配置し、この配線支持体１４に接続パッド１２の狭ピッチ化に対応する機能を持たせることで、半導体素子１１の狭ピッチ接続パッド１２とビルドアップ多層基板の接続パッドとの電気的接続が容易となる。
【００８４】
半導体装置１上に配置されるビルドアップ多層基板については、この配線１５を備える配線支持体１４に絶縁層を形成し、この絶縁層を従来技術に従って部分的に除去して配線１５の一部を露出させ、配線支持体１４上にビルドアップ多層基板を直接配置してもよい。
【００８５】
この場合には、配線支持体１４上にはビルドアップ多層基板が配置されるので、配線支持体１４の上側の面は平坦であることが望ましい。その平坦度は、表面粗さＲｙとして１０μｍ以下とすることがよい。１０μｍ以上の粗さが局所的に発生すると、その部分の上に形成されるビルドアップ多層基板の配線に断線が発生するおそれがある。
【００８６】
或いは、別工程で作成したビルドアップ多層基板を配線支持体１４上に従来技術を用いて接続させても良い。接続方法としては、導電性接着剤を用いても良いし、半田バンプを用いても良い。
【００８７】
この場合には、配線支持体１４上に半導体素子１１の接続バンプよりもピッチ幅の広い接続領域を設け、この接続領域とビルドアップ多層基板のパッドとを電気的に接続するとよい。このようにすることで、ビルドアップ基板と配線支持体１４との接続工程における位置決め精度は、直接ビルドアップ基板と半導体素子１１が備える接続パッド１２とを接続する場合に比べて緩和される。
【００８８】
なお、配線支持体１４に用いる材料としては、絶縁性若しくは誘電特性などの電気特性、耐熱温度や熱膨張率若しくは熱伝導率などの熱特性、吸湿特性などを考慮することで選択されるべきである。望ましい材料としては、エポキシ系樹脂などの耐熱樹脂、ＰＶＤＦ（Ｐｏｌｙ ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ）などの含フッ素樹脂等が挙げられる。なお、望ましい材料は製造方法とも関連するため、本実施形態に係る半導体装置の製造方法の説明において詳述する。
【００８９】
また、配線１５と導体１６とは実質的に連続体を成し、双方の接合界面を実質的に有さないことが望ましい。接合界面に由来する接触抵抗や接合界面で信号が反射等して雑音を発生することが防止されるからである。
【００９０】
さらに、導体１６は貫通部１７を充填してなることが望ましい。空隙を有すると、結果として接続パッド１２から配線１５に至るまでの抵抗が上昇するととなるからである。また、この空隙が製造工程上制御できない場合には、貫通部１７の抵抗値にばらつきをもたらすことにもなる。さらに、この空隙内に製造工程上導体１６の電気特性を変化させる物質が残留する場合には、半導体装置１の能力の信頼性を低下させることとなる。
【００９１】
引き続き、本発明の第一の実施形態に係る半導体装置の製造方法について図面を参照して説明する。
図２は本発明の第一の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
図２（ａ）は半導体ウエハー２０１上に感光性樹脂２０２が形成された状態を示す。
図２（ｂ）は接続パッド２０３上に感光性樹脂２０２からなるレジストポスト２０４が形成されている状態を示す。
図２（ｃ）は半導体ウエハー２０１が接続個片化されて接続パッド２０３上にレジストポスト２０４を備える半導体素子２０５が形成されている状態を示す。
図２（ｄ）は半導体素子２０５が剥離可能な接着剤２０６を介して支持体２０７と接合している状態を示す。
図２（ｅ）は半導体素子２０５及びその上に形成されているレジストポスト２０４を埋設するように支持体２０７上に電気絶縁体２０８が形成されている状態を示す。
図２（ｆ）は電気絶縁体２０８が研磨され、電気絶縁体２０８に埋設されるレジストポスト２０４が露出し、電気絶縁体２０８の表面には平坦面が形成されている状態を示す。
図２（ｇ）は電気絶縁体２０８の平坦面に露出するレジストポスト２０４が除去されて、貫通部２０９を備える配線支持体２１０が形成されている状態を示す。
図２（ｈ）は貫通部２０９の底面にある接続パッド２０３と配線支持体２１０表面に形成された配線用導体層２１１とを電気的に接続するような導体２１２が貫通部２０９内部に形成されている状態を示す。
図２（ｉ）は配線支持体２１０上の配線用導体層２１１が部分的に除去されて配線２１３をなしている状態を示す。
図２（ｊ）は配線支持体２１０上の配線２１３に対して電気的に接続するビルドアップ多層基板２１４が形成され、ビルドアップ多層基板２１４の半導体素子２０５と対向する面の反対側に端子２１５が形成され、さらに支持体２０７が除去されている状態を示す。
【００９２】
以降、具体的に図面を参照しつつ製造方法を説明する。
【００９３】
まず、図２（ａ）に示すように、半導体ウエハー２０１上に感光性樹脂２０２による層を形成する。その形成はスピンコーターを用いてもよいし、ディスペンサーを用いてもよい。半導体ウエハー２０１の材質はシリコンを主な構成材料とするものでも良いし、ガリウム−砒素などの化合物半導体を主な構成材料とするでもよい。
また、感光体樹脂２０２の材料は特に限定されず、その感光特性はネガ型でもよいし、ポジ型でもよい。ただし、その後の図２（ｆ）に示す感光体樹脂２０２からなるレジストポスト２０４を除去する工程において、レジストポスト２０４が容易に除去されることを考慮して決定されるべきである。即ち、レジストポスト２０４が所望の形状を達成できる限りにおいて、除去されやすい材料を選択するべきである。
【００９４】
以下に感光性樹脂２０２による層の形成方法の具体的な一例を示す。
感光性樹脂は厚膜形成用ネガレジストであるＪＳＲ社製のＴＨＢ−１５０Ｎを用い、スピンコーターによる塗布を行う。スピンコートの条件は初期３００ｒｐｍで１０秒間回転させ、その後回転速度を１０００ｒｐｍに上昇させて２０秒間回転させる。
その後、プレベークとして１１０℃で１０分間加熱して膜厚７０μｍ程度の感光性樹脂２０２による層を形成する。
【００９５】
次に、図２（ｂ）に示すように、従来技術を用いて半導体ウエハー２０１上に形成されている接続パッド２０３上にレジストポスト２０４を形成する。このレジストポスト２０４の高さは感光性樹脂２０２によって規定される。また、それぞれのレジストポスト２０４は一つの接続パッド２０３上に形成されていればよく、レジストポスト２０４において接続パッド２０３と対向する面である底面は、接続パッド２０３全体を含んでさらに接続パッド２０３周辺の半導体ウエハー２０１と接触してもよいし、接続パッド２０３の一部とのみ接触してもよい。なお、レジストポスト２０４の形状は、底面よりもその対向面である上面の方が面積が大きく、底面側から上面側にかけて水平断面積が大きくなる形状であることが望ましい。レジストポスト２０４が係る形状を有する場合には、図２（ｆ）に示す感光体樹脂２０２からなるレジストポスト２０４を除去する工程においてレジストポスト２０４が除去されやすい。
【００９６】
以下に感光性樹脂２０２による層からレジストポスト２０４を形成する方法の具体的な一例を示す。
ｇ，ｈ，ｉの混合線からなる光源を１０００ｍｊ／ｃｍ２照射して露光を行う。これを水酸化テトラメチルアンモニウムを２．３８％含有する水溶液からなる現像液（ＰＤ５２３）により２３℃で１９０〜２１０秒間現像を行い、その後超純水で１２０秒間洗浄を行うことでレジストポスト２０４を形成する。
【００９７】
続いて、図２（ｃ）に示すように、半導体ウエハー２０１を個片化して、接続パッド２０３上にレジストポスト２０４を備える半導体素子２０５が形成する。個片化には従来技術であるダイシングで行うことが簡便である。
【００９８】
その後、図２（ｄ）に示すように、半導体素子２０５を剥離可能な接着剤２０６を介して支持体２０７に接合する。剥離可能な接着剤２０６には特定温度以上に加熱すると発泡することで接合力が低下する発泡剥離シートを用いてもよい。その他、以下の製造方法によって製造される半導体装置の他の部材に比べて特定の溶剤に対する溶解度や膨潤しやすさが特に高い性質を有する材料からなる接着剤、例えばトルエンなどへの溶解度が特に高いシリコーン系接着剤などを用いてもよい。或いは、多孔質層からなる接着層を用い、剥離時には溶剤を含浸させて接着を担う物質を溶解させてもよい。
【００９９】
次に、図２（ｅ）に示すように、半導体素子２０５及びその上に形成されているレジストポスト２０４を埋設するように支持体２０７上に電気絶縁体２０８を形成する。この電気絶縁体２０８は流動性を変化させることが可能な材料を用いることが望ましい。係る材料を用い、適度な流動性を有する状態で半導体素子２０５と支持体２０７上とに供給し、その後流動性を喪失させることで、レジストポスト２０４周辺部にボイドを発生することなく電気絶縁体２０８が配置される。
適度な流動性を有する状態での電気絶縁体２０８の供給方法は、電気絶縁体２０８の上面と支持体２０７との距離、即ち電気絶縁体２０８の厚みがほぼ一様となるように、スクリーン印刷機やディスペンサーを用いることが望ましく、スピンコーター、ドクターブレードあるいはカーテンコーターを用いてもよい。
また、係る性質を有する電気絶縁体２０８の材料には、絶縁性の熱硬化性樹脂や光硬化性樹脂を用いる。具体的には、絶縁性樹脂として、耐熱性の高いエポキシ系樹脂やフェノール系樹脂、イミド系樹脂若しくはシアネート系樹脂、又は誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂やＰＰＯ樹脂、ＰＰＥ樹脂を含む樹脂若しくはこれらを変性させた樹脂などが好適である。また、係る樹脂と電気絶縁性フィラーとの混合物を用いることも好ましい。樹脂とフィラーの組合せで熱膨張率や熱伝導率、誘電率等を容易に制御することが可能となるからである。具体的には、フィラーとして、アルミナやマグネシア、ジルコニア、窒化硼素、窒化アルミニウム、窒化珪素、ＰＴＦＥ樹脂、シリカなどを用いることができる。さらに、カップリング剤や分散剤を用いて電気絶縁体２０８の構造を強化したり均質化したりしてもよい。
さらには、電気絶縁性粉末と適当なバインダーとを適当な液体に分散させた分散液から液体を気化させることで製造される電気絶縁体２０８を用いてもよい。ここで、電気絶縁性粉末として用いられうる材料として、アルミナやマグネシア、ジルコニア、窒化硼素、窒化アルミニウム、窒化珪素、ＰＴＦＥ樹脂、シリカなどを挙げられる。
なお、本実施形態では、レジストポスト２０４が電気絶縁体２０８内に埋没するように電気絶縁体２０８を支持体２０７上に供給する。しかし、レジストポスト２０４が電気絶縁体２０８から一部露出するように電気絶縁体２０８を支持体２０７上に供給してもよい。
【０１００】
引き続き、図２（ｆ）に示すように、電気絶縁体２０８の半導体素子２０１と対向する面の反対面側の面を研削加工又は研磨加工し、レジストポスト２０４の水平断面を電気絶縁体２０８の加工面に露出させる。
以下に電気絶縁体２０８を研削加工によって加工する方法の具体的な一例を示す。
支持体２０７の一部を研磨装置（例えばＤＩＳＣＯ社製ＤＡＧ８１０）が備える固定用テーブルに固定し、砥石のスピンドルの回転数を３０００ｒｐｍ、固定用テーブルの回転数を１００ｒｐｍにして、レジストポスト２０４が露出するまでは例えば砥石番手＃６００程度で粗加工を行う。続いて砥石番手を＃２０００程度に変更して、回転スピードは変えずに仕上げ削りを行う。こうした加工によってと加工速度の向上と加工面粗度の向上との両立が図られる。また、ダイヤモンドなどの電解腐食を受けにくい硬質材料を鉄系材料などの電解腐食性のある母材に埋め込んだ砥石を用い、研削加工中にドレッシングを行う、いわゆるＥＬＩＤ加工を行ってもよい。
【０１０１】
その後、電気絶縁体２０８の平坦面に露出するレジストポスト２０４を除去する。レジストポスト２０４の除去方法は、レジストポスト２０４を構成する材料に依存して選択されるべきである。例えば、電気絶縁体２０８や半導体素子２０５及び接続パッド２０３よりもレジストポスト２０４が酸やアルカリなどの化学薬品によって溶解しやすい材料である場合や、電気絶縁体２０８に比べてレジストポスト２０４が特定の有機溶剤によって特に膨潤しやすい材料である場合には、係る化学薬品や有機溶剤とレジストポスト２０４を接触させるとレジストポスト２０４が優先的に除去される。また、レジストポスト２０４が特にレーザーによって除去されやすい材料である場合には、レーザーによってレジストポスト２０４を除去しても半導体素子２０５への熱的又は機械的ダメージは低く抑えられる。
【０１０２】
電気絶縁体２０８の上面に露出するレジストポスト２０４が除去されると図２（ｇ）に示すような貫通部２０９をなし、半導体素子２０５上に係る貫通部２０９を備える配線支持体２１０が形成される。
レジストポスト２０４の除去方法は従来技術を用いることが可能である。以下に具体的な一例を示す。
９６％から９９％のジメチルスルオキシドと１％の水酸化テトラメチルアンモニウムとを含有する液体（ＴＨＢ−Ｓ１）又は８９％から９５％のジメチルスルオキシドと１％から３％の水酸化テトラメチルアンモニウムとを含有する液体（ＴＨＢ−Ｓ２）に図２（ｆ）に示す製造過程物を５０℃から７０℃で５分から１０分間浸漬し、水洗することでレジストポスト２０４を除去する。なお、かかる液体に浸漬するときに、同時に超音波衝撃を加えてもよい。
係る製造方法で製造される貫通部２０９は、感光性樹脂によるレジストポスト２０４にもとづくものであるから、その形状は少なくともμｍオーダーでの制御が可能である。また、配線支持体２１０に備えられる貫通部２０９相互の配置誤差もμｍオーダーとなりうる。このような制御によって、貫通部２０９の形状はアスペクト比が１以上となる形状とすることが望ましい。アスペクト比が１以上で有れば、狭ピッチ接続パッドであっても、雑音の影響が半導体装置の機能に影響を与えない程度まで半導体素子２０５と配線間との間隔が確保される。
【０１０３】
その後、図２（ｈ）に示すように、配線支持体２１０上に配線用導体層２１１を形成する。さらに貫通部２０９の底面にある接続パッド２０３と配線支持体２１０表面に形成された配線用導体層２１１とを電気的に接続するような導体２１２を貫通部２０９内部に形成する。
配線用導体２１１と導体２１２とは異なる工程で形成してもよいが、本実施形態では双方を同一工程で形成し、配線用導体２１１と導体２１２とを実質的に連続体とし、それぞれの接合界面を発生しないようにする。このように接合界面を形成させないことで、接合界面に由来する接触抵抗や信号の反射などの発生が防止される。このため、係る工程を採用する製造方法で製造される半導体装置は、発熱や雑音の発生が少なく、狭ピッチ化に対応した半導体装置となる。また、一括に形成することで、工程数を減少することとなり、製造方法の生産性向上や歩留り向上又は製品の低コスト化に寄与する。
本実施形態では、係る配線用導体２１１と導体２１２との同時形成方法として電気めっきを用いる。他の形成方法に比べて生産効率が高いためである。本実施形態では配線用導体２１１の厚みは１０μｍ程度とする。以降の工程で、配線用導体２１１にもとづく配線２１３を備える配線支持体２１０上に直接ビルドアップ多層基板２１４を形成する場合に、配線２１３と配線支持体２１０との段差に由来するビルドアップ多層基板２１４内の断線の発生を抑制するためである。
なお、電気めっき工程前の導体化処理には無電解めっきやスパッタやイオンプレーティングなどのドライプロセスを用いてもよい。ただし、貫通部２０９は高アスペクト比の形状である場合には、貫通部２０９の底面や側面が導体化されるように、無電解めっきであれば撹拌速度を上げて拡散層厚を薄くしたり、ドライプロセスで有れば高真空にして導体化物質の平均自由工程を上げたりするなどの考慮をするべきである。
【０１０４】
引き続き、図２（ｉ）に示すように、従来技術を用いて配線支持体２１０上の配線用導体２１１を部分的に除去して配線２１３を形成する。
【０１０５】
その後、図２（ｊ）に示すように、配線支持体２１０上に形成される配線２１３に対して電気的に接続するようにビルドアップ多層基板２１４を形成する。ビルドアップ多層基板２１４は従来技術に従って製造する。次に、ビルドアップ多層基板２１４の半導体素子２０５と対向する面の反対側に半田ボールなどの端子２１５を従来技術に従って形成する。引き続き、支持体２０７を配線支持体２１０及び剥離可能な接着剤２０６を介して接合する半導体素子１１から剥離する。
【０１０６】
以上の工程によって第一の実施形態に係る半導体装置が作成される。
【０１０７】
なお、本実施形態では、図２（ｊ）に示すように最終工程として支持体２０７を剥離するが、支持体２０７の代わりに適当な吸着機構を備える支持台を用い、半導体素子１１のみを吸着支持して製造してもよい。
また、支持体２０７を用いる場合には、これを剥離することなく放熱体などの半導体装置の一部品としてもよい。この場合には、剥離可能な接着剤２０６の代わりに、従来技術で用いられるようなエポキシ系樹脂などからなる耐熱性接着剤を用いるとよい。
或いは、支持体２０７を選択的又は優先的に除去する加工を行ってもよい。例えば、研削加工や切削加工などによって機械的に除去してもよいし、支持体２０７を特定の溶媒に対して溶解しやすい材料としてもよい。また、これらの方法に加えてプラズマアッシングなどのドライプロセスによる除去加工を追加してもよい。この場合にも、剥離可能な接着剤２０６の代わりに、従来技術で用いられるようなエポキシ系樹脂などからなる耐熱性接着剤を用いるとよい。
【０１０８】
引き続き、本発明の第二の実施形態に係る半導体装置について図面を参照して説明する。
図３は本発明の第二の実施形態に係る半導体装置の模式的な断面図である。なお、図３では図１と重複するものについては図１に従って符号を付している。
【０１０９】
本発明第二の実施形態に係る半導体装置２は、少なくとも一面に電極端子である接続バッド１２を備える半導体素子１１と、半導体素子１１の接続パッド１２を備える面の少なくとも一面１３上に配置される配線支持体１４と、配線支持体１４を介して半導体素子１１上に配置される配線１５と、接続パッド１２と配線１５とを電気的に接続する導体１６とを備える。
【０１１０】
また、本実施形態では、配線支持体１４は少なくとも一つの貫通部１７を有し、貫通部１７が接続パッド１２上に配置されるように配線支持体１４は配置され、導体１６は貫通部１５の内部の少なくとも一部に形成される。
【０１１１】
さらに、配線支持体１４を介して半導体素子１１上に配置される配線１５のうち、少なくともその一部の配線は、少なくとも一部分が配線支持体１４に埋設される。本実施形態では、配線支持体１４の半導体素子１１と対向する面の反対側の面と配線１５との段差は１０μｍ以下である。
【０１１２】
ここで、配線支持体１４は貫通部１７を備える状態で半導体素子１１と接合してなる。このようにあらかじめ半導体素子１１との接合前に貫通部１７の形成を行っておくことで、配線支持体１４への穿孔加工に伴うダメージを半導体素子１１は受けない。
このため、微細加工法として確立していながら半導体素子１１への穿孔に伴うダメージを懸念されて使用できなかった加工方法を穿孔加工法として用いることができる。従って、狭ピッチ接続パッドを備える半導体素子１１に対応しやすい。具体的には、フェムト秒のパルスを用いるレーザーを用いた加工、イオンビームを用いた除去加工又はマイクロパンチング加工、微小粒子を加速して衝突させる加工、レーザーを援用して指向性を向上させた化学薬品によるエッチングなどを用いてもよい。
或いは、大型基板を用いて配線支持体１４を複数一括で形成し、これを個片化してから半導体素子１１と接合することも可能であるから、配線支持体１４を個片化する前の段階で貫通部１７を一括形成してもよい。
さらには、微細形状を創成する技術として確立している成形加工法を用いて、貫通部１７を形成してもよい。この場合には、大まかな貫通部を有する配線支持体１４を別途作成し、貫通部１７周辺部のみを成形加工によって形成してもよい。或いは、配線支持体１４と貫通部１７とを同時に成形加工によって形成してもよい。
【０１１３】
なお、配線支持体１４と半導体素子１１との接合部には、接着層があってもよい。或いは、配線支持体１４との半導体素子１１とが接着層を介さずに例えばアンカー効果によって接続していてもよい。
【０１１４】
また、貫通部１７の少なくとも一つは、アスペクト比が１以上であることが望ましい。アスペクト比１が以上で有れば、狭ピッチ接続パッドを備える半導体素子１１であっても、雑音の影響が半導体装置２の機能に影響を与えない程度まで半導体素子１１と配線１５間との間隔が確保される。
【０１１５】
さらに、配線１５を配線支持体１４に埋設する場合には、配線支持体１４の上面と配線１５との段差が少なくても、配線１５の埋設深さを深くすることで、配線１５の断面積は拡大される。
このため、配線１５の配線ピッチが狭ピッチとなった場合でも、それぞれの配線１５の断面積の確保と、配線１５相互の間隔確保と、配線１５と配線支持体１４との段差の抑制とが同時に達成される。
したがって、係る構造を備える半導体装置２は、接続パッド１２が狭ピッチ化しても配線抵抗値が低く、配線間の信号の干渉が少なく、さらに係る半導体装置２上に形成されるビルドアップ多層基板の配線における断線が発生しにくい。
【０１１６】
引き続き、本発明の第二の実施形態に係る半導体装置の製造方法について図面を参照して説明する。
図４は本発明の第二の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。なお、図４では、図２との相違点を明確にするために、図２と重複するものについては図２と同じ符号を付している。
図４（ａ）は半導体素子２０５が剥離可能な接着剤２０６を介して支持体２０７と接合している状態を示す。
図４（ｂ）は別途作成された配線支持体２１０が接着剤３０１を介して半導体素子２０５と接合している状態を示す。
図４（ｃ）は配線支持体２１０が備える貫通部２０９の底面にある接続パッド２０３と配線支持体２１０表面に形成された配線用導体層２１１とを電気的に接続するような導体２１２が貫通部２０９内部に形成されている状態を示す。
図４（ｄ）は配線支持体２１０上の配線用導体層２１１が部分的に除去されて配線支持体２１０に少なくとも一部が埋設された配線２１３をなしている状態を示す。
図４（ｅ）は配線支持体２１０上の配線２１３に対して電気的に接続するビルドアップ多層基板２１４が形成され、ビルドアップ多層基板２１４の半導体素子２０５と対向する面の反対側に端子２１５が形成され、さらに支持体２０７が除去されている状態を示す。
【０１１７】
以降、具体的に図面を参照しつつ製造方法を説明する。なお、以下の説明において、第一の実施形態と重複する内容についての説明は適宜省略する。
【０１１８】
まず、半導体ウエハー２０１を個片化して、接続パッド２０３を備える半導体素子２０５を形成する。その後、図４（ａ）に示すように、半導体素子２０５を剥離可能な接着剤２０６を介して支持体２０７に接合する。接着剤２０６として望ましい材料は第一の実施形態で示したものと同様である。
【０１１９】
次に、図４（ｂ）に示すように、別途作成された配線支持体２１０を接着剤３０１を介して半導体素子２０５上に配置し、接着剤３０１を固化させて配線支持体２１０を半導体素子２０５上に固定する。配線支持体２１０の形状は凹部を有し、凹部底面で半導体素子２０５と接続し、凹部周縁の開口面で支持体２０７と当接してもよい。また、配線支持体２１０はほぼ平板状であって、半導体素子２０５とほぼ等しい高さを有するスティフナー３０２を支持体２０７上であって半導体素子２０５の周囲にあらかじめ配置し、配線支持体２１０は係るスティフナー３０２と半導体素子２０５とに対して当接してもよい。
なお、半導体素子２０５の周囲の空隙部は例えばエポキシ系樹脂などを用いて充填してもよい。充填する場合には、支持体２０７と半導体素子２０５とを剥離する工程に引き続いて、半導体装置を反転させて空隙部の開口を上側にした後、ディスペンサーなどで封止樹脂を供給し、必要に応じて硬化処理を施せばよい。
【０１２０】
また、本実施形態に係る半導体装置が備える配線支持体２１０は、半導体素子２０５との接合前の段階であらかじめ貫通部２０９と配線用溝３０３とを備える。
【０１２１】
このように半導体素子２０５との接合前にあらかじめ貫通部２０９の形成を行っておくことで、配線支持体２１０への穿孔加工に伴うダメージを半導体素子２０５は受けない。このため、微細加工法として確立していながら半導体素子２０５上穿孔加工法として用いるには半導体素子２０５に与えるダメージが大きいと懸念されて使用されていない加工方法を、本実施形態に係る製造方法では穿孔加工法として用いることができる。従って、狭ピッチ接続パッドを備える半導体素子２０５に対応しやすい。
具体例として、フェムト秒のパルスを用いるレーザーを用いた加工、イオンビームを用いた除去加工、マイクロパンチング加工、微小粒子を加速して衝突させる加工、レーザーを援用して指向性を向上させた化学薬品によるエッチングなどが挙げられる。
【０１２２】
或いは、微細形状を創成する技術として確立している成形加工法を用いて貫通部２０９を形成してもよい。この場合には、大まかな貫通部を有する配線支持体２０１を別途作成し、貫通部２０９周辺部のみを成形加工によって形成もよい。配線支持体２１０の貫通部２０９周辺は高精度の成形が必要であるが、配線支持体２１０の他の部分は貫通部２０９ほどの加工精度を必要としないので、係る部分成形は成形タクトの短縮や成形材料選択の幅の拡大、さらには成形型の設計自由度の拡大をもたらす。また、配線支持体２０１と貫通部２０９とを同時に成形加工によって形成してもよい。係る一括成形は生産効率の向上に寄与することはいうまでもない。なお、成形方法は圧縮成形やトランスファー成形、射出成形などを用いてもよい。
ここでトランスファー成形によって配線支持体を作成する方法の具体的な一例を示す。それぞれが可動可能な上型、下型を加圧当接させて配線支持体２１０形成用の空隙部（キャビティ）を形成する。このキャビティを余熱した状態で型の一方側、例えば下型側から熱硬化性のエポキシ系樹脂を射圧８０ｋｇ、射速１．２ｍｍ／ｓで供給する。続いて、１７５℃から１８０℃の金型温度でキャビティ内に供給された樹脂を９０秒間保持してこれを硬化して、配線支持体２１０を係るキャビティ内に形成する。その後、型を冷却後開放して配線支持体２１０を取り出す。
【０１２３】
また、大型基板を用いて配線支持体２０１を複数一括で形成し、これを個片化してから半導体素子２０５と接合することも可能であるから、配線支持体２０１が複数一括で形成されている状態で貫通部２０９及び第２の貫通部３３を一括形成してもよい。この場合には、化学薬品を用いたエッチングやＥＣＲプラズマを用いたエッチングなどの大面積対応の加工技術を用いることで生産効率が向上する。また、マイクロパンチングやレーザー加工などの比較的逐次加工型の加工方法であっても、位置決め工程が省略されることによる生産効率の向上が期待される。
【０１２４】
また、あらかじめ配線用溝３０３が形成されている配線支持体２１０を半導体素子２０５と接合することで、配線支持体２１０への溝加工に伴うダメージを半導体素子２０５は受けない。
溝加工法としては、切削加工や研削加工、プレス加工、レーザー加工、化学薬品によるエッチング、ドライプロセスによるエッチング、成形加工などを用いる。
プレス加工では、配線支持体２１０をゲル状態などの軟質状態でプレス加工を行い、溝形成後、配線支持体２１０を硬化させてもよい。或いは、配線支持体２１０の材料に熱可塑性材料を用い、型の溝形成用の部分を当該材料のガラス転移点以上に加温してプレス加工を行ってもよい。
エッチング加工では、配線支持体２１０を構成する材料を直接エッチングしてもよいし、配線支持体２１０上に感光性樹脂層を形成し、これをエッチングして配線用溝３０３と貫通部２０９を形成してもよい。
成形加工では、配線用溝３０３と貫通部２０９とを同一の成形工程で作成することが生産効率の向上と加工精度の向上との観点から望ましい。また、さらなる生産効率向上のために配線用溝３０３と貫通部２０９と配線支持体２１０とを一括で成形してもよい。
【０１２５】
ここで、本実施形態の製造方法にとって望ましい配線支持体２１０の材料について説明する。
基本的には、半導体装置の部品として満たすべき特性、即ち、誘電特性や絶縁性などの電気特性や耐熱温度、熱膨張率、熱伝導率などの熱特性、さらには吸湿特性などを考慮して材料を選択する。さらに、本実施形態では。配線支持体２１０に貫通部２０９や配線用溝３０３を形成するので、加工性も考慮して材料を選択する。切削加工や研削加工、マイクロパンチング加工を行う場合には、加工精度を向上させる観点から、例えばフェノール樹脂のような比較的硬い樹脂を用いたり、或いはアルミナやジルコニアなどのセラミックス焼結体を用いたりすることがよい。レーザー加工を行う場合には、レーザー波長の吸収が多い材料を用いることで加工効率が向上する。例えば、エキシマーレーザーを用いる場合には、ポリイミドやポリサルフォンなどの材料を用いると加工精度が向上する。
成形加工を行う場合には、流動性が調整可能な材料であればよい。従って、第一の実施形態に係る配線支持体２１０（電気絶縁体２０８）と同様の材料を用いるとよい。
プレス加工を行う場合には、塑性変形性を有する材料であることが望ましい。また、硬化性材料で硬化の程度が制御できる材料や熱可塑性を有する材料で有れば、配線支持体２１０が軟質状態にあるときにプレス加工することで加工精度が向上する。さらに、熱可塑性を有する材料で有れば、加工領域のみをガラス転移点以上にしてプレス加工することで加工精度が向上する。
【０１２６】
なお、接着剤３０１は従来技術で用いられているエポキシ系樹脂などを用いるとよい。また、樹脂の供給方法は、従来技術に従って、例えばマイクロディスペンサーやスピンコーターを用いて行うとよい。
また、接着剤３０１を用いずに配線支持体２１０と半導体素子２０５とを直接接合してもよい。配線支持体２１０に熱可塑性樹脂を用い、半導体素子２０５の配線支持体２１０と接合する面を局所的に加熱した状態で配線支持体２１０と半導体素子２０５とを当接すると、アンカー効果や樹脂と半導体との化学的接合などによって適度な接合強度を有する接合界面が形成される。
【０１２７】
引き続き、図４（ｃ）に示すように、少なくとも配線支持体２１０上の配線用溝３０３内部を充填するように配線用導体層２１１を形成する。また、貫通部２０９の底面にある接続パッド２０３と配線支持体２１０上に形成された配線用導体層２１１とを電気的に接続するような導体２１２を貫通部２０９内部に形成する。
配線用導体層２１１と導体２１２とに用いられる望ましい工程や材料は第一の実施形態と同様である。
【０１２８】
次に、配線支持体２１０上の配線用導体層２１１を除去し、配線用溝３０３を充填する配線用導体層２１１のうち隣接するもの同士で短絡が発生しないようにする。除去方法としては、ＣＭＰなどの平坦化研磨加工が好ましい。その結果、図４（ｄ）に示すように、配線支持体２１０に少なくとも一部が埋設された配線２１３が形成される。
ここで、配線２１３と配線支持体２１０とは異質の材料であるから、除去加工レートが異なる。このため、除去後の加工面において、配線２１３と配線支持体２１０とには多少の段差が生ずることがある。この段差は、配線支持体２１０上にビルドアップ多層基板を形成する場合には、多層基板内の配線で断線が発生することを抑制する観点から、１０μｍ以下であることが望ましい。
【０１２９】
その後、図４（ｅ）に示すように、配線支持体２１０上に形成される配線２１３に対して電気的に接続するようにビルドアップ多層基板２１４を形成する。ビルドアップ多層基板２１４は従来技術に従って製造する。次に、ビルドアップ多層基板２１４の半導体素子２０５と対向する面の反対側に半田ボールなどの端子２１５を従来技術に従って形成する。引き続き、支持体２０７を配線支持体２１０及び剥離可能な接着剤２０６を介して接合する半導体素子１１から剥離する。その後、上述のように、必要に応じて半導体素子２０５周囲の空隙をエポキシ系樹脂２１６などで充填する。
【０１３０】
以上の工程によって第二の実施形態に係る半導体装置が作成される。
【０１３１】
なお、本実施形態では、図４（ｅ）に示すように最終工程として支持体２０７を剥離するが、支持体２０７の代わりに適当な吸着機構を備える支持台を用い、半導体素子１１のみを吸着支持して製造してもよい。
また、支持体２０７を用いる場合には、これを剥離することなく放熱体などの半導体装置の一部品としてもよい。この場合は、剥離可能な接着剤２０６の代わりに、従来技術で用いられるようなエポキシ系樹脂などからなる耐熱性接着剤を用いるとよい。
或いは、支持体２０７を選択的又は優先的に除去する加工を行ってもよい。例えば、研削加工や切削加工などによって機械的に除去してもよいし、支持体２０７を特定の溶媒に対して溶解しやすい材料としてもよい。また、これらの方法に加えてプラズマアッシングなどのドライプロセスによる除去加工を追加してもよい。この場合にも、剥離可能な接着剤２０６の代わりに、従来技術で用いられるようなエポキシ系樹脂などからなる耐熱性接着剤を用いるとよい。
【０１３２】
また、本実施形態に係る製造方法を用いることで、第一の実施形態に係る半導体装置を製造してもよい。この場合は、配線用溝３０３を備えない配線支持体２１０を用い、配線用導体層２１１を形成した後、従来技術であるフォトファブリケーションを用いて配線用導体層２１１を部分的に除去することで、配線２１３を形成するとよい。
【０１３３】
或いは、第一の実施形態に係る製造方法に本実施形態に係る製造方法で用いる製造工程を追加することで本実施形態に係る半導体装置を製造してもよい。例えば、図１（ｆ）に示す状態で、プレス加工やエッチング加工、レーザー加工などを用いて配線用溝３０３を形成し、その後レジストポスト２０４を除去すると、図４（ｂ）とほぼ同様の状態となる。以降は上記の製造方法に従って製造することで、本実施形態に係る半導体装置を製造される。
なお、配線溝３０３の形成工程では、穿孔加工と異なり、半導体素子２０５とプレス型とが接触したり、半導体素子２０５に直接レーザー光が照射されたり、半導体素子２０５に直接エッチャントが接触することはないので、半導体素子２０５が受けるダメージは穿孔加工に比べて少ない。
【０１３４】
引き続き、本発明の第三の実施形態に係る半導体装置について図面を参照して説明する。
図５は本発明の第三の実施形態に係る半導体装置の模式的な断面図であり、図６は本発明の第三の実施形態に係る半導体装置が積層されている状態を模式的に示す断面図である。なお、図５、図６では図１と重複するものについては図１に従って符号を付している。
【０１３５】
本発明第三の実施形態の半導体装置３は、第一の実施形態と同様の構成を備える半導体装置であって、配線支持体１４は半導体素子１１の周囲にも配置される。さらに半導体装置３は半導体素子１１の周囲に半導体装置３と外部との電気的接続を行うための接続体５２を備える。本実施形態では、配線支持体１４が備える第２の貫通部５１を充填するように接続体５２が配置される。この接続体５２の少なくとも一つは配線支持体１４を介して半導体素子１１上に配置される配線１５と電気的に接続する。
係る構成を備える半導体装置３について、接続体５２の上下の端面６１，６２を電気的接続点として複数の半導体装置３を積層することで、図６に示すような半導体装置３の積層体３ａが形成される。半導体装置３相互の接続を担う接続用導体６３は、半田に代表される金属バンプを用いてもよいし、導電ペーストを用いてもよい。
【０１３６】
なお、本実施形態では、積層体３ａを形成するため、接続体５２はその二つの端面を半導体装置３の二つの面に露出させるが、外部との電気的接続領域として一端面のみを露出させても構わない。この場合にも、配線の一部に外部との接続領域を設けることに比べて以下のような利点がある。
半導体装置３の外部との接続を行う領域には、接続用導体６３が形成され、これを介して基板配線や他の部品と電気的に接続を行うこととなる。このとき、半導体装置３の接続領域と接続用導体６３及び接続用導体６３と基板配線等の外部接続部との接続は単なる接触ではなく、熱的又は機械的加工を行い、物理的接合を形成するための加工が行われる場合が多い。これらの接続点での電気的接続の長期信頼性を確保するためである。従って、半導体装置３の係る接続領域には、局所的に機械的な負荷が加えられることとなる。
しかし、接続領域として配線１５の一部を用いた場合には、その厚みが高々数十μｍであるため、加えられた負荷によって接続領域内部または配線１５他の部分との間で破断などが発生するおそれがある。
そこで、配線１５よりも接続加工によって破断しにくい構造を有する接続体５２を設け、係る接続体５２で外部との電気的接続を行うことで、接続工程での不具合の発生が防止される。
【０１３７】
引き続き、本発明の第三の実施形態に係る半導体装置の製造方法について図面を参照して説明する。
図７は本発明の第三の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。なお、図７では、図２との相違点を明確にするために、図２と重複するものについては図２と同じ符号を付している。
図７（ａ）は接続パッド２０３上にレジストポスト２０４を備える半導体素子２０５が剥離可能な接着剤２０６を介して第２のレジストポスト７００を備える支持体２０７と接合している状態を示す。
図７（ｂ）は半導体素子２０５及びその上に形成されているレジストポスト２０４、さらに第２のレジストポスト７００を埋設するように支持体２０７上に電気絶縁体２０８が形成されている状態を示す。
図７（ｃ）は電気絶縁体２０８が研磨され、電気絶縁体２０８に埋設されるレジストポスト２０４と第２のレジストポスト７００とが露出し、電気絶縁体２０８の表面には平坦面が形成されている状態を示す。
図７（ｄ）は電気絶縁体２０８の平坦面に露出するレジストポスト２０４と第２のレジストポスト７００とが除去されて貫通部２０９と第２の貫通部７０１とを備える配線支持体２１０が形成されている状態を示す。
図７（ｅ）は貫通部２０９の底面にある接続パッド２０３と配線支持体２１０上に形成された配線用導体層２１１とを電気的に接続しつつ貫通部２０９内部を充填するように、さらに第２の貫通部７０１内部を充填するように導体２１２が形成されている状態を示す。
図７（ｆ）は配線支持体２１０上の配線用導体層２１１が部分的に除去されて配線２１３をなしている状態を示す。
図７（ｇ）は支持体２０７が除去され、接続体７０２の上下端面に接続する接続用導体７０３を介して複数の半導体装置が積層している状態を示す。
【０１３８】
以降、具体的に図面を参照しつつ製造方法を説明する。なお、以下の説明において、第一の実施形態と重複する内容についての説明は適宜省略する。
【０１３９】
まず、第一の実施形態と同様の製造工程を行い、レジストポスト２０４を接続パッド２０３上に備える半導体素子２０５を用意する。次に、支持体２０７上に、感光性樹脂からなる第２のレジストポスト７００を形成する。この第２のレジストポスト７００の形成方法は第一の実施態様にて説明したレジストポスト２０４の形成方法と同様である。また、第２のレジストポスト７００の望ましい材料や形状についてもレジストポスト２０４についての望ましい材料や形状と同様である。ただし、第２のレジストポスト７００の高さは、その後に配置される半導体素子２０５が備えるレジストポスト２０４の上端面と、接着剤２０６を介して半導体素子２０５と接合する支持体２０７の当該接合面との距離とほぼ同等とする。少なくとも、レジストポスト２０４と半導体素子２０５との間にある接続パッド２０３のレジストポスト２０４との接続面と、支持体２０７の半導体素子２０５との接続面との距離よりは高くする。その後の研磨工程を行うことで、レジストポスト２０４及び第２のレジストポスト７００の端面電気絶縁体２０８の表面に露出するようにするためである。
続いて、図７（ａ）に示すように、第２のレジストポスト７００を備える支持体２０７上に半導体素子２０５を剥離可能な接着剤２０６を介して支持体２０７上に接合する。このとき、第２のレジストポスト７００が半導体素子２０５の周囲に配置されるように半導体素子２０５を接合する。
【０１４０】
次に、図７（ｂ）に示すように、半導体素子２０５及びその上に形成されているレジストポスト２０４と半導体素子２０５の周囲に形成される第２のレジストポスト７００とを埋設するように支持体２０７上に電気絶縁体２０８を形成する。
なお、レジストポスト２０４と第２のレジストポスト７００との少なくとも一方が電気絶縁体に埋没していなくてもかまわない。
【０１４１】
引き続き、図７（ｃ）に示すように、電気絶縁体２０８の半導体素子２０１と対向する面の反対側の面を研削加工又は研磨加工し、レジストポスト２０４と第２のレジストポスト７００との水平断面を電気絶縁体２０８の研磨面に露出させる。なお、このとき、電気絶縁体２０８の上面には平坦面が形成されるようにする。
【０１４２】
次に、図７（ｄ）に示すように、レジストポスト２０４と第２のレジストポスト７００とを除去して貫通部２０９及び第２の貫通部７０１を形成し、表面が平坦化された電気絶縁体２０８を配線支持体２１０とする。
続いて、配線支持体２１０の表面を覆うように配線用導体層２１１を形成し、さらに、配線用導体層２１１と貫通部２０９の底面にある接続パッド２０３とを電気的に接続するような導体２１２を貫通部２０９内部に形成する。また、導体２１２によって第２の貫通体７０１を充填して接続体７０２を形成する。
本実施形態では、第一の実施形態と同様に、配線用導体層２１１と導体２１２とは同一の電気めっき工程で作成して連続体とし、相互の接続界面が発生しないようにする。また、同様に、配線用導体層２１１と接続体７０２とも同一の電気めっき工程で作成して、配線用導体層２１１と接続体７０２とを連続体とする。以上の工程の結果、図７（ｅ）に示すように、配線支持体２１０表面に形成された配線用導体層２１１と貫通部２０９の底面にある接続パッド２０３とが電気的に接続され、さらに配線用導体層２１１と接続体７０２とが電気的に接続される。
なお、本実施形態では、貫通部７０１を配線用導体層２１１によって充填したが、必ずしも充填される必要はなく、充填されていない部分があってもかまわない。ただし、この場合には、電気的特性、特に抵抗値に影響を及ぼさない程度とすることが半導体装置の特性上重要である。
【０１４３】
引き続き、研削加工、研磨加工、或いはＣＭＰなどの従来技術を用いて配線用導体層２１１の一部を必要に応じて除去し、配線２１３を形成する。その結果、図７（ｆ）に示すように、少なくとも一部の接続パッド２０３と接続体７０２とが電気的に接続される。
【０１４４】
その後、前述の他の実施態様にかかる製造方法と同様の方法を用いて支持体２０７を除去すると本実施形態に係る半導体装置が完成する。引き続き、接続体７０２の上下端面に半田バンプなどの接続用導体７０３を接続し、複数の半導体装置について、それぞれの半導体装置が備える接続体７０２が接続用導体７０３を介して電気的に接続するように積層すると、図７（ｇ）に示すような半導体装置の積層体が形成される。
【０１４５】
なお本実施形態では、支持体２０７を除去しているが、支持体２０７を除去することなく、例えば半導体素子２０５の放熱板として用いてもよい。この場合には、本実施形態で半導体素子２０５と支持体２０７との間に用いる剥離可能な接着剤２０６の代わりに、従来技術で用いられるようなエポキシ系樹脂などからなる耐熱性接着剤を用いるとよい。また、支持体２０７に電気的に絶縁された領域を設け、この領域で接続体７０２と接続することで、接続体７０２を複数種類の信号用の配線として用いることが可能となる。
【０１４６】
引き続き、本発明の第四の実施形態に係る半導体装置について図面を参照して説明する。
図８は本発明の第四の実施形態に係る半導体装置の模式的な断面図であり、図９は本発明の第四の実施形態に係る半導体装置がビルドアップ多層基板を備えた状態で積層されている状態を模式的に示す断面図である。なお、図８、図９では図５と重複するものについては図５に従って符号を付している。
【０１４７】
本発明第四の実施形態の半導体装置４は、第三の実施形態と同様の構成を備える半導体装置であるが、配線支持体１４を介して半導体素子１１上に配置される配線１５は、少なくともその一部が配線支持体１４に埋設される。
また、導体１６と配線１５とは実質的に連続体とし、相互の接合界面を有さない。さらに、第２の貫通部５１を充填する様に配置される接続体５２と配線１５とも実質的に連続体とし、相互の接合界面を有さない。係る構成を備えることで、配線部での抵抗値の上昇と雑音発生が抑制される。
さらに本実施形態では、配線支持体１４の上面、即ち半導体素子１１と対向する面の反対側の面と配線１５との段差は１０μｍ以下である。
係る構成を備える半導体装置４について、配線支持体１４上にビルドアップ多層基板９４を形成し、ビルドアップ多層基板９４上に形成された接続部９１と半導体装置４が備える接続体５２の露出端面９２とを、接続導体９３を介して電気的に接続するように、複数の半導体装置４について積層することで、図９に示すようなビルドアップ多層基板９４を備える半導体装置４の積層体４ａが形成される。なお、半導体装置４相互の接続に用いる接続用導体９３は、半田に代表される金属バンプを用いてもよいし、導電ペーストを用いてもよい。
【０１４８】
引き続き、本発明の第四の実施形態に係る半導体装置の製造方法について図面を参照して説明する。
図１０は本発明の第四の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。なお、図１０では、図２や図７との相違点を明確にするために、図２又は図７と重複するものについては図２や図７と同じ符号を付している。
図１０（ａ）は接続パッド２０３を備える半導体素子２０５が剥離可能な接着剤２０６を介して支持体２０７と接合している状態を示す。
図１０（ｂ）は別途作成された配線支持体２１０が、接着剤３０１を介して半導体素子２０５と、さらに剥離可能な接着剤１００１を介して支持体２０７と接合している状態を示す。
図１０（ｃ）は配線支持体２１０が備える配線用溝３０３を充填するように配線用導体層２１１が形成され、配線支持体２１０が備える貫通部２０９の底面にある接続パッド２０３と配線支持体２１０表面に形成された配線用導体層２１１とを電気的に接続するような導体２１２が貫通部２０９内部に形成され、さらに配線支持体２１０が備える第２の貫通部１００２には電気導体が充填されて接続部１００３をなしている状態を示す。
図１０（ｄ）は配線支持体２１０が露出するまで配線支持体２１０上の配線用導体層２１１が研磨されて配線２１３をなしている状態を示す。
図１０（ｅ）は配線支持体２１０上にビルドアップ多層基板が形成され、さらに支持体２０７が除去されてなる半導体装置について、複数の半導体装置について、半導体装置上に形成されるビルドアップ多層基板の接続部と他の半導体装置が備える接続部１００３の露出端面とが接続用導体７０３を介して積層している状態を示す。
【０１４９】
以降、具体的に図面を参照しつつ本実施形態に係る半導体装置の製造方法を説明する。なお、以下の説明において、第二の実施形態と重複する内容についての説明は適宜省略する。
【０１５０】
まず、第二の実施形態と同様の製造工程を行い、接続パッド２０３を備える半導体素子２０５を用意する。
【０１５１】
次に、図１０（ｂ）に示すように、別途作成した配線支持体２１０を接着剤３０１を介して半導体素子２０５と、さらに剥離可能な接着剤１００１を介して支持体２０７と接合する。ここで、接着剤１００１は半導体２０５と支持体２０７との接合に用いる剥離可能な接着剤２０６と同一材料であることが望ましい。同一工程で剥離することが可能だからである。
本実施形態では、配線支持体２１０は半導体２０５を内包可能な凹部を有し、凹部底面に貫通部２０９を凹部開口部の枠をなす部分に第２の貫通部１００２を有する。また、凹部底面の反対側の面には、配線用溝３０３を備える。この配線支持体２１０を凹部底面が半導体素子２０５と対向するように配置する。
第２の貫通部１００２の形成方法は貫通部２０９と同様に行う。望ましくは同一の加工方法で行う。例えば成形加工で貫通部２０９を形成する場合には第２の貫通部１００２も同一の成形工程で形成する。生産効率の向上と加工精度の向上するからである。
【０１５２】
引き続き、図１０（ｃ）に示すように、配線支持体２１０が備える配線用溝３０３を充填するように配線用導体層２１１を形成する。さらに、本実施形態では配線用導体層２１１の形成工程で同時に貫通部２０９と第２の貫通部１００２を充填する。即ち、本実施形態では配線用導体層２１１と導体２１２と接続部１００３とは同一材料である。従って、配線用導体層２１１と導体２１２との接合界面及び配線用導体層２１１と第２の導体１００３との接合界面は形成されない。本実施形態に係る半導体装置の製造方法では、具体的には、電気めっきを用いて配線用導体層２１１と導体２１２と接続部１００３とを形成する。
【０１５３】
次に、配線支持体２１０上の配線用導体層２１１を除去し、配線用溝３０３を充填する配線用導体層２１１のうち隣接するもの同士で短絡が発生しないようにする。除去方法としては、ＣＭＰなどの平坦化研磨加工が好ましい。その結果、図１０（ｄ）に示すように、配線支持体２１０の加工によって形成されたほぼ平坦な面に、少なくとも一部が埋設された配線２１３が形成される。
このとき、配線支持体２１０の露出面と配線２１３との段差は１０μｍ以下であることが望ましい。本実施例では配線支持体２１０上に直接ビルドアップ多層基板を作成する可能性があるので、段差が１０μｍより大きい場合には、ビルドアップ多層基板内の配線に断線が発せする可能性が高くなるためである。
【０１５４】
引き続き、配線支持体２１０上にビルドアップ多層基板を配置する。図１０（ｅ）に示すように、配線支持体２１０上に直接形成してもよいし、別途形成したビルドアップ多層基板を適当な接続用部材、例えば半田バンプや導電性ペーストを用いて接合してもよい。
【０１５５】
その後、前述の他の実施態様にかかる製造方法と同様の製造方法によって支持体２０７を除去し、ビルドアップ多層基板上に形成された接続部と半導体装置が備える接続部１００３の露出端面とを接続用導体７０３を介して電気的に接続するように複数の半導体装置を積層することで、図１０（ｅ）に示すようなビルドアップ多層基板を備える半導体装置の積層体が形成される。なお、半導体装置相互の接続に用いる接続用導体は、半田に代表される金属バンプを用いてもよいし、導電ペーストを用いてもよい。
【０１５６】
なお本実施形態では、支持体２０７を除去しているが、支持体２０７を除去することなく、例えば半導体素子２０５の放熱板として用いてもよい。この場合には、本実施形態で半導体素子２０５と支持体２０７との間に用いる剥離可能な接着剤２０６の代わりに、従来技術で用いられるようなエポキシ系樹脂などからなる耐熱性接着剤を用いるとよい。また、支持体２０７に導体を用いる場合には、接続体１００３と支持体２０７との間に用いる剥離可能な接着剤２０６の代わりに、導電性接着剤を用いるとよい。さらに、また、支持体２０７に電気的に絶縁された領域を設け、この領域で接続体１００３と接続することで、接続体１００３を複数種類の信号用の配線として用いることが可能となる。
【０１５７】
また、本実施形態に係る製造方法を用いることで、第三の実施形態に係る半導体装置を製造してもよい。この場合は、配線用溝３０３を備えない配線支持体２１０を用い、配線用導体層２１１を形成した後、従来技術であるフォトファブリケーションを用いて配線用導体層２１１を部分的に除去することで、配線２１３を形成するとよい。
【発明の効果】
【０１５８】
本発明に係る半導体装置又は本発明に係る半導体装置の製造方法によって製造された半導体装置は、接続パッドが狭ピッチ化した半導体素子を内在していても、以下のような効果が得られる。
まず、近接配線間又は近接導体間の短絡による不良や雑音による誤動作が起こりにくい。
また、配線間の信号干渉による誤動作が起こりにくい。
また、係る半導体装置の単位体積当たりの発熱量が極端に増加しにくく、発生した熱を放出しやすいので熱に起因する誤動作が発生しにくい。
また、配線支持体の劣化に由来する長期信頼性の低下が起こりにくい。
また、係る半導体装置として接地電位の不安定さに起因する誤動作が発生しにくい。
また、係る半導体装置とこれに接続する基板等との相互配置の自由度が高まる。
さらに、再配線層を係る半導体装置上に構成する場合には、再配線層での不良が起こりにくい。
さらに、係る半導体装置の基板等への組み付け後の信頼性が高い。
さらに、係る半導体装置を組み付けてなる基板等は小型化と高機能化とが実現される。
また、本発明に係る製造方法を用いることで、加工性能及び半導体素子へのダメージの観点から従来の製造方法では達成することが困難であったような小ピッチ接続パッドを備える半導体素子を内在する半導体装置を、高精度にかつ半導体にダメージを与えることなく製造することができる。
【図面の簡単な説明】
【図１】 本発明の第一の実施形態に係る半導体装置の模式的な断面図である。
【図２】 本発明の第一の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３】 本発明の第二の実施形態に係る半導体装置の模式的な断面図である。
【図４】 本発明の第二の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図５】 本発明の第三の実施形態に係る半導体装置の模式的な断面図である。
【図６】 本発明の第三の実施形態に係る半導体装置が積層されている状態を模式的に示す断面図である。
【図７】 本発明の第三の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図８】 本発明の第四の実施形態に係る半導体装置の模式的な断面図である。
【図９】 本発明の第四の実施形態に係る半導体装置がビルドアップ多層基板を備えた状態で積層されている状態を模式的に示す断面図である。
【図１０】 本発明の第四の実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【符号の説明】
１ 半導体装置
１１ 半導体素子
１２ 接続パッド
１３ 半導体素子の接続パッドを備える面
１４ 配線支持体
１５ 配線
１６ 導体
１７ 貫通部

Claims (4)

  1. 半導体素子の接続パッド上に、第１のレジストポストを形成する工程と、
    支持体上に、第２のレジストポストを形成する工程と、
    前記支持体上に半導体素子を、前記第２のレジストポストから離間させてマウントする工程と、
    前記半導体素子と、前記第１のレジストポストと、前記第２のレジストポストとをカバーする絶縁体を形成する工程と、
    前記絶縁体を除去して、前記第１のレジストポストの表面と、前記第２のレジストポストの表面とを露出させる工程と、
    前記第１のレジストポストと、前記第２のレジストポストとを除去して、前記絶縁体中に第１の貫通部と、第２の貫通部とを形成し、第１の貫通部は接続パッドを露出させ、第２の貫通部は支持体を露出させる工程と、
    前記第１の貫通部を介して前記接続パッドと電気的に接触し、前記第２の貫通部を介して前記支持体と接触するとともに、前記絶縁体上に延在する導体を形成する工程と、
    前記支持体の少なくとも１部を除去し、前記絶縁体の第１の貫通部が形成される表面と対向する表面において、前記導体を露出端面として露出させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記導体は、めっきによって形成されていることを特徴とする請求項１の半導体装置の製造方法。
  3. 複数の前記半導体装置を準備する工程と、
    前記複数の前記半導体装置の１つの前記露出端面を、別の前記複数の前記半導体装置の導体に、電気的に接続し、前記複数の前記半導体装置を積層する工程と、
    をさらに含むことを特徴とする請求項１の半導体装置の製造方法。
  4. 半導体装置の１つの前記露出端面と、別の半導体装置の導体とは、半田バンプまたは導電ペーストを介して接続されている、請求項３の半導体装置の製造方法。
JP2003030119A 2003-02-06 2003-02-06 半導体装置の製造方法 Expired - Fee Related JP4052955B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003030119A JP4052955B2 (ja) 2003-02-06 2003-02-06 半導体装置の製造方法
US10/771,451 US20040154163A1 (en) 2003-02-06 2004-02-05 Method of forming a connecting conductor and wirings of a semiconductor chip
US11/521,354 US7498249B2 (en) 2003-02-06 2006-09-15 Method of forming a connecting conductor and wirings of a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003030119A JP4052955B2 (ja) 2003-02-06 2003-02-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004241660A JP2004241660A (ja) 2004-08-26
JP4052955B2 true JP4052955B2 (ja) 2008-02-27

Family

ID=32820849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003030119A Expired - Fee Related JP4052955B2 (ja) 2003-02-06 2003-02-06 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20040154163A1 (ja)
JP (1) JP4052955B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
KR100708872B1 (ko) * 2004-09-08 2007-04-17 디엔제이 클럽 인코 패키지된 집적 회로 소자
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
TWI283010B (en) * 2005-08-10 2007-06-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
JP2007103716A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2007103715A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP4949719B2 (ja) * 2006-04-07 2012-06-13 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
DE102006025553B4 (de) * 2006-06-01 2020-01-16 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zum Herstellen einer elektronischen Baueinheit
JP5267987B2 (ja) * 2006-11-06 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
TW200905759A (en) * 2007-07-20 2009-02-01 Azurewave Technologies Inc Through-hole structure for a wafer level packaging
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5107187B2 (ja) * 2008-09-05 2012-12-26 新光電気工業株式会社 電子部品パッケージの製造方法
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
US20110031607A1 (en) * 2009-08-06 2011-02-10 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US20110031594A1 (en) * 2009-08-06 2011-02-10 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
JP5296636B2 (ja) * 2009-08-21 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
KR20120109524A (ko) * 2009-11-27 2012-10-08 스미또모 베이크라이트 가부시키가이샤 전자 장치의 제조 방법, 전자 장치, 전자 장치 패키지의 제조 방법, 전자 장치 패키지
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
TW201131705A (en) * 2010-03-03 2011-09-16 Advanced Chip Eng Tech Inc Conductor package structure and method of the same
KR101043328B1 (ko) * 2010-03-05 2011-06-22 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2013528318A (ja) * 2010-06-11 2013-07-08 日本電気株式会社 機能素子の再配線方法
JP5682280B2 (ja) * 2010-12-13 2015-03-11 住友ベークライト株式会社 半導体素子封止体の製造方法および半導体パッケージの製造方法
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
KR20150094304A (ko) * 2014-02-11 2015-08-19 에스티에스반도체통신 주식회사 적층형 패키지 제조방법
CN105992625A (zh) 2014-09-18 2016-10-05 英特尔公司 将wlcsp部件嵌入到e-wlb和e-plb中的方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10665568B2 (en) * 2014-12-12 2020-05-26 Meiko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
WO2017147151A1 (en) * 2016-02-22 2017-08-31 The Charles Stark Draper Laboratory, Inc. Method of manufacturing an implantable neural electrode interface platform
JP6826947B2 (ja) * 2017-05-18 2021-02-10 新光電気工業株式会社 配線基板、配線基板の製造方法
IT201700055983A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
JP6928896B2 (ja) * 2017-07-05 2021-09-01 大日本印刷株式会社 実装基板及び実装基板の製造方法
JP7057488B2 (ja) 2017-09-27 2022-04-20 日亜化学工業株式会社 半導体装置及び半導体装置の製造方法
WO2020215225A1 (zh) * 2019-04-23 2020-10-29 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
CN113611618A (zh) * 2021-09-28 2021-11-05 深圳新声半导体有限公司 用于芯片系统级封装的方法和芯片系统级封装结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US6037244A (en) * 1997-03-19 2000-03-14 Advanced Microdevices, Inc. Method of manufacturing a semiconductor device using advanced contact formation
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
KR20000011585A (ko) * 1998-07-28 2000-02-25 윤덕용 반도체소자및그제조방법
US6096655A (en) * 1998-09-02 2000-08-01 International Business Machines, Corporation Method for forming vias and trenches in an insulation layer for a dual-damascene multilevel interconnection structure
JP3706492B2 (ja) 1998-12-25 2005-10-12 三洋電機株式会社 半導体装置およびその製造方法
JP3277997B2 (ja) 1999-06-29 2002-04-22 日本電気株式会社 ボールグリッドアレイパッケージとその製造方法
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6309957B1 (en) * 2000-04-03 2001-10-30 Taiwan Semiconductor Maufacturing Company Method of low-K/copper dual damascene
JP2001291721A (ja) 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
JP2002093942A (ja) 2000-09-14 2002-03-29 Nec Corp 半導体装置およびその製造方法
JP3851517B2 (ja) 2001-04-18 2006-11-29 カシオマイクロニクス株式会社 半導体装置およびその製造方法並びにその接合構造
US20020164544A1 (en) * 2001-05-02 2002-11-07 Advanced Micro Devices, Inc. Dual damascene using removable via studs
US7060633B2 (en) * 2002-03-29 2006-06-13 Texas Instruments Incorporated Planarization for integrated circuits
US20030186536A1 (en) * 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
US6642139B1 (en) * 2002-06-28 2003-11-04 Macronix International Co., Ltd. Method for forming interconnection structure in an integration circuit

Also Published As

Publication number Publication date
US20070020907A1 (en) 2007-01-25
US7498249B2 (en) 2009-03-03
US20040154163A1 (en) 2004-08-12
JP2004241660A (ja) 2004-08-26

Similar Documents

Publication Publication Date Title
JP4052955B2 (ja) 半導体装置の製造方法
JP4895295B2 (ja) チップパッケージおよびその製造方法
JP4345808B2 (ja) 半導体装置の製造方法
KR100595890B1 (ko) 반도체장치 및 그 제조방법
JP7120402B2 (ja) 半導体装置及びその製造方法
JP5065586B2 (ja) 半導体装置の製造方法
JP5280079B2 (ja) 配線基板の製造方法
JP5310743B2 (ja) 電子部品の製造方法
TWI771970B (zh) 嵌入式晶片封裝及其製造方法
JP5280945B2 (ja) 半導体装置及びその製造方法
US20150364405A1 (en) Wiring substrate and method of manufacturing the same
JP2004247706A (ja) 電子部品実装構造及びその製造方法
US9668341B2 (en) Wiring substrate and method of making wiring substrate
WO2011024939A1 (ja) 半導体装置およびその製造方法
JP4558413B2 (ja) 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
US20230187331A1 (en) Interposer with a glass core that includes openings and through glass vias
JP2021197431A (ja) 半導体装置の製造方法
CN111863737A (zh) 一种嵌入式器件封装基板及其制造方法
JP2020191323A (ja) 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
US20240030149A1 (en) Wiring substrate, semiconductor device, and method of manufacturing the wiring substrate
JP4566830B2 (ja) 半導体装置の製造方法
JP2009135193A (ja) シリコンスルーホールを有する半導体チップ装置及びその製造方法
KR20200017729A (ko) 패치 구조물을 구비하는 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees