JP2001291721A - 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法 - Google Patents
配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法Info
- Publication number
- JP2001291721A JP2001291721A JP2000104342A JP2000104342A JP2001291721A JP 2001291721 A JP2001291721 A JP 2001291721A JP 2000104342 A JP2000104342 A JP 2000104342A JP 2000104342 A JP2000104342 A JP 2000104342A JP 2001291721 A JP2001291721 A JP 2001291721A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- insulating film
- containing insulating
- particle
- conductive particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 大掛かりな製造装置を必要とせずかつフォト
リソグラフィ法を使用せずに所望の配線パターンを形成
できる製造方法を提供する。 【解決手段】 基板１４上に、絶縁体１２内に不連続に
導電粒子１１を含んでなる導電粒子含有絶縁膜１３を形
成する(ａ)。導電パターン形成領域にレーザ光照射を行
うことにより、導電粒子含有絶縁膜１３の表面に導電粒
子１１を露出させる(ｂ)。導電粒子１１を成長核として
無電解メッキ法により選択的に金属を成長させて導電パ
ターン１６を形成する(ｃ)。
リソグラフィ法を使用せずに所望の配線パターンを形成
できる製造方法を提供する。 【解決手段】 基板１４上に、絶縁体１２内に不連続に
導電粒子１１を含んでなる導電粒子含有絶縁膜１３を形
成する(ａ)。導電パターン形成領域にレーザ光照射を行
うことにより、導電粒子含有絶縁膜１３の表面に導電粒
子１１を露出させる(ｂ)。導電粒子１１を成長核として
無電解メッキ法により選択的に金属を成長させて導電パ
ターン１６を形成する(ｃ)。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置等の配
線構造とこれを形成するための製造方法に関し、特に、
フォトリソグラフィ技術を使用せずに配線パターンを形
成できる配線構造およびその製造方法に関するものであ
る。
線構造とこれを形成するための製造方法に関し、特に、
フォトリソグラフィ技術を使用せずに配線パターンを形
成できる配線構造およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置等の配線パターンを所望の形
状に形成する技術として、フォトリソグラフィ技術が従
来から広く採用されてきた。図７（ａ）〜（ｄ）は、そ
のフォトリソグラフィ技術を使った従来の配線パターン
の形成プロセスを示す工程順の断面図である。まず、配
線パターンを形成しようとする基板４１上に、スパッタ
リング法、ＣＶＤ法、蒸着法、メッキ法あるいは金属薄
膜のラミネーション等の方法を用いて一様な膜厚の導電
層４２ａを形成する。続いて、この導電層４２ａの上に
スピンコート法等を用いてフォトレジスト膜４３ａを形
成する［図７（ａ）］。次に、所望のパターン形状のフ
ォトマスク（図示なし）を用いてパターンをフォトレジ
スト膜４３ａに転写し、現像を行って、所望の導体パタ
ーンと同一形状のレジストパターン４３を形成する［図
７（ｂ）］。次に、このレジストパターン４３を耐エッ
チングマスクとして導電層４２ａを選択的にエッチング
して導電パターン４２を形成する［図７（ｃ）］。最後
に、レジストパターン４３をアッシング除去し、洗浄を
行って、所望形状の導電パターンが形成された基板を得
る［図７（ｄ）］。
状に形成する技術として、フォトリソグラフィ技術が従
来から広く採用されてきた。図７（ａ）〜（ｄ）は、そ
のフォトリソグラフィ技術を使った従来の配線パターン
の形成プロセスを示す工程順の断面図である。まず、配
線パターンを形成しようとする基板４１上に、スパッタ
リング法、ＣＶＤ法、蒸着法、メッキ法あるいは金属薄
膜のラミネーション等の方法を用いて一様な膜厚の導電
層４２ａを形成する。続いて、この導電層４２ａの上に
スピンコート法等を用いてフォトレジスト膜４３ａを形
成する［図７（ａ）］。次に、所望のパターン形状のフ
ォトマスク（図示なし）を用いてパターンをフォトレジ
スト膜４３ａに転写し、現像を行って、所望の導体パタ
ーンと同一形状のレジストパターン４３を形成する［図
７（ｂ）］。次に、このレジストパターン４３を耐エッ
チングマスクとして導電層４２ａを選択的にエッチング
して導電パターン４２を形成する［図７（ｃ）］。最後
に、レジストパターン４３をアッシング除去し、洗浄を
行って、所望形状の導電パターンが形成された基板を得
る［図７（ｄ）］。
【０００３】ところで、近年、応用機器の軽小短薄化の
傾向が一段と増したことにより、ＬＳＩがＣＳＰ（chip
size package またはchip scale package）の形態にて
ユーザに提供される場合が多くなってきている。図８
は、従来のＣＳＰを示す断面図である（例えば、「日経
マイクロデバイス」２０００年２月号 pp.58-63）。図
８に示されるように、集積回路が形成された半導体基板
３１上には、Ａｌパッド３６が形成されており、基板上
はシリコン窒化膜３３とポリイミド膜３７によって被覆
されている。ポリイミド膜３７上には、一端がＣｕプラ
グを介してＡｌパッド３６に接続されたＣｕ配線３８が
形成されている。その上には、スルーホールが開孔され
た封止樹脂膜３９が形成されており、そのスルーホール
内にはＣｕポスト４０が埋め込まれている。そして、Ｃ
ｕポスト４０上には，外部接続端子である半田ボール３
４が形成されている。
傾向が一段と増したことにより、ＬＳＩがＣＳＰ（chip
size package またはchip scale package）の形態にて
ユーザに提供される場合が多くなってきている。図８
は、従来のＣＳＰを示す断面図である（例えば、「日経
マイクロデバイス」２０００年２月号 pp.58-63）。図
８に示されるように、集積回路が形成された半導体基板
３１上には、Ａｌパッド３６が形成されており、基板上
はシリコン窒化膜３３とポリイミド膜３７によって被覆
されている。ポリイミド膜３７上には、一端がＣｕプラ
グを介してＡｌパッド３６に接続されたＣｕ配線３８が
形成されている。その上には、スルーホールが開孔され
た封止樹脂膜３９が形成されており、そのスルーホール
内にはＣｕポスト４０が埋め込まれている。そして、Ｃ
ｕポスト４０上には，外部接続端子である半田ボール３
４が形成されている。
【０００４】
【発明が解決しようとする課題】図７に示した従来の製
法では、スパッタリング法、ＣＶＤ法、蒸着法、メッキ
法あるいは金属薄膜のラミネーション等により導電層を
形成しているが、いずれも大掛かりな成膜装置を必要と
し、また、上述したフォトリソグラフィ法のような多数
の工程を必要とするため、各種設備、高コスト、長い工
期がかかる上に、多くのパターンに対してフレキシブル
な対応ができないなど、様々な問題があった。また、上
述のＣＳＰでは、その実装工程において、ポリイミド膜
の開孔工程、Ｃｕ配線の形成工程、封止樹脂膜のスルー
ホール開孔工程の３回、フォトリソグラフィ工程が必要
となる。そのため、従来のＣＳＰの構造とその製造方法
では実装コストを低減することが困難であった。従っ
て、本発明の解決すべき課題は、導電層を形成するのに
大掛かりな製造装置を必要とせずかつフォトリソグラフ
ィ法を使用せずに所望の配線パターンを所定の面に形成
できる配線構造、導電パターンの形成方法、半導体装置
および半導体装置の製造方法を提供することである。
法では、スパッタリング法、ＣＶＤ法、蒸着法、メッキ
法あるいは金属薄膜のラミネーション等により導電層を
形成しているが、いずれも大掛かりな成膜装置を必要と
し、また、上述したフォトリソグラフィ法のような多数
の工程を必要とするため、各種設備、高コスト、長い工
期がかかる上に、多くのパターンに対してフレキシブル
な対応ができないなど、様々な問題があった。また、上
述のＣＳＰでは、その実装工程において、ポリイミド膜
の開孔工程、Ｃｕ配線の形成工程、封止樹脂膜のスルー
ホール開孔工程の３回、フォトリソグラフィ工程が必要
となる。そのため、従来のＣＳＰの構造とその製造方法
では実装コストを低減することが困難であった。従っ
て、本発明の解決すべき課題は、導電層を形成するのに
大掛かりな製造装置を必要とせずかつフォトリソグラフ
ィ法を使用せずに所望の配線パターンを所定の面に形成
できる配線構造、導電パターンの形成方法、半導体装置
および半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
め、本発明によれば、基体上に、導電粒子を不連続に保
持し表面の一部に前記導電粒子を露出させている導電粒
子含有絶縁膜が形成され、前記導電粒子含有絶縁膜上の
前記導電粒子が露出されている領域上に導電パターンが
形成されていることを特徴とする配線構造、が提供され
る。また、上述の課題を解決するため、本発明によれ
ば、（１）基体上に、導電粒子を不連続に保持した導電
粒子含有絶縁膜を形成する工程と、（２）前記導電粒子
含有絶縁膜の表面に選択的に高エネルギービームを照射
して前記導電粒子の一部を前記導電粒子含有絶縁膜の表
面に露出させる工程と、（３）露出した前記導電粒子の
表面に選択的に金属を付着させて連続した金属膜を形成
する工程と、を含む導電パターンの形成方法、が提供さ
れる。また、上述の課題を解決するため、本発明によれ
ば、（１）基体上に、導電粒子を不連続に保持した導電
粒子含有絶縁膜を形成する工程と、（２）前記導電粒子
含有絶縁膜に選択的に高エネルギービームを照射して前
記導電粒子含有絶縁膜にその内壁面に前記導電粒子を露
出させた貫通孔を形成する工程と、（３）露出した前記
導電粒子の表面に選択的に金属を付着させて前記貫通孔
内に導電層を形成する工程と、を含む導電パターンの形
成方法、が提供される。
め、本発明によれば、基体上に、導電粒子を不連続に保
持し表面の一部に前記導電粒子を露出させている導電粒
子含有絶縁膜が形成され、前記導電粒子含有絶縁膜上の
前記導電粒子が露出されている領域上に導電パターンが
形成されていることを特徴とする配線構造、が提供され
る。また、上述の課題を解決するため、本発明によれ
ば、（１）基体上に、導電粒子を不連続に保持した導電
粒子含有絶縁膜を形成する工程と、（２）前記導電粒子
含有絶縁膜の表面に選択的に高エネルギービームを照射
して前記導電粒子の一部を前記導電粒子含有絶縁膜の表
面に露出させる工程と、（３）露出した前記導電粒子の
表面に選択的に金属を付着させて連続した金属膜を形成
する工程と、を含む導電パターンの形成方法、が提供さ
れる。また、上述の課題を解決するため、本発明によれ
ば、（１）基体上に、導電粒子を不連続に保持した導電
粒子含有絶縁膜を形成する工程と、（２）前記導電粒子
含有絶縁膜に選択的に高エネルギービームを照射して前
記導電粒子含有絶縁膜にその内壁面に前記導電粒子を露
出させた貫通孔を形成する工程と、（３）露出した前記
導電粒子の表面に選択的に金属を付着させて前記貫通孔
内に導電層を形成する工程と、を含む導電パターンの形
成方法、が提供される。
【０００６】また、上述の課題を解決するため、本発明
によれば、表面に金属パッドが形成された半導体基板上
に、導電粒子を不連続に保持する導電粒子含有絶縁膜が
形成されている半導体装置であって、前記導電粒子含有
絶縁膜には、その底面に前記金属パッドを露出させかつ
その内壁面に前記導電粒子を露出させた貫通孔が形成さ
れ、前記貫通孔内に導電性ポストが形成されていること
を特徴とする半導体装置、が提供される。また、上述の
課題を解決するため、本発明によれば、（１）表面に金
属パッドを有する半導体基板上に、導電粒子を不連続に
保持した導電粒子含有絶縁膜を形成する工程と、（２）
前記導電粒子含有絶縁膜に選択的に高エネルギービーム
を照射して前記導電粒子含有絶縁膜にその底面に前記金
属パッドを露出させかつその内壁面に前記導電粒子を露
出させる貫通孔を形成する工程と、（３）露出した前記
金属パッド上および前記導電粒子の表面に選択的に金属
を付着させて前記貫通孔内に導電性ポストを形成する工
程と、を含む半導体装置の製造方法、が提供される。
によれば、表面に金属パッドが形成された半導体基板上
に、導電粒子を不連続に保持する導電粒子含有絶縁膜が
形成されている半導体装置であって、前記導電粒子含有
絶縁膜には、その底面に前記金属パッドを露出させかつ
その内壁面に前記導電粒子を露出させた貫通孔が形成さ
れ、前記貫通孔内に導電性ポストが形成されていること
を特徴とする半導体装置、が提供される。また、上述の
課題を解決するため、本発明によれば、（１）表面に金
属パッドを有する半導体基板上に、導電粒子を不連続に
保持した導電粒子含有絶縁膜を形成する工程と、（２）
前記導電粒子含有絶縁膜に選択的に高エネルギービーム
を照射して前記導電粒子含有絶縁膜にその底面に前記金
属パッドを露出させかつその内壁面に前記導電粒子を露
出させる貫通孔を形成する工程と、（３）露出した前記
金属パッド上および前記導電粒子の表面に選択的に金属
を付着させて前記貫通孔内に導電性ポストを形成する工
程と、を含む半導体装置の製造方法、が提供される。
【０００７】［作用］本発明によれば、導電粒子を包含
する導電粒子含有絶縁膜に高エネルギービームを照射し
て絶縁体の一部を選択的に除去して導電粒子を表面に露
出させ、露出した導電粒子にのみ導電性物質を付着させ
ているので、フォトリソグラフィ工程を一切使用するこ
となく、導電パターンの形成が可能になる。従って、本
発明によれば、少ない工数で導電パターンが形成できる
ばかりでなく、パターン変更に対してもフォトマスクを
作製する必要がなく、高エネルギービームの照射パター
ンの変更によって対応することが可能であるので、低コ
スト、少工数、短工期にて製品の製造が可能になる。
する導電粒子含有絶縁膜に高エネルギービームを照射し
て絶縁体の一部を選択的に除去して導電粒子を表面に露
出させ、露出した導電粒子にのみ導電性物質を付着させ
ているので、フォトリソグラフィ工程を一切使用するこ
となく、導電パターンの形成が可能になる。従って、本
発明によれば、少ない工数で導電パターンが形成できる
ばかりでなく、パターン変更に対してもフォトマスクを
作製する必要がなく、高エネルギービームの照射パター
ンの変更によって対応することが可能であるので、低コ
スト、少工数、短工期にて製品の製造が可能になる。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て実施例に基づいて図面を参照して詳細に説明する。 ［第１の実施例］図１（ａ）〜（ｃ）は、本発明の第１
の実施例の配線パターン形成プロセスを示す工程順の断
面図である。まず、図１（ａ）に示すように、導電パタ
ーンを形成しようとする基板１４上に絶縁体１２の中に
導電粒子１１が不連続に散在している導電粒子含有絶縁
膜１３を形成する。この導電粒子含有絶縁膜１３は、Ｃ
ｕ粒子である導電粒子１１を液状エポキシ樹脂に混入し
て作製した塗料を基板１４上に塗布し、エポキシ樹脂を
キュアして形成したものである。塗布法としては、ディ
ップ法、スプレイ法、スクリーン印刷法、スピン塗布法
などを用いることできる。次に、図１（ｂ）に示される
ように、粒子含有絶縁膜１３の導電パターン形成領域に
レーザ光を照射して、表面の絶縁体１２を選択的に除去
して導電粒子１１が露出した導電粒子露出部１５を形成
する。この段階では、導電粒子１１は絶縁体１２中に不
連続に散在しており、導電粒子１１同士は電気的に接続
されていない。次に、表面処理を行って表面に付着した
残さなどの汚染物質を除去し、続いて、図１（ｃ）に示
すように、露出した導電粒子１１をメッキ成長核とし
て、無電解メッキ法により、選択的にＮｉを、次いでＡ
ｕを成長させて、導電パターン１６を形成する。この場
合に、成長したＮｉ、Ａｕ層がある程度以上の厚さにな
ると、露出した導電粒子１１同士が導電パターン１６に
より接続された状態になる。この結果、レーザ光を照射
した形状と同一パターンの導電パターンを形成すること
ができる。
て実施例に基づいて図面を参照して詳細に説明する。 ［第１の実施例］図１（ａ）〜（ｃ）は、本発明の第１
の実施例の配線パターン形成プロセスを示す工程順の断
面図である。まず、図１（ａ）に示すように、導電パタ
ーンを形成しようとする基板１４上に絶縁体１２の中に
導電粒子１１が不連続に散在している導電粒子含有絶縁
膜１３を形成する。この導電粒子含有絶縁膜１３は、Ｃ
ｕ粒子である導電粒子１１を液状エポキシ樹脂に混入し
て作製した塗料を基板１４上に塗布し、エポキシ樹脂を
キュアして形成したものである。塗布法としては、ディ
ップ法、スプレイ法、スクリーン印刷法、スピン塗布法
などを用いることできる。次に、図１（ｂ）に示される
ように、粒子含有絶縁膜１３の導電パターン形成領域に
レーザ光を照射して、表面の絶縁体１２を選択的に除去
して導電粒子１１が露出した導電粒子露出部１５を形成
する。この段階では、導電粒子１１は絶縁体１２中に不
連続に散在しており、導電粒子１１同士は電気的に接続
されていない。次に、表面処理を行って表面に付着した
残さなどの汚染物質を除去し、続いて、図１（ｃ）に示
すように、露出した導電粒子１１をメッキ成長核とし
て、無電解メッキ法により、選択的にＮｉを、次いでＡ
ｕを成長させて、導電パターン１６を形成する。この場
合に、成長したＮｉ、Ａｕ層がある程度以上の厚さにな
ると、露出した導電粒子１１同士が導電パターン１６に
より接続された状態になる。この結果、レーザ光を照射
した形状と同一パターンの導電パターンを形成すること
ができる。
【０００９】導電粒子１１としては、図６に示すような
各種の形態のものを使用することができる。図６（ａ）
は、単一金属からなる導電粒子、図６（ｂ）は、金属核
１１ 1 の表面を金属殻１１2 が被覆してなる導電粒子、
図６（ｃ）は、絶縁核２１の表面に金属殻１１2 を被覆
して形成した導電粒子である。導電粒子１１の最外層の
金属には、無電解メッキに対し触媒作用のある、Ｎｉ、
Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕなどが用いられる。ある
いは、半田濡れ性のよい材料が選択される。これらの導
電粒子１１には、図６（ｄ）に示すように、表面を１層
の絶縁殻２２の被覆や、図６（ｅ）に示すように、内側
絶縁殻２２1 、外側絶縁殻２２2 などの複数層の絶縁被
覆が施されていてもよい。上記第１の実施例の場合に
は、不所望の領域にメッキ層を析出させないために、絶
縁殻付き導電粒子１１を用いることが望ましい。
各種の形態のものを使用することができる。図６（ａ）
は、単一金属からなる導電粒子、図６（ｂ）は、金属核
１１ 1 の表面を金属殻１１2 が被覆してなる導電粒子、
図６（ｃ）は、絶縁核２１の表面に金属殻１１2 を被覆
して形成した導電粒子である。導電粒子１１の最外層の
金属には、無電解メッキに対し触媒作用のある、Ｎｉ、
Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕなどが用いられる。ある
いは、半田濡れ性のよい材料が選択される。これらの導
電粒子１１には、図６（ｄ）に示すように、表面を１層
の絶縁殻２２の被覆や、図６（ｅ）に示すように、内側
絶縁殻２２1 、外側絶縁殻２２2 などの複数層の絶縁被
覆が施されていてもよい。上記第１の実施例の場合に
は、不所望の領域にメッキ層を析出させないために、絶
縁殻付き導電粒子１１を用いることが望ましい。
【００１０】［第２の実施例］図２（ａ）〜（ｃ）は、
本発明の第２の実施例を示す工程順の断面図である。表
面にダマシン（ damascene）構造のＣｕ配線１８を有す
る基板１４上に、導電粒子１１が絶縁体１２の中に不連
続に散在している異方性導電フィルム（ＡＣＦ：anisot
ropic conductive film ）１３ａを載せ、加熱・加圧し
て接着する。この異方性導電フィルム１３ａ内の導電粒
子１１には絶縁殻にて被覆されたものが用いられてい
る。次に、Ｃｕ配線１８上にレーザ光を照射し、その部
分の絶縁体１２を除去して側面に導電粒子１１を露出さ
せ底面にＣｕ配線１８を露出させたスルーホール１９を
形成する。続いて、図２（ｃ）に示すように、露出した
導電粒子１１、Ｃｕ配線１８をメッキ成長核として、無
電解メッキ法により、選択的にＮｉを、次いでＣｕを成
長させて、スルーホール内に導電ポスト２０を形成す
る。
本発明の第２の実施例を示す工程順の断面図である。表
面にダマシン（ damascene）構造のＣｕ配線１８を有す
る基板１４上に、導電粒子１１が絶縁体１２の中に不連
続に散在している異方性導電フィルム（ＡＣＦ：anisot
ropic conductive film ）１３ａを載せ、加熱・加圧し
て接着する。この異方性導電フィルム１３ａ内の導電粒
子１１には絶縁殻にて被覆されたものが用いられてい
る。次に、Ｃｕ配線１８上にレーザ光を照射し、その部
分の絶縁体１２を除去して側面に導電粒子１１を露出さ
せ底面にＣｕ配線１８を露出させたスルーホール１９を
形成する。続いて、図２（ｃ）に示すように、露出した
導電粒子１１、Ｃｕ配線１８をメッキ成長核として、無
電解メッキ法により、選択的にＮｉを、次いでＣｕを成
長させて、スルーホール内に導電ポスト２０を形成す
る。
【００１１】［第３の実施例］図３（ａ）〜（ｃ）は、
本発明の第３の実施例を示す工程順の断面図である。図
３（ａ）に示すように、表面にＣｕ配線１８が形成され
ている基板１４上に、エポキシ系樹脂などの熱硬化性樹
脂に導電粒子１１を混入してなる塗料を塗布し、熱処理
を行って溶媒を揮発させる。ここで、導電粒子１１には
表面が絶縁殻によって被覆されないものが用いられてい
る。導電粒子含有絶縁膜１３上に、薄く熱硬化性樹脂か
らなる絶縁薄層１７を形成する。熱処理を行って塗布し
た絶縁膜１３および絶縁薄層１７を硬化させる。次に、
図３（ｂ）に示すように、配線パターン形成領域に選択
的にレーザ光を照射して、絶縁薄層１７と絶縁体１２の
一部を除去して導電粒子露出部１５を形成し、またＣｕ
配線１８上に配線形成部より長時間レーザ光を照射し、
Ｃｕ配線１８上にスルーホール１９を開孔する。続い
て、図３（ｃ）に示すように、露出した導電粒子１１、
Ｃｕ配線１８をメッキ成長核として、無電解メッキ法に
より、選択的にＮｉを、次いでＣｕを成長させて、スル
ーホール内に導電ポスト２０を形成するとともに導電粒
子露出部１５に導電パターン１６を形成する。この方法
を用いて複数の層を重ねることにより、容易に多層配線
を形成することができる。第１、第３の実施例では、導
電粒子含有絶縁膜の絶縁材料としてエポキシ系樹脂を用
いる例を示したが、これに代えてポリイミド系などの他
の樹脂材料を用いて導電粒子含有絶縁膜を形成してもよ
い。
本発明の第３の実施例を示す工程順の断面図である。図
３（ａ）に示すように、表面にＣｕ配線１８が形成され
ている基板１４上に、エポキシ系樹脂などの熱硬化性樹
脂に導電粒子１１を混入してなる塗料を塗布し、熱処理
を行って溶媒を揮発させる。ここで、導電粒子１１には
表面が絶縁殻によって被覆されないものが用いられてい
る。導電粒子含有絶縁膜１３上に、薄く熱硬化性樹脂か
らなる絶縁薄層１７を形成する。熱処理を行って塗布し
た絶縁膜１３および絶縁薄層１７を硬化させる。次に、
図３（ｂ）に示すように、配線パターン形成領域に選択
的にレーザ光を照射して、絶縁薄層１７と絶縁体１２の
一部を除去して導電粒子露出部１５を形成し、またＣｕ
配線１８上に配線形成部より長時間レーザ光を照射し、
Ｃｕ配線１８上にスルーホール１９を開孔する。続い
て、図３（ｃ）に示すように、露出した導電粒子１１、
Ｃｕ配線１８をメッキ成長核として、無電解メッキ法に
より、選択的にＮｉを、次いでＣｕを成長させて、スル
ーホール内に導電ポスト２０を形成するとともに導電粒
子露出部１５に導電パターン１６を形成する。この方法
を用いて複数の層を重ねることにより、容易に多層配線
を形成することができる。第１、第３の実施例では、導
電粒子含有絶縁膜の絶縁材料としてエポキシ系樹脂を用
いる例を示したが、これに代えてポリイミド系などの他
の樹脂材料を用いて導電粒子含有絶縁膜を形成してもよ
い。
【００１２】［第４の実施例］図４（ａ）〜（ｃ）は、
本発明の第４の実施例を示す工程順の断面図である。図
４（ａ）に示すように、内部に集積回路が形成され表面
にＣｕパッド３２を有する半導体基板３１上に、シリコ
ン窒化膜３３を堆積した後、その上に、第１の実施例と
同様にして、熱硬化性樹脂に導電粒子１１（図示なし）
を混入してなる塗料を塗布し、熱硬化処理を行って導電
粒子含有絶縁膜１３を形成する。次に、図４（ｂ）に示
すように、配線形成領域に選択的にレーザ光を照射して
導電粒子露出部１５を形成し、またＣｕパッド３２上の
絶縁体とシリコン窒化膜を除去して、Ｃｕパッド３２上
にスルーホール１９を開孔する。続いて、図４（ｃ）に
示すように、露出した導電粒子とＣｕパッド３２をメッ
キ成長核として、無電解メッキ法により、選択的にＮｉ
を、次いでＣｕを成長させて、スルーホール内に導電ポ
スト２０を形成するとともに導電粒子露出部１５に導電
パターン１６を形成する。次に、図４（ｄ）に示すよう
に、外部端子形成領域以外の領域をソルダレジスト３５
にて被覆した後、導電パターン１６の外部端子形成領域
上に半田ボール３４を形成する。
本発明の第４の実施例を示す工程順の断面図である。図
４（ａ）に示すように、内部に集積回路が形成され表面
にＣｕパッド３２を有する半導体基板３１上に、シリコ
ン窒化膜３３を堆積した後、その上に、第１の実施例と
同様にして、熱硬化性樹脂に導電粒子１１（図示なし）
を混入してなる塗料を塗布し、熱硬化処理を行って導電
粒子含有絶縁膜１３を形成する。次に、図４（ｂ）に示
すように、配線形成領域に選択的にレーザ光を照射して
導電粒子露出部１５を形成し、またＣｕパッド３２上の
絶縁体とシリコン窒化膜を除去して、Ｃｕパッド３２上
にスルーホール１９を開孔する。続いて、図４（ｃ）に
示すように、露出した導電粒子とＣｕパッド３２をメッ
キ成長核として、無電解メッキ法により、選択的にＮｉ
を、次いでＣｕを成長させて、スルーホール内に導電ポ
スト２０を形成するとともに導電粒子露出部１５に導電
パターン１６を形成する。次に、図４（ｄ）に示すよう
に、外部端子形成領域以外の領域をソルダレジスト３５
にて被覆した後、導電パターン１６の外部端子形成領域
上に半田ボール３４を形成する。
【００１３】［第５の実施例］図５（ａ）〜（ｄ）は、
本発明の第５の実施例を示す工程順の断面図である。本
実施例においては、第４の実施例の図４（ｃ）に示す工
程まではそのまま実施するので、その工程の終了した状
態を図５（ａ）に示し、その段階までの説明は省略す
る。図５（ａ）に示す状態にまで加工した後、続いて、
図５（ｂ）に示すように、表面に導電パターン１６が形
成された導電粒子含有絶縁膜１３上に、新たに導電粒子
含有絶縁膜１３を形成する。次に、図５（ｃ）に示すよ
うに、外部端子形成領域上に選択的にレーザ光を照射し
て、内壁部に導電粒子（図示なし）を露出させ底面部に
導電パターン１６を露出させたスルーホール１９を開孔
する。その後、図５（ｄ）に示すように、露出した導電
粒子、導電パターン１６をメッキ成長核として、無電解
メッキ法により、選択的にＮｉを、次いでＣｕを成長さ
せて、スルーホール内に導電ポスト２０を形成する。そ
して、その導電ポスト２０上に半田ボール３４を形成す
る。この実施例のパッケージング方式によれば、フォト
リソグラフィ工程を一切使用していないので、特に多品
種・少量のロジック系デバイスのパッケージングにおい
て、大幅な工期短縮、低コスト化が図られる。
本発明の第５の実施例を示す工程順の断面図である。本
実施例においては、第４の実施例の図４（ｃ）に示す工
程まではそのまま実施するので、その工程の終了した状
態を図５（ａ）に示し、その段階までの説明は省略す
る。図５（ａ）に示す状態にまで加工した後、続いて、
図５（ｂ）に示すように、表面に導電パターン１６が形
成された導電粒子含有絶縁膜１３上に、新たに導電粒子
含有絶縁膜１３を形成する。次に、図５（ｃ）に示すよ
うに、外部端子形成領域上に選択的にレーザ光を照射し
て、内壁部に導電粒子（図示なし）を露出させ底面部に
導電パターン１６を露出させたスルーホール１９を開孔
する。その後、図５（ｄ）に示すように、露出した導電
粒子、導電パターン１６をメッキ成長核として、無電解
メッキ法により、選択的にＮｉを、次いでＣｕを成長さ
せて、スルーホール内に導電ポスト２０を形成する。そ
して、その導電ポスト２０上に半田ボール３４を形成す
る。この実施例のパッケージング方式によれば、フォト
リソグラフィ工程を一切使用していないので、特に多品
種・少量のロジック系デバイスのパッケージングにおい
て、大幅な工期短縮、低コスト化が図られる。
【００１４】以上好ましい実施例について説明したが、
本発明は、これら実施例に限定されるものではなく、本
発明の要旨を逸脱することのない範囲内において適宜の
変更が可能なものである。例えば、実施例においては、
メッキ法により、導電パターン、導電ポストを形成して
いたが、この方法に代え、半田ペーストを塗布しリフロ
ー処理を行う方法、あるいは、溶融半田を直接導電粒子
に付着させる方法なども用いることができる。また、絶
縁体を除去して導電粒子を露出させるのに実施例ではレ
ーザ光を用いていたが、これに代え、電子ビームやイオ
ンビームを照射するようにしてもよい。また、絶縁体１
１の材料として熱硬化性樹脂を用いる例について説明し
たが、熱可塑性樹脂など他の樹脂材料であってもよく、
さらには樹脂以外の絶縁材料であってもよい。さらに、
実施例では、スルーホール内は導電ポストによって埋め
込まれていたが、必ずしもこのようにする必要はなく、
スルーホール内壁面にのみ導電性膜が形成されるように
してもよい。また、基板上に導電粒子含有絶縁膜を形成
する方法に代え導電粒子含有絶縁基板にレーザ光を照射
して導電粒子を露出させ導電パターンを形成するように
してもよい。
本発明は、これら実施例に限定されるものではなく、本
発明の要旨を逸脱することのない範囲内において適宜の
変更が可能なものである。例えば、実施例においては、
メッキ法により、導電パターン、導電ポストを形成して
いたが、この方法に代え、半田ペーストを塗布しリフロ
ー処理を行う方法、あるいは、溶融半田を直接導電粒子
に付着させる方法なども用いることができる。また、絶
縁体を除去して導電粒子を露出させるのに実施例ではレ
ーザ光を用いていたが、これに代え、電子ビームやイオ
ンビームを照射するようにしてもよい。また、絶縁体１
１の材料として熱硬化性樹脂を用いる例について説明し
たが、熱可塑性樹脂など他の樹脂材料であってもよく、
さらには樹脂以外の絶縁材料であってもよい。さらに、
実施例では、スルーホール内は導電ポストによって埋め
込まれていたが、必ずしもこのようにする必要はなく、
スルーホール内壁面にのみ導電性膜が形成されるように
してもよい。また、基板上に導電粒子含有絶縁膜を形成
する方法に代え導電粒子含有絶縁基板にレーザ光を照射
して導電粒子を露出させ導電パターンを形成するように
してもよい。
【００１５】
【発明の効果】以上説明したように、本発明の導電パタ
ーンの形成方法は、導電粒子含有絶縁膜を形成し、レー
ザ光等の照射によって選択的に導電粒子を露出させ、そ
の導電粒子露出領域に選択的に導電層を形成するように
したものであるので、大掛かりな製造装置を用いること
なくまたフォトリソグラフィ法を用いることなく、導電
パターンを形成することが可能になる。また、導電パタ
ーンの変更を、レーザ光等の描画パターンを変更するだ
けで対応できる。従って、本発明によれば、所望の回路
を、短い工期、低コストで簡易に形成できる。
ーンの形成方法は、導電粒子含有絶縁膜を形成し、レー
ザ光等の照射によって選択的に導電粒子を露出させ、そ
の導電粒子露出領域に選択的に導電層を形成するように
したものであるので、大掛かりな製造装置を用いること
なくまたフォトリソグラフィ法を用いることなく、導電
パターンを形成することが可能になる。また、導電パタ
ーンの変更を、レーザ光等の描画パターンを変更するだ
けで対応できる。従って、本発明によれば、所望の回路
を、短い工期、低コストで簡易に形成できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の製造プロセスを示す
工程順の断面図。
工程順の断面図。
【図２】 本発明の第２の実施例の製造プロセスを示す
工程順の断面図。
工程順の断面図。
【図３】 本発明の第３の実施例の製造プロセスを示す
工程順の断面図。
工程順の断面図。
【図４】 本発明の第４の実施例の製造プロセスを示す
工程順の断面図。
工程順の断面図。
【図５】 本発明の第５の実施例の製造プロセスを示す
工程順の断面図。
工程順の断面図。
【図６】 本発明の実施例において用いられる導電粒子
の断面図。
の断面図。
【図７】 従来の導電パターンの形成方法を示す工程順
の断面図。
の断面図。
【図８】 従来の半導体装置の断面図。
１１ 導電粒子 １１1 金属核 １１2 金属殻 １２ 絶縁体 １３ 導電粒子含有絶縁膜 １３ａ 異方性導電フィルム １４ 基板 １５ 導電粒子露出部 １６ 導電パターン １７ 絶縁薄層 １８ Ｃｕ配線 １９ スルーホール ２０ 導電ポスト ２１ 絶縁核 ２２ 絶縁殻 ２２1 内側絶縁殻 ２２2 外側絶縁殻 ３１ 半導体基板 ３２ Ｃｕパッド ３３ シリコン窒化膜 ３４ 半田ボール ３５ ソルダレジスト ３６ Ａｌパッド ３７ ポリイミド膜 ３８ Ｃｕ配線 ３９ 封止樹脂膜 ４０ Ｃｕポスト ４１ 基板 ４２ 導電パターン ４２ａ 導電層 ４３ レジストパターン ４３ａ フォトレジスト膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｌ Ｆターム(参考） 4M104 AA01 BB04 BB05 BB06 BB07 BB08 BB09 CC01 DD07 DD20 DD22 DD53 DD62 EE18 HH20 5F033 HH07 HH11 HH13 HH14 JJ07 JJ11 JJ13 JJ14 KK07 KK11 KK13 KK14 MM01 PP28 QQ53 QQ54 RR06 RR21 RR22 RR26 SS22 VV07 XX33
Claims (21)
- 【請求項１】 基体上に、導電粒子を不連続に保持し表
面の一部に前記導電粒子を露出させている導電粒子含有
絶縁膜が形成され、前記導電粒子含有絶縁膜上の前記導
電粒子が露出されている領域上に導電パターンが形成さ
れていることを特徴とする配線構造。 - 【請求項２】 前記導電粒子含有絶縁膜にその内壁面に
前記導電粒子が露出している貫通孔が形成され、該貫通
孔内に導電層が形成されていることを特徴とする請求項
１記載の配線構造。 - 【請求項３】 表面に導電パターンが形成され貫通孔内
に導電層が形成されている前記導電粒子含有絶縁膜が複
数層形成されていることを特徴とする請求項２記載の配
線構造。 - 【請求項４】 前記導電粒子は、単一金属粒子、金属核
粒子を金属殻が被覆したもの、絶縁核粒子を金属殻が被
覆したもの、の何れかであることを特徴とする請求項１
〜３の何れかに記載の導電パターンの形成方法。 - 【請求項５】 前記導電粒子は、１ないし複数層の絶縁
殻によって被覆されていることを特徴とする請求項１〜
４の何れかに記載の導電パターンの形成方法。 - 【請求項６】 （１）基体上に、導電粒子を不連続に保
持した導電粒子含有絶縁膜を形成する工程と、 （２）前記導電粒子含有絶縁膜の表面に選択的に高エネ
ルギービームを照射して前記導電粒子の一部を前記導電
粒子含有絶縁膜の表面に露出させる工程と、 （３）露出した前記導電粒子の表面に選択的に金属を付
着させて連続した金属膜を形成する工程と、を含む導電
パターンの形成方法。 - 【請求項７】 （１）基体上に、導電粒子を不連続に保
持した導電粒子含有絶縁膜を形成する工程と、 （２）前記導電粒子含有絶縁膜に選択的に高エネルギー
ビームを照射して前記導電粒子含有絶縁膜にその内壁面
に前記導電粒子を露出させた貫通孔を形成する工程と、 （３）露出した前記導電粒子の表面に選択的に金属を付
着させて前記貫通孔内に導電層を形成する工程と、を含
む導電パターンの形成方法。 - 【請求項８】 （１′）導電粒子を不連続に保持した導
電粒子含有絶縁基体の表面に選択的に高エネルギービー
ムを照射して前記導電粒子の一部を前記導電粒子含有絶
縁基体の表面に露出させる工程と、 （２′）露出した前記導電粒子の表面に選択的に金属を
付着させて連続した金属膜を形成する工程と、を含む導
電パターンの形成方法。 - 【請求項９】 （１′）導電粒子を不連続に保持した導
電粒子含有絶縁基体に選択的に高エネルギービームを照
射して前記導電粒子含有絶縁基体にその内壁面に前記導
電粒子を露出させた貫通孔を形成する工程と、 （２′）露出した前記導電粒子の表面に選択的に金属を
付着させて前記貫通孔内に導電層を形成する工程と、を
含む導電パターンの形成方法。 - 【請求項１０】 前記第（１）の工程は、導電粒子が分
散された液状樹脂を塗布し、樹脂をキュアする工程、ま
たは、異方性導電フィルムを接着する工程であることを
特徴とする請求項６または７記載の導電パターンの形成
方法。 - 【請求項１１】 前記第（１）の工程の後前記第（２）
の工程に先立って、または、前記第（１′）の工程に先
立って、前記導電粒子含有絶縁膜上または前記導電粒子
含有絶縁基体上に薄い絶縁層を形成する工程が付加され
ることを特徴とする請求項６〜１０の何れかに記載の導
電パターンの形成方法。 - 【請求項１２】 前記第（３）の工程または前記第
（２′）の工程は、前記導電粒子上に無電解めっき層を
成長させる工程、半田ペーストを塗布しリフローして前
記導電粒子上に半田を付着させる工程、または、溶融半
田に接触させて前記導電粒子上に半田を付着させる工
程、の何れかであることを特徴とする請求項６〜１１の
何れかに記載の導電パターンの形成方法。 - 【請求項１３】 前記第（２）の工程または前記第
（１′）の工程で照射する高エネルギービームが、レー
ザ光、電子ビームまたはイオンビームであることを特徴
とする請求項６〜１２の何れかに記載の導電パターンの
形成方法。 - 【請求項１４】 表面に金属パッドが形成された半導体
基板上に、導電粒子を不連続に保持する導電粒子含有絶
縁膜が形成されている半導体装置であって、前記導電粒
子含有絶縁膜には、その底面に前記金属パッドを露出さ
せかつその内壁面に前記導電粒子を露出させた貫通孔が
形成され、前記貫通孔内に導電性ポストが形成されてい
ることを特徴とする半導体装置。 - 【請求項１５】 前記導電粒子含有絶縁膜の表面に前記
導電粒子が露出した領域が形成されており、該導電粒子
が露出した領域には導電パターンが形成されていること
を特徴とする請求項１４記載の半導体装置。 - 【請求項１６】 請求項１５記載の半導体装置上に、貫
通孔内に導電性ポストが形成されている導電粒子含有絶
縁膜、または、表面に導電パターンが形成されかつ貫通
孔内に導電性ポストが形成されている導電粒子含有絶縁
膜が、さらに積層されていることを特徴とする半導体装
置。 - 【請求項１７】 前記導電パターンまたは前記導電性ポ
スト上には金属ボールが形成されていることを特徴とす
る請求項１４〜１６の何れかに記載の半導体装置。 - 【請求項１８】 表面に露出した前記導電パターン上、
前記導電性ポスト上および前記導電粒子含有絶縁膜上
は、前記金属ボールが形成されている領域を除いてソル
ダレジストによって覆われていることを特徴とする請求
項１７記載の半導体装置。 - 【請求項１９】 （１）表面に金属パッドを有する半導
体基板上に、導電粒子を不連続に保持した導電粒子含有
絶縁膜を形成する工程と、 （２）前記導電粒子含有絶縁膜に選択的に高エネルギー
ビームを照射して前記導電粒子含有絶縁膜にその底面に
前記金属パッドを露出させかつその内壁面に前記導電粒
子を露出させる貫通孔を形成する工程と、 （３）露出した前記金属パッド上および前記導電粒子の
表面に選択的に金属を付着させて前記貫通孔内に導電性
ポストを形成する工程と、を含む半導体装置の製造方
法。 - 【請求項２０】 前記第（２）の工程においては、前記
導電粒子含有絶縁膜の表面の他の一部にも高エネルギー
ビームを照射してその部分の前記導電粒子含有絶縁膜の
表面に前記導電粒子を露出させ、前記第（３）の工程に
おいては、前記導電粒子の露出した前記導電粒子含有絶
縁膜の表面部分に導電パターンを形成することを特徴と
する請求項１９記載の半導体装置の製造方法。 - 【請求項２１】 前記第（３）の工程の後、前記導電性
ポスト上または前記導電パターン上に半田ボールを形成
する工程、または、半田ボールを形成する領域以外をソ
ルダレジストにて被覆する工程および前記導電性ポスト
上または前記導電パターン上に半田ボールを形成する工
程が付加されることを特徴とする請求項１９または２０
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104342A JP2001291721A (ja) | 2000-04-06 | 2000-04-06 | 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104342A JP2001291721A (ja) | 2000-04-06 | 2000-04-06 | 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291721A true JP2001291721A (ja) | 2001-10-19 |
Family
ID=18617900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104342A Pending JP2001291721A (ja) | 2000-04-06 | 2000-04-06 | 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291721A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784557B2 (en) | 2001-12-20 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a diffusion layer formed between electrode portions |
| JP2007110050A (ja) * | 2005-10-17 | 2007-04-26 | Namics Corp | バンプ形成方法 |
| US7338752B2 (en) * | 2003-05-13 | 2008-03-04 | Samsung Electronics Co., Ltd. | Method for forming metal pattern and electromagnetic interference filter using pattern formed by the method |
| EP1897971A1 (en) * | 2005-06-29 | 2008-03-12 | Harima Chemicals, Inc. | Method for electrically conductive circuit formation |
| US7494926B2 (en) * | 2004-07-20 | 2009-02-24 | Samsung Corning Co., Ltd. | Method for forming highly conductive metal pattern on flexible substrate and EMI filter using metal pattern formed by the method |
| US7498249B2 (en) | 2003-02-06 | 2009-03-03 | Nec Electronics Corp. | Method of forming a connecting conductor and wirings of a semiconductor chip |
| JP2009081211A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法 |
| KR100906408B1 (ko) * | 2007-12-13 | 2009-07-09 | 한국기계연구원 | 레이져 직접묘화 방법으로 전도성회로패턴을 형성한연성회로기판과 그 제조시스템 및 제조방법 |
| JP2010135719A (ja) * | 2008-12-08 | 2010-06-17 | Kinko Denshi Kofun Yugenkoshi | 回路板の製造工程及び回路板 |
| JP2010251685A (ja) * | 2009-04-20 | 2010-11-04 | Kinko Denshi Kofun Yugenkoshi | 複合材料回路基板構造を形成する方法 |
| KR100992285B1 (ko) | 2008-03-13 | 2010-11-05 | 대성전기공업 주식회사 | 발광다이오드 소켓 어셈블리 및 그 제조방법 |
| US7964963B2 (en) | 2006-10-05 | 2011-06-21 | Nec Corporation | Semiconductor package and method for manufacturing semiconductor package |
| KR101049219B1 (ko) | 2010-05-25 | 2011-07-13 | 한국기계연구원 | 레이저를 이용한 회로 형성 방법 및 그에 의하여 형성된 회로 기판 |
| CN101808462B (zh) * | 2009-02-13 | 2012-05-30 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
| KR20130010428A (ko) * | 2011-07-18 | 2013-01-28 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
| KR101263879B1 (ko) | 2011-05-06 | 2013-05-13 | 주식회사 디지아이 | 레이저 직접 구조화를 위한 코팅 조성물 및 이를 이용한 레이저 직접 구조화 방법 |
| KR20150035410A (ko) * | 2013-09-27 | 2015-04-06 | 주식회사 엘지화학 | 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체 |
| WO2016133489A1 (en) * | 2015-02-16 | 2016-08-25 | Intel Corporation | Microelectronic build-up layers and methods of forming the same |
| TWI621187B (zh) * | 2017-03-07 | 2018-04-11 | 力成科技股份有限公司 | 封裝堆疊結構及其製造方法 |
| CN108573963A (zh) * | 2017-03-07 | 2018-09-25 | 力成科技股份有限公司 | 封装堆叠结构及其制造方法 |
| JP2022516625A (ja) * | 2019-01-01 | 2022-03-01 | カトラム・エルエルシー | 回路板層より厚いトレースを有する多層回路板 |
| KR20220055548A (ko) * | 2020-10-26 | 2022-05-04 | 한국생산기술연구원 | 금속 산화물 기반 촉매 코팅층의 레이저 식각을 활용한 기판의 선택적 도금방법 및 이를 이용하여 선택적 도금된 기판 |
-
2000
- 2000-04-06 JP JP2000104342A patent/JP2001291721A/ja active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954001B2 (en) | 2001-12-20 | 2005-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a diffusion layer |
| US6784557B2 (en) | 2001-12-20 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a diffusion layer formed between electrode portions |
| US7498249B2 (en) | 2003-02-06 | 2009-03-03 | Nec Electronics Corp. | Method of forming a connecting conductor and wirings of a semiconductor chip |
| US7338752B2 (en) * | 2003-05-13 | 2008-03-04 | Samsung Electronics Co., Ltd. | Method for forming metal pattern and electromagnetic interference filter using pattern formed by the method |
| US7494926B2 (en) * | 2004-07-20 | 2009-02-24 | Samsung Corning Co., Ltd. | Method for forming highly conductive metal pattern on flexible substrate and EMI filter using metal pattern formed by the method |
| EP1897971A4 (en) * | 2005-06-29 | 2015-03-18 | Harima Chemicals Inc | METHOD FOR FORMING ELECTRICALLY CONDUCTIVE SWITCHING |
| EP1897971A1 (en) * | 2005-06-29 | 2008-03-12 | Harima Chemicals, Inc. | Method for electrically conductive circuit formation |
| JP4684843B2 (ja) * | 2005-10-17 | 2011-05-18 | ナミックス株式会社 | バンプ形成方法 |
| JP2007110050A (ja) * | 2005-10-17 | 2007-04-26 | Namics Corp | バンプ形成方法 |
| US7964963B2 (en) | 2006-10-05 | 2011-06-21 | Nec Corporation | Semiconductor package and method for manufacturing semiconductor package |
| JP2009081211A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法 |
| KR100906408B1 (ko) * | 2007-12-13 | 2009-07-09 | 한국기계연구원 | 레이져 직접묘화 방법으로 전도성회로패턴을 형성한연성회로기판과 그 제조시스템 및 제조방법 |
| KR100992285B1 (ko) | 2008-03-13 | 2010-11-05 | 대성전기공업 주식회사 | 발광다이오드 소켓 어셈블리 및 그 제조방법 |
| JP2010135719A (ja) * | 2008-12-08 | 2010-06-17 | Kinko Denshi Kofun Yugenkoshi | 回路板の製造工程及び回路板 |
| CN101808462B (zh) * | 2009-02-13 | 2012-05-30 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
| JP2010251685A (ja) * | 2009-04-20 | 2010-11-04 | Kinko Denshi Kofun Yugenkoshi | 複合材料回路基板構造を形成する方法 |
| KR101049219B1 (ko) | 2010-05-25 | 2011-07-13 | 한국기계연구원 | 레이저를 이용한 회로 형성 방법 및 그에 의하여 형성된 회로 기판 |
| KR101263879B1 (ko) | 2011-05-06 | 2013-05-13 | 주식회사 디지아이 | 레이저 직접 구조화를 위한 코팅 조성물 및 이를 이용한 레이저 직접 구조화 방법 |
| JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
| KR20130010428A (ko) * | 2011-07-18 | 2013-01-28 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR101936788B1 (ko) * | 2011-07-18 | 2019-01-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| US9668342B2 (en) | 2013-09-27 | 2017-05-30 | Lg Chem, Ltd. | Composition and method for forming conductive pattern, and resin structure having conductive pattern thereon |
| KR101598084B1 (ko) | 2013-09-27 | 2016-02-26 | 주식회사 엘지화학 | 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체 |
| KR20150035410A (ko) * | 2013-09-27 | 2015-04-06 | 주식회사 엘지화학 | 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체 |
| WO2016133489A1 (en) * | 2015-02-16 | 2016-08-25 | Intel Corporation | Microelectronic build-up layers and methods of forming the same |
| CN107210260A (zh) * | 2015-02-16 | 2017-09-26 | 英特尔公司 | 微电子内建层及其形成方法 |
| TWI621187B (zh) * | 2017-03-07 | 2018-04-11 | 力成科技股份有限公司 | 封裝堆疊結構及其製造方法 |
| CN108573963A (zh) * | 2017-03-07 | 2018-09-25 | 力成科技股份有限公司 | 封装堆叠结构及其制造方法 |
| JP2022516625A (ja) * | 2019-01-01 | 2022-03-01 | カトラム・エルエルシー | 回路板層より厚いトレースを有する多層回路板 |
| KR20220055548A (ko) * | 2020-10-26 | 2022-05-04 | 한국생산기술연구원 | 금속 산화물 기반 촉매 코팅층의 레이저 식각을 활용한 기판의 선택적 도금방법 및 이를 이용하여 선택적 도금된 기판 |
| KR102526184B1 (ko) * | 2020-10-26 | 2023-04-28 | 한국생산기술연구원 | 금속 산화물 기반 촉매 코팅층의 레이저 식각을 활용한 기판의 선택적 도금방법 및 이를 이용하여 선택적 도금된 기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001291721A (ja) | 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法 | |
| US6667551B2 (en) | Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity | |
| US5746868A (en) | Method of manufacturing multilayer circuit substrate | |
| US6489185B1 (en) | Protective film for the fabrication of direct build-up layers on an encapsulated die package | |
| US6998290B2 (en) | Economical high density chip carrier | |
| US20050142835A1 (en) | Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed | |
| JPH11195665A (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO1999050907A1 (en) | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus | |
| JP2005150184A (ja) | 電子装置および電子装置の製造方法 | |
| JP4055015B2 (ja) | 半導体装置の製造方法 | |
| US20080070349A1 (en) | Formation of holes in substrates using dewetting coatings | |
| JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
| JP2022176172A (ja) | 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法 | |
| JP3593935B2 (ja) | バンプ付き配線回路基板の製造方法及びバンプ形成方法 | |
| JP2002026489A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| US7563703B2 (en) | Microelectronic interconnect device comprising localised conductive pins | |
| JP2001298120A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100393271B1 (ko) | 다층 전자부품탑재용 기판의 제조 방법 | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| JP4835141B2 (ja) | 多層配線基板 | |
| CN115799074A (zh) | 一种嵌入式封装结构的制作方法 | |
| US7335591B2 (en) | Method for forming three-dimensional structures on a substrate | |
| JP5884319B2 (ja) | 半導体装置の製造方法 | |
| CN102340935A (zh) | 一种制作电路板凸点的方法、系统及电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |