JP3851517B2 - 半導体装置およびその製造方法並びにその接合構造 - Google Patents
半導体装置およびその製造方法並びにその接合構造 Download PDFInfo
- Publication number
- JP3851517B2 JP3851517B2 JP2001119236A JP2001119236A JP3851517B2 JP 3851517 B2 JP3851517 B2 JP 3851517B2 JP 2001119236 A JP2001119236 A JP 2001119236A JP 2001119236 A JP2001119236 A JP 2001119236A JP 3851517 B2 JP3851517 B2 JP 3851517B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- layer
- connection terminal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Description
【０００１】
【発明の属する技術分野】
この発明は、柱状電極を備えた半導体装置およびその製造方法並びにその接合構造に関する。
【０００２】
【従来の技術】
図１８は従来の半導体装置の接合構造の一例の断面図を示したものである。この半導体装置の接合構造では、ＣＳＰ(chip size package)と呼ばれる半導体装置１が回路基板２１上に搭載されている。半導体装置１は、シリコン等からなる半導体基板２を備えている。半導体基板２の下面周辺部には複数の接続パッド３が形成されている。接続パッド３の中央部を除く下面全体には絶縁膜（パッシベーション膜）４およびポリイミド等からなる保護膜５が形成され、接続パッド３の中央部は絶縁膜４および保護膜５に形成された開口部６を介して露出されている。接続パッド３の中央部下面から保護膜５の下面の所定の箇所にかけて下地金属層７および再配線８が形成されている。再配線８の先端のパッド部下面には柱状電極９が形成されている。柱状電極９を除く下面全体には樹脂封止膜１０が形成されている。柱状電極９の下面には半田ボール１１が形成されている。
【０００３】
そして、半導体装置１は、半田ボール１１が回路基板２１の上面に形成された接続端子２２に接合された状態で、樹脂封止膜１０の下面等が回路基板２１の上面に樹脂封止膜２３を介して接着されていることにより、回路基板２１上に搭載されている。この場合、樹脂封止膜２３は、半導体装置１の半田ボール１１を回路基板２１の接続端子２２に接合した後に、液状樹脂のサイドポッティング法により形成されている。
【０００４】
ここで、樹脂封止膜１０、２３の役目について説明する。半導体チップ１を回路基板２１上に搭載した後において、温度サイクル等の試験を行うと、半導体基板２と回路基板２１との間の熱膨張係数差に起因して応力が生じる。そこで、樹脂封止膜１０は、再配線８の先端のパッド部と柱状電極９との界面に応力集中が生じるのを防止して、当該界面にクラックが発生するのを防止するためのものである。樹脂封止膜２３は、柱状電極９と半田ボール１１との界面に応力集中が生じるのを防止して、当該界面にクラックが発生するのを防止するためのものである。
【０００５】
次に、上記半導体装置１の製造方法の一例について説明する。まず、図１９に示すように、ウエハ状態のシリコン基板からなる半導体基板２の上面（図１８では下面）周辺部に複数の接続パッド３が形成され、その上面の接続パッド３の中央部を除く部分に絶縁膜４および保護膜５が形成され、絶縁膜４および保護膜５に形成された開口部６を介して露出された接続パッド３の中央部上面を含む保護膜５の上面にスパッタ法により下地金属層形成用層（この場合、下側の銅層と上側のチタン−タングステン合金層との２層構造）７Ａが形成され、その上面の所定の箇所にメッキレジスト層２４が形成され、メッキレジスト層２４に形成された開口部２５内における下地金属層形成用層７Ａの上面に下地金属層形成用層７Ａをメッキ電流路とした電解メッキ法により銅からなる再配線８が形成されたものを用意する。次に、メッキレジスト層２４を剥離する。
【０００６】
次に、図２０に示すように、再配線８の先端のパッド部を除く上面全体にドライフィルムレジストからなるメッキレジスト層２６を形成する。したがって、この状態では、メッキレジスト層２６の再配線８の先端のパッド部に対応する部分には開口部２７が形成されている。次に、メッキレジスト層２６の開口部２７内における再配線８の先端のパッド部上面に下地金属層形成用層７Ａをメッキ電流路とした電解メッキ法により銅からなる柱状電極９を形成する。次に、メッキレジスト層２６を剥離する。次に、再配線８をマスクとして下地金属層形成用層７Ａをエッチングすると、図２１に示すように、再配線８下に下地金属層７が形成される。
【０００７】
次に、図２２に示すように、柱状電極９等を含む上面全体にトランスファモールド法、ディスペンサ法、印刷法等によりエポキシ樹脂からなる樹脂封止膜１０を厚さが柱状電極９の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極９の上面は樹脂封止膜１０によっ覆われている。次に、樹脂封止膜１０の上面側を適宜に研磨することにより、図２３に示すように、柱状電極９の上面を露出させる。次に、図２４に示すように、柱状電極９の上面に半田ボール１１を形成する。次に、ダイシング工程を経ると、図１８に示す個片の半導体装置１が得られる。
【０００８】
【発明が解決しようとする課題】
ところで、従来のこのような半導体装置１の製造方法では、図２０に示すように、メッキレジスト層２６を用いた電解メッキ法により柱状電極９を形成し、次いでメッキレジスト層２６を剥離し、次いで図２１に示すように、エッチングにより再配線８下に下地金属層７を形成し、次いで図２２に示すように、樹脂封止膜１０を形成し、次いで図２３に示すように、樹脂封止膜１０の上面側を研磨し、次いで図２４に示すように、柱状電極９の上面に半田ボール１１を形成し、次いでダイシング工程を行っているので、特に、メッキ装置、樹脂封止膜形成装置、研磨装置、半田ボール形成装置等が必要であり、設備費が嵩んでしまう。また、ウエハ状態での工程が長いので、個片の半導体装置１が検査により不良品と判定された場合、その不良品に対する材料（柱状電極９、樹脂封止膜１０、半田ボール１１等）が無駄となり、ひいてはコスト高となってしまう。
【０００９】
また、上記従来の半導体装置１の製造方法において、図２０に示すメッキレジスト層２６をドライフィルムレジストによって形成しているのは、液状のレジストを塗布する場合と比較して、その厚さを厚くすることができ、ひいては柱状電極９の高さをより一層高くするためである。しかしながら、現状における柱状電極９の高さｈは、電解メッキ時における気泡の混入等の問題もあるが、最大でも１５０μｍ程度が限界である。一方、再配線８の先端のパッド部のピッチが５００μｍである場合、柱状電極９の径φは最大でも一般的にその半分の２５０μｍ程度である。したがって、アスペクト比（ｈ／φ）は、最大でも、１５０／２５０＝０．６程度であり、柱状電極９自体による応力吸収がどちらかと言えば小さいと言わざるを得ない。
【００１０】
このため、上記従来の半導体装置１の接合構造では、上述の如く、応力集中を防止するため、樹脂封止膜１０、２３を備えている。ところで、半導体装置１のサイズが５ｍｍ角以下である場合には、樹脂封止膜１０は必要であるが、樹脂封止膜２３を省略しても、あまり問題はない。しかし、この場合でも、樹脂封止膜１０を必要とするので、その分だけ材料費および工程数が増加し、コスト高となってしまう。一方、半導体装置１のサイズが５ｍｍ角よりも大きい場合には、樹脂封止膜２３を省略すると、柱状電極９と半田ボール１１との界面にクラツクが発生しやすくなってしまう。このため、半導体装置１のサイズが５ｍｍ角よりも大きい場合には、樹脂封止膜１０を備えているにも拘らず、さらに樹脂封止膜２３が必要となり、材料費および工程数がさらに増加し、より一層コスト高となってしまう。
【００１１】
この発明の課題は、柱状電極を備えた半導体装置を製造するための設備費およびそのウエハ状態での工程数を低減することである。
この発明の他の課題は、半導体装置の柱状電極自体による応力吸収を大きくすることである。
この発明のさらに他の課題は、半導体装置自体およびその接合構造において樹脂封止膜を不要とすることである。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、半導体基板上に形成された外部接続端子上に柱状電極が形成された半導体装置であって、前記柱状電極は、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記複数の第１の金属柱のうち最下層の第１の金属柱は、前記外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記複数の第１の金属柱のうち最上層の第１の金属柱上に前記第１の金属よりも低融点の金属からなる接合材層が形成されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１〜５のいずれかに記載の発明において、前記柱状電極の周囲には樹脂封止膜が設けられていないことを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項１〜６のいずれかに記載の発明において、前記柱状電極は、１つの前記第２の金属柱の上下に前記第１の金属柱が積層されたものからなることを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなる柱状電極を剥離層に打ち込み、この状態で前記複数の第１の金属柱のうち最下層の第１の金属柱を半導体基板上に形成された外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記第１の金属柱を前記接合材を介して前記外部接続端子に接合した後、前記剥離層を剥離することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記最下層の第１の金属柱を前記接合材を介して前記外部接続端子に接合すると同時に、または接合した後、前記剥離層を加熱して、前記半導体基板に密着する保護膜とすることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項８〜１０のいずれかに記載の発明において、前記接合材は当初は前記最下層の第１の金属柱下に形成されていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記第１の金属柱は前記第２の金属柱を挟んで上下に形成されていることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記柱状電極を前記剥離層に打ち込む工程は、前記第１の金属からなる複数の第１の金属層とそれよりも１つ少ない数であって前記第２の金属からなる第２の金属層とが交互に積層された積層体とされ、該積層体の最上層の第１の金属層上に前記低融点金属からなる第１の低融点金属層が積層され、最下層の第１の金属層下に前記接合材を形成するための前記低融点金属からなる第２の低融点金属層、前記剥離層および別の剥離層がこの順で積層されるように配置し、前記第１の低融点金属層および前記積層体からの第１の打ち抜き片および前記第２の低融点金属層からの第２の打ち抜き片が前記剥離層および前記別の剥離層に支持され且つ前記剥離層および前記別の剥離層からの第３の打ち抜き片が脱落するように打ち抜く工程であることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記第２の打ち抜き片が前記剥離層の下面から突き出るように打ち抜くことを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記半導体基板はウエハ状態のものであることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の接合構造は、半導体基板下に形成された外部接続端子下に形成された、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなる柱状電極を有する半導体装置の前記複数の第１の金属柱のうち最下層の第１の金属柱が回路基板上に形成された接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の接合構造は、請求項１８に記載の発明において、前記複数の第１の金属柱のうち最上層の第１の金属柱は前記外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の接合構造は、請求項１８または１９に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の接合構造は、請求項１８または１９に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の接合構造は、請求項１８〜２１のいずれかに記載の発明において、前記柱状電極の周囲には樹脂封止膜が設けられていないことを特徴とするものである。
請求項２３に記載の発明に係る半導体装置の接合構造は、請求項２２に記載の発明において、前記半導体装置と前記回路基板との間には樹脂封止膜が設けられていないことを特徴とするものである。
請求項２４に記載の発明に係る半導体装置の接合構造は、請求項１８〜２３のいずれかに記載の発明において、前記柱状電極は、１つの前記第２の金属柱の上下に前記第１の金属柱が積層されたものからなることを特徴とするものである。
そして、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属層とそれよりも１つ少ない数であってそれよりも硬質の第２の金属層とが交互に積層された積層体に対して打ち抜く等の処理を施すことにより、複数の第１の金属柱とそれよりも１つ少ない数の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、従来の電解メッキ処理等により柱状電極を形成する場合と比較して、柱状電極を備えた半導体装置を製造するための設備費およびそのウエハ状態での工程数を低減することができる。
また、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属柱とそれよりも１つ少ない数であってそれよりも硬質の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、第２の金属柱よりも軟質の複数の第１の金属柱が弾性変形して傾斜することにより、柱状電極自体による応力吸収を大きくすることができる。この結果、請求項６、２２、２３に記載の発明の如く、半導体装置自体およびその接合構造において樹脂封止膜を不要とすることができる。
【００１３】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の接合構造の断面図を示したものである。この半導体装置の接合構造では、ＣＳＰと呼ばれる半導体装置３１が回路基板５１上に搭載されている。半導体装置３１は、シリコン等からなる半導体基板３２を備えている。半導体基板３２の下面周辺部には複数の接続パッド３３が形成されている。接続パッド３３の中央部を除く下面全体には絶縁膜（パッシベーション膜）３４およびポリイミド等からなる保護膜３５が形成され、接続パッド３３の中央部は絶縁膜３４および保護膜３５に形成された開口部３６を介して露出されている。接続パッド３３の中央部下面から保護膜３５の下面の所定の箇所にかけて下地金属層３７および再配線３８が形成されている。
【００１４】
再配線３８の先端の平面円形状のパッド部（外部接続端子）の下面中央部には鉛や亜鉛等の軟質金属からなる第１の軟質金属柱４１が形成されている。第１の軟質金属柱４１は、その外周面からその周囲における再配線３８の先端のパッド部下面にかけて形成された、軟質金属よりも低融点の半田や錫等の金属からなる第１の接合材４２を介して、再配線３８の先端のパッド部下面に接合されている。第１の軟質金属柱４１の下面には銅やニッケル等の硬質金属からなる硬質金属柱４３が形成されている。硬質金属柱４３の下面には鉛や亜鉛等の軟質金属からなる第２の軟質金属柱４４が形成されている。ここで、第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４により、柱状電極４０が構成されている。また、硬質金属柱４３の高さは第１および第２の軟質金属柱４１、４４の高さよりもかなり高くなっている。
【００１５】
そして、半導体装置３１は、第２の軟質金属柱４４が回路基板５１の上面に形成された接続端子５２の上面に軟質金属よりも低融点の半田や錫等の金属からなる第２の接合材４５を介して接合されていることにより、回路基板５１上に搭載されている。この場合、第２の接合材４５は、第２の軟質金属柱４４の外周面からその周囲における接続端子５２の上面にかけて形成されている。
【００１６】
次に、上記半導体装置３１の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板からなる半導体基板３２の上面（図１では下面）周辺部に複数の接続パッド３３が形成され、その上面の接続パッド３３の中央部を除く部分に絶縁膜３４および保護膜３５が形成され、絶縁膜３４および保護膜３５に形成された開口部３６を介して露出された接続パッド３３の中央部上面を含む保護膜３５の上面にスパッタ法により下地金属層形成用層（この場合、下側の銅層と上側のチタン−タングステン合金層との２層構造）３７Ａが形成され、その上面の所定の箇所にメッキレジスト層６１が形成され、メッキレジスト層６１に形成された開口部６２内における下地金属層形成用層３７Ａの上面に下地金属層形成用層３７Ａをメッキ電流路とした電解メッキ法により銅からなる再配線３８が形成されたものを用意する。次に、メッキレジスト層６１を剥離する。次に、再配線３８をマスクとして下地金属層形成用層３７Ａをエッチングすると、図３に示すように、再配線３８下に下地金属層３７が形成される。
【００１７】
一方、図４に示すように、図１に示す第１の接合材４２を形成するための半田や錫等の低融点金属からなる第１の低融点金属層４２Ａ、図１に示す第１の軟質金属柱４１を形成するための鉛や亜鉛等の軟質金属からなる第１の軟質金属層４１Ａ、図１に示す硬質金属柱４３を形成するための銅やニッケル等の硬質金属からなる硬質金属層４３Ａ、図１に示す第２の軟質金属柱４４を形成するための鉛や亜鉛等の軟質金属からなる第２の軟質金属層４４Ａ、図１に示す第２の接合材４６を形成するための半田や錫等の低融点金属からなる第２の低融点金属層４５Ａを用意する。この場合、これらの金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａは相互に熱圧着されている。
【００１８】
また、ＰＥＴ（ポリエチレンテレフタレート）等からなる第１および第２の剥離層６３、６４を用意する。この場合、第１の剥離層６３の厚さは、第２の低融点金属層４５Ａ、第２の軟質金属層４４Ａおよび硬質金属層４３Ａの合計厚さとほぼ同じとなっている。第２の剥離層６４の厚さは、第１の軟質金属層４１Ａおよび第１の低融点金属層４２Ａの合計厚さとほぼ同じとなっている。
【００１９】
さらに、この場合の製造方法では、図４に示すように、打ち抜き用の上金型６５および下金型６７を用いる。上金型６５の下面および下金型６７には、図３に示す再配線３８の先端のパッド部の上面中央部に対応する位置に平面円形状の突起６６および貫通孔６８が設けられている。この場合、上金型６５の突起６６の高さは、５層の金属層４５Ａ、４４Ａ、４３Ａ、４１Ａ、４２Ａの合計厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。
【００２０】
さて、図１に示す半導体装置３１を製造する場合には、まず、図４に示すように、下金型６７の上面に第２の剥離層６４、第１の剥離層６３および５層の金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａをこの順で積層する。次に、上金型６５を下降させる。すると、図５に示すように、上金型６５の突起６６により５層の金属層４５Ａ、４４Ａ、４３Ａ、４１Ａ、４２Ａが打ち抜かれ、その打ち抜き片７１により第１および第２の剥離層６３、６４が打ち抜かれ、それらの打ち抜き片７２が下金型６７の貫通孔６８から排出される。これにより、第１および第２の剥離層６３、６４に貫通孔７３が形成され、且つ、当該貫通孔７３内に打ち抜き片７１が埋め込まれる。
【００２１】
この状態では、上金型６５の突起６６の下面が第１の剥離層６３の上面とほぼ同一面となり、打ち抜き片７１の上面が第１の剥離層６３の上面とほぼ同一面となる。また、打ち抜き片７１の下面が第２の剥離層６４の下面とほぼ同一面となる。さらに、打ち抜き片７１のうち上側の３層は第１の剥離層６３の貫通孔７３内に埋め込まれ、下側の２層は第２の剥離層６４の貫通孔７３内に埋め込まれている。
【００２２】
次に、上金型６５を上昇させ、５層の金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａを取り出し、また打ち抜き片７１を含む第１および第２の剥離層６３、６４を取り出す。５層の金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａは、ここで用済みとなる。次に、第２の剥離層６４を剥離すると、図６に示すように、打ち抜き片７１のうち下側の２層が第１の剥離層６３の下面側に突出される。ここで、打ち抜き片７１は、下から上に向かって、第１の低融点接合材層４２ａ、第１の軟質金属柱４１、硬質金属柱４３、第２の軟質金属柱４４および第２の低融点接合材層４５ａの５層構造となっている。
【００２３】
次に、図７に示すように、図３に示すものを加熱板７４の上面に載置し、その上面に図６に示すものを位置合わせして載置し、その上面に単なる重りあるいは加圧機能を有する加圧板７５を載置する。この状態では、打ち抜き片７１のうち最下層の第１の低融点接合材層４２ａは再配線３８の先端の平面円形状のパッド部の上面中央部に載置されている。
【００２４】
次に、加熱板７４による加熱により、打ち抜き片７１のうち最下層の第１の低融点接合材層４２ａのみを溶融させると、図８に示すように、加圧板７５による加圧により、打ち抜き片７１のうち下から２層目の第１の軟質金属柱４１の下面が溶融した第１の接合材４２を押し退けて再配線３８の先端のパッド部の上面中央部に当接され、且つ、第１の軟質金属柱４１の外周面からその周囲における再配線３８の先端のパッド部上面にかけて第１の接合材４２が形成される。
【００２５】
次に、加圧板７５を上昇させ、第１の接合材４２が固化した後に第１の剥離層６３を剥離すると、図９に示すものが得られる。この状態では、第１の軟質金属柱４１は、その外周面からその周囲における再配線３８の先端のパッド部上面にかけて固着された第１の接合材４２を介して再配線３８の先端のパッド部上面に接合されている。また、硬質金属柱４３、第２の軟質金属柱４４および第２の低融点接合材層４５ａは第１の接合材４２の上面側に突出されている。次に、ダイシング工程を経ると、図１０に示す個片の半導体装置３１が得られる。
【００２６】
次に、図１０に示す半導体装置３１を図１に示す回路基板５１上に搭載する場合について説明する。まず、図１１に示すように、図１に示す回路基板５１を加熱板７６（図８に示す加熱板７４と同じものであってもよい。）の上面に載置し、その上面に図１０に示す半導体装置３１の上下を反転してなるものを位置合わせして載置し、その上面に単なる重りあるいは加圧機能を有する加圧板７７（図８に示す加圧板７５と同じものであってもよい。）を載置する。この状態では、第２の低融点接合材層４５ａは平面円形状の接続端子５２の上面中央部に載置されている。
【００２７】
次に、加熱板７６による加熱により、第２の低融点接合材層４５ａのみを溶融させると、加圧板７７による加圧により、図１に示すように、第２の軟質金属柱４４の下面が溶融した第２の接合材４５を押し退けて接続端子５２の上面中央部に当接され、且つ、第２の軟質金属柱４４の外周面からその周囲における接続端子５２の上面にかけて第２の接合材４５が形成される。かくして、図１に示すものが得られる。
【００２８】
ところで、上述の半導体装置３１の製造方法では、図３に示すように、エッチングにより再配線３８下に下地金属層３７を形成し、次いでその上に、図７に示すように、ウエハ状態の半導体基板３２とは無関係な打ち抜き工程等により形成された図６に示すものを載置し、次いで図８に示すように、加熱処理により第１の軟質金属柱４１を再配線３８の先端のパッド部に第１の接合材４２を介して接合し、次いで第１の剥離層６３を剥離することにより、図９に示すように、第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４からなる柱状電極４０を形成しているので、ウエハ状態での工程数を低減することができる。また、特に、打ち抜き装置と加熱装置を用意すればよく、従来のように、メッキ装置、樹脂封止膜形成装置、研磨装置、半田ボール形成装置等を必要とせず、設備費を低減することができる。
【００２９】
また、第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４からなる柱状電極４０を打ち抜きにより形成しているので、柱状電極４０の高さｈをかなり高くすることが可能であり、最低でも、５００μｍ程度とすることができる。一方、再配線３８の先端のパッド部のピッチが５００μｍである場合、柱状電極４０の径φは最大でも一般的にその半分の２５０μｍ程度である。したがって、アスペクト比（ｈ／φ）は、最低でも、５００／２５０＝２程度であり、柱状電極４０自体による応力吸収を大きくすることができる。
【００３０】
しかも、この場合、柱状電極４０は第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４の３層構造であるので、例えば図１２に示すように、半導体基板３２と回路基板５１との間の熱膨張差に起因して発生する応力により、再配線３８の先端のパッド部と接続端子５２との間にある程度のずれが生じても、第１および第２の軟質金属柱４１、４４が適宜に弾性変形して傾斜することにより、より大きな応力を吸収することができる。
【００３１】
この結果、半導体装置３１のサイズが５ｍｍ角よりも大きくなり、且つ、図１８に示すような樹脂封止膜１０、２３が無くても、第１の軟質金属層４１と再配線３８の先端のパッド部との間および第２の軟質金属柱４４と接続端子５２との間にクラックが発生しにくいようにすることができる。したがって、図１８に示すような樹脂封止膜１０、２３を省略することにより、材料費および工程数が減少し、コストを低減することができる。
【００３２】
なお、上記実施形態では、図７〜図９に示すように、ウエハ状態の半導体基板３２上に柱状電極４０を形成する場合について説明したが、これに限定されるものではない。すなわち、上述の如く、ウエハ状態での工程数を低減することができるので、図３に示す状態においてダイシングして個々の半導体チップに分断し、検査により良品と判定された半導体チップのみに対して、図７〜図９に示すような工程を行うようにしてもよい。このようにした場合には、検査により不良品と判定された半導体チップに対して、図７〜図９に示すような工程は行わないので、それに伴う材料費を節約することができる。
【００３３】
（第２実施形態）
上記第１実施形態では、図１に示すように、柱状電極４０を第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４によって構成した場合について説明したが、これに限定されるものではない。例えば、図１３に示すこの発明の第２実施形態のように、柱状電極４０を４つ（複数）の軟質金属柱４０ａと３つ（それよりも１つ少ない数）の硬質金属柱４０ｂとを交互に積層してなるものによって構成してもよい。
【００３４】
この場合、図４に対応する工程では、図１４に示すように、４つの軟質金属層４０Ａと３つの硬質金属層４０Ｂとを交互に積層してなる積層体のうち最下層の軟質金属層４０Ａの下面に第１の低融点接合材層４２Ａが積層され、最上層の軟質金属層４０Ａの上面に第２の低融点接合材層４５Ａが積層されたものを第１の剥離層６３の上面に積層すればよい。なお、この場合の第１の剥離層６３の厚さは、上記積層体のうち最下層の軟質金属層４０Ａを除く部分の厚さとほぼ同じである。第２の剥離層６４の厚さは、最下層の軟質金属層４０Ａおよび第１の低融点接合材層４２Ａの合計厚さとほぼ同じである。
【００３５】
そして、この場合の柱状電極４０は４つの軟質金属柱４０ａと３つの硬質金属柱４０ｂとを交互に積層してなる７層構造であるので、例えば図１５に示すように、半導体基板３２と回路基板５１との間の熱膨張差に起因して発生する応力により、再配線３８の先端のパッド部と接続端子５２との間にある程度のずれが生じた場合には、４つの軟質金属柱４０Ａが適宜に弾性変形して傾斜することにより、より一層大きな応力を吸収することができる。
【００３６】
（第３、第４実施形態）
上記第１および第２実施形態では、図１および図１３にそれぞれ示すように、再配線３８の先端のパッド部下に柱状電極４０を形成した場合について説明したが、これに限定されるものではない。例えば、図１６および図１７にそれぞれ示すこの発明の第３および第４実施形態のようにしてもよい。すなわち、再配線３８の先端のパッド部を除く下面全体にはポリイミド等からなる層間絶縁膜８１が形成され、再配線３８の先端のパッド部は層間絶縁膜８１に形成された平面円形状の開口部８２を介して露出されている。再配線３８の先端のパッド部下面およびその周囲の層間絶縁膜８１の下面には平面円形状の外部接続端子８３が形成されている。そして、柱状電極４０の最上層の軟質金属柱４１、４０Ａは外部接続端子８３に第１の接合材４２を介して接合されている。
【００３７】
（その他の実施形態）
なお、上記第１〜第４の実施形態では、いずれも柱状電極４０を外部接続端子５２に接合した後、剥離層６３を剥離するものとした。しかしながら、剥離層６３としてポリイミド樹脂やビスマレイミド樹脂等を用い、第１の軟質金属柱４１を接合材４２を介して再配線３８の先端のパッド部上面に接合する際、これと同時に、あるいは接合した後に再度加熱板により加熱して剥離層６３を溶融し、半導体基板３２の上面に密着する保護膜（図１８の樹脂封止膜１０に対応）とするようにしてもよい。また、 例えば、図７に示す工程において、第１の低融点接合材層４２ａを、打ち抜き片７１の下部ではなく、再配線３８の先端のパッド部上に予め形成しておくようにしてもよい。また、図１１に示す工程において、第２の低融点接合材層４５ａを、第２の軟質金属柱４４下ではなく、接続端子５２上に予め形成しておくようにしてもよい。
【００３８】
【発明の効果】
以上説明したように、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属層とそれよりも１つ少ない数であってそれよりも硬質の第２の金属層とが交互に積層された積層体に対して打ち抜く等の処理を施すことにより、複数の第１の金属柱とそれよりも１つ少ない数の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、従来の電解メッキ処理等により柱状電極を形成する場合と比較して、柱状電極を備えた半導体装置を製造するための設備費およびそのウエハ状態での工程数を低減することができる。
また、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属柱とそれよりも１つ少ない数であってそれよりも硬質の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、第２の金属柱よりも軟質の複数の第１の金属柱が弾性変形して傾斜することにより、柱状電極自体による応力吸収を大きくすることができる。この結果、請求項６、２２、２３に記載の発明の如く、半導体装置自体およびその接合構造において樹脂封止膜を不要とすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の接合構造の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものを説明するために示す断面図。
【図３】図２に続く工程の断面図。
【図４】図１に示す半導体装置の製造に際し、当初用意した別のものを説明するとともに所定の工程を説明するために示す断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に示す半導体装置を図１に示す回路基板上に搭載する場合を説明するために示す断面図。
【図１２】図１に示す半導体装置の接合構造において柱状電極による応力吸収を説明するために示す断面図。
【図１３】この発明の第２実施形態としての半導体装置の接合構造の断面図。
【図１４】図１３に示す半導体装置の製造に際し、所定の工程を説明するために示す図４同様の断面図。
【図１５】図１３に示す半導体装置の接合構造において柱状電極による応力吸収を説明するために示す断面図。
【図１６】この発明の第３実施形態としての半導体装置の接合構造の断面図。
【図１７】この発明の第４実施形態としての半導体装置の接合構造の断面図。
【図１８】従来の半導体装置の接合構造の一例の断面図。
【図１９】図１８に示す半導体装置の製造に際し、当初用意したものを説明するために示す断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】図２２に続く工程の断面図。
【図２４】図２３に続く工程の断面図。
【符号の説明】
３１ 半導体基板
３２ 接続パッド
３８ 再配線
４０ 柱状電極
４１ 第１の軟質金属柱
４２ 第１の接合材
４３ 硬質金属柱
４４ 第２の軟質金属柱
４５ 第２の接合材
５１ 回路基板
５２ 接続端子
【発明の属する技術分野】
この発明は、柱状電極を備えた半導体装置およびその製造方法並びにその接合構造に関する。
【０００２】
【従来の技術】
図１８は従来の半導体装置の接合構造の一例の断面図を示したものである。この半導体装置の接合構造では、ＣＳＰ(chip size package)と呼ばれる半導体装置１が回路基板２１上に搭載されている。半導体装置１は、シリコン等からなる半導体基板２を備えている。半導体基板２の下面周辺部には複数の接続パッド３が形成されている。接続パッド３の中央部を除く下面全体には絶縁膜（パッシベーション膜）４およびポリイミド等からなる保護膜５が形成され、接続パッド３の中央部は絶縁膜４および保護膜５に形成された開口部６を介して露出されている。接続パッド３の中央部下面から保護膜５の下面の所定の箇所にかけて下地金属層７および再配線８が形成されている。再配線８の先端のパッド部下面には柱状電極９が形成されている。柱状電極９を除く下面全体には樹脂封止膜１０が形成されている。柱状電極９の下面には半田ボール１１が形成されている。
【０００３】
そして、半導体装置１は、半田ボール１１が回路基板２１の上面に形成された接続端子２２に接合された状態で、樹脂封止膜１０の下面等が回路基板２１の上面に樹脂封止膜２３を介して接着されていることにより、回路基板２１上に搭載されている。この場合、樹脂封止膜２３は、半導体装置１の半田ボール１１を回路基板２１の接続端子２２に接合した後に、液状樹脂のサイドポッティング法により形成されている。
【０００４】
ここで、樹脂封止膜１０、２３の役目について説明する。半導体チップ１を回路基板２１上に搭載した後において、温度サイクル等の試験を行うと、半導体基板２と回路基板２１との間の熱膨張係数差に起因して応力が生じる。そこで、樹脂封止膜１０は、再配線８の先端のパッド部と柱状電極９との界面に応力集中が生じるのを防止して、当該界面にクラックが発生するのを防止するためのものである。樹脂封止膜２３は、柱状電極９と半田ボール１１との界面に応力集中が生じるのを防止して、当該界面にクラックが発生するのを防止するためのものである。
【０００５】
次に、上記半導体装置１の製造方法の一例について説明する。まず、図１９に示すように、ウエハ状態のシリコン基板からなる半導体基板２の上面（図１８では下面）周辺部に複数の接続パッド３が形成され、その上面の接続パッド３の中央部を除く部分に絶縁膜４および保護膜５が形成され、絶縁膜４および保護膜５に形成された開口部６を介して露出された接続パッド３の中央部上面を含む保護膜５の上面にスパッタ法により下地金属層形成用層（この場合、下側の銅層と上側のチタン−タングステン合金層との２層構造）７Ａが形成され、その上面の所定の箇所にメッキレジスト層２４が形成され、メッキレジスト層２４に形成された開口部２５内における下地金属層形成用層７Ａの上面に下地金属層形成用層７Ａをメッキ電流路とした電解メッキ法により銅からなる再配線８が形成されたものを用意する。次に、メッキレジスト層２４を剥離する。
【０００６】
次に、図２０に示すように、再配線８の先端のパッド部を除く上面全体にドライフィルムレジストからなるメッキレジスト層２６を形成する。したがって、この状態では、メッキレジスト層２６の再配線８の先端のパッド部に対応する部分には開口部２７が形成されている。次に、メッキレジスト層２６の開口部２７内における再配線８の先端のパッド部上面に下地金属層形成用層７Ａをメッキ電流路とした電解メッキ法により銅からなる柱状電極９を形成する。次に、メッキレジスト層２６を剥離する。次に、再配線８をマスクとして下地金属層形成用層７Ａをエッチングすると、図２１に示すように、再配線８下に下地金属層７が形成される。
【０００７】
次に、図２２に示すように、柱状電極９等を含む上面全体にトランスファモールド法、ディスペンサ法、印刷法等によりエポキシ樹脂からなる樹脂封止膜１０を厚さが柱状電極９の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極９の上面は樹脂封止膜１０によっ覆われている。次に、樹脂封止膜１０の上面側を適宜に研磨することにより、図２３に示すように、柱状電極９の上面を露出させる。次に、図２４に示すように、柱状電極９の上面に半田ボール１１を形成する。次に、ダイシング工程を経ると、図１８に示す個片の半導体装置１が得られる。
【０００８】
【発明が解決しようとする課題】
ところで、従来のこのような半導体装置１の製造方法では、図２０に示すように、メッキレジスト層２６を用いた電解メッキ法により柱状電極９を形成し、次いでメッキレジスト層２６を剥離し、次いで図２１に示すように、エッチングにより再配線８下に下地金属層７を形成し、次いで図２２に示すように、樹脂封止膜１０を形成し、次いで図２３に示すように、樹脂封止膜１０の上面側を研磨し、次いで図２４に示すように、柱状電極９の上面に半田ボール１１を形成し、次いでダイシング工程を行っているので、特に、メッキ装置、樹脂封止膜形成装置、研磨装置、半田ボール形成装置等が必要であり、設備費が嵩んでしまう。また、ウエハ状態での工程が長いので、個片の半導体装置１が検査により不良品と判定された場合、その不良品に対する材料（柱状電極９、樹脂封止膜１０、半田ボール１１等）が無駄となり、ひいてはコスト高となってしまう。
【０００９】
また、上記従来の半導体装置１の製造方法において、図２０に示すメッキレジスト層２６をドライフィルムレジストによって形成しているのは、液状のレジストを塗布する場合と比較して、その厚さを厚くすることができ、ひいては柱状電極９の高さをより一層高くするためである。しかしながら、現状における柱状電極９の高さｈは、電解メッキ時における気泡の混入等の問題もあるが、最大でも１５０μｍ程度が限界である。一方、再配線８の先端のパッド部のピッチが５００μｍである場合、柱状電極９の径φは最大でも一般的にその半分の２５０μｍ程度である。したがって、アスペクト比（ｈ／φ）は、最大でも、１５０／２５０＝０．６程度であり、柱状電極９自体による応力吸収がどちらかと言えば小さいと言わざるを得ない。
【００１０】
このため、上記従来の半導体装置１の接合構造では、上述の如く、応力集中を防止するため、樹脂封止膜１０、２３を備えている。ところで、半導体装置１のサイズが５ｍｍ角以下である場合には、樹脂封止膜１０は必要であるが、樹脂封止膜２３を省略しても、あまり問題はない。しかし、この場合でも、樹脂封止膜１０を必要とするので、その分だけ材料費および工程数が増加し、コスト高となってしまう。一方、半導体装置１のサイズが５ｍｍ角よりも大きい場合には、樹脂封止膜２３を省略すると、柱状電極９と半田ボール１１との界面にクラツクが発生しやすくなってしまう。このため、半導体装置１のサイズが５ｍｍ角よりも大きい場合には、樹脂封止膜１０を備えているにも拘らず、さらに樹脂封止膜２３が必要となり、材料費および工程数がさらに増加し、より一層コスト高となってしまう。
【００１１】
この発明の課題は、柱状電極を備えた半導体装置を製造するための設備費およびそのウエハ状態での工程数を低減することである。
この発明の他の課題は、半導体装置の柱状電極自体による応力吸収を大きくすることである。
この発明のさらに他の課題は、半導体装置自体およびその接合構造において樹脂封止膜を不要とすることである。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、半導体基板上に形成された外部接続端子上に柱状電極が形成された半導体装置であって、前記柱状電極は、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記複数の第１の金属柱のうち最下層の第１の金属柱は、前記外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記複数の第１の金属柱のうち最上層の第１の金属柱上に前記第１の金属よりも低融点の金属からなる接合材層が形成されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１〜５のいずれかに記載の発明において、前記柱状電極の周囲には樹脂封止膜が設けられていないことを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項１〜６のいずれかに記載の発明において、前記柱状電極は、１つの前記第２の金属柱の上下に前記第１の金属柱が積層されたものからなることを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなる柱状電極を剥離層に打ち込み、この状態で前記複数の第１の金属柱のうち最下層の第１の金属柱を半導体基板上に形成された外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記第１の金属柱を前記接合材を介して前記外部接続端子に接合した後、前記剥離層を剥離することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記最下層の第１の金属柱を前記接合材を介して前記外部接続端子に接合すると同時に、または接合した後、前記剥離層を加熱して、前記半導体基板に密着する保護膜とすることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項８〜１０のいずれかに記載の発明において、前記接合材は当初は前記最下層の第１の金属柱下に形成されていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記第１の金属柱は前記第２の金属柱を挟んで上下に形成されていることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記柱状電極を前記剥離層に打ち込む工程は、前記第１の金属からなる複数の第１の金属層とそれよりも１つ少ない数であって前記第２の金属からなる第２の金属層とが交互に積層された積層体とされ、該積層体の最上層の第１の金属層上に前記低融点金属からなる第１の低融点金属層が積層され、最下層の第１の金属層下に前記接合材を形成するための前記低融点金属からなる第２の低融点金属層、前記剥離層および別の剥離層がこの順で積層されるように配置し、前記第１の低融点金属層および前記積層体からの第１の打ち抜き片および前記第２の低融点金属層からの第２の打ち抜き片が前記剥離層および前記別の剥離層に支持され且つ前記剥離層および前記別の剥離層からの第３の打ち抜き片が脱落するように打ち抜く工程であることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記第２の打ち抜き片が前記剥離層の下面から突き出るように打ち抜くことを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記半導体基板はウエハ状態のものであることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の接合構造は、半導体基板下に形成された外部接続端子下に形成された、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなる柱状電極を有する半導体装置の前記複数の第１の金属柱のうち最下層の第１の金属柱が回路基板上に形成された接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の接合構造は、請求項１８に記載の発明において、前記複数の第１の金属柱のうち最上層の第１の金属柱は前記外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の接合構造は、請求項１８または１９に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の接合構造は、請求項１８または１９に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の接合構造は、請求項１８〜２１のいずれかに記載の発明において、前記柱状電極の周囲には樹脂封止膜が設けられていないことを特徴とするものである。
請求項２３に記載の発明に係る半導体装置の接合構造は、請求項２２に記載の発明において、前記半導体装置と前記回路基板との間には樹脂封止膜が設けられていないことを特徴とするものである。
請求項２４に記載の発明に係る半導体装置の接合構造は、請求項１８〜２３のいずれかに記載の発明において、前記柱状電極は、１つの前記第２の金属柱の上下に前記第１の金属柱が積層されたものからなることを特徴とするものである。
そして、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属層とそれよりも１つ少ない数であってそれよりも硬質の第２の金属層とが交互に積層された積層体に対して打ち抜く等の処理を施すことにより、複数の第１の金属柱とそれよりも１つ少ない数の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、従来の電解メッキ処理等により柱状電極を形成する場合と比較して、柱状電極を備えた半導体装置を製造するための設備費およびそのウエハ状態での工程数を低減することができる。
また、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属柱とそれよりも１つ少ない数であってそれよりも硬質の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、第２の金属柱よりも軟質の複数の第１の金属柱が弾性変形して傾斜することにより、柱状電極自体による応力吸収を大きくすることができる。この結果、請求項６、２２、２３に記載の発明の如く、半導体装置自体およびその接合構造において樹脂封止膜を不要とすることができる。
【００１３】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の接合構造の断面図を示したものである。この半導体装置の接合構造では、ＣＳＰと呼ばれる半導体装置３１が回路基板５１上に搭載されている。半導体装置３１は、シリコン等からなる半導体基板３２を備えている。半導体基板３２の下面周辺部には複数の接続パッド３３が形成されている。接続パッド３３の中央部を除く下面全体には絶縁膜（パッシベーション膜）３４およびポリイミド等からなる保護膜３５が形成され、接続パッド３３の中央部は絶縁膜３４および保護膜３５に形成された開口部３６を介して露出されている。接続パッド３３の中央部下面から保護膜３５の下面の所定の箇所にかけて下地金属層３７および再配線３８が形成されている。
【００１４】
再配線３８の先端の平面円形状のパッド部（外部接続端子）の下面中央部には鉛や亜鉛等の軟質金属からなる第１の軟質金属柱４１が形成されている。第１の軟質金属柱４１は、その外周面からその周囲における再配線３８の先端のパッド部下面にかけて形成された、軟質金属よりも低融点の半田や錫等の金属からなる第１の接合材４２を介して、再配線３８の先端のパッド部下面に接合されている。第１の軟質金属柱４１の下面には銅やニッケル等の硬質金属からなる硬質金属柱４３が形成されている。硬質金属柱４３の下面には鉛や亜鉛等の軟質金属からなる第２の軟質金属柱４４が形成されている。ここで、第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４により、柱状電極４０が構成されている。また、硬質金属柱４３の高さは第１および第２の軟質金属柱４１、４４の高さよりもかなり高くなっている。
【００１５】
そして、半導体装置３１は、第２の軟質金属柱４４が回路基板５１の上面に形成された接続端子５２の上面に軟質金属よりも低融点の半田や錫等の金属からなる第２の接合材４５を介して接合されていることにより、回路基板５１上に搭載されている。この場合、第２の接合材４５は、第２の軟質金属柱４４の外周面からその周囲における接続端子５２の上面にかけて形成されている。
【００１６】
次に、上記半導体装置３１の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板からなる半導体基板３２の上面（図１では下面）周辺部に複数の接続パッド３３が形成され、その上面の接続パッド３３の中央部を除く部分に絶縁膜３４および保護膜３５が形成され、絶縁膜３４および保護膜３５に形成された開口部３６を介して露出された接続パッド３３の中央部上面を含む保護膜３５の上面にスパッタ法により下地金属層形成用層（この場合、下側の銅層と上側のチタン−タングステン合金層との２層構造）３７Ａが形成され、その上面の所定の箇所にメッキレジスト層６１が形成され、メッキレジスト層６１に形成された開口部６２内における下地金属層形成用層３７Ａの上面に下地金属層形成用層３７Ａをメッキ電流路とした電解メッキ法により銅からなる再配線３８が形成されたものを用意する。次に、メッキレジスト層６１を剥離する。次に、再配線３８をマスクとして下地金属層形成用層３７Ａをエッチングすると、図３に示すように、再配線３８下に下地金属層３７が形成される。
【００１７】
一方、図４に示すように、図１に示す第１の接合材４２を形成するための半田や錫等の低融点金属からなる第１の低融点金属層４２Ａ、図１に示す第１の軟質金属柱４１を形成するための鉛や亜鉛等の軟質金属からなる第１の軟質金属層４１Ａ、図１に示す硬質金属柱４３を形成するための銅やニッケル等の硬質金属からなる硬質金属層４３Ａ、図１に示す第２の軟質金属柱４４を形成するための鉛や亜鉛等の軟質金属からなる第２の軟質金属層４４Ａ、図１に示す第２の接合材４６を形成するための半田や錫等の低融点金属からなる第２の低融点金属層４５Ａを用意する。この場合、これらの金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａは相互に熱圧着されている。
【００１８】
また、ＰＥＴ（ポリエチレンテレフタレート）等からなる第１および第２の剥離層６３、６４を用意する。この場合、第１の剥離層６３の厚さは、第２の低融点金属層４５Ａ、第２の軟質金属層４４Ａおよび硬質金属層４３Ａの合計厚さとほぼ同じとなっている。第２の剥離層６４の厚さは、第１の軟質金属層４１Ａおよび第１の低融点金属層４２Ａの合計厚さとほぼ同じとなっている。
【００１９】
さらに、この場合の製造方法では、図４に示すように、打ち抜き用の上金型６５および下金型６７を用いる。上金型６５の下面および下金型６７には、図３に示す再配線３８の先端のパッド部の上面中央部に対応する位置に平面円形状の突起６６および貫通孔６８が設けられている。この場合、上金型６５の突起６６の高さは、５層の金属層４５Ａ、４４Ａ、４３Ａ、４１Ａ、４２Ａの合計厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。
【００２０】
さて、図１に示す半導体装置３１を製造する場合には、まず、図４に示すように、下金型６７の上面に第２の剥離層６４、第１の剥離層６３および５層の金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａをこの順で積層する。次に、上金型６５を下降させる。すると、図５に示すように、上金型６５の突起６６により５層の金属層４５Ａ、４４Ａ、４３Ａ、４１Ａ、４２Ａが打ち抜かれ、その打ち抜き片７１により第１および第２の剥離層６３、６４が打ち抜かれ、それらの打ち抜き片７２が下金型６７の貫通孔６８から排出される。これにより、第１および第２の剥離層６３、６４に貫通孔７３が形成され、且つ、当該貫通孔７３内に打ち抜き片７１が埋め込まれる。
【００２１】
この状態では、上金型６５の突起６６の下面が第１の剥離層６３の上面とほぼ同一面となり、打ち抜き片７１の上面が第１の剥離層６３の上面とほぼ同一面となる。また、打ち抜き片７１の下面が第２の剥離層６４の下面とほぼ同一面となる。さらに、打ち抜き片７１のうち上側の３層は第１の剥離層６３の貫通孔７３内に埋め込まれ、下側の２層は第２の剥離層６４の貫通孔７３内に埋め込まれている。
【００２２】
次に、上金型６５を上昇させ、５層の金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａを取り出し、また打ち抜き片７１を含む第１および第２の剥離層６３、６４を取り出す。５層の金属層４２Ａ、４１Ａ、４３Ａ、４４Ａ、４５Ａは、ここで用済みとなる。次に、第２の剥離層６４を剥離すると、図６に示すように、打ち抜き片７１のうち下側の２層が第１の剥離層６３の下面側に突出される。ここで、打ち抜き片７１は、下から上に向かって、第１の低融点接合材層４２ａ、第１の軟質金属柱４１、硬質金属柱４３、第２の軟質金属柱４４および第２の低融点接合材層４５ａの５層構造となっている。
【００２３】
次に、図７に示すように、図３に示すものを加熱板７４の上面に載置し、その上面に図６に示すものを位置合わせして載置し、その上面に単なる重りあるいは加圧機能を有する加圧板７５を載置する。この状態では、打ち抜き片７１のうち最下層の第１の低融点接合材層４２ａは再配線３８の先端の平面円形状のパッド部の上面中央部に載置されている。
【００２４】
次に、加熱板７４による加熱により、打ち抜き片７１のうち最下層の第１の低融点接合材層４２ａのみを溶融させると、図８に示すように、加圧板７５による加圧により、打ち抜き片７１のうち下から２層目の第１の軟質金属柱４１の下面が溶融した第１の接合材４２を押し退けて再配線３８の先端のパッド部の上面中央部に当接され、且つ、第１の軟質金属柱４１の外周面からその周囲における再配線３８の先端のパッド部上面にかけて第１の接合材４２が形成される。
【００２５】
次に、加圧板７５を上昇させ、第１の接合材４２が固化した後に第１の剥離層６３を剥離すると、図９に示すものが得られる。この状態では、第１の軟質金属柱４１は、その外周面からその周囲における再配線３８の先端のパッド部上面にかけて固着された第１の接合材４２を介して再配線３８の先端のパッド部上面に接合されている。また、硬質金属柱４３、第２の軟質金属柱４４および第２の低融点接合材層４５ａは第１の接合材４２の上面側に突出されている。次に、ダイシング工程を経ると、図１０に示す個片の半導体装置３１が得られる。
【００２６】
次に、図１０に示す半導体装置３１を図１に示す回路基板５１上に搭載する場合について説明する。まず、図１１に示すように、図１に示す回路基板５１を加熱板７６（図８に示す加熱板７４と同じものであってもよい。）の上面に載置し、その上面に図１０に示す半導体装置３１の上下を反転してなるものを位置合わせして載置し、その上面に単なる重りあるいは加圧機能を有する加圧板７７（図８に示す加圧板７５と同じものであってもよい。）を載置する。この状態では、第２の低融点接合材層４５ａは平面円形状の接続端子５２の上面中央部に載置されている。
【００２７】
次に、加熱板７６による加熱により、第２の低融点接合材層４５ａのみを溶融させると、加圧板７７による加圧により、図１に示すように、第２の軟質金属柱４４の下面が溶融した第２の接合材４５を押し退けて接続端子５２の上面中央部に当接され、且つ、第２の軟質金属柱４４の外周面からその周囲における接続端子５２の上面にかけて第２の接合材４５が形成される。かくして、図１に示すものが得られる。
【００２８】
ところで、上述の半導体装置３１の製造方法では、図３に示すように、エッチングにより再配線３８下に下地金属層３７を形成し、次いでその上に、図７に示すように、ウエハ状態の半導体基板３２とは無関係な打ち抜き工程等により形成された図６に示すものを載置し、次いで図８に示すように、加熱処理により第１の軟質金属柱４１を再配線３８の先端のパッド部に第１の接合材４２を介して接合し、次いで第１の剥離層６３を剥離することにより、図９に示すように、第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４からなる柱状電極４０を形成しているので、ウエハ状態での工程数を低減することができる。また、特に、打ち抜き装置と加熱装置を用意すればよく、従来のように、メッキ装置、樹脂封止膜形成装置、研磨装置、半田ボール形成装置等を必要とせず、設備費を低減することができる。
【００２９】
また、第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４からなる柱状電極４０を打ち抜きにより形成しているので、柱状電極４０の高さｈをかなり高くすることが可能であり、最低でも、５００μｍ程度とすることができる。一方、再配線３８の先端のパッド部のピッチが５００μｍである場合、柱状電極４０の径φは最大でも一般的にその半分の２５０μｍ程度である。したがって、アスペクト比（ｈ／φ）は、最低でも、５００／２５０＝２程度であり、柱状電極４０自体による応力吸収を大きくすることができる。
【００３０】
しかも、この場合、柱状電極４０は第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４の３層構造であるので、例えば図１２に示すように、半導体基板３２と回路基板５１との間の熱膨張差に起因して発生する応力により、再配線３８の先端のパッド部と接続端子５２との間にある程度のずれが生じても、第１および第２の軟質金属柱４１、４４が適宜に弾性変形して傾斜することにより、より大きな応力を吸収することができる。
【００３１】
この結果、半導体装置３１のサイズが５ｍｍ角よりも大きくなり、且つ、図１８に示すような樹脂封止膜１０、２３が無くても、第１の軟質金属層４１と再配線３８の先端のパッド部との間および第２の軟質金属柱４４と接続端子５２との間にクラックが発生しにくいようにすることができる。したがって、図１８に示すような樹脂封止膜１０、２３を省略することにより、材料費および工程数が減少し、コストを低減することができる。
【００３２】
なお、上記実施形態では、図７〜図９に示すように、ウエハ状態の半導体基板３２上に柱状電極４０を形成する場合について説明したが、これに限定されるものではない。すなわち、上述の如く、ウエハ状態での工程数を低減することができるので、図３に示す状態においてダイシングして個々の半導体チップに分断し、検査により良品と判定された半導体チップのみに対して、図７〜図９に示すような工程を行うようにしてもよい。このようにした場合には、検査により不良品と判定された半導体チップに対して、図７〜図９に示すような工程は行わないので、それに伴う材料費を節約することができる。
【００３３】
（第２実施形態）
上記第１実施形態では、図１に示すように、柱状電極４０を第１の軟質金属柱４１、硬質金属柱４３および第２の軟質金属柱４４によって構成した場合について説明したが、これに限定されるものではない。例えば、図１３に示すこの発明の第２実施形態のように、柱状電極４０を４つ（複数）の軟質金属柱４０ａと３つ（それよりも１つ少ない数）の硬質金属柱４０ｂとを交互に積層してなるものによって構成してもよい。
【００３４】
この場合、図４に対応する工程では、図１４に示すように、４つの軟質金属層４０Ａと３つの硬質金属層４０Ｂとを交互に積層してなる積層体のうち最下層の軟質金属層４０Ａの下面に第１の低融点接合材層４２Ａが積層され、最上層の軟質金属層４０Ａの上面に第２の低融点接合材層４５Ａが積層されたものを第１の剥離層６３の上面に積層すればよい。なお、この場合の第１の剥離層６３の厚さは、上記積層体のうち最下層の軟質金属層４０Ａを除く部分の厚さとほぼ同じである。第２の剥離層６４の厚さは、最下層の軟質金属層４０Ａおよび第１の低融点接合材層４２Ａの合計厚さとほぼ同じである。
【００３５】
そして、この場合の柱状電極４０は４つの軟質金属柱４０ａと３つの硬質金属柱４０ｂとを交互に積層してなる７層構造であるので、例えば図１５に示すように、半導体基板３２と回路基板５１との間の熱膨張差に起因して発生する応力により、再配線３８の先端のパッド部と接続端子５２との間にある程度のずれが生じた場合には、４つの軟質金属柱４０Ａが適宜に弾性変形して傾斜することにより、より一層大きな応力を吸収することができる。
【００３６】
（第３、第４実施形態）
上記第１および第２実施形態では、図１および図１３にそれぞれ示すように、再配線３８の先端のパッド部下に柱状電極４０を形成した場合について説明したが、これに限定されるものではない。例えば、図１６および図１７にそれぞれ示すこの発明の第３および第４実施形態のようにしてもよい。すなわち、再配線３８の先端のパッド部を除く下面全体にはポリイミド等からなる層間絶縁膜８１が形成され、再配線３８の先端のパッド部は層間絶縁膜８１に形成された平面円形状の開口部８２を介して露出されている。再配線３８の先端のパッド部下面およびその周囲の層間絶縁膜８１の下面には平面円形状の外部接続端子８３が形成されている。そして、柱状電極４０の最上層の軟質金属柱４１、４０Ａは外部接続端子８３に第１の接合材４２を介して接合されている。
【００３７】
（その他の実施形態）
なお、上記第１〜第４の実施形態では、いずれも柱状電極４０を外部接続端子５２に接合した後、剥離層６３を剥離するものとした。しかしながら、剥離層６３としてポリイミド樹脂やビスマレイミド樹脂等を用い、第１の軟質金属柱４１を接合材４２を介して再配線３８の先端のパッド部上面に接合する際、これと同時に、あるいは接合した後に再度加熱板により加熱して剥離層６３を溶融し、半導体基板３２の上面に密着する保護膜（図１８の樹脂封止膜１０に対応）とするようにしてもよい。また、 例えば、図７に示す工程において、第１の低融点接合材層４２ａを、打ち抜き片７１の下部ではなく、再配線３８の先端のパッド部上に予め形成しておくようにしてもよい。また、図１１に示す工程において、第２の低融点接合材層４５ａを、第２の軟質金属柱４４下ではなく、接続端子５２上に予め形成しておくようにしてもよい。
【００３８】
【発明の効果】
以上説明したように、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属層とそれよりも１つ少ない数であってそれよりも硬質の第２の金属層とが交互に積層された積層体に対して打ち抜く等の処理を施すことにより、複数の第１の金属柱とそれよりも１つ少ない数の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、従来の電解メッキ処理等により柱状電極を形成する場合と比較して、柱状電極を備えた半導体装置を製造するための設備費およびそのウエハ状態での工程数を低減することができる。
また、この発明に係る半導体装置およびその製造方法によれば、弾性変形可能な複数の第１の金属柱とそれよりも１つ少ない数であってそれよりも硬質の第２の金属柱とを交互に積層してなる柱状電極を形成しているので、第２の金属柱よりも軟質の複数の第１の金属柱が弾性変形して傾斜することにより、柱状電極自体による応力吸収を大きくすることができる。この結果、請求項６、２２、２３に記載の発明の如く、半導体装置自体およびその接合構造において樹脂封止膜を不要とすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の接合構造の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものを説明するために示す断面図。
【図３】図２に続く工程の断面図。
【図４】図１に示す半導体装置の製造に際し、当初用意した別のものを説明するとともに所定の工程を説明するために示す断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に示す半導体装置を図１に示す回路基板上に搭載する場合を説明するために示す断面図。
【図１２】図１に示す半導体装置の接合構造において柱状電極による応力吸収を説明するために示す断面図。
【図１３】この発明の第２実施形態としての半導体装置の接合構造の断面図。
【図１４】図１３に示す半導体装置の製造に際し、所定の工程を説明するために示す図４同様の断面図。
【図１５】図１３に示す半導体装置の接合構造において柱状電極による応力吸収を説明するために示す断面図。
【図１６】この発明の第３実施形態としての半導体装置の接合構造の断面図。
【図１７】この発明の第４実施形態としての半導体装置の接合構造の断面図。
【図１８】従来の半導体装置の接合構造の一例の断面図。
【図１９】図１８に示す半導体装置の製造に際し、当初用意したものを説明するために示す断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】図２２に続く工程の断面図。
【図２４】図２３に続く工程の断面図。
【符号の説明】
３１ 半導体基板
３２ 接続パッド
３８ 再配線
４０ 柱状電極
４１ 第１の軟質金属柱
４２ 第１の接合材
４３ 硬質金属柱
４４ 第２の軟質金属柱
４５ 第２の接合材
５１ 回路基板
５２ 接続端子
Claims (24)
- 半導体基板上に形成された外部接続端子上に柱状電極が形成された半導体装置であって、前記柱状電極は、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記複数の第１の金属柱のうち最下層の第１の金属柱は、前記外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とする半導体装置。
- 請求項２に記載の発明において、前記複数の第１の金属柱のうち最上層の第１の金属柱上に前記第１の金属よりも低融点の金属からなる接合材層が形成されていることを特徴とする半導体装置。
- 請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とする半導体装置。
- 請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とする半導体装置。
- 請求項１〜５のいずれかに記載の発明において、前記柱状電極の周囲には樹脂封止膜が設けられていないことを特徴とする半導体装置。
- 請求項１〜６のいずれかに記載の発明において、前記柱状電極は、１つの前記第２の金属柱の上下に前記第１の金属柱が積層されたものからなることを特徴とする半導体装置。
- 弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなる柱状電極を剥離層に打ち込み、この状態で前記複数の第１の金属柱のうち最下層の第１の金属柱を半導体基板上に形成された外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合することを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記第１の金属柱を前記接合材を介して前記外部接続端子に接合した後、前記剥離層を剥離することを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記最下層の第１の金属柱を前記接合材を介して前記外部接続端子に接合すると同時に、または接合した後、前記剥離層を加熱して、前記半導体基板に密着する保護膜とすることを特徴とする半導体装置の製造方法。
- 請求項８〜１０のいずれかに記載の発明において、前記接合材は当初は前記最下層の第１の金属柱下に形成されていることを特徴とする半導体装置の製造方法。
- 請求項１１に記載の発明において、前記第１の金属柱は前記第２の金属柱を挟んで上下に形成されていることを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記柱状電極を前記剥離層に打ち込む工程は、前記第１の金属からなる複数の第１の金属層とそれよりも１つ少ない数であって前記第２の金属からなる第２の金属層とが交互に積層された積層体とされ、該積層体の最上層の第１の金属層上に前記低融点金属からなる第１の低融点金属層が積層され、最下層の第１の金属層下に前記接合材を形成するための前記低融点金属からなる第２の低融点金属層、前記剥離層および別の剥離層がこの順で積層されるように配置し、前記第１の低融点金属層および前記積層体からの第１の打ち抜き片および前記第２の低融点金属層からの第２の打ち抜き片が前記剥離層および前記別の剥離層に支持され且つ前記剥離層および前記別の剥離層からの第３の打ち抜き片が脱落するように打ち抜く工程であることを特徴とする半導体装置の製造方法。
- 請求項１３に記載の発明において、前記第２の打ち抜き片が前記剥離層の下面から突き出るように打ち抜くことを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記半導体基板はウエハ状態のものであることを特徴とする半導体装置の製造方法。
- 半導体基板下に形成された外部接続端子下に形成された、弾性変形可能な第１の金属からなる複数の第１の金属柱とそれよりも１つ少ない数であって前記第１の金属よりも硬質の第２の金属からなる第２の金属柱とが交互に積層され、且つ、前記第２の金属柱の高さが前記第１の金属柱の高さよりも高くなっているものからなる柱状電極を有する半導体装置の前記複数の第１の金属柱のうち最下層の第１の金属柱が回路基板上に形成された接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とする半導体装置の接合構造。
- 請求項１８に記載の発明において、前記複数の第１の金属柱のうち最上層の第１の金属柱は前記外部接続端子に前記第１の金属よりも低融点の金属からなる接合材を介して接合されていることを特徴とする半導体装置の接合構造。
- 請求項１８または１９に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部であることを特徴とする半導体装置の接合構造。
- 請求項１８または１９に記載の発明において、前記外部接続端子は、前記半導体基板上に形成された再配線の先端のパッド部上に形成された接続端子であることを特徴とする半導体装置の接合構造。
- 請求項１８〜２１のいずれかに記載の発明において、前記柱状電極の周囲には樹脂封止膜が設けられていないことを特徴とする半導体装置の接合構造。
- 請求項２２に記載の発明において、前記半導体装置と前記回路基板との間には樹脂封止膜が設けられていないことを特徴とする半導体装置の接合構造。
- 請求項１８〜２３のいずれかに記載の発明において、前記柱状電極は、１つの前記第２の金属柱の上下に前記第１の金属柱が積層されたものからなることを特徴とする半導体装置の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119236A JP3851517B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置およびその製造方法並びにその接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119236A JP3851517B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置およびその製造方法並びにその接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313993A JP2002313993A (ja) | 2002-10-25 |
| JP3851517B2 true JP3851517B2 (ja) | 2006-11-29 |
Family
ID=18969489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119236A Expired - Fee Related JP3851517B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置およびその製造方法並びにその接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3851517B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4052955B2 (ja) | 2003-02-06 | 2008-02-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2006202969A (ja) * | 2005-01-20 | 2006-08-03 | Taiyo Yuden Co Ltd | 半導体装置およびその実装体 |
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| JP4395775B2 (ja) * | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP5119678B2 (ja) * | 2007-02-20 | 2013-01-16 | 富士通株式会社 | 実装構造、接続部材の製造方法、および半導体装置 |
| US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| JP6154995B2 (ja) * | 2012-06-20 | 2017-06-28 | 新光電気工業株式会社 | 半導体装置及び配線基板、並びにそれらの製造方法 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
-
2001
- 2001-04-18 JP JP2001119236A patent/JP3851517B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313993A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107180814B (zh) | 电子装置 | |
| KR100909322B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| KR101715761B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US7964446B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7067356B2 (en) | Method of fabricating microelectronic package having a bumpless laminated interconnection layer | |
| JP3918681B2 (ja) | 半導体装置 | |
| US20160379940A1 (en) | Semiconductor device and methods of manufacturing semiconductor devices | |
| TWI387077B (zh) | 晶粒重新配置之封裝結構及其方法 | |
| JP4305502B2 (ja) | 半導体装置の製造方法 | |
| JP5588620B2 (ja) | ウェーハ・レベル・パッケージ及びその形成方法 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| US20090065927A1 (en) | Semiconductor Device and Methods of Manufacturing Semiconductor Devices | |
| JP3851517B2 (ja) | 半導体装置およびその製造方法並びにその接合構造 | |
| US20040101995A1 (en) | Method for manufacturing circuit devices | |
| US10535593B2 (en) | Package structure having a plurality of conductive balls with narrow width for ball waist | |
| US7964493B2 (en) | Method of manufacturing semiconductor device | |
| JP2005005632A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
| CN112349595A (zh) | 芯片封装结构的制作方法 | |
| JP4577316B2 (ja) | 半導体装置の製造方法 | |
| JP2004063804A (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| JP4297154B2 (ja) | 半導体装置の製造方法 | |
| JP4442181B2 (ja) | 半導体装置およびその製造方法 | |
| JP3731805B2 (ja) | 回路基板の製造方法 | |
| JP2011243800A (ja) | 半導体装置の製造方法 | |
| JP4297153B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060213 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313803 |
|
| RD99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R313D99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |