JP2004063804A - 半導体装置、積層型半導体装置およびそれらの製造方法 - Google Patents
半導体装置、積層型半導体装置およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2004063804A JP2004063804A JP2002220400A JP2002220400A JP2004063804A JP 2004063804 A JP2004063804 A JP 2004063804A JP 2002220400 A JP2002220400 A JP 2002220400A JP 2002220400 A JP2002220400 A JP 2002220400A JP 2004063804 A JP2004063804 A JP 2004063804A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- integrated circuit
- semiconductor
- secondary wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【課題】信頼性が高く、高密度実装が可能な半導体装置を低コストで安定して作製する。
【解決手段】電極パッド２と外部との電気的接続を行う２次配線３を、半導体チップ１の集積回路形成面から側面まで延在して形成する。これによって、半導体チップと保護膜との積層界面から２次配線の側面が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなどが発生しない。また、２次配線に数十μｍもの厚みを必要としないため、配線形成時間を短縮化することができ、材料面で低コスト化を図ることができる。
【選択図】 図１
【解決手段】電極パッド２と外部との電気的接続を行う２次配線３を、半導体チップ１の集積回路形成面から側面まで延在して形成する。これによって、半導体チップと保護膜との積層界面から２次配線の側面が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなどが発生しない。また、２次配線に数十μｍもの厚みを必要としないため、配線形成時間を短縮化することができ、材料面で低コスト化を図ることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、積層型半導体装置およびそれらの製造方法に関し、特に、ＣＳＰ（チップ・サイズ・パッケージ）により高密度実装が可能な半導体装置、積層型半導体装置およびそれらの製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例として、例えば、特開平７−４５６４９号公報には、図２３に示すような半導体装置が開示されている。
【０００３】
この半導体装置は、半導体チップ１の一方の表面側に、外部との信号の入出力を行う複数の電極パッド２を有する集積回路（図示せず）と、複数の電極パッド間を電気的に接続する１次配線２２とが設けられている。また、半導体チップ１の中心から見て電極パッド２の外側部分に一部重畳するように、電極パッド２と外部とを電気的に接続する２次配線３が設けられている。２次配線３の側面は、半導体チップ１の表面を覆うように設けられた保護膜２１と半導体チップ１との積層界面から露出している。集積回路と外部との信号入出力は、１次配線２２および電極パッド２を介して２次配線３から行われる。
【０００４】
この半導体装置の構成では、半導体チップをリードフレームのダイパッド上にダイボンディング剤を介して搭載し、電極パッドとリードフレームのインナーリードとをボンディングワイヤによって接続して樹脂封止する構成の半導体装置に比べて、薄型化を図ることができ、高密度実装が可能となる。
【０００５】
この半導体装置は、例えば、図２４（ａ）〜（ｃ）に示すような方法によって作製される。
【０００６】
まず、図２４（ａ）に示すように、半導体ウェハ１ａに切断線として形成されたダイシングライン１１を挟んで隣接する集積回路に接続された電極パッド２のそれぞれを、蒸着法などにより厚み５０μｍ程度の２次配線３によって電気的に接続する。このとき、半導体ウェハ１ａ上に複数列にわたって形成された集積回路のうち、奇数列目の集積回路に設けられた２つの電極パッド２の一方と偶数列目の集積回路に設けられた２つの電極パッド２の一方とが、２次配線３によって電気的に接続され、他方側は接続されない。
【０００７】
次に、図２４（ｂ）に示すように、２次配線３が形成された半導体ウェハ１ａの表面に、シート状の封止用樹脂を積層し、上下から加熱した金型で押圧して硬化することによって、保護膜２１を形成する。または、溶媒を含む液状の封止用樹脂をスピンコート法により塗布して、それを乾燥・硬化することによって保護膜２１を形成してもよい。
【０００８】
このようにして保護膜２１を形成した後、ダイシングライン１１に沿って半導体ウェハ１ａをダイシング工程によって切断することにより、半導体チップ１の一側面のみに２次配線３が露出された複数の半導体装置が作製される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、以下のような問題がある。
【００１０】
まず、上記ダイシング工程において、半導体ウェハ１ａを２次配線３と同時に切断するため、半導体ウェハ１の切断面がギザギザになり、チッピングと称される状態になる。このようなチッピングが生じると、外観上望ましくない。また、このチッピングが集積回路領域まで達することがあり、このような場合には回路特性にも影響が生じる。さらに、ダイシングブレードに割れが発生し、ダイシングブレードの寿命を著しく劣化させることがある。
【００１１】
また、上記ダイシング工程において、半導体ウェハ１を２次配線３と同時に切断しており、通常、金属等からなる２次配線３は延性を有するため、ヒゲ３ａ、ダレ３ｂなどが発生する。このようなヒゲ３ａ、ダレ３ｂなどが生じると、隣接する配線との間で電気的に短絡する恐れがある。
【００１２】
また、２次配線３の側面が外部と電気的に接続されるため、所定の厚さが必要とされる。ワイヤボンディングによって２次配線を外部と電気的に接続する場合には、少なくとも数十μｍの厚さ（および幅）が必要とされるため、２次配線３の形成のための蒸着時間が長くなる。
【００１３】
また、２次配線３の側面にハンダ等によってバンプ（外部接続用端子）を設ける場合には、２次配線３をＮｉ、Ｃｕ等によって形成することが考えられるが、Ｎｉ、Ｃｕ等は、酸化されると良好なハンダ接合を得ることができない。また、酸化の影響を少なくするために２次配線３をＡｕによって形成することも考えられるが、この場合、ハンダバンプとＡｕとの比率においてＡｕが多くなると、脆弱な合金層となって、良好な接続信頼性を得ることができない。さらに、配線全体がＡｕである場合には、脆弱な合金層になることは避けられない。
【００１４】
本発明は、このような従来技術の課題を解決するためになされたものであり、信頼性が高く、低コストで安定して作製することができ、高密度実装が可能な半導体装置、積層型半導体装置およびそれらの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の半導体装置は、集積回路、該集積回路と外部との信号の入出力を行う複数の電極パッド、および該集積回路と該電極パッドとの間を電気的に接続する１次配線が同じ表面側に設けられた半導体チップと、該半導体チップの集積回路形成面から側面まで延在して設けられ、該電極パッドと外部とを電気的に接続する２次配線とを具備し、そのことにより上記目的が達成される。
【００１６】
好ましくは、前記２次配線は、前記半導体チップの集積回路形成面から側面にかけて連続して設けられている。
【００１７】
前記２次配線は、複数の導電層からなっていてもよい。
【００１８】
好ましくは、前記２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に配置され、該２次配線が設けられている側面部分の長さが２０μｍ以上１００μｍ以下である。
【００１９】
前記２次配線が設けられている半導体チップの側面は、集積回路形成面に対して傾斜している傾斜面を有していてもよい。
【００２０】
好ましくは、前記半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、前記２次配線の厚みの２倍よりも小さく、該２次配線が設けられている傾斜面部分の長さが２０μｍ以上１００μｍ以下である。
【００２１】
好ましくは、前記半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、前記２次配線の厚みの２倍以上である。
【００２２】
前記２次配線上に外部接続用端子が設けられていてもよい。
【００２３】
本発明の積層型半導体装置は、本発明の半導体装置が複数積層され、複数の半導体装置の２次配線間が電気的に接続され、そのことにより上記目的が達成される。
【００２４】
前記複数の半導体装置の２次配線間がボンディングワイヤによって電気的に接続されていてもよい。
【００２５】
最上部に配置された半導体装置に第１サイズの外部接続用端子が設けられていると共に、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子が設けられ、外部接続用端子の上部先端がほぼ同一面に配置されていてもよい。
【００２６】
本発明の半導体装置の製造方法は、集積回路、該集積回路と外部との信号の入出力を行う複数の電極パッド、および該集積回路と該電極パッドとの間を電気的に接続する１次配線が同じ表面側に設けられ、スクライブラインによって複数の領域に区切られた半導体ウェハを作製する工程と、該スクライブラインに沿って該半導体ウェハに溝を形成する工程と、該溝部に絶縁膜を形成する工程と、該半導体ウェハの集積回路形成面および溝部に、該電極パッドと外部とを電気的に接続する２次配線を形成する工程と、該半導体ウェハを分割する工程とを含み、そのことにより上記目的が達成される。
【００２７】
前記スクライブラインに沿って、ダイシングによって前記半導体ウェハに溝を形成することができる。
【００２８】
前記スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いたダイシングによって前記半導体ウェハに溝を形成してもよい。
【００２９】
前記２次配線形成工程の後、前記集積回路形成面上に保護膜を形成する工程と、該２次配線上の所望の領域に該保護膜の開口部を形成する工程と、該保護膜の開口部に外部接続端子を形成する工程とをさらに含んでいてもよい。
【００３０】
本発明の積層型半導体装置の製造方法は、本発明の半導体装置の製造方法により作製された複数の半導体装置を積層する工程と、該複数の半導体装置の２次配線間を電気的に接続する工程とを含み、そのことにより上記目的が達成される。
【００３１】
前記複数の半導体装置の２次配線間をボンディングワイヤによって電気的に接続してもよい。
【００３２】
以下に、本発明の作用について説明する。
【００３３】
本発明にあっては、電極パッドと外部との電気的接続を行う２次配線が、半導体チップの集積回路形成面から側面まで延在して設けられている。半導体チップと保護膜との積層界面から２次配線の側面（断面）が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に２次配線と同時に切断するのではなく、例えば半導体ウェハに形成した溝（半導体チップの側面となる部分）に２次配線を形成してから半導体チップに分割するため、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなども発生しない。従って、半導体装置の信頼性を向上させ、安定して半導体装置を作製することができる。また、半導体チップと保護膜との積層界面から露出している２次配線の側面（断面）を外部接続に用いる従来の半導体装置のように、２次配線に数十μｍもの厚みを必要としないため、配線形成時間を短縮化することができ、材料面で低コスト化を図ることができる。従って、低コストで、信頼性が高い、チップサイズのパッケージ（ＣＳＰ）を、安定して作製することができる。
【００３４】
また、２次配線を、半導体チップの集積回路形成面から側面にかけて連続して設けることによって、不連続な２次配線を設ける場合に比べて配線抵抗を小さくすることができる。これは、配線抵抗が小さい金属からなる配線層が連続して設けられている方が、不連続な場合に比べて、介在金属（複数層の２次配線の場合）、接触抵抗などがすくなくなるため、配線抵抗が小さくなって半導体装置の高性能化を図ることができる。また、半導体チップの集積回路形成面と側面との間で２次配線の境界面が存在しないために、境界面でのオープン不良などが発生せず、高い信頼性を得ることができる。
【００３５】
また、２層以上の導電層からなる２次配線を設けることによって、下地層との密着性を向上させると共に、バンプまたは２次配線間の接続手段との接続信頼性を向上させることができる。
【００３６】
また、２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に形成されている場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線を形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【００３７】
また、半導体チップの側面に傾斜面を設けることによって、２次配線を集積回路形成面と側面とに同時に形成することが容易になり、抵抗が低い連続した２次配線を安定して形成することができる。
【００３８】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、２次配線の厚みの２倍よりも小さい場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線をさらに安定して形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【００３９】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了地点との平面距離を、２次配線の厚みの２倍以上とすることによって、２次配線を集積回路形成面と側面とに同時に形成することがさらに容易になり、抵抗が低い連続した２次配線をさらに安定して形成することができる。
【００４０】
また、２次配線上に外部接続用端子を形成することによって、半導体チップと同じサイズのパッケージにおいて、従来のボール・グリッド・アレイ（ＢＧＡ）と同等の基板実装性を得ることができる。
【００４１】
また、本発明の半導体装置を複数積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【００４２】
また、２次配線間の接続手段としてボンディングワイヤを用いることによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【００４３】
また、最上部に配置された半導体装置に第１サイズの外部接続用端子を設け、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子を設けて、外部接続用端子の上部先端をほぼ同一面に配置することによって、種々の半導体装置を積層する場合において、多数の外部接続端子を設けることができるため、デザイン的な制限を低減することができる。
【００４４】
本発明の半導体装置の製造方法にあっては、集積回路と複数の電極パッドと１次配線とを有し、スクライブラインによって複数の領域に区切られた半導体ウェハを作製して、スクライブラインに沿って半導体ウェハに溝を形成し、溝部に絶縁膜を形成する。そして、半導体ウェハの集積回路形成面と溝部とに２次配線を同時に形成して、半導体ウェハを半導体装置に分割する。これによって、半導体チップ毎に２次配線の形成を行う必要がなく、半導体チップの側面上の２次配線を、集積回路形成面と同時に形成することができるため、工程を簡略化することができる。また、半導体チップの集積回路形成面と側面との間に境界面が無い連続した２次配線が形成されるため、配線抵抗が小さく、境界面でのオープン不良も生じない。
【００４５】
また、スクライブラインに沿って、ダイシングを行うことによって半導体ウェハに溝を容易に形成することができる。
【００４６】
また、スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いてダイシングを行うことによって、２次配線の形成を容易に行うことができる傾斜面を有する溝形状を容易に形成することができる。
【００４７】
また、２次配線形成工程の後、少なくとも集積回路形成面上に保護膜を形成し、２次配線上の所望の領域に開口部を形成して、その開口部に外部接続端子を形成することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などにおいて、従来のチップサイズパッケージ（ＣＳＰ）等のエリアアレイパッケイジと同等の取り扱い性（基板実装のし易さ）を得ることができる。
【００４８】
また、本発明の半導体装置の製造方法により作製された複数の半導体装置を積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【００４９】
また、２次配線間をボンディングワイヤで接続することによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【００５０】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００５１】
（実施形態１−１）
図１は、本発明の一実施形態である半導体装置の構成を示す断面図である。
【００５２】
本実施形態１−１の半導体装置において、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面には、段差が設けられており、その側面は、集積回路形成面に対して垂直に形成されている。そして、半導体チップ１の表面（集積回路形成面）から側面にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。
【００５３】
ここで、２次配線３とは、半導体ウェハまたは半導体チップ１の作製工程以降に形成される配線であり、半導体ウェハまたは半導体チップ１の作製工程において形成される１次配線（図示せず）と区別するために２次配線と称している。従って、集積回路と、集積回路と外部との電気信号の授受を行う電極パッド２とを電気的に接続する配線などが１次配線となり、電極パッド２よりも外部に近い側の配線は２次配線３となる。
【００５４】
２次配線３と外部とを接続するための外部接続端子等の電気的接続手段（図示せず）は、半導体チップ１の表面に設けられた２次配線領域および側面に設けられた２次配線領域のいずれにも形成可能である。
【００５５】
電気的接続手段として、例えば、Ａｕボンディングワイヤ、またはボンディングワイヤのボール部のみを使用するＡｕワイヤバンプなどを用いる場合には、２次配線３としてＡｌ層を用いることができる。
【００５６】
また、電気的接続手段として、Ｓｎを主成分とするハンダバンプを用いる場合には、２次配線３として、下層から順に、Ｎｉ層およびＡｕ層の２層を形成することが好ましい。Ｎｉ層によってハンダとの接合性を得ることが可能となり、Ａｕ層によってＮｉ層表面の酸化を防止すると共にハンダの濡れ性を向上させることができる。また、Ｃｕは電気伝導度が良好であるため、さらに下層にＣｕ層を設けることが好ましい。下層にＣｕ層を形成する場合には、配線がハンダに取り込まれてしまうため、Ｎｉ層がバリア層としても機能する。また、電極パッド２がＡｌを主成分とする場合には、ＡｌとＣｕとの相互拡散を防ぐために、さらに下層にＣｒ、ＴｉまたはＴｉ−Ｗ等を形成することが好ましい。
【００５７】
次に、このように構成された本実施形態１−１の半導体装置の製造方法について説明する。図２は、本実施形態１−１の半導体装置の製造工程を示す断面図である。
【００５８】
まず、図２（ａ）に示すように、集積回路（図示せず）と１次配線（図示せず）と電極パッド２とが同じ表面側に設けられた半導体ウェハ１ａを作製する。本実施形態では、１次配線と電極パッド２として、Ａｌを主成分とする金属からなるものを用いた。
【００５９】
通常、半導体チップ１は、スクライブライン１１に沿って半導体ウェハ１ａを分割することによって作製されるが、本実施形態においては、分割を行わずにウェハ状態で以降の工程を行う。ダイシング後に２次配線３等を形成することも可能であるが、工程がかなり複雑となるため、本実施形態のようにウェハ状態で２次配線３を形成する方が好ましい。
【００６０】
図２（ｂ）に示すように、半導体ウェハ１表面のスクライブライン１１に沿って溝１２を形成する。ここでは、半導体ウェハ１ａの集積回路形成面と相対する面（裏面）まで達しないように、溝１２を形成する。
【００６１】
ここで、溝１２を半導体ウェハ１ａの集積回路形成面と相対する面（裏面）まで形成しない理由は、以下の通りである。まず、第１に、半導体ウェハ１ａの裏面まで溝１２を形成すると、溝１２が深くなりすぎるため、後述するレジストの感光性などに不具合が生じるからである。
【００６２】
第２に、溝１２の形成前に予め半導体ウェハ１ａの裏面を研磨等によって薄くしておけば、溝１２を半導体ウェハ１ａの裏面まで形成したとしても、レジストの感光性などに不具合は生じないが、この場合には、溝１２部分に形成された２次配線に不具合が生じるからである。以下に、その場合の製造方法と不具合とを説明する。
【００６３】
図２（ｂ）に示す工程の前に、予め半導体ウェハ１ａの裏面側を研磨して厚み６０μｍまで薄くする。次に、図２（ｂ）に示す工程において、溝１２を半導体ウェハ１ａの裏面まで形成する。このとき、溝１２が半導体ウェハ１ａの裏面まで達しているため、半導体ウェハ１ａが個片になって工程が複雑にならないように、図２（ｃ）に示す次の工程においてもダイシング用シート１５は除去しない。
【００６４】
この状態で、図２（ｃ）に示す工程において、２次配線３をメッキにより形成すると、溝１２部において、メッキ液がダイシング用シート１５に触れるため、メッキ液に耐え得るものを使用する。その結果、溝１２の底面においてダイシング用シート１５上に２次配線３が形成される。このダイシング用シート１５に伸縮性などがあると、ダイシング用シート１５上の２次配線３にダメージが与えられるため、剛性を有するものを使用する。その後、半導体ウェハ１ａからダイシング用シート１５を除去する際に、２次配線３にダメージが与えられるため、好ましくない。
【００６５】
溝１２の形状としては、深さ方向に２０μｍ以上とすることが好ましい。溝１２の深さが２０μｍ以上であれば、後の工程でメッキ層を溝の側面に形成して、半導体装置として分割することによって、半導体チップ１の側面に設けられた２次配線３の長さを２０μｍ以上として、その２次配線上にワイヤバンプ、ワイヤボンディング等を容易に形成することができる。また、さらに充分な接続信頼性を確保するためには、バンプ径またはワイヤボンディングによる接続領域を広くくした方が好ましい。
【００６６】
一方、通常、配線をパターニングする場合には、感光性を有するドライフィルムまたはレジストが用いられるが、溝１２部の拡大図である図３に示すように、例えば厚み１０μｍのレジストを形成する場合に、溝１２の側面形状が深さ１２０μｍで垂直に形成されると、後のフォト工程で用いられる光は１３０μｍの厚みのレジストを通過することになる。このような材料を通過すると、光が減衰してパターニングが困難となるため、現在のところ、技術的には１２０μｍ程度が限界とされている。また、電解メッキで配線を形成する場合には、レジスト厚は、通常、形成しようとする配線の厚さと同じか、またはそれ以上の厚さで形成される。従って、例えば配線の厚さが１０μｍであれば、配線厚と溝１２の深さの合計を１２０μｍ以下とする必要がある。
【００６７】
本実施形態１−１においては、２次配線３を厚み１０μｍ弱に形成するため、加工の安定性を考慮して、溝１２の深さを１００μｍ以下とすることが好ましい。同様に、リフトオフ法によって配線のパターニングを行う場合においても、１μｍ〜２μｍ程度のレジスト厚および配線厚となるため、溝１２の深さを１００μｍ以下とすることが好ましい。
【００６８】
以上を考慮して、本実施形態１−１においては、図２（ｂ）に示すように、ダイシング用シート１５を半導体ウェハ１ａの裏面に貼り付けた後、図４に示すように、深さ６０μｍ、幅１００μｍの溝１２を形成するために、厚さ８０μｍのダイシングブレード１４を取り付けたダイシング装置を用いて、溝１２を形成した。ここで、ダイシングブレード１４の厚さを８０μｍとした理由は、厚さ１００μｍのダイシングブレードを用いると、１００μｍを超える幅でウェハが余分に除去されてしまい、設計どおりに加工できないことがあるからである。溝１２の形成後、固定用のダイシング用シート１５は取り除く。なお、本実施形態では、溝１２をダイシング装置を用いて形成しているが、レーザによって溝１２を形成する方法等、種々の方法を用いることができる。また、ここでは、半導体ウェハ１ａを完全に切断してしまうわけではないので、半導体ウェハ１ａをダイシング装置に固定することができれば、ダイシング用シート１５を用いずにダイシングを行うこともできる。
【００６９】
次に、図２（ｃ）に示すように、半導体ウェハ１ａの集積回路形成面と溝部１２とに２次配線３を形成する。ここでは、電解メッキ法によって、主導体層として電気伝導度の良好なＣｕ層を設けて、その上層に、Ｓｎを主成分とするハンダとの接合に寄与するＮｉ層と、Ｎｉ層の酸化防止等の役割を有するＡｕ層とを順に形成する場合について説明する。
【００７０】
まず、ＣＶＤ法によりＳｉＯ２からなる絶縁膜（図示せず）を半導体ウェハ１ａの集積回路形成面および溝１２部に形成する。なお、集積回路形成面には、半導体ウェハ１の作製工程においてＳｉＯ２等の絶縁膜が形成されていることが多いため、これを利用することも可能であるが、本実施形態においては、耐湿性の劣化を防ぐため、溝１２部と集積回路形成面を完全に覆うようにＳｉＯ２膜を形成した。
【００７１】
次に、スクライブライン１１の領域において、後の工程で溝１２ａを形成する領域、および電極パッド２の領域にＳｉＯ２膜の開口部を設けるために、ＳｉＯ２膜の上をレジストまたはドライフイルムで覆い、フォトリソグラフィーによりパターニングする。そして、ドライエッチングにより、フォトリソグラフィーにてレジストまたはドライフィルムに形成された開口部のＳｉＯ２膜を除去した後、アセトン等によりレジストまたはドライフイルムを除去する。
【００７２】
さらに、１次配線と２次配線３との間でクロストークが生じることが懸念される場合には、以下の方法により樹脂からなる膜を形成することが好ましい。上記ＳｉＯ２膜の上に、レジストまたはドライフィルムの代わりに感光性ポリイミド等の感光性樹脂をワニス状態でスピンコート法により成膜し、乾燥後、フォトリソグラフィーによりパターニングして、硬化のための熱処理を行う。その後、上記と同様にしてドライエッチングにより、開口部のＳｉＯ２膜を除去する。このようにして、絶縁層として、ＳｉＯ２膜とポリイミド膜との２層からなる絶縁層を形成する。なお、ポリイミド膜等の樹脂膜を形成する場合には、ＳｉＯ２膜を省略することも可能である。
【００７３】
次に、スパッタリング法により、Ｔｉ−Ｗ層およびＣｕ層を順に形成する。ここで、Ｔｉ−Ｗ層はＡｌ系金属とＣｕ系金属との間の相互拡散を防ぐために設けられ、Ｃｕ層は後の電解Ｃｕメッキ工程においてメッキ形成および下地との密着性を良好にするために設けられる。
【００７４】
次に、レジストまたはドライフィルムを積層して、フォトリソグラフィーにより、２次配線３が所望のパターンとなるように、集積回路形成面および溝部１２にレジストまたはドライフィルムの開口部を形成する。なお、溝１２部中央の領域は、後の工程で溝１２ａの形成を行うため、溝１２の中心から±３０μｍ程度の領域（幅６０μｍ程度の領域）がメッキされないように、レジストまたはドライフイルムで覆われるようにする。
【００７５】
そして、電界メッキにより、レジストまたはドライフィルムの開口部に、Ｃｕ層、Ｎｉ層およびＡｕ層を順に形成し、その後、レジストまたはドライフイルムをアセトン等により除去する。
【００７６】
次に、上記スパッタリングにより形成されたＴｉ−Ｗ層およびＣｕ層を、Ａｕ／Ｎｉ／Ｃｕのパターンをマスクとして薬液によりエッチングして、２次配線３を形成する。
【００７７】
このようにして作製された２次配線エッジ部を図５に示す。なお、この図５は、半導体装置の完成状態を示す部分断面図である。この例では、半導体チップ１の集積回路形成面および側面に形成された２次配線３は、集積回路形成面と側面との境界部において連続した構造となっている。このような連続構造の２次配線３では、図６に示すような不連続な構造の２次配線３に比べて、配線抵抗が小さくなる。この理由は、図６に示す不連続な２次配線３では、半導体チップ１の集積回路形成面と側面との境界部で、不連続な境界面が形成されるため、接触抵抗が生じるからである。また、図６に示す不連続な２次配線３の場合には、製造または使用の過程においてオープン不良が生じるおそれがある。
【００７８】
図５に示すような半導体チップ１の集積回路形成面から側面にかけて連続した構造の２次配線３は、半導体ウェハ１ａの集積回路形成面と溝１２部とで２次配線３を同時に形成することによって形成することができる。一方、図６に示すような半導体チップ１の集積回路形成面と側面の境界部で不連続な２次配線３は、半導体チップ１（または半導体ウェハ１ａ）の集積回路形成面に２次配線３を形成した後に、側面に形成した場合に形成される。
【００７９】
次に、図２（ｄ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、上記図２（ｂ）に示すダイシングブレード１４よりも厚みが薄いダイシングブレード１４ａを用いて半導体ウェハ１ａを分割する。本実施形態では、３０μｍ厚みのダイシングブレード１４ａを用いた。このようにして半導体ウェハ１ａを分割することによって、図２（ｅ）に示すような半導体装置が完成する。
【００８０】
（実施形態１−２）
図７は、本実施形態１−２の半導体装置の構成を示す断面図である。
【００８１】
本実施形態１−２の半導体装置は、実施形態１−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面が表面（集積回路形成面）に対して垂直に形成されており、半導体チップ１の集積回路形成面から側面にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。
【００８２】
さらに、半導体チップ１の集積回路形成面および側面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。また、半導体チップ１の側面に設けられた２次配線３を、例えばワイヤボンディング等の電気的接続手段により外部と接続する場合には、半導体チップ１の側面を覆う保護膜２１部分にも、所望の領域に２次配線３との接続部となる開口部を設けることができる。
【００８３】
次に、このように構成された本実施形態１−２の半導体装置の製造方法について、説明する。図８は、本実施形態１−２の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態１−１で説明した図２と異なる工程についてのみ説明を行う。
【００８４】
図２（ａ）〜図２（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図８（ａ）に示すように、保護膜２１を形成する。
【００８５】
保護膜２１は、種々の方法により形成することができるが、本実施形態では、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１の溝１２ａを設ける領域とに開口部を設ける。さらに、必要に応じて、溝１２の側面に設けられた２次配線３上の領域にも開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【００８６】
次に、図８（ｂ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態では、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【００８７】
次に、図８（ｃ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、ダイシングブレード１４ａを用いて半導体ウェハ１ａを分割することによって、図８（ｄ）に示すような半導体装置が完成する。この工程は、図２（ｄ）および図２（ｅ）と同様に行うことができる。
【００８８】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上の保護膜２１についても、ワイヤボンド等の接続手段により電気的接続を行うための開口部を設けておく。さらに、必要に応じて、図８（ａ）に示す工程の後に外部接続端子５を設けずに図８（ｃ）に示す半導体ウェハの分割工程を行って作製した半導体装置を、２層目以降に積層することも可能である。
【００８９】
（実施形態１−３）
図９は、本実施形態１−３の半導体装置の構成を示す断面図である。
【００９０】
本実施形態１−３の半導体装置は、実施形態１−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面が表面（集積回路形成面）に対して垂直に形成されており、半導体チップ１の集積回路形成面から側面にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。
【００９１】
さらに、半導体チップ１の集積回路形成面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。本実施形態では、半導体チップ１の側面には保護膜２１は設けられていない。
【００９２】
次に、このように構成された本実施形態１−３の半導体装置の製造方法について、説明する。図１０は、本実施形態１−３の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態１−１で説明した図２および実施形態１−２で説明した図８と異なる工程についてのみ説明を行う。
【００９３】
図２（ａ）〜図２（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図１０（ａ）に示すように、保護膜２１を形成する。図８（ａ）と同様に、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１領域全体（溝１２全体の領域）とに開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【００９４】
次に、図１０（ｂ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態でも、図８（ｂ）と同様に、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【００９５】
次に、図１０（ｃ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、ダイシングブレード１４ａを用いて半導体ウェハ１ａを分割することによって、図１０（ｄ）に示すような半導体装置が完成する。この工程は、図２（ｄ）および図２（ｅ）、図８（ｃ）および図８（ｄ）と同様に行うことができる。
【００９６】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上に保護膜２１が存在しないため、ワイヤボンド等の接続手段により２次配線３間の電気的接続を行うことができる。さらに、必要に応じて、図１０（ａ）に示す工程の後に外部接続端子５を設けずに図１０（ｃ）に示す半導体ウェハの分割工程を行って作製した半導体装置を、２層目以降に積層することも可能である。
【００９７】
（実施形態２−１）
図１１は、本実施形態２−１の半導体装置の構成を示す断面図である。
【００９８】
本実施形態２−１の半導体装置は、実施形態１−１の半導体装置と比べると、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面部分）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【００９９】
次に、このように構成された本実施形態２−１の半導体装置の製造方法について説明する。図１２は、本実施形態２−１の半導体装置の製造工程を示す断面図である。
【０１００】
まず、図１２（ａ）に示すように、集積回路（図示せず）と１次配線（図示せず）と電極パッド２とが同じ表面側に設けられた半導体ウェハ１ａを作製する。本実施形態では、実施形態１−１と同様に、１次配線と電極パッド２として、Ａｌを主成分とする金属からなるものを用いた。
【０１０１】
次に、図１２（ｂ）に示すように、半導体ウェハ１表面のスクライブライン１１に沿って溝１２を形成する。ここでは、半導体ウェハ１１の集積回路形成面と相対する面（裏面）まで達しないように、溝１２を形成する。
【０１０２】
溝１２の形状としては、図１１に示す半導体チップ１の側面のように、集積回路形成面側に傾斜開始点ａを有し、集積回路形成面と相対する面（裏面）側に傾斜終了点ｂを有する傾斜面を設ける。また、溝１２の深さ方向は、半導体チップ１の側面に設けられた２次配線３の長さ（ワイヤバンプ、ワイヤボンディング等の接続面の幅）を２０μｍ以上とすることができる深さであれば、その２次配線３上にワイヤバンプ、ワイヤボンディング等を容易に形成することができる。また、さらに充分な接続信頼性を確保するためには、バンプ径またはワイヤボンディングによる接続領域を広くした方が好ましい。
【０１０３】
一方、溝１２部の拡大図である図１３に示すように、例えば厚み１０μｍのレジストを形成する場合に、溝１２の側面形状において、傾斜開始点ａと傾斜終了点ｂとの平面距離がレジストまたはドライフイルムの厚さ以上であれば、その分だけ光が透過するレジスト厚さが少なくなるため、溝１２の深さを１２０μｍ以上にすることも可能である。また、通常、レジストまたはドライフィルムの厚さは、形成しようとする配線の厚さと同じか、またはそれ以上の厚さで形成される。従って、溝１２の傾斜開始点ａと傾斜終了点ｂとの平面距離は、２次配線３の厚さ以上とすることが好ましい。
【０１０４】
また、本実施形態２−１においては、２次配線３を厚み１０μｍ弱に形成するため、傾斜開始点ａと傾斜終了点ｂとの平面距離を１０μｍ以上とすることが好ましい。従って、例えばスクライブライン１１の幅を１００μｍとすると、溝１２の底面ｂ−ｂの幅は、片側１０μｍずつ狭い８０μｍ以下となるように、溝１２を形成することが好ましい。
【０１０５】
以上のように、２次配線３が設けられる半導体チップ１の側面は、傾斜開始点ａ−ａ間の平面距離（図１１の寸法Ａ）が傾斜終了点ｂ−ｂ間の平面距離（図１１の寸法Ｂ）よりも、２次配線３の厚みの２倍の範囲内で小さな場合には、溝１２の深さは、加工安定性も考慮して、１００μｍ以下とする必要があり、２次配線３の厚さの２倍以上の場合には、溝１２の深さを１００μｍ以上とすることも可能となる。また、傾斜開始点ａと傾斜終了点ｂの平面距離（寸法ＡとＢとの差）が大きくなるほど、溝１２の深さも大きく設定することができる。
【０１０６】
以上のことは、実施形態１−１と同様に、電解メッキ法、リフトオフ法、さらにはレジストパターニング後配線材料を半導体ウエハ全体に形成し、化学研磨によって配線パターンを行う方法等においても、同様である。本実施形態２−１のように、半導体チップ１の側面に傾斜面を有する場合には、実施形態１−１よりもパターニングが容易となり、溝１２の深さを１２０μｍ以上とすることも、場合によっては可能となる。
【０１０７】
バンプ径またはボンディングワイヤのボール部の接続領域は広いほど好ましいため、本実施形態２−１では、ワイヤボンディング等の接続部においてバンプ径またはボール径１００μｍで接続可能となるように、溝１２の深さを１００μｍとした。また、傾斜開始点ａ−ａ間の距離Ａは１００μｍ、傾斜終了点ｂ−ｂ間の距離Ｂは８０μｍとした。
【０１０８】
本実施形態２−１においては、図１２（ｂ）に示すように、ダイシング用シート１５を半導体ウェハ１ａの裏面に貼り付けた後、最外周から内側に向かって厚く形成された円盤状のダイシングブレード１４ｂを取り付けたダイシング装置を用いて、溝１２を形成した。なお、本実施形態２−１では、傾斜面を平面としたが、湾曲面を有しているものであってもよい。
【０１０９】
次に、図１２（ｃ）に示すように、半導体ウェハ１ａの集積回路形成面と溝部１２とに２次配線３を形成する。ここでは、実施形態１と同様に、電解メッキ法によって、主導体層として電気伝導度の良好なＣｕ層を設けて、その上層に、Ｓｎを主成分とするハンダとの接合に寄与するＮｉ層と、Ｎｉ層の酸化防止等の役割を有するＡｕ層とを順に形成する場合について説明する。
【０１１０】
まず、ＣＶＤ法によりＳｉＯ２からなる絶縁膜（図示せず）を半導体ウェハ１ａの集積回路形成面および溝１２部に形成する。
【０１１１】
次に、スクライブライン１１の領域において、後の工程で溝１２ａを形成する領域、および電極パッド２の領域にＳｉＯ２膜の開口部を設けるために、ＳｉＯ２膜の上をレジストまたはドライフイルムで覆い、フォトリソグラフィーによりパターニングする。本実施形態では、実施形態１−１に比べて溝１２の深さが深くなっているものの、溝１２に傾斜面を有しているため、ＳｉＯ２膜の形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１１２】
次に、ドライエッチングにより、フォトリソグラフィーにてレジストまたはドライフィルムに形成された開口部のＳｉＯ２膜を除去した後、アセトン等によりレジストまたはドライフイルムを除去する。
【０１１３】
さらに、１次配線と２次配線３との間でクロストークが生じることが懸念される場合には、以下の方法により樹脂からなる膜を形成することが好ましい。上記ＳｉＯ２膜の上に、レジストまたはドライフィルムの代わりに感光性ポリイミド等の感光性樹脂をワニス状態でスピンコート法により成膜し、乾燥後、フォトリソグラフィーによりパターニングして、硬化のための熱処理を行う。その後、上記と同様にしてドライエッチングにより、開口部のＳｉＯ２膜を除去する。このようにして、絶縁層として、ＳｉＯ２膜とポリイミド膜との２層からなる絶縁層を形成する。なお、ポリイミド膜を形成する場合には、実施形態１−１と同様に、ＳｉＯ２膜を省略することも可能である。
【０１１４】
次に、スパッタリング法により、Ｔｉ−Ｗ層およびＣｕ層を順に形成する。次に、レジストまたはドライフィルムを積層して、フォトリソグラフィーにより、２次配線３が所望のパターンとなるように、集積回路形成面および溝部１２にレジストまたはドライフィルムの開口部を形成する。なお、溝１２部中央の領域は、後の工程で溝１２ａの形成を行うため、溝１２の中心から±３０μｍ程度の領域（幅６０μｍ程度の領域）がメッキされないように、レジストまたはドライフイルムで覆われるようにする。本実施形態では、実施形態１−１に比べて、溝１２の深さが深くなっているものの、溝１２に傾斜面を設けているため、レジストまたはドライフィルムの形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１１５】
そして、電界メッキにより、レジストまたはドライフィルムの開口部に、Ｃｕ層、Ｎｉ層およびＡｕ層を順に形成し、その後、レジストまたはドライフイルムをアセトン等により除去する。
【０１１６】
次に、上記スパッタリングにより形成されたＴｉ−Ｗ層およびＣｕ層を、Ａｕ／Ｎｉ／Ｃｕのパターンをマスクとして薬液によりエッチングして、２次配線３を形成する。本実施形態２−１においても、半導体チップ１の集積回路形成面および側面に形成された２次配線３は、集積回路形成面と側面との境界部において連続した構造となっており、配線抵抗を小さくすることができると共に、オープン不良を防ぐことができる。
【０１１７】
次に、図１２（ｄ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、厚み３０μｍのダイシングブレード１４ａを用いて半導体ウェハ１ａを分割する。このようにして半導体ウェハ１ａを分割することによって、図１２（ｅ）に示すような半導体装置が完成する。
【０１１８】
（実施形態２−２）
図１４は、本実施形態２−２の半導体装置の構成を示す断面図である。
【０１１９】
本実施形態２−２の半導体装置は、実施形態２−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面部分）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【０１２０】
さらに、半導体チップ１の集積回路形成面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。
【０１２１】
次に、このように構成された本実施形態２−２の半導体装置の製造方法について、説明する。図１５は、本実施形態２−２の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態２−１で説明した図１２と異なる工程についてのみ説明を行う。
【０１２２】
図１２（ａ）〜図１２（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図１５（ａ）に示すように、保護膜２１を形成する。ここでは、実施形態１−２で説明した図１０（ａ）と同様に、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１領域全体（溝１２全体の領域）とに開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【０１２３】
次に、図１５（ａ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態でも、図１０（ｂ）と同様に、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【０１２４】
次に、図１５（ｂ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、ダイシングブレード１４ａを用いて半導体ウェハ１ａを分割することによって、図１５（ｃ）に示すような半導体装置が完成する。この工程は、図２（ｄ）および図２（ｅ）、図８（ｃ）および図８（ｄ）、図１０（ｃ）および図１０（ｄ）、図１２（ｄ）および図１２（ｅ）と同様に行うことができる。
【０１２５】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上に保護膜２１が存在しないため、ワイヤボンド等の接続手段により２次配線３間の電気的接続を行うことができる。
【０１２６】
さらに、必要に応じて、図１５（ａ）に示す工程において、保護膜２１の形成後に、外部接続端子５を設けずに半導体ウェハの分割工程を行って作製した半導体装置を、２層目以降に積層することも可能である。
【０１２７】
（実施形態３−１）
図１６は、本実施形態３−１の半導体装置の構成を示す断面図である。
【０１２８】
本実施形態３−１の半導体装置は、実施形態２−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。但し、本実施形態３−１では、半導体チップ１の側面のほとんどが傾斜面で占められており、半導体チップ１の厚さが実施形態２−１と比べて薄くなっている。
【０１２９】
半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【０１３０】
次に、このように構成された本実施形態３−１の半導体装置の製造方法について説明する。図１７は、本実施形態３−１の半導体装置の製造工程を示す断面図である。
【０１３１】
まず、図１７（ａ）に示すように、集積回路（図示せず）と１次配線（図示せず）と電極パッド２とが同じ表面側に設けられた半導体ウェハ１ａを作製する。本実施形態では、実施形態１−１と同様に、１次配線と電極パッド２として、Ａｌを主成分とする金属からなるものを用いた。
【０１３２】
次に、図１７（ｂ）に示すように、ダイシング用シート１５を半導体ウェハ１ａの裏面に貼り付けた後、半導体ウェハ１表面のスクライブライン１１に沿って溝１２を形成する。溝１２の形状としては、実施形態２−１と同様に、集積回路形成面側に傾斜開始点ａを有し、集積回路形成面と相対する面（裏面）側に傾斜終了点ｂを有する溝１２を、深さ１００μｍ、傾斜開始点ａ−ａ間の距離Ａ＝１００μｍ、傾斜終了点ｂ−ｂ間の距離Ｂ＝８０μｍとなるように、最外周から内側に向かって厚く形成された円盤状のダイシングブレード１４ｂを取り付けたダイシング装置を用いて、溝１２を形成した。
【０１３３】
次に、図１７（ｃ）に示すように、半導体ウェハ１ａの集積回路形成面と溝部１２とに２次配線３を形成する。ここでは、実施形態１と同様に、電解メッキ法によって、主導体層として電気伝導度の良好なＣｕ層を設けて、その上層に、Ｓｎを主成分とするハンダとの接合に寄与するＮｉ層と、Ｎｉ層の酸化防止等の役割を有するＡｕ層とを順に形成する場合について説明する。
【０１３４】
まず、ＣＶＤ法によりＳｉＯ２からなる絶縁膜（図示せず）を半導体ウェハ１ａの集積回路形成面および溝１２部に形成する。
【０１３５】
次に、スクライブライン１１の領域において、後の工程でウェハ１ａを薄くする際に除去される領域、および電極パッド２の領域にＳｉＯ２膜の開口部を設けるために、ＳｉＯ２膜の上をレジストまたはドライフイルムで覆い、フォトリソグラフィーによりパターニングする。本実施形態では、実施形態１−１に比べて溝１２の深さが深くなっているものの、溝１２に傾斜面を有しているため、ＳｉＯ２膜の形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１３６】
次に、ドライエッチングにより、フォトリソグラフィーにてレジストまたはドライフィルムに形成された開口部のＳｉＯ２膜を除去した後、アセトン等によりレジストまたはドライフイルムを除去する。
【０１３７】
さらに、１次配線と２次配線３との間でクロストークが生じることが懸念される場合には、以下の方法により樹脂からなる膜を形成することが好ましい。上記ＳｉＯ２膜の上に、レジストまたはドライフィルムの代わりに感光性ポリイミド等の感光性樹脂をワニス状態でスピンコート法により成膜し、乾燥後、フォトリソグラフィーによりパターニングして、硬化のための熱処理を行う。その後、上記と同様にしてドライエッチングにより、開口部のＳｉＯ２膜を除去する。このようにして、絶縁層として、ＳｉＯ２膜とポリイミド膜との２層からなる絶縁層を形成する。なお、ポリイミド膜を形成する場合には、実施形態１−１と同様に、ＳｉＯ２膜を省略することも可能である。
【０１３８】
次に、スパッタリング法により、Ｔｉ−Ｗ層およびＣｕ層を順に形成する。次に、レジストまたはドライフィルムを積層して、フォトリソグラフィーにより、２次配線３が所望のパターンとなるように、集積回路形成面および溝部１２にレジストまたはドライフィルムの開口部を形成する。なお、溝１２部中央の領域は、後の工程で半導体ウェハ１ａを薄くする工程で除去されるため、溝１２の中心から±４０μｍ程度の領域（幅８０μｍ程度の領域）がメッキされないように、レジストまたはドライフイルムの開口部は設けないようにする。本実施形態では、実施形態１−１に比べて溝１２の深さが深くなっているものの、溝１２に傾斜面を設けているため、レジストまたはドライフィルムの形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１３９】
そして、電界メッキにより、レジストまたはドライフィルムの開口部に、Ｃｕ層、Ｎｉ層およびＡｕ層を順に形成して厚さを１０μｍとし、その後、レジストまたはドライフイルムをアセトン等により除去する。
【０１４０】
次に、上記スパッタリングにより形成されたＴｉ−Ｗ層およびＣｕ層を、Ａｕ／Ｎｉ／Ｃｕのパターンをマスクとして薬液によりエッチングして、２次配線３を形成する。本実施形態３−１においても、半導体チップ１の集積回路形成面および側面に形成された２次配線３は、集積回路形成面と側面との境界部において連続した構造となっており、配線抵抗を小さくすることができると共に、オープン不良を防ぐことができる。
【０１４１】
ここで、上記実施形態２−１においては、図１２（ｄ）に示すように、２次配線３が形成された半導体ウェハ１ａをダイシングにより分割したが、本実施形態では、図１７（ｄ）に示すように、半導体ウェハ１ａの裏面から研磨を行って半導体ウェハ１ａの厚みを薄くすることにより、個々の半導体装置に分割する。このとき、半導体ウェハ１ａの集積回路形成面を保護すると共に、個々の半導体装置が分割される際に飛散しないように、保護用シートまたは薄板状固定治具１６等によって予め保護しておく。
【０１４２】
半導体ウェハ１ａ裏面の研磨が完了した後、保護用シートまたは薄板状固定ｆ治具１６を除去して、図１７（ｅ）に示すような半導体装置が完成する。
【０１４３】
（実施形態３−２）
図１８は、本実施形態３−２の半導体装置の構成を示す断面図である。
【０１４４】
本実施形態３−２の半導体装置は、実施形態３−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。また、半導体チップ１の側面のほとんどが傾斜面で占められており、半導体チップ１の厚さが実施形態２−２と比べて薄くなっている。
【０１４５】
半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面部分）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【０１４６】
さらに、半導体チップ１の集積回路形成面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。
【０１４７】
次に、このように構成された本実施形態３−２の半導体装置の製造方法について、説明する。図１９は、本実施形態３−２の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態３−１で説明した図１７と異なる工程についてのみ説明を行う。
【０１４８】
図１７（ａ）〜図１７（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図１９（ａ）に示すように、保護膜２１を形成する。ここでは、実施形態１−２で説明した図１０（ａ）と同様に、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１領域全体（溝１２全体の領域）とに開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【０１４９】
次に、図１９（ｂ）に示すように、半導体ウェハ１ａの裏面から研磨を行って半導体ウェハ１ａの厚みを薄くすることにより、個々の半導体装置に分割する。このとき、半導体ウェハ１ａの集積回路形成面を保護すると共に、個々の半導体装置が分割される際に飛散しないように、保護用シートまたは薄板状固定治具１６等によって予め保護しておく。
【０１５０】
半導体ウェハ１ａ裏面の研磨が完了した後、耐熱性の保護用シートまたは薄板状固定治具１６を除去する前に、図１９（ｃ）に示すように、保護用シートまたは薄板状固定治具１７によって、半導体チップ１の集積回路形成面と対向する面（半導体チップ１の裏面）側を固定して、保護用シートまたは薄板状固定治具１６を除去する。このときの保護用シートまたは薄板状固定治具１７の耐熱性は、後のリフロー処理の熱に耐えるものであればよい。
【０１５１】
次に、図１９（ｃ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態でも、図１０（ｂ）と同様に、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【０１５２】
その後、保護用シートまたは薄板状固定治具１７を除去して、図１９（ｄ）に示すような半導体装置が完成する。
【０１５３】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上に保護膜２１が存在しないため、ワイヤボンド等の接続手段により２次配線３間の電気的接続を行うことができる。さらに、必要に応じて、図１９（ｃ）に示す工程の後で保護用シートまたは薄板状固定治具１６を除去して分割された、外部接続端子５を設けていない半導体装置を、２層目以降に積層することも可能である。
【０１５４】
なお、上記実施形態１−１〜実施形態３−２では、半導体チップ１の集積回路形成面および側面において、２次配線３の金属層として、下層から、Ｔｉ−Ｗ層、Ｃｕ層、Ｃｕ層、Ｎｉ層およびＡｕ層の５層を形成している。このように複数層の配線を形成することによって、下地との密着性、相互拡散の防止、外部接続端子等の接続信頼性を保持することが可能である。
【０１５５】
また、上記実施形態１−１〜実施形態３−２では、外部接続端子５としてボール形状のハンダを用いているが、ペースト状ハンダを印刷して、熱処理によってバンプを形成する方法等、種々の方法を用いることができる。また、２次配線３の最表面層をＡｕ層とした場合にはＡｕからなるワイヤバンプ、ボンディングワイヤ等も接続可能である。
【０１５６】
さらに、上記実施形態１−１〜実施形態３−２において、半導体チップ１の集積回路形成面から側面に延在して設けられた２次配線３上の所望の領域に、保護膜２１の開口部を設けることによって、半導体装置を積層して用いるなど、様々な使用方法が可能であり、汎用性を有する半導体装置とすることができる。また、半導体装置単体で基板実装する場合には、半導体チップ１の集積回路形成面に設けられた２次配線３上の領域のみ、保護膜２１の開口部を設けてもよい。
【０１５７】
これまでの説明では、半導体チップ１に設けられる傾斜面を、図の説明上、左右の両側面に形成する例を示しているが、２次配線３を一方の側面にのみ形成する場合には、２次配線３を形成する側面のみに傾斜面を形成してもよく、傾斜面の数、形状などは特に制限されるものではない。
【０１５８】
（実施形態４）
図２０は、本実施形態４の積層型半導体装置の構成を示す断面図である。
【０１５９】
この積層型半導体装置は、上記実施形態１−１〜実施形態３−２の半導体装置が複数積層された構造を有している。なお、この例では、側面の配線形成が容易で薄型化が可能な実施形態３−１および実施形態３−２の半導体装置を用いて、実施形態３−１の半導体装置を最上層に、実施形態３−２の半導体装置を２〜４層目に積層しているが、上記実施形態１−１〜実施形態３−２のいずれの半導体装置を用いてもよい。
【０１６０】
半導体装置間を接合するためには、通常、ダイボンド材として用いられるペースト材料（絶縁性）、シート状材料等、種々の接着材を用いることができる。本実施形態では、熱可塑性接着シートを用いて、半導体装置を接合した。
【０１６１】
半導体装置を単体で基板実装する場合には、半導体装置の最表面にポリイミド等の樹脂からなる保護膜が形成されるが、半導体装置を積層する場合においては、最上層に積層される半導体装置以外のみにポリイミド等からなる保護膜２１を形成し、それ以外の半導体装置は保護膜２１を省略して、シート状の接着シートのみによって絶縁を行うようにしてもよい。熱可塑性接着材は、加熱することによって弾性率が低くなり、加圧することによって、接合対象物の形状に沿って変形する。従って、熱可塑性接着シートによって、２次配線３間の空隙を埋めると共に、２次配線３と積層される半導体装置の裏面との間の絶縁膜としての役割を果たすことができる。
【０１６２】
熱圧着を行った後に、室温付近まで温度が下がると、半導体装置同士が固定される。半導体装置間の電気的接続は、Ａｕからなるボンディングワイヤ４によって、半導体チップ１の側面に設けられた２次配線３を電気的に接続することによって行った。ボンディングワイヤ４部は、ポッティング、トランスファモールドなどによって樹脂（図示せず）で保護しても良い。このように、ボンディングワイヤ４部を保護することによって、半導体装置のハンドリング性が向上する。
【０１６３】
図２１は、本実施形態４の積層型半導体装置の他の構成を示す断面図である。
【０１６４】
この例では、最上層の半導体装置のサイズ（表面積）が、２層目〜４層目の半導体装置のサイズ（表面積）よりも小さくなっている。このように、異なる種類、サイズの半導体装置を積層することも可能である。
【０１６５】
図２２は、本実施形態４の積層型半導体装置の他の構成を示す断面図である。
【０１６６】
この例では、最上層の半導体装置のサイズ（表面積）が、２層目〜４層目の半導体装置のサイズよりも小さくなっている。また、最上層および２層目の半導体装置にはポリイミド等の樹脂からなる保護膜２１が形成されており、２層目の半導体装置に設けられた外部接続端子５ａのサイズが、最上層の半導体装置に設けられた外部接続端子５よりもサイズが大きく、外部接続端子５ａの上端と外部接続端子５の上端の高さがほぼ同一面となっている。このように、最上層の半導体装置の表面積が小さく、その表面に形成可能な外部接続端子５の数が少ない場合でも、２層目以降の半導体装置に、最上層の半導体装置に設けられた外部接続端子５よりもサイズが大きい外部接続端子５ａを、上端の高さがほぼ同一となるように設けることによって、全体として、外部接続端子の数を多くすることができる。
【０１６７】
【発明の効果】
以上説明したように、本発明によれば、電極パッドと外部との電気的接続を行う２次配線が、半導体チップの集積回路形成面から側面まで延在して設けられている。これによって、半導体チップと保護膜との積層界面から２次配線の側面が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなどが発生しない。従って、半導体装置の信頼性を向上させ、安定して半導体装置を作製することができる。また、２次配線に数十μｍもの厚みを必要としないため、配線形成時間を短縮化することができ、材料面で低コスト化を図ることができる。従って、低コストで、信頼性が高い、チップサイズのパッケージ（ＣＳＰ）を、安定して作製することができる。
【０１６８】
また、２次配線を、半導体チップの集積回路形成面から側面にかけて連続して設けることによって、不連続な２次配線を設ける場合に比べて配線抵抗を小さくすることができる。これは、配線抵抗が小さい金属からなる配線層が連続して設けられている方が、不連続な場合に比べて、介在金属（複数層の２次配線の場合）、接触抵抗などがすくなくなるため、配線抵抗が小さくなって半導体装置の高性能化を図ることができる。また、半導体チップの集積回路形成面と側面との間で２次配線の境界面が存在しないために、境界面でのオープン不良などが発生せず、高い信頼性を得ることができる。
【０１６９】
また、２層以上の導電層からなる２次配線を設けることによって、下地層との密着性を向上させると共に、バンプまたは２次配線間の接続手段との接続信頼性を向上させることができる。
【０１７０】
また、２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に形成されている場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線を形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【０１７１】
また、半導体チップの側面に傾斜面を設けることによって、２次配線を集積回路形成面と側面とに同時に形成することが容易になり、抵抗が低い連続した２次配線を安定して形成することができる。
【０１７２】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、２次配線の厚みの２倍よりも小さい場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線をさらに安定して形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【０１７３】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了地点との平面距離を、２次配線の厚みの２倍以上とすることによって、２次配線を集積回路形成面と側面とに同時に形成することがさらに容易になり、抵抗が低い連続した２次配線をさらに安定して形成することができる。
【０１７４】
また、２次配線上に外部接続用端子を形成することによって、半導体チップと同じサイズのパッケージにおいて、従来のボール・グリッド・アレイ（ＢＧＡ）と同等の基板実装性を得ることができる。
【０１７５】
また、本発明の半導体装置を複数積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【０１７６】
また、２次配線間の接続手段としてボンディングワイヤを用いることによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【０１７７】
また、最上部に配置された半導体装置に第１サイズの外部接続用端子を設け、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子を設けて、外部接続用端子の上部先端をほぼ同一面に配置することによって、種々の半導体装置を積層する場合において、多数の外部接続端子を設けることができるため、デザイン的な制限を低減することができる。
【０１７８】
また、本発明の半導体装置の製造方法にあっては、集積回路と複数の電極パッドと１次配線とを有し、スクライブラインによって複数の領域に区切られた半導体ウェハを作製して、スクライブラインに沿って半導体ウェハに溝を形成し、溝部に絶縁膜を形成する。そして、半導体ウェハの集積回路形成面と溝部とに２次配線を同時に形成して、半導体ウェハを半導体装置に分割する。これによって、半導体チップ毎に２次配線の形成を行う必要がなく、半導体チップの側面上の２次配線を、集積回路形成面と同時に形成することができるため、工程を簡略化することができる。また、半導体チップの集積回路形成面と側面とで境界面のない連続した２次配線が形成されるため、配線抵抗が小さく、境界面でのオープン不良も生じない。
【０１７９】
また、スクライブラインに沿って、ダイシングを行うことによって半導体ウェハに溝を容易に形成することができる。
【０１８０】
また、スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いてダイシングを行うことによって、２次配線の形成を容易に行うことができる傾斜面を有する溝形状を容易に形成することができる。
【０１８１】
また、２次配線形成工程の後、少なくとも集積回路形成面上に保護膜を形成し、２次配線上の所望の領域に開口部を形成して、その開口部に外部接続端子を形成することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などにおいて、チップサイズパッケージ（ＣＳＰ）の取り扱い性（基板実装のし易さ）を向上させることができる。
【０１８２】
また、本発明の半導体装置の製造方法により作製された複数の半導体装置を積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【０１８３】
また、２次配線間をボンディングワイヤで接続することによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の構成を示す断面図である。
【図２】（ａ）〜（ｅ）は、それぞれ、実施形態１−１の半導体装置の製造工程を示す断面図である。
【図３】本発明の一実施形態である半導体装置における溝部の断面形状を示す拡大図である。
【図４】実施形態１−１の半導体装置における溝部の断面形状を示す拡大図である。
【図５】本発明の一実施形態である半導体装置におけるエッジ部（半導体チップの集積回路形成面と側面とで連続した２次配線）の拡大図である
【図６】本発明の一実施形態である半導体装置におけるエッジ部（半導体チップの集積回路形成面と側面とで不連続な２次配線）の拡大図である
【図７】実施形態１−２の半導体装置の構成を示す断面図である。
【図８】（ａ）〜（ｄ）は、それぞれ、実施形態１−２の半導体装置の製造工程を示す断面図である。
【図９】実施形態１−３の半導体装置の構成を示す断面図である。
【図１０】（ａ）〜（ｄ）は、それぞれ、実施形態１−３の半導体装置の製造工程を示す断面図である。
【図１１】実施形態２−１の半導体装置の構成を示す断面図である。
【図１２】（ａ）〜（ｅ）は、それぞれ、実施形態２−１の半導体装置の製造工程を示す断面図である。
【図１３】実施形態２−１の半導体装置における溝部の断面形状を示す拡大図である。
【図１４】実施形態２−２の半導体装置の構成を示す断面図である。
【図１５】（ａ）〜（ｃ）は、それぞれ、実施形態２−２の半導体装置の製造工程を示す断面図である。
【図１６】実施形態３−１の半導体装置の構成を示す断面図である。
【図１７】（ａ）〜（ｅ）は、それぞれ、実施形態３−１の半導体装置の製造工程を示す断面図である。
【図１８】実施形態３−２の半導体装置の構成を示す断面図である。
【図１９】（ａ）〜（ｄ）は、それぞれ、実施形態３−２の半導体装置の製造工程を示す断面図である。
【図２０】実施形態４の積層型半導体装置の構成を示す断面図である。
【図２１】実施形態４の積層型半導体装置の他の構成を示す断面図である。
【図２２】実施形態４の積層型半導体装置の他の構成を示す断面図である。
【図２３】従来の半導体装置の構成を示す断面図である。
【図２４】（ａ）〜（ｃ）は、それぞれ、従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
１ 半導体チップ
１ａ 半導体ウェハ
２ 電極パッド
３ ２次配線
３ａ ２次配線の不良（ヒゲ）
３ｂ ２次配線の不良（ダレ）
４ ボンディングワイヤ
５、５ａ 外部接続端子
１１ スクライブライン
１２、１２ａ 溝
１４、１４ａ、１４ｂ ダイシングブレード
１５ ダイシング用シート
１６ 集積回路形成面保護用のシートまたは薄板状固定治具
１７ シートまたは薄板状固定治具
２１ 保護膜
２２ １次配線
【発明の属する技術分野】
本発明は、半導体装置、積層型半導体装置およびそれらの製造方法に関し、特に、ＣＳＰ（チップ・サイズ・パッケージ）により高密度実装が可能な半導体装置、積層型半導体装置およびそれらの製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例として、例えば、特開平７−４５６４９号公報には、図２３に示すような半導体装置が開示されている。
【０００３】
この半導体装置は、半導体チップ１の一方の表面側に、外部との信号の入出力を行う複数の電極パッド２を有する集積回路（図示せず）と、複数の電極パッド間を電気的に接続する１次配線２２とが設けられている。また、半導体チップ１の中心から見て電極パッド２の外側部分に一部重畳するように、電極パッド２と外部とを電気的に接続する２次配線３が設けられている。２次配線３の側面は、半導体チップ１の表面を覆うように設けられた保護膜２１と半導体チップ１との積層界面から露出している。集積回路と外部との信号入出力は、１次配線２２および電極パッド２を介して２次配線３から行われる。
【０００４】
この半導体装置の構成では、半導体チップをリードフレームのダイパッド上にダイボンディング剤を介して搭載し、電極パッドとリードフレームのインナーリードとをボンディングワイヤによって接続して樹脂封止する構成の半導体装置に比べて、薄型化を図ることができ、高密度実装が可能となる。
【０００５】
この半導体装置は、例えば、図２４（ａ）〜（ｃ）に示すような方法によって作製される。
【０００６】
まず、図２４（ａ）に示すように、半導体ウェハ１ａに切断線として形成されたダイシングライン１１を挟んで隣接する集積回路に接続された電極パッド２のそれぞれを、蒸着法などにより厚み５０μｍ程度の２次配線３によって電気的に接続する。このとき、半導体ウェハ１ａ上に複数列にわたって形成された集積回路のうち、奇数列目の集積回路に設けられた２つの電極パッド２の一方と偶数列目の集積回路に設けられた２つの電極パッド２の一方とが、２次配線３によって電気的に接続され、他方側は接続されない。
【０００７】
次に、図２４（ｂ）に示すように、２次配線３が形成された半導体ウェハ１ａの表面に、シート状の封止用樹脂を積層し、上下から加熱した金型で押圧して硬化することによって、保護膜２１を形成する。または、溶媒を含む液状の封止用樹脂をスピンコート法により塗布して、それを乾燥・硬化することによって保護膜２１を形成してもよい。
【０００８】
このようにして保護膜２１を形成した後、ダイシングライン１１に沿って半導体ウェハ１ａをダイシング工程によって切断することにより、半導体チップ１の一側面のみに２次配線３が露出された複数の半導体装置が作製される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、以下のような問題がある。
【００１０】
まず、上記ダイシング工程において、半導体ウェハ１ａを２次配線３と同時に切断するため、半導体ウェハ１の切断面がギザギザになり、チッピングと称される状態になる。このようなチッピングが生じると、外観上望ましくない。また、このチッピングが集積回路領域まで達することがあり、このような場合には回路特性にも影響が生じる。さらに、ダイシングブレードに割れが発生し、ダイシングブレードの寿命を著しく劣化させることがある。
【００１１】
また、上記ダイシング工程において、半導体ウェハ１を２次配線３と同時に切断しており、通常、金属等からなる２次配線３は延性を有するため、ヒゲ３ａ、ダレ３ｂなどが発生する。このようなヒゲ３ａ、ダレ３ｂなどが生じると、隣接する配線との間で電気的に短絡する恐れがある。
【００１２】
また、２次配線３の側面が外部と電気的に接続されるため、所定の厚さが必要とされる。ワイヤボンディングによって２次配線を外部と電気的に接続する場合には、少なくとも数十μｍの厚さ（および幅）が必要とされるため、２次配線３の形成のための蒸着時間が長くなる。
【００１３】
また、２次配線３の側面にハンダ等によってバンプ（外部接続用端子）を設ける場合には、２次配線３をＮｉ、Ｃｕ等によって形成することが考えられるが、Ｎｉ、Ｃｕ等は、酸化されると良好なハンダ接合を得ることができない。また、酸化の影響を少なくするために２次配線３をＡｕによって形成することも考えられるが、この場合、ハンダバンプとＡｕとの比率においてＡｕが多くなると、脆弱な合金層となって、良好な接続信頼性を得ることができない。さらに、配線全体がＡｕである場合には、脆弱な合金層になることは避けられない。
【００１４】
本発明は、このような従来技術の課題を解決するためになされたものであり、信頼性が高く、低コストで安定して作製することができ、高密度実装が可能な半導体装置、積層型半導体装置およびそれらの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の半導体装置は、集積回路、該集積回路と外部との信号の入出力を行う複数の電極パッド、および該集積回路と該電極パッドとの間を電気的に接続する１次配線が同じ表面側に設けられた半導体チップと、該半導体チップの集積回路形成面から側面まで延在して設けられ、該電極パッドと外部とを電気的に接続する２次配線とを具備し、そのことにより上記目的が達成される。
【００１６】
好ましくは、前記２次配線は、前記半導体チップの集積回路形成面から側面にかけて連続して設けられている。
【００１７】
前記２次配線は、複数の導電層からなっていてもよい。
【００１８】
好ましくは、前記２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に配置され、該２次配線が設けられている側面部分の長さが２０μｍ以上１００μｍ以下である。
【００１９】
前記２次配線が設けられている半導体チップの側面は、集積回路形成面に対して傾斜している傾斜面を有していてもよい。
【００２０】
好ましくは、前記半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、前記２次配線の厚みの２倍よりも小さく、該２次配線が設けられている傾斜面部分の長さが２０μｍ以上１００μｍ以下である。
【００２１】
好ましくは、前記半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、前記２次配線の厚みの２倍以上である。
【００２２】
前記２次配線上に外部接続用端子が設けられていてもよい。
【００２３】
本発明の積層型半導体装置は、本発明の半導体装置が複数積層され、複数の半導体装置の２次配線間が電気的に接続され、そのことにより上記目的が達成される。
【００２４】
前記複数の半導体装置の２次配線間がボンディングワイヤによって電気的に接続されていてもよい。
【００２５】
最上部に配置された半導体装置に第１サイズの外部接続用端子が設けられていると共に、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子が設けられ、外部接続用端子の上部先端がほぼ同一面に配置されていてもよい。
【００２６】
本発明の半導体装置の製造方法は、集積回路、該集積回路と外部との信号の入出力を行う複数の電極パッド、および該集積回路と該電極パッドとの間を電気的に接続する１次配線が同じ表面側に設けられ、スクライブラインによって複数の領域に区切られた半導体ウェハを作製する工程と、該スクライブラインに沿って該半導体ウェハに溝を形成する工程と、該溝部に絶縁膜を形成する工程と、該半導体ウェハの集積回路形成面および溝部に、該電極パッドと外部とを電気的に接続する２次配線を形成する工程と、該半導体ウェハを分割する工程とを含み、そのことにより上記目的が達成される。
【００２７】
前記スクライブラインに沿って、ダイシングによって前記半導体ウェハに溝を形成することができる。
【００２８】
前記スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いたダイシングによって前記半導体ウェハに溝を形成してもよい。
【００２９】
前記２次配線形成工程の後、前記集積回路形成面上に保護膜を形成する工程と、該２次配線上の所望の領域に該保護膜の開口部を形成する工程と、該保護膜の開口部に外部接続端子を形成する工程とをさらに含んでいてもよい。
【００３０】
本発明の積層型半導体装置の製造方法は、本発明の半導体装置の製造方法により作製された複数の半導体装置を積層する工程と、該複数の半導体装置の２次配線間を電気的に接続する工程とを含み、そのことにより上記目的が達成される。
【００３１】
前記複数の半導体装置の２次配線間をボンディングワイヤによって電気的に接続してもよい。
【００３２】
以下に、本発明の作用について説明する。
【００３３】
本発明にあっては、電極パッドと外部との電気的接続を行う２次配線が、半導体チップの集積回路形成面から側面まで延在して設けられている。半導体チップと保護膜との積層界面から２次配線の側面（断面）が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に２次配線と同時に切断するのではなく、例えば半導体ウェハに形成した溝（半導体チップの側面となる部分）に２次配線を形成してから半導体チップに分割するため、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなども発生しない。従って、半導体装置の信頼性を向上させ、安定して半導体装置を作製することができる。また、半導体チップと保護膜との積層界面から露出している２次配線の側面（断面）を外部接続に用いる従来の半導体装置のように、２次配線に数十μｍもの厚みを必要としないため、配線形成時間を短縮化することができ、材料面で低コスト化を図ることができる。従って、低コストで、信頼性が高い、チップサイズのパッケージ（ＣＳＰ）を、安定して作製することができる。
【００３４】
また、２次配線を、半導体チップの集積回路形成面から側面にかけて連続して設けることによって、不連続な２次配線を設ける場合に比べて配線抵抗を小さくすることができる。これは、配線抵抗が小さい金属からなる配線層が連続して設けられている方が、不連続な場合に比べて、介在金属（複数層の２次配線の場合）、接触抵抗などがすくなくなるため、配線抵抗が小さくなって半導体装置の高性能化を図ることができる。また、半導体チップの集積回路形成面と側面との間で２次配線の境界面が存在しないために、境界面でのオープン不良などが発生せず、高い信頼性を得ることができる。
【００３５】
また、２層以上の導電層からなる２次配線を設けることによって、下地層との密着性を向上させると共に、バンプまたは２次配線間の接続手段との接続信頼性を向上させることができる。
【００３６】
また、２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に形成されている場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線を形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【００３７】
また、半導体チップの側面に傾斜面を設けることによって、２次配線を集積回路形成面と側面とに同時に形成することが容易になり、抵抗が低い連続した２次配線を安定して形成することができる。
【００３８】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、２次配線の厚みの２倍よりも小さい場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線をさらに安定して形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【００３９】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了地点との平面距離を、２次配線の厚みの２倍以上とすることによって、２次配線を集積回路形成面と側面とに同時に形成することがさらに容易になり、抵抗が低い連続した２次配線をさらに安定して形成することができる。
【００４０】
また、２次配線上に外部接続用端子を形成することによって、半導体チップと同じサイズのパッケージにおいて、従来のボール・グリッド・アレイ（ＢＧＡ）と同等の基板実装性を得ることができる。
【００４１】
また、本発明の半導体装置を複数積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【００４２】
また、２次配線間の接続手段としてボンディングワイヤを用いることによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【００４３】
また、最上部に配置された半導体装置に第１サイズの外部接続用端子を設け、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子を設けて、外部接続用端子の上部先端をほぼ同一面に配置することによって、種々の半導体装置を積層する場合において、多数の外部接続端子を設けることができるため、デザイン的な制限を低減することができる。
【００４４】
本発明の半導体装置の製造方法にあっては、集積回路と複数の電極パッドと１次配線とを有し、スクライブラインによって複数の領域に区切られた半導体ウェハを作製して、スクライブラインに沿って半導体ウェハに溝を形成し、溝部に絶縁膜を形成する。そして、半導体ウェハの集積回路形成面と溝部とに２次配線を同時に形成して、半導体ウェハを半導体装置に分割する。これによって、半導体チップ毎に２次配線の形成を行う必要がなく、半導体チップの側面上の２次配線を、集積回路形成面と同時に形成することができるため、工程を簡略化することができる。また、半導体チップの集積回路形成面と側面との間に境界面が無い連続した２次配線が形成されるため、配線抵抗が小さく、境界面でのオープン不良も生じない。
【００４５】
また、スクライブラインに沿って、ダイシングを行うことによって半導体ウェハに溝を容易に形成することができる。
【００４６】
また、スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いてダイシングを行うことによって、２次配線の形成を容易に行うことができる傾斜面を有する溝形状を容易に形成することができる。
【００４７】
また、２次配線形成工程の後、少なくとも集積回路形成面上に保護膜を形成し、２次配線上の所望の領域に開口部を形成して、その開口部に外部接続端子を形成することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などにおいて、従来のチップサイズパッケージ（ＣＳＰ）等のエリアアレイパッケイジと同等の取り扱い性（基板実装のし易さ）を得ることができる。
【００４８】
また、本発明の半導体装置の製造方法により作製された複数の半導体装置を積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【００４９】
また、２次配線間をボンディングワイヤで接続することによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【００５０】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００５１】
（実施形態１−１）
図１は、本発明の一実施形態である半導体装置の構成を示す断面図である。
【００５２】
本実施形態１−１の半導体装置において、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面には、段差が設けられており、その側面は、集積回路形成面に対して垂直に形成されている。そして、半導体チップ１の表面（集積回路形成面）から側面にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。
【００５３】
ここで、２次配線３とは、半導体ウェハまたは半導体チップ１の作製工程以降に形成される配線であり、半導体ウェハまたは半導体チップ１の作製工程において形成される１次配線（図示せず）と区別するために２次配線と称している。従って、集積回路と、集積回路と外部との電気信号の授受を行う電極パッド２とを電気的に接続する配線などが１次配線となり、電極パッド２よりも外部に近い側の配線は２次配線３となる。
【００５４】
２次配線３と外部とを接続するための外部接続端子等の電気的接続手段（図示せず）は、半導体チップ１の表面に設けられた２次配線領域および側面に設けられた２次配線領域のいずれにも形成可能である。
【００５５】
電気的接続手段として、例えば、Ａｕボンディングワイヤ、またはボンディングワイヤのボール部のみを使用するＡｕワイヤバンプなどを用いる場合には、２次配線３としてＡｌ層を用いることができる。
【００５６】
また、電気的接続手段として、Ｓｎを主成分とするハンダバンプを用いる場合には、２次配線３として、下層から順に、Ｎｉ層およびＡｕ層の２層を形成することが好ましい。Ｎｉ層によってハンダとの接合性を得ることが可能となり、Ａｕ層によってＮｉ層表面の酸化を防止すると共にハンダの濡れ性を向上させることができる。また、Ｃｕは電気伝導度が良好であるため、さらに下層にＣｕ層を設けることが好ましい。下層にＣｕ層を形成する場合には、配線がハンダに取り込まれてしまうため、Ｎｉ層がバリア層としても機能する。また、電極パッド２がＡｌを主成分とする場合には、ＡｌとＣｕとの相互拡散を防ぐために、さらに下層にＣｒ、ＴｉまたはＴｉ−Ｗ等を形成することが好ましい。
【００５７】
次に、このように構成された本実施形態１−１の半導体装置の製造方法について説明する。図２は、本実施形態１−１の半導体装置の製造工程を示す断面図である。
【００５８】
まず、図２（ａ）に示すように、集積回路（図示せず）と１次配線（図示せず）と電極パッド２とが同じ表面側に設けられた半導体ウェハ１ａを作製する。本実施形態では、１次配線と電極パッド２として、Ａｌを主成分とする金属からなるものを用いた。
【００５９】
通常、半導体チップ１は、スクライブライン１１に沿って半導体ウェハ１ａを分割することによって作製されるが、本実施形態においては、分割を行わずにウェハ状態で以降の工程を行う。ダイシング後に２次配線３等を形成することも可能であるが、工程がかなり複雑となるため、本実施形態のようにウェハ状態で２次配線３を形成する方が好ましい。
【００６０】
図２（ｂ）に示すように、半導体ウェハ１表面のスクライブライン１１に沿って溝１２を形成する。ここでは、半導体ウェハ１ａの集積回路形成面と相対する面（裏面）まで達しないように、溝１２を形成する。
【００６１】
ここで、溝１２を半導体ウェハ１ａの集積回路形成面と相対する面（裏面）まで形成しない理由は、以下の通りである。まず、第１に、半導体ウェハ１ａの裏面まで溝１２を形成すると、溝１２が深くなりすぎるため、後述するレジストの感光性などに不具合が生じるからである。
【００６２】
第２に、溝１２の形成前に予め半導体ウェハ１ａの裏面を研磨等によって薄くしておけば、溝１２を半導体ウェハ１ａの裏面まで形成したとしても、レジストの感光性などに不具合は生じないが、この場合には、溝１２部分に形成された２次配線に不具合が生じるからである。以下に、その場合の製造方法と不具合とを説明する。
【００６３】
図２（ｂ）に示す工程の前に、予め半導体ウェハ１ａの裏面側を研磨して厚み６０μｍまで薄くする。次に、図２（ｂ）に示す工程において、溝１２を半導体ウェハ１ａの裏面まで形成する。このとき、溝１２が半導体ウェハ１ａの裏面まで達しているため、半導体ウェハ１ａが個片になって工程が複雑にならないように、図２（ｃ）に示す次の工程においてもダイシング用シート１５は除去しない。
【００６４】
この状態で、図２（ｃ）に示す工程において、２次配線３をメッキにより形成すると、溝１２部において、メッキ液がダイシング用シート１５に触れるため、メッキ液に耐え得るものを使用する。その結果、溝１２の底面においてダイシング用シート１５上に２次配線３が形成される。このダイシング用シート１５に伸縮性などがあると、ダイシング用シート１５上の２次配線３にダメージが与えられるため、剛性を有するものを使用する。その後、半導体ウェハ１ａからダイシング用シート１５を除去する際に、２次配線３にダメージが与えられるため、好ましくない。
【００６５】
溝１２の形状としては、深さ方向に２０μｍ以上とすることが好ましい。溝１２の深さが２０μｍ以上であれば、後の工程でメッキ層を溝の側面に形成して、半導体装置として分割することによって、半導体チップ１の側面に設けられた２次配線３の長さを２０μｍ以上として、その２次配線上にワイヤバンプ、ワイヤボンディング等を容易に形成することができる。また、さらに充分な接続信頼性を確保するためには、バンプ径またはワイヤボンディングによる接続領域を広くくした方が好ましい。
【００６６】
一方、通常、配線をパターニングする場合には、感光性を有するドライフィルムまたはレジストが用いられるが、溝１２部の拡大図である図３に示すように、例えば厚み１０μｍのレジストを形成する場合に、溝１２の側面形状が深さ１２０μｍで垂直に形成されると、後のフォト工程で用いられる光は１３０μｍの厚みのレジストを通過することになる。このような材料を通過すると、光が減衰してパターニングが困難となるため、現在のところ、技術的には１２０μｍ程度が限界とされている。また、電解メッキで配線を形成する場合には、レジスト厚は、通常、形成しようとする配線の厚さと同じか、またはそれ以上の厚さで形成される。従って、例えば配線の厚さが１０μｍであれば、配線厚と溝１２の深さの合計を１２０μｍ以下とする必要がある。
【００６７】
本実施形態１−１においては、２次配線３を厚み１０μｍ弱に形成するため、加工の安定性を考慮して、溝１２の深さを１００μｍ以下とすることが好ましい。同様に、リフトオフ法によって配線のパターニングを行う場合においても、１μｍ〜２μｍ程度のレジスト厚および配線厚となるため、溝１２の深さを１００μｍ以下とすることが好ましい。
【００６８】
以上を考慮して、本実施形態１−１においては、図２（ｂ）に示すように、ダイシング用シート１５を半導体ウェハ１ａの裏面に貼り付けた後、図４に示すように、深さ６０μｍ、幅１００μｍの溝１２を形成するために、厚さ８０μｍのダイシングブレード１４を取り付けたダイシング装置を用いて、溝１２を形成した。ここで、ダイシングブレード１４の厚さを８０μｍとした理由は、厚さ１００μｍのダイシングブレードを用いると、１００μｍを超える幅でウェハが余分に除去されてしまい、設計どおりに加工できないことがあるからである。溝１２の形成後、固定用のダイシング用シート１５は取り除く。なお、本実施形態では、溝１２をダイシング装置を用いて形成しているが、レーザによって溝１２を形成する方法等、種々の方法を用いることができる。また、ここでは、半導体ウェハ１ａを完全に切断してしまうわけではないので、半導体ウェハ１ａをダイシング装置に固定することができれば、ダイシング用シート１５を用いずにダイシングを行うこともできる。
【００６９】
次に、図２（ｃ）に示すように、半導体ウェハ１ａの集積回路形成面と溝部１２とに２次配線３を形成する。ここでは、電解メッキ法によって、主導体層として電気伝導度の良好なＣｕ層を設けて、その上層に、Ｓｎを主成分とするハンダとの接合に寄与するＮｉ層と、Ｎｉ層の酸化防止等の役割を有するＡｕ層とを順に形成する場合について説明する。
【００７０】
まず、ＣＶＤ法によりＳｉＯ２からなる絶縁膜（図示せず）を半導体ウェハ１ａの集積回路形成面および溝１２部に形成する。なお、集積回路形成面には、半導体ウェハ１の作製工程においてＳｉＯ２等の絶縁膜が形成されていることが多いため、これを利用することも可能であるが、本実施形態においては、耐湿性の劣化を防ぐため、溝１２部と集積回路形成面を完全に覆うようにＳｉＯ２膜を形成した。
【００７１】
次に、スクライブライン１１の領域において、後の工程で溝１２ａを形成する領域、および電極パッド２の領域にＳｉＯ２膜の開口部を設けるために、ＳｉＯ２膜の上をレジストまたはドライフイルムで覆い、フォトリソグラフィーによりパターニングする。そして、ドライエッチングにより、フォトリソグラフィーにてレジストまたはドライフィルムに形成された開口部のＳｉＯ２膜を除去した後、アセトン等によりレジストまたはドライフイルムを除去する。
【００７２】
さらに、１次配線と２次配線３との間でクロストークが生じることが懸念される場合には、以下の方法により樹脂からなる膜を形成することが好ましい。上記ＳｉＯ２膜の上に、レジストまたはドライフィルムの代わりに感光性ポリイミド等の感光性樹脂をワニス状態でスピンコート法により成膜し、乾燥後、フォトリソグラフィーによりパターニングして、硬化のための熱処理を行う。その後、上記と同様にしてドライエッチングにより、開口部のＳｉＯ２膜を除去する。このようにして、絶縁層として、ＳｉＯ２膜とポリイミド膜との２層からなる絶縁層を形成する。なお、ポリイミド膜等の樹脂膜を形成する場合には、ＳｉＯ２膜を省略することも可能である。
【００７３】
次に、スパッタリング法により、Ｔｉ−Ｗ層およびＣｕ層を順に形成する。ここで、Ｔｉ−Ｗ層はＡｌ系金属とＣｕ系金属との間の相互拡散を防ぐために設けられ、Ｃｕ層は後の電解Ｃｕメッキ工程においてメッキ形成および下地との密着性を良好にするために設けられる。
【００７４】
次に、レジストまたはドライフィルムを積層して、フォトリソグラフィーにより、２次配線３が所望のパターンとなるように、集積回路形成面および溝部１２にレジストまたはドライフィルムの開口部を形成する。なお、溝１２部中央の領域は、後の工程で溝１２ａの形成を行うため、溝１２の中心から±３０μｍ程度の領域（幅６０μｍ程度の領域）がメッキされないように、レジストまたはドライフイルムで覆われるようにする。
【００７５】
そして、電界メッキにより、レジストまたはドライフィルムの開口部に、Ｃｕ層、Ｎｉ層およびＡｕ層を順に形成し、その後、レジストまたはドライフイルムをアセトン等により除去する。
【００７６】
次に、上記スパッタリングにより形成されたＴｉ−Ｗ層およびＣｕ層を、Ａｕ／Ｎｉ／Ｃｕのパターンをマスクとして薬液によりエッチングして、２次配線３を形成する。
【００７７】
このようにして作製された２次配線エッジ部を図５に示す。なお、この図５は、半導体装置の完成状態を示す部分断面図である。この例では、半導体チップ１の集積回路形成面および側面に形成された２次配線３は、集積回路形成面と側面との境界部において連続した構造となっている。このような連続構造の２次配線３では、図６に示すような不連続な構造の２次配線３に比べて、配線抵抗が小さくなる。この理由は、図６に示す不連続な２次配線３では、半導体チップ１の集積回路形成面と側面との境界部で、不連続な境界面が形成されるため、接触抵抗が生じるからである。また、図６に示す不連続な２次配線３の場合には、製造または使用の過程においてオープン不良が生じるおそれがある。
【００７８】
図５に示すような半導体チップ１の集積回路形成面から側面にかけて連続した構造の２次配線３は、半導体ウェハ１ａの集積回路形成面と溝１２部とで２次配線３を同時に形成することによって形成することができる。一方、図６に示すような半導体チップ１の集積回路形成面と側面の境界部で不連続な２次配線３は、半導体チップ１（または半導体ウェハ１ａ）の集積回路形成面に２次配線３を形成した後に、側面に形成した場合に形成される。
【００７９】
次に、図２（ｄ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、上記図２（ｂ）に示すダイシングブレード１４よりも厚みが薄いダイシングブレード１４ａを用いて半導体ウェハ１ａを分割する。本実施形態では、３０μｍ厚みのダイシングブレード１４ａを用いた。このようにして半導体ウェハ１ａを分割することによって、図２（ｅ）に示すような半導体装置が完成する。
【００８０】
（実施形態１−２）
図７は、本実施形態１−２の半導体装置の構成を示す断面図である。
【００８１】
本実施形態１−２の半導体装置は、実施形態１−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面が表面（集積回路形成面）に対して垂直に形成されており、半導体チップ１の集積回路形成面から側面にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。
【００８２】
さらに、半導体チップ１の集積回路形成面および側面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。また、半導体チップ１の側面に設けられた２次配線３を、例えばワイヤボンディング等の電気的接続手段により外部と接続する場合には、半導体チップ１の側面を覆う保護膜２１部分にも、所望の領域に２次配線３との接続部となる開口部を設けることができる。
【００８３】
次に、このように構成された本実施形態１−２の半導体装置の製造方法について、説明する。図８は、本実施形態１−２の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態１−１で説明した図２と異なる工程についてのみ説明を行う。
【００８４】
図２（ａ）〜図２（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図８（ａ）に示すように、保護膜２１を形成する。
【００８５】
保護膜２１は、種々の方法により形成することができるが、本実施形態では、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１の溝１２ａを設ける領域とに開口部を設ける。さらに、必要に応じて、溝１２の側面に設けられた２次配線３上の領域にも開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【００８６】
次に、図８（ｂ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態では、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【００８７】
次に、図８（ｃ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、ダイシングブレード１４ａを用いて半導体ウェハ１ａを分割することによって、図８（ｄ）に示すような半導体装置が完成する。この工程は、図２（ｄ）および図２（ｅ）と同様に行うことができる。
【００８８】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上の保護膜２１についても、ワイヤボンド等の接続手段により電気的接続を行うための開口部を設けておく。さらに、必要に応じて、図８（ａ）に示す工程の後に外部接続端子５を設けずに図８（ｃ）に示す半導体ウェハの分割工程を行って作製した半導体装置を、２層目以降に積層することも可能である。
【００８９】
（実施形態１−３）
図９は、本実施形態１−３の半導体装置の構成を示す断面図である。
【００９０】
本実施形態１−３の半導体装置は、実施形態１−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面が表面（集積回路形成面）に対して垂直に形成されており、半導体チップ１の集積回路形成面から側面にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。
【００９１】
さらに、半導体チップ１の集積回路形成面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。本実施形態では、半導体チップ１の側面には保護膜２１は設けられていない。
【００９２】
次に、このように構成された本実施形態１−３の半導体装置の製造方法について、説明する。図１０は、本実施形態１−３の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態１−１で説明した図２および実施形態１−２で説明した図８と異なる工程についてのみ説明を行う。
【００９３】
図２（ａ）〜図２（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図１０（ａ）に示すように、保護膜２１を形成する。図８（ａ）と同様に、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１領域全体（溝１２全体の領域）とに開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【００９４】
次に、図１０（ｂ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態でも、図８（ｂ）と同様に、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【００９５】
次に、図１０（ｃ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、ダイシングブレード１４ａを用いて半導体ウェハ１ａを分割することによって、図１０（ｄ）に示すような半導体装置が完成する。この工程は、図２（ｄ）および図２（ｅ）、図８（ｃ）および図８（ｄ）と同様に行うことができる。
【００９６】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上に保護膜２１が存在しないため、ワイヤボンド等の接続手段により２次配線３間の電気的接続を行うことができる。さらに、必要に応じて、図１０（ａ）に示す工程の後に外部接続端子５を設けずに図１０（ｃ）に示す半導体ウェハの分割工程を行って作製した半導体装置を、２層目以降に積層することも可能である。
【００９７】
（実施形態２−１）
図１１は、本実施形態２−１の半導体装置の構成を示す断面図である。
【００９８】
本実施形態２−１の半導体装置は、実施形態１−１の半導体装置と比べると、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面部分）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【００９９】
次に、このように構成された本実施形態２−１の半導体装置の製造方法について説明する。図１２は、本実施形態２−１の半導体装置の製造工程を示す断面図である。
【０１００】
まず、図１２（ａ）に示すように、集積回路（図示せず）と１次配線（図示せず）と電極パッド２とが同じ表面側に設けられた半導体ウェハ１ａを作製する。本実施形態では、実施形態１−１と同様に、１次配線と電極パッド２として、Ａｌを主成分とする金属からなるものを用いた。
【０１０１】
次に、図１２（ｂ）に示すように、半導体ウェハ１表面のスクライブライン１１に沿って溝１２を形成する。ここでは、半導体ウェハ１１の集積回路形成面と相対する面（裏面）まで達しないように、溝１２を形成する。
【０１０２】
溝１２の形状としては、図１１に示す半導体チップ１の側面のように、集積回路形成面側に傾斜開始点ａを有し、集積回路形成面と相対する面（裏面）側に傾斜終了点ｂを有する傾斜面を設ける。また、溝１２の深さ方向は、半導体チップ１の側面に設けられた２次配線３の長さ（ワイヤバンプ、ワイヤボンディング等の接続面の幅）を２０μｍ以上とすることができる深さであれば、その２次配線３上にワイヤバンプ、ワイヤボンディング等を容易に形成することができる。また、さらに充分な接続信頼性を確保するためには、バンプ径またはワイヤボンディングによる接続領域を広くした方が好ましい。
【０１０３】
一方、溝１２部の拡大図である図１３に示すように、例えば厚み１０μｍのレジストを形成する場合に、溝１２の側面形状において、傾斜開始点ａと傾斜終了点ｂとの平面距離がレジストまたはドライフイルムの厚さ以上であれば、その分だけ光が透過するレジスト厚さが少なくなるため、溝１２の深さを１２０μｍ以上にすることも可能である。また、通常、レジストまたはドライフィルムの厚さは、形成しようとする配線の厚さと同じか、またはそれ以上の厚さで形成される。従って、溝１２の傾斜開始点ａと傾斜終了点ｂとの平面距離は、２次配線３の厚さ以上とすることが好ましい。
【０１０４】
また、本実施形態２−１においては、２次配線３を厚み１０μｍ弱に形成するため、傾斜開始点ａと傾斜終了点ｂとの平面距離を１０μｍ以上とすることが好ましい。従って、例えばスクライブライン１１の幅を１００μｍとすると、溝１２の底面ｂ−ｂの幅は、片側１０μｍずつ狭い８０μｍ以下となるように、溝１２を形成することが好ましい。
【０１０５】
以上のように、２次配線３が設けられる半導体チップ１の側面は、傾斜開始点ａ−ａ間の平面距離（図１１の寸法Ａ）が傾斜終了点ｂ−ｂ間の平面距離（図１１の寸法Ｂ）よりも、２次配線３の厚みの２倍の範囲内で小さな場合には、溝１２の深さは、加工安定性も考慮して、１００μｍ以下とする必要があり、２次配線３の厚さの２倍以上の場合には、溝１２の深さを１００μｍ以上とすることも可能となる。また、傾斜開始点ａと傾斜終了点ｂの平面距離（寸法ＡとＢとの差）が大きくなるほど、溝１２の深さも大きく設定することができる。
【０１０６】
以上のことは、実施形態１−１と同様に、電解メッキ法、リフトオフ法、さらにはレジストパターニング後配線材料を半導体ウエハ全体に形成し、化学研磨によって配線パターンを行う方法等においても、同様である。本実施形態２−１のように、半導体チップ１の側面に傾斜面を有する場合には、実施形態１−１よりもパターニングが容易となり、溝１２の深さを１２０μｍ以上とすることも、場合によっては可能となる。
【０１０７】
バンプ径またはボンディングワイヤのボール部の接続領域は広いほど好ましいため、本実施形態２−１では、ワイヤボンディング等の接続部においてバンプ径またはボール径１００μｍで接続可能となるように、溝１２の深さを１００μｍとした。また、傾斜開始点ａ−ａ間の距離Ａは１００μｍ、傾斜終了点ｂ−ｂ間の距離Ｂは８０μｍとした。
【０１０８】
本実施形態２−１においては、図１２（ｂ）に示すように、ダイシング用シート１５を半導体ウェハ１ａの裏面に貼り付けた後、最外周から内側に向かって厚く形成された円盤状のダイシングブレード１４ｂを取り付けたダイシング装置を用いて、溝１２を形成した。なお、本実施形態２−１では、傾斜面を平面としたが、湾曲面を有しているものであってもよい。
【０１０９】
次に、図１２（ｃ）に示すように、半導体ウェハ１ａの集積回路形成面と溝部１２とに２次配線３を形成する。ここでは、実施形態１と同様に、電解メッキ法によって、主導体層として電気伝導度の良好なＣｕ層を設けて、その上層に、Ｓｎを主成分とするハンダとの接合に寄与するＮｉ層と、Ｎｉ層の酸化防止等の役割を有するＡｕ層とを順に形成する場合について説明する。
【０１１０】
まず、ＣＶＤ法によりＳｉＯ２からなる絶縁膜（図示せず）を半導体ウェハ１ａの集積回路形成面および溝１２部に形成する。
【０１１１】
次に、スクライブライン１１の領域において、後の工程で溝１２ａを形成する領域、および電極パッド２の領域にＳｉＯ２膜の開口部を設けるために、ＳｉＯ２膜の上をレジストまたはドライフイルムで覆い、フォトリソグラフィーによりパターニングする。本実施形態では、実施形態１−１に比べて溝１２の深さが深くなっているものの、溝１２に傾斜面を有しているため、ＳｉＯ２膜の形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１１２】
次に、ドライエッチングにより、フォトリソグラフィーにてレジストまたはドライフィルムに形成された開口部のＳｉＯ２膜を除去した後、アセトン等によりレジストまたはドライフイルムを除去する。
【０１１３】
さらに、１次配線と２次配線３との間でクロストークが生じることが懸念される場合には、以下の方法により樹脂からなる膜を形成することが好ましい。上記ＳｉＯ２膜の上に、レジストまたはドライフィルムの代わりに感光性ポリイミド等の感光性樹脂をワニス状態でスピンコート法により成膜し、乾燥後、フォトリソグラフィーによりパターニングして、硬化のための熱処理を行う。その後、上記と同様にしてドライエッチングにより、開口部のＳｉＯ２膜を除去する。このようにして、絶縁層として、ＳｉＯ２膜とポリイミド膜との２層からなる絶縁層を形成する。なお、ポリイミド膜を形成する場合には、実施形態１−１と同様に、ＳｉＯ２膜を省略することも可能である。
【０１１４】
次に、スパッタリング法により、Ｔｉ−Ｗ層およびＣｕ層を順に形成する。次に、レジストまたはドライフィルムを積層して、フォトリソグラフィーにより、２次配線３が所望のパターンとなるように、集積回路形成面および溝部１２にレジストまたはドライフィルムの開口部を形成する。なお、溝１２部中央の領域は、後の工程で溝１２ａの形成を行うため、溝１２の中心から±３０μｍ程度の領域（幅６０μｍ程度の領域）がメッキされないように、レジストまたはドライフイルムで覆われるようにする。本実施形態では、実施形態１−１に比べて、溝１２の深さが深くなっているものの、溝１２に傾斜面を設けているため、レジストまたはドライフィルムの形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１１５】
そして、電界メッキにより、レジストまたはドライフィルムの開口部に、Ｃｕ層、Ｎｉ層およびＡｕ層を順に形成し、その後、レジストまたはドライフイルムをアセトン等により除去する。
【０１１６】
次に、上記スパッタリングにより形成されたＴｉ−Ｗ層およびＣｕ層を、Ａｕ／Ｎｉ／Ｃｕのパターンをマスクとして薬液によりエッチングして、２次配線３を形成する。本実施形態２−１においても、半導体チップ１の集積回路形成面および側面に形成された２次配線３は、集積回路形成面と側面との境界部において連続した構造となっており、配線抵抗を小さくすることができると共に、オープン不良を防ぐことができる。
【０１１７】
次に、図１２（ｄ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、厚み３０μｍのダイシングブレード１４ａを用いて半導体ウェハ１ａを分割する。このようにして半導体ウェハ１ａを分割することによって、図１２（ｅ）に示すような半導体装置が完成する。
【０１１８】
（実施形態２−２）
図１４は、本実施形態２−２の半導体装置の構成を示す断面図である。
【０１１９】
本実施形態２−２の半導体装置は、実施形態２−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面部分）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【０１２０】
さらに、半導体チップ１の集積回路形成面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。
【０１２１】
次に、このように構成された本実施形態２−２の半導体装置の製造方法について、説明する。図１５は、本実施形態２−２の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態２−１で説明した図１２と異なる工程についてのみ説明を行う。
【０１２２】
図１２（ａ）〜図１２（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図１５（ａ）に示すように、保護膜２１を形成する。ここでは、実施形態１−２で説明した図１０（ａ）と同様に、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１領域全体（溝１２全体の領域）とに開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【０１２３】
次に、図１５（ａ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態でも、図１０（ｂ）と同様に、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【０１２４】
次に、図１５（ｂ）に示すように、２次配線３が形成された半導体ウエハ１ａを分割するために、半導体ウエハ１ａの裏面にダイシング用シート１５を貼り付け、ダイシングブレード１４ａを用いて半導体ウェハ１ａを分割することによって、図１５（ｃ）に示すような半導体装置が完成する。この工程は、図２（ｄ）および図２（ｅ）、図８（ｃ）および図８（ｄ）、図１０（ｃ）および図１０（ｄ）、図１２（ｄ）および図１２（ｅ）と同様に行うことができる。
【０１２５】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上に保護膜２１が存在しないため、ワイヤボンド等の接続手段により２次配線３間の電気的接続を行うことができる。
【０１２６】
さらに、必要に応じて、図１５（ａ）に示す工程において、保護膜２１の形成後に、外部接続端子５を設けずに半導体ウェハの分割工程を行って作製した半導体装置を、２層目以降に積層することも可能である。
【０１２７】
（実施形態３−１）
図１６は、本実施形態３−１の半導体装置の構成を示す断面図である。
【０１２８】
本実施形態３−１の半導体装置は、実施形態２−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。但し、本実施形態３−１では、半導体チップ１の側面のほとんどが傾斜面で占められており、半導体チップ１の厚さが実施形態２−１と比べて薄くなっている。
【０１２９】
半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【０１３０】
次に、このように構成された本実施形態３−１の半導体装置の製造方法について説明する。図１７は、本実施形態３−１の半導体装置の製造工程を示す断面図である。
【０１３１】
まず、図１７（ａ）に示すように、集積回路（図示せず）と１次配線（図示せず）と電極パッド２とが同じ表面側に設けられた半導体ウェハ１ａを作製する。本実施形態では、実施形態１−１と同様に、１次配線と電極パッド２として、Ａｌを主成分とする金属からなるものを用いた。
【０１３２】
次に、図１７（ｂ）に示すように、ダイシング用シート１５を半導体ウェハ１ａの裏面に貼り付けた後、半導体ウェハ１表面のスクライブライン１１に沿って溝１２を形成する。溝１２の形状としては、実施形態２−１と同様に、集積回路形成面側に傾斜開始点ａを有し、集積回路形成面と相対する面（裏面）側に傾斜終了点ｂを有する溝１２を、深さ１００μｍ、傾斜開始点ａ−ａ間の距離Ａ＝１００μｍ、傾斜終了点ｂ−ｂ間の距離Ｂ＝８０μｍとなるように、最外周から内側に向かって厚く形成された円盤状のダイシングブレード１４ｂを取り付けたダイシング装置を用いて、溝１２を形成した。
【０１３３】
次に、図１７（ｃ）に示すように、半導体ウェハ１ａの集積回路形成面と溝部１２とに２次配線３を形成する。ここでは、実施形態１と同様に、電解メッキ法によって、主導体層として電気伝導度の良好なＣｕ層を設けて、その上層に、Ｓｎを主成分とするハンダとの接合に寄与するＮｉ層と、Ｎｉ層の酸化防止等の役割を有するＡｕ層とを順に形成する場合について説明する。
【０１３４】
まず、ＣＶＤ法によりＳｉＯ２からなる絶縁膜（図示せず）を半導体ウェハ１ａの集積回路形成面および溝１２部に形成する。
【０１３５】
次に、スクライブライン１１の領域において、後の工程でウェハ１ａを薄くする際に除去される領域、および電極パッド２の領域にＳｉＯ２膜の開口部を設けるために、ＳｉＯ２膜の上をレジストまたはドライフイルムで覆い、フォトリソグラフィーによりパターニングする。本実施形態では、実施形態１−１に比べて溝１２の深さが深くなっているものの、溝１２に傾斜面を有しているため、ＳｉＯ２膜の形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１３６】
次に、ドライエッチングにより、フォトリソグラフィーにてレジストまたはドライフィルムに形成された開口部のＳｉＯ２膜を除去した後、アセトン等によりレジストまたはドライフイルムを除去する。
【０１３７】
さらに、１次配線と２次配線３との間でクロストークが生じることが懸念される場合には、以下の方法により樹脂からなる膜を形成することが好ましい。上記ＳｉＯ２膜の上に、レジストまたはドライフィルムの代わりに感光性ポリイミド等の感光性樹脂をワニス状態でスピンコート法により成膜し、乾燥後、フォトリソグラフィーによりパターニングして、硬化のための熱処理を行う。その後、上記と同様にしてドライエッチングにより、開口部のＳｉＯ２膜を除去する。このようにして、絶縁層として、ＳｉＯ２膜とポリイミド膜との２層からなる絶縁層を形成する。なお、ポリイミド膜を形成する場合には、実施形態１−１と同様に、ＳｉＯ２膜を省略することも可能である。
【０１３８】
次に、スパッタリング法により、Ｔｉ−Ｗ層およびＣｕ層を順に形成する。次に、レジストまたはドライフィルムを積層して、フォトリソグラフィーにより、２次配線３が所望のパターンとなるように、集積回路形成面および溝部１２にレジストまたはドライフィルムの開口部を形成する。なお、溝１２部中央の領域は、後の工程で半導体ウェハ１ａを薄くする工程で除去されるため、溝１２の中心から±４０μｍ程度の領域（幅８０μｍ程度の領域）がメッキされないように、レジストまたはドライフイルムの開口部は設けないようにする。本実施形態では、実施形態１−１に比べて溝１２の深さが深くなっているものの、溝１２に傾斜面を設けているため、レジストまたはドライフィルムの形成およびフォトリソグラフィーによるパターニングが容易となる。
【０１３９】
そして、電界メッキにより、レジストまたはドライフィルムの開口部に、Ｃｕ層、Ｎｉ層およびＡｕ層を順に形成して厚さを１０μｍとし、その後、レジストまたはドライフイルムをアセトン等により除去する。
【０１４０】
次に、上記スパッタリングにより形成されたＴｉ−Ｗ層およびＣｕ層を、Ａｕ／Ｎｉ／Ｃｕのパターンをマスクとして薬液によりエッチングして、２次配線３を形成する。本実施形態３−１においても、半導体チップ１の集積回路形成面および側面に形成された２次配線３は、集積回路形成面と側面との境界部において連続した構造となっており、配線抵抗を小さくすることができると共に、オープン不良を防ぐことができる。
【０１４１】
ここで、上記実施形態２−１においては、図１２（ｄ）に示すように、２次配線３が形成された半導体ウェハ１ａをダイシングにより分割したが、本実施形態では、図１７（ｄ）に示すように、半導体ウェハ１ａの裏面から研磨を行って半導体ウェハ１ａの厚みを薄くすることにより、個々の半導体装置に分割する。このとき、半導体ウェハ１ａの集積回路形成面を保護すると共に、個々の半導体装置が分割される際に飛散しないように、保護用シートまたは薄板状固定治具１６等によって予め保護しておく。
【０１４２】
半導体ウェハ１ａ裏面の研磨が完了した後、保護用シートまたは薄板状固定ｆ治具１６を除去して、図１７（ｅ）に示すような半導体装置が完成する。
【０１４３】
（実施形態３−２）
図１８は、本実施形態３−２の半導体装置の構成を示す断面図である。
【０１４４】
本実施形態３−２の半導体装置は、実施形態３−１の半導体装置と同様に、集積回路（図示せず）と電極パッド２とが形成された半導体チップ１の側面に、表面（集積回路形成面）に対して傾斜する傾斜面を有している。また、半導体チップ１の側面のほとんどが傾斜面で占められており、半導体チップ１の厚さが実施形態２−２と比べて薄くなっている。
【０１４５】
半導体チップ１の両側面において、集積回路形成面側の傾斜開始点ａ−ａ間の距離Ａは、裏面側の傾斜終了点ｂ−ｂ間の距離Ｂよりも短くなっている。そして、半導体チップ１の集積回路形成面から側面（傾斜面部分）にかけて、電極パッド２と電気的に接続された２次配線３が設けられている。このような傾斜面を側面に設けることにより、２次配線３の形成が容易になる。
【０１４６】
さらに、半導体チップ１の集積回路形成面を覆うように保護膜２１が設けられており、保護膜２１に設けられた開口部に２次配線３と外部とを電気的に接続するための外部接続端子５が設けられている。
【０１４７】
次に、このように構成された本実施形態３−２の半導体装置の製造方法について、説明する。図１９は、本実施形態３−２の半導体装置の製造工程を示す断面図である。なお、ここでは、実施形態３−１で説明した図１７と異なる工程についてのみ説明を行う。
【０１４８】
図１７（ａ）〜図１７（ｃ）と同様に、半導体ウェハ１ａの集積回路形成面および溝１２部に２次配線３を形成する工程までを行った後、図１９（ａ）に示すように、保護膜２１を形成する。ここでは、実施形態１−２で説明した図１０（ａ）と同様に、感光性樹脂をスピンコートして乾燥させた後、フォトリソグラフィーにより、後の工程で半導体ウェハ１ａの集積回路形成面に外部接続端子５を設ける領域と、スクライブライン１１領域全体（溝１２全体の領域）とに開口部を設ける。その後、感光性樹脂を熱処理により硬化することによって、保護膜２１が形成される。
【０１４９】
次に、図１９（ｂ）に示すように、半導体ウェハ１ａの裏面から研磨を行って半導体ウェハ１ａの厚みを薄くすることにより、個々の半導体装置に分割する。このとき、半導体ウェハ１ａの集積回路形成面を保護すると共に、個々の半導体装置が分割される際に飛散しないように、保護用シートまたは薄板状固定治具１６等によって予め保護しておく。
【０１５０】
半導体ウェハ１ａ裏面の研磨が完了した後、耐熱性の保護用シートまたは薄板状固定治具１６を除去する前に、図１９（ｃ）に示すように、保護用シートまたは薄板状固定治具１７によって、半導体チップ１の集積回路形成面と対向する面（半導体チップ１の裏面）側を固定して、保護用シートまたは薄板状固定治具１６を除去する。このときの保護用シートまたは薄板状固定治具１７の耐熱性は、後のリフロー処理の熱に耐えるものであればよい。
【０１５１】
次に、図１９（ｃ）に示すように、保護膜２１の開口部に外部接続端子５を形成する。本実施形態でも、図１０（ｂ）と同様に、Ｓｎを主成分とする金属からなる球状のハンダ（ハンダボール）を用いて、リフロー炉により熱処理を行って外部接続端子５を形成した。
【０１５２】
その後、保護用シートまたは薄板状固定治具１７を除去して、図１９（ｄ）に示すような半導体装置が完成する。
【０１５３】
このようにして作製された本実施形態の半導体装置は、外部接続端子５を介して基板実装を行うことができる。また、複数の半導体装置が積層された積層型半導体装置において、本実施形態の半導体装置を最上層に積層して用いることもできる。この場合には、半導体チップ１の側面に設けた２次配線３上に保護膜２１が存在しないため、ワイヤボンド等の接続手段により２次配線３間の電気的接続を行うことができる。さらに、必要に応じて、図１９（ｃ）に示す工程の後で保護用シートまたは薄板状固定治具１６を除去して分割された、外部接続端子５を設けていない半導体装置を、２層目以降に積層することも可能である。
【０１５４】
なお、上記実施形態１−１〜実施形態３−２では、半導体チップ１の集積回路形成面および側面において、２次配線３の金属層として、下層から、Ｔｉ−Ｗ層、Ｃｕ層、Ｃｕ層、Ｎｉ層およびＡｕ層の５層を形成している。このように複数層の配線を形成することによって、下地との密着性、相互拡散の防止、外部接続端子等の接続信頼性を保持することが可能である。
【０１５５】
また、上記実施形態１−１〜実施形態３−２では、外部接続端子５としてボール形状のハンダを用いているが、ペースト状ハンダを印刷して、熱処理によってバンプを形成する方法等、種々の方法を用いることができる。また、２次配線３の最表面層をＡｕ層とした場合にはＡｕからなるワイヤバンプ、ボンディングワイヤ等も接続可能である。
【０１５６】
さらに、上記実施形態１−１〜実施形態３−２において、半導体チップ１の集積回路形成面から側面に延在して設けられた２次配線３上の所望の領域に、保護膜２１の開口部を設けることによって、半導体装置を積層して用いるなど、様々な使用方法が可能であり、汎用性を有する半導体装置とすることができる。また、半導体装置単体で基板実装する場合には、半導体チップ１の集積回路形成面に設けられた２次配線３上の領域のみ、保護膜２１の開口部を設けてもよい。
【０１５７】
これまでの説明では、半導体チップ１に設けられる傾斜面を、図の説明上、左右の両側面に形成する例を示しているが、２次配線３を一方の側面にのみ形成する場合には、２次配線３を形成する側面のみに傾斜面を形成してもよく、傾斜面の数、形状などは特に制限されるものではない。
【０１５８】
（実施形態４）
図２０は、本実施形態４の積層型半導体装置の構成を示す断面図である。
【０１５９】
この積層型半導体装置は、上記実施形態１−１〜実施形態３−２の半導体装置が複数積層された構造を有している。なお、この例では、側面の配線形成が容易で薄型化が可能な実施形態３−１および実施形態３−２の半導体装置を用いて、実施形態３−１の半導体装置を最上層に、実施形態３−２の半導体装置を２〜４層目に積層しているが、上記実施形態１−１〜実施形態３−２のいずれの半導体装置を用いてもよい。
【０１６０】
半導体装置間を接合するためには、通常、ダイボンド材として用いられるペースト材料（絶縁性）、シート状材料等、種々の接着材を用いることができる。本実施形態では、熱可塑性接着シートを用いて、半導体装置を接合した。
【０１６１】
半導体装置を単体で基板実装する場合には、半導体装置の最表面にポリイミド等の樹脂からなる保護膜が形成されるが、半導体装置を積層する場合においては、最上層に積層される半導体装置以外のみにポリイミド等からなる保護膜２１を形成し、それ以外の半導体装置は保護膜２１を省略して、シート状の接着シートのみによって絶縁を行うようにしてもよい。熱可塑性接着材は、加熱することによって弾性率が低くなり、加圧することによって、接合対象物の形状に沿って変形する。従って、熱可塑性接着シートによって、２次配線３間の空隙を埋めると共に、２次配線３と積層される半導体装置の裏面との間の絶縁膜としての役割を果たすことができる。
【０１６２】
熱圧着を行った後に、室温付近まで温度が下がると、半導体装置同士が固定される。半導体装置間の電気的接続は、Ａｕからなるボンディングワイヤ４によって、半導体チップ１の側面に設けられた２次配線３を電気的に接続することによって行った。ボンディングワイヤ４部は、ポッティング、トランスファモールドなどによって樹脂（図示せず）で保護しても良い。このように、ボンディングワイヤ４部を保護することによって、半導体装置のハンドリング性が向上する。
【０１６３】
図２１は、本実施形態４の積層型半導体装置の他の構成を示す断面図である。
【０１６４】
この例では、最上層の半導体装置のサイズ（表面積）が、２層目〜４層目の半導体装置のサイズ（表面積）よりも小さくなっている。このように、異なる種類、サイズの半導体装置を積層することも可能である。
【０１６５】
図２２は、本実施形態４の積層型半導体装置の他の構成を示す断面図である。
【０１６６】
この例では、最上層の半導体装置のサイズ（表面積）が、２層目〜４層目の半導体装置のサイズよりも小さくなっている。また、最上層および２層目の半導体装置にはポリイミド等の樹脂からなる保護膜２１が形成されており、２層目の半導体装置に設けられた外部接続端子５ａのサイズが、最上層の半導体装置に設けられた外部接続端子５よりもサイズが大きく、外部接続端子５ａの上端と外部接続端子５の上端の高さがほぼ同一面となっている。このように、最上層の半導体装置の表面積が小さく、その表面に形成可能な外部接続端子５の数が少ない場合でも、２層目以降の半導体装置に、最上層の半導体装置に設けられた外部接続端子５よりもサイズが大きい外部接続端子５ａを、上端の高さがほぼ同一となるように設けることによって、全体として、外部接続端子の数を多くすることができる。
【０１６７】
【発明の効果】
以上説明したように、本発明によれば、電極パッドと外部との電気的接続を行う２次配線が、半導体チップの集積回路形成面から側面まで延在して設けられている。これによって、半導体チップと保護膜との積層界面から２次配線の側面が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなどが発生しない。従って、半導体装置の信頼性を向上させ、安定して半導体装置を作製することができる。また、２次配線に数十μｍもの厚みを必要としないため、配線形成時間を短縮化することができ、材料面で低コスト化を図ることができる。従って、低コストで、信頼性が高い、チップサイズのパッケージ（ＣＳＰ）を、安定して作製することができる。
【０１６８】
また、２次配線を、半導体チップの集積回路形成面から側面にかけて連続して設けることによって、不連続な２次配線を設ける場合に比べて配線抵抗を小さくすることができる。これは、配線抵抗が小さい金属からなる配線層が連続して設けられている方が、不連続な場合に比べて、介在金属（複数層の２次配線の場合）、接触抵抗などがすくなくなるため、配線抵抗が小さくなって半導体装置の高性能化を図ることができる。また、半導体チップの集積回路形成面と側面との間で２次配線の境界面が存在しないために、境界面でのオープン不良などが発生せず、高い信頼性を得ることができる。
【０１６９】
また、２層以上の導電層からなる２次配線を設けることによって、下地層との密着性を向上させると共に、バンプまたは２次配線間の接続手段との接続信頼性を向上させることができる。
【０１７０】
また、２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に形成されている場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線を形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【０１７１】
また、半導体チップの側面に傾斜面を設けることによって、２次配線を集積回路形成面と側面とに同時に形成することが容易になり、抵抗が低い連続した２次配線を安定して形成することができる。
【０１７２】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、２次配線の厚みの２倍よりも小さい場合、２次配線を集積回路形成面と側面とに同時に形成して、抵抗が低い連続した２次配線をさらに安定して形成するためには、２次配線が設けられている側面部分を２０μｍ以上１００μｍ以下の長さにすることが好ましい。
【０１７３】
また、半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了地点との平面距離を、２次配線の厚みの２倍以上とすることによって、２次配線を集積回路形成面と側面とに同時に形成することがさらに容易になり、抵抗が低い連続した２次配線をさらに安定して形成することができる。
【０１７４】
また、２次配線上に外部接続用端子を形成することによって、半導体チップと同じサイズのパッケージにおいて、従来のボール・グリッド・アレイ（ＢＧＡ）と同等の基板実装性を得ることができる。
【０１７５】
また、本発明の半導体装置を複数積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【０１７６】
また、２次配線間の接続手段としてボンディングワイヤを用いることによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【０１７７】
また、最上部に配置された半導体装置に第１サイズの外部接続用端子を設け、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子を設けて、外部接続用端子の上部先端をほぼ同一面に配置することによって、種々の半導体装置を積層する場合において、多数の外部接続端子を設けることができるため、デザイン的な制限を低減することができる。
【０１７８】
また、本発明の半導体装置の製造方法にあっては、集積回路と複数の電極パッドと１次配線とを有し、スクライブラインによって複数の領域に区切られた半導体ウェハを作製して、スクライブラインに沿って半導体ウェハに溝を形成し、溝部に絶縁膜を形成する。そして、半導体ウェハの集積回路形成面と溝部とに２次配線を同時に形成して、半導体ウェハを半導体装置に分割する。これによって、半導体チップ毎に２次配線の形成を行う必要がなく、半導体チップの側面上の２次配線を、集積回路形成面と同時に形成することができるため、工程を簡略化することができる。また、半導体チップの集積回路形成面と側面とで境界面のない連続した２次配線が形成されるため、配線抵抗が小さく、境界面でのオープン不良も生じない。
【０１７９】
また、スクライブラインに沿って、ダイシングを行うことによって半導体ウェハに溝を容易に形成することができる。
【０１８０】
また、スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いてダイシングを行うことによって、２次配線の形成を容易に行うことができる傾斜面を有する溝形状を容易に形成することができる。
【０１８１】
また、２次配線形成工程の後、少なくとも集積回路形成面上に保護膜を形成し、２次配線上の所望の領域に開口部を形成して、その開口部に外部接続端子を形成することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などにおいて、チップサイズパッケージ（ＣＳＰ）の取り扱い性（基板実装のし易さ）を向上させることができる。
【０１８２】
また、本発明の半導体装置の製造方法により作製された複数の半導体装置を積層して、２次配線間を電気的に接続することによって、高集積化された半導体装置、種々の半導体装置を組み合わせてシステム化されたシステム・イン・パッケージと称される半導体装置などを、チップサイズパッケージ（ＣＳＰ）で実現することができる。
【０１８３】
また、２次配線間をボンディングワイヤで接続することによって、種々の半導体装置を組み合わせる場合においても、配線形成用のマスク等が不要となり、低コスト化を図ることができると共に、即座に対応することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の構成を示す断面図である。
【図２】（ａ）〜（ｅ）は、それぞれ、実施形態１−１の半導体装置の製造工程を示す断面図である。
【図３】本発明の一実施形態である半導体装置における溝部の断面形状を示す拡大図である。
【図４】実施形態１−１の半導体装置における溝部の断面形状を示す拡大図である。
【図５】本発明の一実施形態である半導体装置におけるエッジ部（半導体チップの集積回路形成面と側面とで連続した２次配線）の拡大図である
【図６】本発明の一実施形態である半導体装置におけるエッジ部（半導体チップの集積回路形成面と側面とで不連続な２次配線）の拡大図である
【図７】実施形態１−２の半導体装置の構成を示す断面図である。
【図８】（ａ）〜（ｄ）は、それぞれ、実施形態１−２の半導体装置の製造工程を示す断面図である。
【図９】実施形態１−３の半導体装置の構成を示す断面図である。
【図１０】（ａ）〜（ｄ）は、それぞれ、実施形態１−３の半導体装置の製造工程を示す断面図である。
【図１１】実施形態２−１の半導体装置の構成を示す断面図である。
【図１２】（ａ）〜（ｅ）は、それぞれ、実施形態２−１の半導体装置の製造工程を示す断面図である。
【図１３】実施形態２−１の半導体装置における溝部の断面形状を示す拡大図である。
【図１４】実施形態２−２の半導体装置の構成を示す断面図である。
【図１５】（ａ）〜（ｃ）は、それぞれ、実施形態２−２の半導体装置の製造工程を示す断面図である。
【図１６】実施形態３−１の半導体装置の構成を示す断面図である。
【図１７】（ａ）〜（ｅ）は、それぞれ、実施形態３−１の半導体装置の製造工程を示す断面図である。
【図１８】実施形態３−２の半導体装置の構成を示す断面図である。
【図１９】（ａ）〜（ｄ）は、それぞれ、実施形態３−２の半導体装置の製造工程を示す断面図である。
【図２０】実施形態４の積層型半導体装置の構成を示す断面図である。
【図２１】実施形態４の積層型半導体装置の他の構成を示す断面図である。
【図２２】実施形態４の積層型半導体装置の他の構成を示す断面図である。
【図２３】従来の半導体装置の構成を示す断面図である。
【図２４】（ａ）〜（ｃ）は、それぞれ、従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
１ 半導体チップ
１ａ 半導体ウェハ
２ 電極パッド
３ ２次配線
３ａ ２次配線の不良（ヒゲ）
３ｂ ２次配線の不良（ダレ）
４ ボンディングワイヤ
５、５ａ 外部接続端子
１１ スクライブライン
１２、１２ａ 溝
１４、１４ａ、１４ｂ ダイシングブレード
１５ ダイシング用シート
１６ 集積回路形成面保護用のシートまたは薄板状固定治具
１７ シートまたは薄板状固定治具
２１ 保護膜
２２ １次配線
Claims (17)
- 集積回路、該集積回路と外部との信号の入出力を行う複数の電極パッド、および該集積回路と該電極パッドとの間を電気的に接続する１次配線が同じ表面側に設けられた半導体チップと、
該半導体チップの集積回路形成面から側面まで延在して設けられ、該電極パッドと外部とを電気的に接続する２次配線とを具備する半導体装置。 - 前記２次配線は、前記半導体チップの集積回路形成面から側面にかけて連続して設けられている請求項１に記載の半導体装置。
- 前記２次配線は、複数の導電層からなる請求項１または請求項２に記載の半導体装置。
- 前記２次配線が設けられている半導体チップの集積回路形成面と側面とが垂直に配置され、該２次配線が設けられている側面部分の長さが２０μｍ以上１００μｍ以下である請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記２次配線が設けられている半導体チップの側面は、集積回路形成面に対して傾斜している傾斜面を有する請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、前記２次配線の厚みの２倍よりも小さく、該２次配線が設けられている傾斜面部分の長さが２０μｍ以上１００μｍ以下である請求項５に記載の半導体装置。
- 前記半導体チップの側面に設けられた傾斜面おいて、集積回路形成面側の傾斜開始点と、集積回路形成面と相対する面側の傾斜終了点との平面距離が、前記２次配線の厚みの２倍以上である請求項５に記載の半導体装置。
- 前記２次配線上に外部接続用端子が設けられている請求項１〜請求項７のいずれかに記載の半導体装置。
- 請求項１〜請求項８のいずれかに記載の半導体装置が複数積層され、複数の半導体装置の２次配線間が電気的に接続されている積層型半導体装置。
- 前記複数の半導体装置の２次配線間がボンディングワイヤによって電気的に接続されている請求項９に記載の積層型半導体装置。
- 最上部に配置された半導体装置に第１サイズの外部接続用端子が設けられていると共に、他の半導体装置に第１サイズよりも大きな第２サイズの外部接続用端子が設けられ、外部接続用端子の上部先端がほぼ同一面に配置されている請求項９または請求項１０に記載の積層型半導体装置。
- 集積回路、該集積回路と外部との信号の入出力を行う複数の電極パッド、および該集積回路と該電極パッドとの間を電気的に接続する１次配線が同じ表面側に設けられ、スクライブラインによって複数の領域に区切られた半導体ウェハを作製する工程と、
該スクライブラインに沿って該半導体ウェハに溝を形成する工程と、
該溝部に絶縁膜を形成する工程と、
該半導体ウェハの集積回路形成面および溝部に、該電極パッドと外部とを電気的に接続する２次配線を形成する工程と、
該半導体ウェハを分割する工程とを含む半導体装置の製造方法。 - 前記スクライブラインに沿って、ダイシングによって前記半導体ウェハに溝を形成する請求項１２に記載の半導体装置の製造方法。
- 前記スクライブラインに沿って、最外周から内側に向かって厚く形成された円盤状のダイシングブレードを用いたダイシングによって前記半導体ウェハに溝を形成する請求項１３に記載の半導体装置の製造方法。
- 前記２次配線形成工程の後、前記集積回路形成面上に保護膜を形成する工程と、
該２次配線上の所望の領域に該保護膜の開口部を形成する工程と、
該保護膜の開口部に外部接続端子を形成する工程とをさらに含む請求項１２〜請求項１４のいずれかに記載の半導体装置の製造方法。 - 請求項１２〜請求項１５のいずれかに記載の半導体装置の製造方法により作製された複数の半導体装置を積層する工程と、
該複数の半導体装置の２次配線間を電気的に接続する工程とを含む積層型半導体装置の製造方法。 - 前記複数の半導体装置の２次配線間をボンディングワイヤによって電気的に接続する請求項１６に記載の積層型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220400A JP4046568B2 (ja) | 2002-07-29 | 2002-07-29 | 半導体装置、積層型半導体装置およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220400A JP4046568B2 (ja) | 2002-07-29 | 2002-07-29 | 半導体装置、積層型半導体装置およびそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063804A true JP2004063804A (ja) | 2004-02-26 |
| JP4046568B2 JP4046568B2 (ja) | 2008-02-13 |
Family
ID=31941026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220400A Expired - Fee Related JP4046568B2 (ja) | 2002-07-29 | 2002-07-29 | 半導体装置、積層型半導体装置およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4046568B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173179A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007273876A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
| JP2009193983A (ja) * | 2008-02-12 | 2009-08-27 | Disco Abrasive Syst Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2010118669A (ja) * | 2009-12-24 | 2010-05-27 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2010186981A (ja) * | 2009-02-10 | 2010-08-26 | Headway Technologies Inc | 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法 |
| JP2013161944A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | ダイシング方法 |
| KR20150024492A (ko) * | 2013-08-26 | 2015-03-09 | 삼성전자주식회사 | 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법 |
| JP2015220264A (ja) * | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-07-29 JP JP2002220400A patent/JP4046568B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173179A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007273876A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
| JP2009193983A (ja) * | 2008-02-12 | 2009-08-27 | Disco Abrasive Syst Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2010186981A (ja) * | 2009-02-10 | 2010-08-26 | Headway Technologies Inc | 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法 |
| JP2010118669A (ja) * | 2009-12-24 | 2010-05-27 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2013161944A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | ダイシング方法 |
| KR20150024492A (ko) * | 2013-08-26 | 2015-03-09 | 삼성전자주식회사 | 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법 |
| KR102149332B1 (ko) | 2013-08-26 | 2020-08-31 | 삼성전자주식회사 | 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법 |
| JP2015220264A (ja) * | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4046568B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| KR100315030B1 (ko) | 반도체패키지의제조방법 | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP3787295B2 (ja) | 半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| JP2000228417A (ja) | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 | |
| JP4245754B2 (ja) | 半導体装置 | |
| JP2002164498A (ja) | 半導体装置およびその製法 | |
| US20080174005A1 (en) | Electronic device and method for manufacturing electronic device | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| JP2002313993A (ja) | 半導体装置およびその製造方法並びにその接合構造 | |
| JP2004281540A (ja) | 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JP4342892B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004014854A (ja) | 半導体装置 | |
| CN114171405A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |