JP2006173179A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006173179A
JP2006173179A JP2004359801A JP2004359801A JP2006173179A JP 2006173179 A JP2006173179 A JP 2006173179A JP 2004359801 A JP2004359801 A JP 2004359801A JP 2004359801 A JP2004359801 A JP 2004359801A JP 2006173179 A JP2006173179 A JP 2006173179A
Authority
JP
Japan
Prior art keywords
insulating film
separation groove
semiconductor
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004359801A
Other languages
English (en)
Inventor
Yasunobu Saito
藤 泰 伸 斉
Toru Sugiyama
山 亨 杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004359801A priority Critical patent/JP2006173179A/ja
Priority to US11/282,664 priority patent/US20060128119A1/en
Publication of JP2006173179A publication Critical patent/JP2006173179A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】 分離不良を防止し歩留まりを向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１の主面上の複数に区分された半導体チップ領域において、半導体素子回路のグランド配線に接続されたグランドパッド１１を形成し、複数の前記半導体チップを分離する分離領域に、分離溝２２を形成し、前記半導体基板の主面を覆うように金属膜３１を形成し、前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成し、前記絶縁膜を全面エッチングして、前記分離溝の底部に絶縁膜３２ａを残し、前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜３２ａの上端まで延在するように金属層３３を形成し、前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する。
【選択図】図８

Description

本発明は、半導体装置の製造方法に関する。
高周波用半導体装置において、半導体装置を接続する配線、特にグランド配線の寄生インダクタンスが高周波特性に影響を与えることはよく知られている。
この問題を解決するため、半導体チップの主面に形成されたグランドパッドと実装基板のグランドとを接続するために、半導体基板にスルーホールを形成するビアホール構造や、半導体チップの側面に主面のグランドパッドに接続する導電金属層を形成した側壁メタライズ構造が用いられている。
ビアホール構造による接地電極形成では、小型化に優れる反面、裏面へのリソグラフィやビアホール形成のためのエッチング工程等が煩雑であり、歩留まり低下の要因となっていた。
一方、側壁メタライズ構造による接地電極形成では、裏面からのリソクラフィやエッチング、メッキ工程がないため工程が簡略であり、ビアホール構造よりも高歩留まりが期待できる。
従来は、以下のようにメタライズ構造の製造が行われていた。先ず、半導体素子、グランドパッド、信号線が形成され、グランドパッド、信号線パッドの表面の一部とダイシングライン領域に開口を有する絶縁膜が半導体基板の主面上に形成される。
ダイシング装置によって、半導体基板の主面側からダイシングライン領域に分離溝が形成される。
次に、半導体基板の主面上に給電金属層を例えばＡｕ／Ｔｉにて形成する。半導体基板の主面に形成されたグランドパッドと分離溝を含む領域に露出開口部を有するフォトレジスト膜を形成した後、選択的にＡｕメッキを行う。
フォトレジスト膜を除去し、余分な給電金属層をエッチング除去することで、グランドパッドと分離溝内のメッキ層が電気的に接続される。
その後、半導体基板の裏面研磨を行うことにより、分離溝底部のメッキ層が露出し、更に研磨をすることで半導体チップが個片に分離される。このとき、半導体チップの側面は給電金属層及びメッキ層に覆われている。
しかし、分離溝内がＡｕメッキ、給電金属層により全て覆われている。このため、半導体基板の裏面研磨によりＡｕメッキ層や給電金属層も同時に研磨・除去していくが、硬く脆い半導体基板と、柔らかく展性に富むＡｕとを同時に削ることは困難である。この結果、分離溝底部においてＡｕの分離残りが発生し、分離不良による歩留まり低下を起こすことがあった。
Ａｕの分離不良を避けるため、分離溝底部がメッキに覆われないように選択メッキを行うことも考えられる。しかし、そのためには分離溝に合わせたマスクパターンを形成する必要がある。このようなマスクパターンの形成を一般的なステッパで露光を行う場合には、１００μｍ前後の深さの分離溝が半導体基板の表面に縦横に形成されているため、露光時に割れる危険性が高い。
また、割れを防止するため、比較的ストレスの少ないコンタクト露光機により露光を行うことで割れの危険性は減るが、パターンの合わせズレが起こる可能性が高くなる。合わせズレが起こると、壁面がメッキされないチップが出てくるため歩留まり下がる。また、合わせズレを見込んで分離溝を広く取ると、チップの収率が下がってしまうという問題があった。
以下に、従来の側壁メタライズに関する技術を開示した文献名を記載する。
特開２００１−２４４２８４号
本発明は上記事情に鑑み、分離不良を防止し歩留まりを向上させることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
半導体基板の主面上の複数に区分された半導体チップ領域において、半導体素子用の回路パターンと、前記回路パターンにおけるグランド配線に接続されたグランドパッドとを形成する工程と、
複数の前記半導体チップを分離する分離領域に、分離溝を形成する工程と、
前記半導体基板の主面を覆うように金属膜を形成する工程と、
前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成する工程と、
前記絶縁膜を全面エッチングし、前記分離溝の底部に前記絶縁膜を残す工程と、
前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜の上端まで延在するように金属層を形成する工程と、
前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する工程と、
を備えることを特徴とする。
本発明の半導体装置の製造方法によれば、分離不良による歩留まりの低下を防止することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
（１）実施の形態１
本発明の実施の形態１による半導体装置の製造方法について、素子の工程別の縦断面を示した図１〜図９を用いて説明する。
図１に示されるように、半導体基板上の主面上の複数に区分された半導体チップ領域において、半導体素子としての回路パターンと、Ａｕ等の金属膜から成るグランドパッド１１及び信号線パッド１２とが形成される。
その後、グランドパッド１１及び信号線パッド１２の表面の一部と、ダイシングライン領域２１とに開口を有する絶縁膜１３が、半導体基板１の主面上に形成される。ここで、ダイシングライン領域２１は、半導体装置を半導体チップ毎に分離する際の分離領域である。
図２に示されるように、ダイシング装置のブレード４５によって半導体基板１の主面側から、ダイシングライン領域２１において、例えば１００μｍの深さで分離溝２２が形成される。その際に、刃先がＶ字型のブレード４５を用いることで、分離溝２２の側壁の断面形状を順メサ形状にする。
図３に示されるように、半導体基板１の主面の全面上に、Ａｕ／Ｔｉから成る給電金属層３１を約１００nmの厚さで形成する。続いて、図４に示されるように、フォトレジストあるいはＳＯＧ等から成る絶縁膜３２を塗布する。このとき、分離溝２２内では絶縁膜３２が厚く塗布されることになる。
次に、Ｏ２ＲＩＥ等により、絶縁膜３２に対して全面エッチバックを行う。
絶縁膜３２のうち、半導体基板１の主面上の絶縁膜３２がなくなるまでエッチングを行うと、図５に示されるように、分離溝２２内の絶縁膜３２は厚さが厚いため、分離溝２２内の底部に絶縁膜３２ａが残る。
次に、図６に示されるように半導体主面上に電解メッキ法によりＡｕメッキ層３３を形成する。
この時、分離溝２２内の底部には絶縁膜３２ａが残っているため、メッキされない点が重要である。
図７に示されるように、フォトレジスト膜３４をグランドパッド１１と分離溝２２内のＡｕメッキ層、信号パッド１２を覆うように形成し、不要なＡｕメッキ層３３、給電金属層３１をエッチング除去する。
図８に示されるように、グランドパッド１１と分離溝２２内のＡｕメッキ層３３とが電気的に接続され、かつ分離溝２２の底部にはＡｕメッキ層３３のない状態となる。
その後、半導体基板１の裏面研磨を行うと、分離溝２２の底部のＡｕメッキ層３３、あるいは給電金属層３１が露出する。更に研磨を行うことで、図９に示されるように、半導体チップ４１が個片に分離される。
このとき、分離溝２２の底部にはＡｕメッキ層３３が存在せず、薄い給電金属層３１のみが存在する。このため研磨による分離は容易かつ確実に行われ、上述したような従来発生していた分離不良が発生することはない。
ここで、分離された半導体チップ４１の側面は、途中までが給電金属層３１及びＡｕメッキ層３３に覆われており、下部は半導体層のみとなっている。
次に、比較例としての側壁メタライズ構造を製造する方法について、図１０を参照して説明する。
まず、上記実施の形態１における図１から図３に示された工程までは同様であり説明を省略する。
図３に示された工程までにより、半導体基板１０１の主面上に給電金属層１３１が形成される。
次に、図１０に示されるように、半導体基板１０１の主面上に形成されたグランドパッド１１１と分離溝１２２を含む領域に露出開口部を有するフォトレジスト膜１３４を形成した後、電解メッキ法によりＡｕメッキ層１３３を選択的に形成する。
次に、フォトレジスト膜１３４を除去した後、余分な給電金属層１３１をエッチング除去すると、図１１に示されたようにグランドパッド１１１と分離溝１２２内のＡｕメッキ層１３３が電気的に接続される。
その後、半導体基板１０１の裏面研磨を行うと、図１２に示されたように分離溝１２２底部のＡｕメッキ層１３３あるいは給電金属層１３１が露出する。更に研磨を行うことで、半導体チップ１４１が個片に分離される。
しかし、この比較例では、分離溝１２２内がＡｕメッキ層１３３、給電金属層１３１により全て覆われている。このため、半導体基板１０１の裏面研磨によって、Ａｕメッキ層１３３や給電金属層１３１も同時に研磨・除去されていくが、上述したように、硬く脆い半導体基板１０１と、柔らかく展性に富むＡｕメッキ層１３３とを同時に削ることは困難である。よって、図１２に示されたように、Ａｕメッキ層１３３の分離残りが発生して、分離不良による歩留まり低下を起こすこととなる。
これに対し、上記実施の形態１によれば、図５に示された工程で、分離溝２２の底部に絶縁膜３２ａが残っており、この状態で図６に示されたようにメッキを行うと、分離溝２２の底部にはＡｕメッキ層３３が形成されず、薄い給電金属層３１のみが存在する。従って、研磨による分離が容易かつ確実に行われるため、比較例のような分離不良を防止することができる。
（２）実施の形態２
本発明の実施の形態２による半導体装置の製造方法について、図１３〜図１６を用いて説明する。
本実施の形態２は、上記実施の形態１と比較してフォトレジスト膜とＡｕメッキ層の形成順序が相違する。
図１から図５までに示された上記実施の形態１と同様の手順で、図１３に示されるように、分離溝２２の底部に絶縁膜３２ｂを残す。
ここで、分離溝２２の底部に残した絶縁膜３２ｂを、後に塗布するフォトレジストと溶解しないように、難溶化させる処理を行う。例えば、絶縁膜３２ｂがノボラック系樹脂材等からなるフォトレジストである場合は、ＣＦ４／Ｏ２プラズマ処理を行って難溶化させる。
ここで、絶縁膜３２ｂとしてフォトレジストを用いることは、既存の装置を使うことができる点において有用である。しかし、底部に残した絶縁膜３２ｂがフォトレジストではなく、例えばＳＯＧ（Spin On Glass）のように後に塗布するフォトレジストと混ざることがない材料であれば、このような難溶化させる工程は不要である。
次に、図１４に示されるように、半導体基板１の主面に形成されたグランドパッド１１と分離溝２２を含む領域に露出開口部を有するフォトレジスト膜５４を形成した後、電解メッキ法によりＡｕメッキ層５３を選択的に形成する。
この時、分離溝２２内の底部には絶縁膜３２ｂが残っているため、分離溝２２の底部はメッキされない。
フォトレジスト膜５４を除去し、このフォトレジスト膜５４で覆われていた余分な給電金属層３１をエッチングにより除去する。これにより、図１５に示されたように、グランドパッド１１と分離溝２２内のＡｕメッキ層５３が電気的に接続され、かつ分離溝２２の底部はＡｕメッキ層５３は存在しない状態となる。
その後、図１６に示されたように、半導体基板１の裏面研磨を行うと、分離溝２２の底部のＡｕメッキ層５３あるいは給電金属層３１が露出し、更に研磨をすることで半導体チップ４１が個片に分離される。
本実施の形態２においても、上記実施の形態と同様に、分離溝２２の底部に絶縁膜３２ａが残存し、この状態でメッキを行うことで分離溝２２の底部にＡｕメッキ層５３が形成されずに薄い給電金属層３１のみが存在する。従って、研磨による分離が容易かつ確実に行われ、分離不良を防止することができる。
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲において様々に変形することが可能である。例えば、絶縁膜や給電金属層、メッキ層等の膜の材料やエッチング法、フォトレジスト膜の難溶化処理等について、上記実施の形態には限定されず他のものを用いてもよい。
本発明の実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態１による半導体装置の製造方法を工程別に示す素子の縦断面図。 比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。 同比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。 同比較例による半導体装置の製造方法を工程別に示す素子の縦断面図。 本発明の実施の形態２による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態２による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態２による半導体装置の製造方法を工程別に示す素子の縦断面図。 同実施の形態２による半導体装置の製造方法を工程別に示す素子の縦断面図。
符号の説明
１ 半導体基板
１１ グランドパッド
１２ 信号パッド
１３、３２ 絶縁膜
２１ ダイシングライン領域
２２ 分離溝
３１ 給電金属層
３３、５３ Ａｕメッキ層
３４、５４ フォトレジスト膜
４１ 半導体チップ
４５ ブレード

Claims (5)

  1. 半導体基板の主面上の複数に区分された半導体チップ領域において、半導体素子用の回路パターンと、前記回路パターンにおけるグランド配線に接続されたグランドパッドとを形成する工程と、
    複数の前記半導体チップを分離する分離領域に、分離溝を形成する工程と、
    前記半導体基板の主面を覆うように金属膜を形成する工程と、
    前記半導体基板の主面上の前記金属膜を覆うように、かつ前記分離溝を埋めるように絶縁膜を形成する工程と、
    前記絶縁膜を全面エッチングし、前記分離溝の底部に前記絶縁膜を残す工程と、
    前記金属膜を介して、前記グランドパッドに接続され、前記分離溝の底部の前記絶縁膜の上端まで延在するように金属層を形成する工程と、
    前記半導体基板の裏面を前記分離溝の底部が露出するまで研磨し、前記分離溝において前記半導体チップ領域を切断し、複数の前記半導体チップに分離する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記金属層を形成する工程では、
    前記半導体基板の主面上に、前記分離溝内の前記絶縁膜で覆われた部分以外を覆うように金属によりメッキし、
    前記メッキにより形成された金属から成る層のうち、不要な部分をエッチングにより除去することで、前記金属膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記金属層を形成する工程では、
    前記分離溝内の前記絶縁膜と混合しないように、メッキを行う部分に開口部を有するレジスト膜を形成し、
    前記レジスト膜及び前記絶縁膜で覆われた部分を除く領域に、選択的に金属によりメッキし、
    前記レジスト膜を除去し、
    前記金属から成る膜のうち、前記レジスト膜で覆われた部分を除去することで、前記金属層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記絶縁膜はノボラック系樹脂であり、
    前記分離溝の底部に前記絶縁膜を残した後、この絶縁膜にＣＦ４／Ｏ２プラズマ処理を行って難溶解化させることを特徴とする請求項１又は３記載の半導体装置の製造方法。
  5. 前記絶縁膜は、ＳＯＧ（スピンオングラス）膜であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
JP2004359801A 2004-12-13 2004-12-13 半導体装置の製造方法 Pending JP2006173179A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004359801A JP2006173179A (ja) 2004-12-13 2004-12-13 半導体装置の製造方法
US11/282,664 US20060128119A1 (en) 2004-12-13 2005-11-21 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004359801A JP2006173179A (ja) 2004-12-13 2004-12-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006173179A true JP2006173179A (ja) 2006-06-29

Family

ID=36584535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359801A Pending JP2006173179A (ja) 2004-12-13 2004-12-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20060128119A1 (ja)
JP (1) JP2006173179A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047733A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
JP2009099954A (ja) * 2007-09-04 2009-05-07 Infineon Technologies Ag 半導体基板分割方法および半導体回路構造製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008007543B3 (de) * 2008-02-05 2009-05-20 Qimonda Ag Chipstapel und Verfahren zum Herstellen eines Halbleiterchips
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
KR102231083B1 (ko) * 2013-07-22 2021-03-23 루미리즈 홀딩 비.브이. 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법
US20170256432A1 (en) * 2016-03-03 2017-09-07 Nexperia B.V. Overmolded chip scale package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144072A (ja) * 1984-12-17 1986-07-01 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JP2002367932A (ja) * 2001-06-08 2002-12-20 Advantest Corp 半導体デバイスの製造方法
JP2004063804A (ja) * 2002-07-29 2004-02-26 Sharp Corp 半導体装置、積層型半導体装置およびそれらの製造方法
JP2004079886A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494546B (en) * 1998-10-20 2002-07-11 Rohm Co Ltd Method of manufacturing semiconductor device
US7253112B2 (en) * 2002-06-04 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144072A (ja) * 1984-12-17 1986-07-01 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JP2002367932A (ja) * 2001-06-08 2002-12-20 Advantest Corp 半導体デバイスの製造方法
JP2004063804A (ja) * 2002-07-29 2004-02-26 Sharp Corp 半導体装置、積層型半導体装置およびそれらの製造方法
JP2004079886A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047733A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
JP2009099954A (ja) * 2007-09-04 2009-05-07 Infineon Technologies Ag 半導体基板分割方法および半導体回路構造製造方法

Also Published As

Publication number Publication date
US20060128119A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
TWI325155B (en) Metal reduction in wafer scribe area
JP4773307B2 (ja) 半導体装置の製造方法
KR100741864B1 (ko) 반도체장치의 제조방법
US6440822B1 (en) Method of manufacturing semiconductor device with sidewall metal layers
TWI233189B (en) Semiconductor device and manufacturing method thereof
US20030216010A1 (en) Forming a multi segment integrated circuit with isolated substrates
JP2012231096A (ja) 半導体装置及びその製造方法
KR20070112646A (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
JP2011018906A (ja) ダイシングされた集積回路における破壊の抑制
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
US11929258B2 (en) Via connection to a partially filled trench
JP2004228320A (ja) 半導体装置
CN108122789A (zh) 制造晶片级半导体封装的方法
JP2004079886A (ja) 実装体の製造方法、半導体装置及び実装体
JP5271610B2 (ja) 半導体装置の製造方法
US20060128119A1 (en) Semiconductor device fabrication method
JP2007005401A (ja) 半導体装置およびその製造方法
US11393785B2 (en) Method for manufacturing electronic chips
JP3970211B2 (ja) 半導体装置及びその製造方法
JP2007266531A (ja) 半導体装置の製造方法
JP2001068513A (ja) 半導体装置
JP2010245571A (ja) 半導体装置の製造方法
JP2002343925A (ja) マルチチップモジュールの製造方法
JP2007258233A (ja) 半導体装置の製造方法、半導体装置および回路基板
US11854886B2 (en) Methods of TSV formation for advanced packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111111