JP2001068513A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001068513A JP2001068513A JP24260599A JP24260599A JP2001068513A JP 2001068513 A JP2001068513 A JP 2001068513A JP 24260599 A JP24260599 A JP 24260599A JP 24260599 A JP24260599 A JP 24260599A JP 2001068513 A JP2001068513 A JP 2001068513A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- substrate
- semiconductor device
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
を確保できる半導体装置を提供する。 【解決手段】 LSIチップ1の側面には絶縁膜3を介
して側面電極2が形成されている。上記側面電極2の近
傍の基板内側には貫通電極5が形成されている。LSI
チップ1の表面と裏面には側面電極2と貫通電極5とを
接続する接続配線6が形成されている。
Description
るLSIチップ等の半導体装置に関し、特にその側面電
極どうしが位置合わせされて複数の半導体装置が接続さ
れた半導体装置に関する。
従来、その半導体装置の主面に形成されていた。これ
は、半導体装置が写真製版技術を応用して製造されるた
め、主面上であれば、プロセスの増加を伴わず、同じ工
程で形成でき、製造上好都合であるからである。
作速度、信号伝送の高速化に伴い、半導体装置間等の配
線による信号の遅れが顕著になってきている。そこで、
配線長さを短くして、信号の遅れを回避するためにする
ために、半導体装置の電極を直接実装基板に接続するい
わゆるフリップチップ実装とよばれる半導体装置の実装
形態が用いられるようになってきている。
実装したとしても、半導体装置間は一旦実装基板を介し
て電気的に接続されるため、配線長さがある程度は長く
なってしまう。
短くできる手法としては、半導体装置側面に電極を形成
して、複数の半導体装置を上下方向に積層する手法が知
られている(特開平6−5665号公報)。
された半導体装置の一例を示す断面模式図である。図8
において101は回路等の形成されたLSIチップであ
り、103はそのLSIチップ101上及びその側面に
形成された絶縁膜である。102は側面電極であり、L
SIチップ101の側面の絶縁膜103上、及び、その
上下の面にも一部回り込むように形成されている。ま
た、側面電極102は、LSIチップ101の主面にお
いて少なくともLSIチップ101の信号電極(図示せ
ず)に直接接続している。104は、LSIチップ10
1の保護膜であり、LSIチップ101の上下の面を覆
い、横方向においては側面電極102を覆わないように
形成されている。
えば図8のような半導体装置を複数縦方向(厚み方向)
に積層して、側面に接続金属棒を設けることで電気的接
続を行っているので、それらの間の配線長さを短くし、
さらに半導体装置の小型化を実現できる。
示すような半導体装置では、側面電極102及びその直
下の絶縁膜103は、側面電極102と下地の絶縁膜1
03の界面での密着力、及び、下地の絶縁膜103とL
SIチップ101との界面での密着力でのみ保持され
る。このため、側面電極に対して力が作用すると、側面
電極102(または、側面電極102及び絶縁膜10
3)が容易に剥離してしまうという問題がある。
れたものであって、側面電極を有する半導体装置におい
てその側面電極の安定性を確保できる半導体装置を提供
することを目的とする。
基板側面に露出し、該基板を厚み方向に貫通する複数の
側面電極と、各側面電極に対応して、その基板内側に形
成されており、前記基板を厚み方向に貫通する複数の貫
通電極と、前記基板の表裏両面において、各側面電極と
それに対応する貫通電極とを接続する接続配線と、を有
することを特徴とする。
向に貫通する複数の側面電極を備えてなる半導体装置に
おいて、前記側面電極は、基板側面に垂直な方向におい
て断面積が変化していることを特徴とする。
前記側面電極を介してその側面の方向に接続されている
ことを特徴とする。
半導体装置の主要部の構成を示す断面模式図である。図
2はその半導体装置の主要部の平面図である。なお、こ
こでは半導体装置としてLSIを例にとって説明する。
但し、LSIにおけるトランジスタ等により構成される
回路については説明を省略する。
り、3はそのLSIチップを覆う絶縁膜である。2はL
SIチップ側面を厚み方向に貫いて形成された側面電極
である。5はその側面電極2近傍で且つLSIチップ1
の内方において形成された貫通電極である。6は上記側
面電極と上記貫通電極とを接続する接続用配線である。
配線6を介して貫通電極5と接続されている。したがっ
て、側面電極2に対して外部から等の力が作用したとし
ても、その力は、側面電極2に平行する貫通電極5に伝
わり、貫通電極5のアンカー効果により、効率的にLS
Iチップ1に分散する。即ち、側面電極2の機械的強度
を絶縁膜3との密着性のみならず、LSIチップ1によ
っても補償する。このため、側面電極2の機械的強度が
向上させることができる。
を説明する。
である。図4、図5はその製造時における各工程を説明
する断面図である。
ハードマスク14をスパッタなどで形成する。ハードマ
スク14にはSiNなどを用いることができる(工程
1)。次に、ハードマスク14をパターニング(ホトレ
ジストの塗布・露光・現像、エッチング、レジスト除
去)して(工程2〜4)、貫通穴12およびチップ側面
に電極を形成する部分のハードマスク14を除去する。
図4(a)はハードマスク14をパターニングするため
のレジスト11を現像した(工程2終了)段階での断面
を示している。
して深い穴12,12’を開ける(工程5)。このと
き、穴12,12’はSi基板10を貫通してしまわな
いように、すなわち、裏面に若干の厚みを有するように
形成する。図4(b)はSiエッチング完了(工程5終
了)段階での断面図である。その後、ハードマスク14
を除去する(工程6)。
応性イオンエッチング)法などが利用できるが、ドライ
エッチングの代わりにレーザーにより加工を行っても構
わない。レーザー加工法を用いる場合は、ハードマスク
14は不良であるので、工程1〜工程4、工程6は行な
わない。レーザーはCO2レーザーやYAGレーザーを
用いてSi自体を加熱・蒸発させて行なうこともでき
る。また、エキシマレーザーを用いて、Siを分解して
加工することもできる。
積させて(工程7)、図1における絶縁膜3を形成す
る。即ち、NSG膜13をパターニングしLSIの内部
の回路とのコンタクトを形成する(工程8〜工程10
(ホトレジストの塗布・露光・現像、エッチング、レジ
スト除去))。図4(c)はNSG膜13のパターニン
グが終了(工程10の終了)した段階での断面図であ
る。
し(工程12)、めっき下地膜をスパッタで形成し(工
程13)、電解めっきを行なう(工程14)。めっき膜
15は電気抵抗の低いCuめっきがよい。図4(d)は
電解めっき終了(工程14終了)段階での断面図であ
る。
平坦性に劣るため、機械化学的研磨によりめっき膜15
の平坦化を行なう(工程15)。図4(e)はめっき膜
15の平坦化を行なった(工程15終了)段階での断面
図である。
程16〜18(ホトレジストの塗布・露光・現像、エッ
チング、レジスト除去))、ウエハー表面の工程を終え
る。図4(f)は工程18終了段階での断面図である。
まず、研磨して貫通穴12に埋め込まれたメッキ膜(貫
通電極2’,5)を裏面に露出することから始まる(工
程19)。裏面の研磨は、従来の砥粒を用いた機械研磨
法でもよいが、EDTAなどのSiエッチャントを併用
する機械化学的研磨法を用いた方が研磨厚の制御、研磨
面の平坦性で有利である。図5(a)は裏面研磨を行っ
た(工程19終了)段階での断面図である。
(工程20)。これはSi裏面と裏面の配線パターンと
の絶縁を保つために形成するものである。図5(b)は
NSG膜16を形成した(工程20終了)段階での断面
図である。
通電極2’,5を露出させる(工程21〜工程23(ホ
トレジストの塗布・露光・現像、エッチング、レジスト
除去))。図5(c)はNSG膜16のパターニングが
終了(工程23終了)した段階での断面図である。
(工程25)をスパッタし、電解めっきを行い(工程2
6)、めっき膜のパターニング(工程26〜28(ホト
レジストの塗布・露光・現像、エッチング、レジスト除
去))を行ない図1における接続用配線6を形成する。
図5(d)は裏面のめっき配線(接続用配線)6をパタ
ーニングした後(工程28終了)段階での断面図であ
る。
分割するときに、貫通電極2を半分に分割する(工程2
9)。これにより、貫通電極2’は図1における側面電
極2となる。図5(e)はチップ分割工程を示してい
る。
体装置を製造できる。なお、ここでは図1における保護
膜4の製造工程については省略したが、保護膜4の形成
は一般的な方法により行える。また、ここ(図4,5)
では、1つの半導体装置についての製造工程について示
したが、上述の製造方法によれば、1枚のSi基板から
複数個の半導体装置を一括して製造することが可能であ
る。
貫通電極5と接続用配線6によって、側面に露出する電
極の機械的安定性を向上させたが、これに限るものでは
なく、側面に露出する電極を、その側面に垂直な方向に
断面積の変化する形状としても良い。例えば、図6(平
面図)に示すような貫通電極2”を側面電極としてもよ
い。この構成であっても、貫通電極(側面電極)2”は
側面に垂直な方向の力に対して強くなる。
ば、従来例で示したように側面電極同士を縦方向(厚み
方向)に位置合わせして接合することで、配線長さが短
く、且つ、小型の半導体装置を構成できる。
垂直な方向に対して機械的強度が強いため、複数個の半
導体装置を、側面電極同士が横方向に接合するように、
配列する(図7参照)ことも可能であり、この場合も半
導体装置間の配線長さを短くできるという効果を得るこ
とができる。図7の半導体装置は、LSIチップ1,2
1における側面電極2,22を位置合わせし、半田30
等を介して接続することで形成できる。
極の機械的強度を向上させることができ、側面電極を縦
方向(厚み方向)に積層して電気的接続を行う半導体装
置、もしくは、横方向に配列して電気的接続を行う半導
体装置の信頼性を向上できる。
図である。
図である。
である。
る。
す図である。
Claims (3)
- 【請求項1】 基板側面に露出し、該基板を厚み方向に
貫通する複数の側面電極と、 各側面電極に対応して、その基板内側に形成されてお
り、前記基板を厚み方向に貫通する複数の貫通電極と、 前記基板の表裏両面において、各側面電極とそれに対応
する貫通電極とを接続する接続配線と、を有することを
特徴とする半導体装置。 - 【請求項2】 基板側面に露出し、該基板を厚み方向に
貫通する複数の側面電極を備えてなる半導体装置におい
て、 前記側面電極は、基板側面に垂直な方向において断面積
が変化していることを特徴とする半導体装置。 - 【請求項3】 請求項1または請求項2に記載の半導体
装置が、複数個、前記側面電極を介してその側面の方向
に接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24260599A JP3523815B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24260599A JP3523815B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068513A true JP2001068513A (ja) | 2001-03-16 |
JP3523815B2 JP3523815B2 (ja) | 2004-04-26 |
Family
ID=17091545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24260599A Expired - Fee Related JP3523815B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3523815B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136394A (ja) * | 2003-10-06 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006261643A (ja) * | 2005-01-28 | 2006-09-28 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
US7851278B2 (en) | 2003-10-06 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8207589B2 (en) | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
US8692249B2 (en) | 2006-07-28 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
JP2019054155A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体チップ及びその製造方法、並びに、集積回路装置及びその製造方法 |
JP2021180301A (ja) * | 2020-05-12 | 2021-11-18 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 垂直ボンドパッドを含む半導体デバイス |
-
1999
- 1999-08-30 JP JP24260599A patent/JP3523815B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8242585B2 (en) | 2003-10-06 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP4481135B2 (ja) * | 2003-10-06 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
US7851278B2 (en) | 2003-10-06 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101103239B1 (ko) | 2003-10-06 | 2012-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
JP2005136394A (ja) * | 2003-10-06 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006261643A (ja) * | 2005-01-28 | 2006-09-28 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
US8692249B2 (en) | 2006-07-28 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
US9070563B2 (en) | 2006-07-28 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
US8207589B2 (en) | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
US8592936B2 (en) | 2007-02-15 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
JP2019054155A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体チップ及びその製造方法、並びに、集積回路装置及びその製造方法 |
JP2021180301A (ja) * | 2020-05-12 | 2021-11-18 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 垂直ボンドパッドを含む半導体デバイス |
JP7153102B2 (ja) | 2020-05-12 | 2022-10-13 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 垂直ボンドパッドを含む半導体デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP3523815B2 (ja) | 2004-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
JP3554685B2 (ja) | Icチップを支持基板に接合する方法 | |
TWI286454B (en) | Electrical connector structure of circuit board and method for fabricating the same | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
TW200428608A (en) | Semiconductor device and manufacturing method thereof | |
US20030134497A1 (en) | Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit | |
JP3927783B2 (ja) | 半導体部品 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JP2001044197A (ja) | 半導体装置及びその製造方法 | |
JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
US7135762B2 (en) | Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument | |
JP2001068513A (ja) | 半導体装置 | |
US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
JPH11204519A (ja) | 半導体装置及びその製造方法 | |
JP3874669B2 (ja) | 配線基板の製造方法 | |
JP2002343925A (ja) | マルチチップモジュールの製造方法 | |
JP2004006835A (ja) | 半導体装置及びその製造方法 | |
JP4119740B2 (ja) | 半導体装置の製造方法 | |
KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
JP4182340B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH118249A (ja) | 配線の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040106 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040106 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |