JP4119740B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4119740B2 JP4119740B2 JP2002367392A JP2002367392A JP4119740B2 JP 4119740 B2 JP4119740 B2 JP 4119740B2 JP 2002367392 A JP2002367392 A JP 2002367392A JP 2002367392 A JP2002367392 A JP 2002367392A JP 4119740 B2 JP4119740 B2 JP 4119740B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- electrode
- semiconductor device
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に電極及びこの電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対して複数の金属膜が積層形成された半導体装置及びその製造方法に関する。
【０００２】
半導体装置の高密度化／高速化／小型化は、今後ますます加速／促進されると予想される。半導体装置は高速化／高集積化／高性能化が進んでおり、このベアチップ状態の半導体装置（半導体チップ）をインターポーザ或いは実装基板（以下、実装基板等という）に実装する実装技術として種々の実装方法が開発されている。具体的には、この実装技術として、ワイヤーボンディング法、ＴＡＢ（テープ・オートメイテッド・ボンディング）法、フリップチップ法等が挙げられる。
【０００３】
ワイヤーボンディング法は、半導体チップを実装基板上にフェイスアップに配置し、この半導体装置の電極と実装基板等上のパッドとをアルミ線または金線によって接続する方法である。また、ＴＡＢ法は、ポリイミド等の耐熱性絶縁膜上に銅配線を設けＴＡＢテープを形成し、半導体装置の電極とＴＡＢテープの銅リードとをバンプを介して接続させる方法である。また、フリップチップ法は、半導体装置上の電極上に金属バンプを真空蒸着／スパッタ／溶融金属ディップ／メッキ法等で形成し、このバンプと実装基板等の表面のパッドとを位置合わせをして接合する方法である。
【０００４】
これらの各方法において、半導体装置を実装基板等に実装（接続）する方法は、フェイスアップ実装のワイヤーボンディング法から、フェイスダウン実装のバンプを用いたＴＡＢ法或いはフリップチップ実装の方法に変更されている。これは、ＴＡＢ法或いはフリップチップ実装の方が、ワイヤーボンディング法に比べて高密度化及び小型化が図れるためである。
【０００５】
【従来の技術】
上記のように、ベアチップ状の半導体装置を実装基板等に実装（接続）する方法は、フェイスアップ実装のワイヤーボンディング法から、フェイスダウンの実装バンプを用いたＴＡＢ法或いはフリップチップ実装方法に変更されている。これは、ＴＡＢ法或いはフリップチップ実装の方が、ワイヤーボンディング法に比べて高密度化及び小型化が図れるためである。よって、ＴＡＢ法或いはフリップチップ実装方法を用いる場合、半導体装置にバンプを形成する必要がある。
【０００６】
以下、バンプを半導体装置に形成する工程を含む半導体装置の製造方法の従来例について説明する。また、以下の説明においては、バンプを半田ボールとし、この半田ボールの製造を電解メッキにより行なう例について説明する。ここで、半田を用いた理由は、信頼性の高い接続ができるからである。また、バンプ形成方法として電解メッキを用いた理由は、電解メッキによれば半田ボールを均一な高さで、かつ低コスト，高歩留で形成することができるためである。
【０００７】
図１及び図２は、第１従来例である半導体装置の製造方法を説明するための図である。尚、図１及び図２では、半導体装置の製造方法における半田ボールの製造方法のみを示している。
【０００８】
図１（Ａ）は、アルミニウムよりなる電極１０２を有した半導体基板１０１にパッシベーション膜１０３が形成された状態を示している。パッシベーション膜１０３の電極１０２と対向する位置にはパッシベーション開口１０４が形成されており、よって電極１０２はパッシベーション開口１０４を介して外部に露出した状態となっている。尚、図中左側に位置する電極１０２は外部接続用の電極であり、後に半田ボール１１２が形成されるものである（図２（Ｇ）参照）。これに対し、図中右側に位置する電極１０２は試験用の電極であり、試験時においてプローブ１１５が接続されるものである（図２（Ｇ）参照）。
【０００９】
このプローブ１１５は、半導体基板１０１の電気的試験を実施するときに電極１０２に接続されるものである。プローブ１１５は直接半田ボール１１２に当接させることも可能であるが、この方法では半田ボール１１２に傷が付いてしまう。このため、近年では半田ボール１１２が形成される電極１０２と別個にプローブ１１５を当接するための電極１０２を形成し、試験時に半田ボール１１２に傷が付くのを防止する方法が多く採用されている。
【００１０】
上記の半導体基板１０１には、図１（Ｂ）に示すように、その上面全面に第１の金属膜１０５及び第２の金属膜１０６がスパッタにより積層形成される。続いて、第２の金属膜１０６の上部にはフォトレジスト１０７がスピンナーにより塗布され、その後に露光／現像／キュアーの工程を実施して半田ボール１１２が形成される左側の電極１０２上にフォトレジスト開口１０８を形成する（図１（Ｃ）参照）。
【００１１】
続いて、第１の金属膜１０５及び第２の金属膜１０６を電解メッキ用の電源供給膜として使用し、電解Ｎｉメッキ処理を行なうことによりＮｉメッキ膜１０９を形成し、更にその上部に電界半田メッキ１１０を形成する。図１（Ｄ）は、Ｎｉメッキ膜１０９及び電界半田メッキ１１０が形成された状態を示している。この際、右側に位置する電極１０２はフォトレジスト１０７に覆われているため、Ｎｉメッキ膜１０９及び電界半田メッキ１１０は形成されない。
【００１２】
続いて、図１（Ｅ）示すようにフォトレジスト１０７を除去し、電界半田メッキ１１０をマスクとして、第１の金属膜１０５及び第２の金属膜１０６をウェットエッチングする。これにより、図２（Ｆ）に示すように、第１の金属膜１０５及び第２の金属膜１０６の不要部分は除去される。
【００１３】
この第１及び第２の金属膜１０５，１０６を除去する方法は、ドライエッチングとウェットエッチングがある。ドライエッチングは装置が高価であると共にエッチング工程が複雑である等の問題点があるため、ウェットエッチングが通常使用される。また、電界半田メッキ１１０をマスクとして、第１及び第２の金属膜１０５，１０６をエッチングするため、マスクとして電界半田メッキ１１０以外のレジストを用いる構成に比べ、製造工程の簡略化及び使用する材料の低減を図ることができる。
【００１４】
上記のように第１及び第２の金属膜１０５，１０６の不要部分が除去されると、次に半導体基板１０１の上面にフラックス（図示せず）を塗布し、これを窒素雰囲気加熱することにより半田酸化物の除去及びバンプ整形処理を行なう。これにより、図２（Ｇ）に示すように、半導体基板１０１の左側の電極１０２上に半田ボール１１２が形成される。
【００１５】
尚、半田ボール１１２の下部に形成された第１の金属膜１０５，第２の金属膜１０６，及びＮｉメッキ膜１０９よりなる金属積層膜は、半田ボール１１２と電極１０２の接合密着のために必要なものであり、バリアメタル或いはＵＢＭ（Under Bump Metal）と呼ばれるものである。
このバリアメタルは、導電性が高いこと、電極１０２との密着性が良好であること、半田ボール１１２との密着性が良好であること、電極１０２および半田ボール１１２との間で拡散が発生しないこと、半田ボール１１２の整形の妨げとならないこと等の特性が要求される。
【００１６】
上記したように電界半田メッキ１１０をマスクとして、その下部に形成されている第１及び第２の金属膜１０５，１０６等をエッチングしバリアメタルを形成する方法は、例えば特許文献１に示されるように公知の技術である。
【００１７】
一方、図３及び図４は、第２従来例である半導体装置の製造方法を示している。尚、図３及び図４においても半導体装置の製造方法中、半田ボールの製造方法のみを示している。また、図３及び図４において、図１及び図２に示した構成と対応する構成には同一符号を付しその説明を省略するものとする。
【００１８】
図３（Ａ）は、アルミニウムよりなる電極１０２を有した半導体基板１０１にパッシベーション膜１０３が形成された状態を示している。パッシベーション膜１０３の電極１０２と対向する位置には、直径Ｗ１のパッシベーション開口１０４が形成されている。尚、第１従来例と異なり、本従来例では図に示すいずれの電極１０２に対しても半田ボール１１２が形成される（図４（Ｇ）参照）。
【００１９】
上記の半導体基板１０１には、図３（Ｂ）に示すように第１及び第２の金属膜１０５，１０６が積層形成され、更に第２の金属膜１０６の上部にはフォトレジスト１０７がスピンナーにより塗布される。このフォトレジスト１０７には露光／現像／キュアーの工程が実施され、半田ボール１１２を形成するためのフォトレジスト開口１０８が形成される（図３（Ｃ）参照）。従来、このフォトレジスト開口１０８の直径Ｗ２は、形成される半田ボール１１２に大きさにより決められていたため、パッシベーション膜１０３に形成されたパッシベーション開口１０４の直径よりも小さく設定されていた（Ｗ１＞Ｗ２）。
【００２０】
続いて、図３（Ｄ）に示すように第１及び第２の金属膜１０５，１０６を電解メッキ用の電源供給膜として使用することによりＮｉメッキ膜１０９及び電界半田メッキ１１０を形成し、次に図３（Ｅ）示すようにフォトレジスト１０７を除去する。
【００２１】
続いて、電界半田メッキ１１０をマスクとして、第１の金属膜１０５及び第２の金属膜１０６をウェットエッチングする。これにより、図４（Ｆ）に示すように、第１の金属膜１０５及び第２の金属膜１０６の不要部分は除去される。
【００２２】
次に、半導体基板１０１の上面にフラックス（図示せず）を塗布し、これを窒素雰囲気加熱することにより半田酸化物の除去及びバンプ整形処理を行なうことにより、図４（Ｇ）に示すように各電極１０２上に半田ボール１１２が形成される。
【００２３】
【特許文献１】
特許第２７４８５３０号公報（第２頁、図１図）
【００２４】
【発明が解決しようとする課題】
ここで、図２（Ｆ）及び図４（Ｆ）に示した電界半田メッキ１１０をマスクとし、第１の金属膜１０５及び第２の金属膜１０６をウェットエッチングする工程に注目する。
【００２５】
第１従来例のように、半田ボール１１２が形成されない電極１０２の形成位置においては、図２（Ｆ）に示す第１及び第２の金属膜１０５，１０６のウェットエッチング工程において、第１及び第２の金属膜１０５，１０６を溶かすエッチング液がアルミニウム製の電極１０２にも作用してしまう。このため、ウェットエッチング工程の終了時点で、電極１０２が大きく損傷したり、また図２（Ｆ）に示すように電極１０２が全て除去されてしまう場合がある（除去された電極１０２Ａを一点鎖線で示す）。
【００２６】
このように電極１０２が損傷した場合には、プローブ１１５との接続が適正に行なわれないおそれがある。また、電極１０２が完全に除去されてしまった場合には、半導体基板１０１のパッシベーション開口１０４と対向する部分は、パッシベーション膜１０３に保護されることなく直接露出した状態となる。このため、
半導体基板１０１上に形成された回路が損傷してしまうおそれがある。
【００２７】
一方、半田ボール１１２が半導体基板１０１上のいずれの電極１０２上にも形成される場合においても、図４（Ｆ）に示すように、第１及び第２の金属膜１０５，１０６のウェットエッチングを実施することにより、電極１０２の電界半田メッキ１１０により覆われていない部位はエッチング液により大きく損傷或いは除去されてしまう。
【００２８】
これは、従来ではパッシベーション開口１０４の直径Ｗ１（図３（Ａ）に示す）がフォトレジスト開口１０８の直径Ｗ２（図３（Ｃ）参照）に比べて大きく（Ｗ１＞Ｗ２）形成されていたため、ウェットエッチングにより第１及び第２の金属膜１０５，１０６が除去されると、各開口１０４，１０８の直径差（面積差）により、エッチング液がパッシベーション開口１０４から電極１０２に進行し、これにより電極１０２の電界半田メッキ１１０により覆われていない部位が損傷或いは除去されてしまう。
【００２９】
尚、上記の問題点を解決する手段として、図１（Ｅ）に示す時点において電極１０２の上部にレジスト或いはマスクを形成し、これによりウェットエッチング工程を実施しても電極１０２上の第１及び第２の金属膜１０５，１０６がエッチングされることを防止することが考えられる。同様に図３（Ｅ）に示す時点において、上記した各開口１０４，１０８の直径差に相当する位置（図４（Ｇ）参照）にレジスト或いはマスクを形成し、これによりウェットエッチング工程を実施しても電極１０２上の第１及び第２の金属膜１０５，１０６がエッチングされることを防止することが考えられる。
【００３０】
しかしながら、この方法では、ウェットエッチング工程を実施する前工程として、所定位置にレジスト或いはマスクを形成する困難な工程（バンプが存在するため、レジスト塗布や露光処理が困難）が必要となり、製造工程の複雑化、及び使用する材料が多くなることにより製造コストが上昇してしまう。
【００３１】
本発明は上記の点に鑑みてなされたものであり、製造工程中に半導体基板上の電極が損傷するのを防止しうる半導体装置及びその製造方法を提供することを目的とする。
【００３２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００３３】
請求項１記載の発明は、
電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
マスクとして使用した前記一の金属膜を除去する第２の除去工程と、を有することを特徴とするものである。
【００３４】
上記発明によれば、除去工程では複数の金属膜の少なくとも一の金属膜をマスクとして実施されるため、複数の金属膜と異なる部材でマスクを形成する方法に比べ、製造工程の簡単化を図ることができる。また、一の金属膜をマスクとして他の金属膜を除去する除去工程において、他の金属膜にオーバエッチ（アンダーカット）が発生していても、第２の除去工程により一の金属膜は除去されるため、オーバエッチ発生部分における一の金属膜が剥離して半導体基板上や金属膜上に付着することを防止できる。
【００３５】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記第２の除去工程は、
前記開口部上に形成された前記複数の金属膜上に、該第２の除去工程では除去されない材料よりなる電極部材を形成した後に実施することを特徴とするものである。
【００３６】
上記発明によれば、第２の除去工程を実施することにより前記一の金属膜を除去する処理を実施しても、半導体基板上の電極は、第２の除去工程では除去されない材料よりなる電極部材で保護されている。このため、第２の除去工程の実施中に、半導体基板上に形成された電極が損傷することを確実に防止することができる。
【００３７】
また、請求項３記載の発明は、
請求項１または２記載の半導体装置の製造方法において、
前記複数の金属膜の形成位置が前記開口部の形成位置を含むよう選定し、
かつ、前記一の金属膜を前記開口部上にパターニングしてマスクを形成する際、前記一の金属膜の面積が前記開口部の面積よりも広くなるよう形成することを特徴とするものである。
【００３８】
上記発明によれば、開口部は一の金属膜により覆われることとなるため、除去工程において前記の他の金属膜を除去する際、電極が他の金属膜を除去と同時に除去されることを防止できる。
【００３９】
また、請求項４記載の発明は、
電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
を有し、
前記他の金属膜を除去する前に、電解メッキにより前記複数の金属膜上に複数の外部接続端子を形成することを特徴とするものである。
【００５６】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００５７】
図５乃至図８は、本発明の第１実施例である半導体装置５０Ａ及びその製造方法を説明するための図である。図５は半導体装置５０Ａの底面図であり、図６乃至図８は、半導体装置５０Ａの製造方法を製造工程に沿って示す図である。尚、図６乃至図８では、半導体装置５０Ａの製造工程の内、本発明の要部となる半田ボール１１２の製造方法のみ図示し説明するものとする。
【００５８】
先ず、図５及び図８（Ｏ）を用いて半導体装置５０Ａの構成について説明する。半導体装置５０Ａは、大略すると電極１２が形成された半導体基板１０、バッシベーション膜１３（絶縁膜）、バリアメタル２１、及びプローブ用電極３０等により構成されている。
【００５９】
半導体基板１０は例えばシリコン基板であり、その回路形成面にはアルミニウムよりなる複数の電極１２が形成されている。また、半導体基板１０の回路形成面は絶縁膜（本実施例では窒化珪素）であるパッシベーション膜１３により覆われており、電極１２と対向する位置にはパッシベーション開口１４が形成されている。
【００６０】
図８（Ｏ）における左側に位置する電極１２の上部には、バリアメタル２１（請求項記載の電極上金属膜に相当する）及び半田ボール２２が形成されている。バリアメタル２１の下部はパッシベーション開口１４を介して電極１２と接合しており、またバリアメタル２１の上部は半田ボール２２と接合している。また、図８（Ｏ）における右側に位置する電極１２の上部には、プローブ用電極３０が形成されている。
【００６１】
バリアメタル２１は、電極１２上に第１の金属膜１５，第２の金属膜１６，Ｎｉメッキ膜１９が積層された構成とされている。このバリアメタル２１を構成する第１の金属膜１５は、後述するように第２の金属膜１６をマスクとして形成される。
【００６２】
即ち、バリアメタル２１は、前記複数の金属膜１５，１６，１９の内、その中の一の金属膜である第２の金属膜１６をマスクとし、この第２の金属膜１６よりも半導体基板１０に近い第１の金属膜１５をエッチングした構成とされている。よって、バリアメタル２１を構成する各金属膜１５，１６，１９と異なる部材（例えば、レジスト）を用いてマスクを形成する方法に比べ、製造工程の簡単化及び製造コストの低減を図ることができる。
【００６３】
更に、バリアメタル２１は、導電性が高いこと、電極１２との密着性が良好であること、半田ボール２２との密着性が良好であること、電極１２および半田ボール２２との間で拡散が発生しないこと、半田ボール１１２の整形の妨げとならないこと等の特性が要求される。このため、第１の金属膜１５の材質としてチタン（Ｔｉ）が選定されており、第２の金属膜１６及びＮｉメッキ膜１９の材質としてニッケル（Ｎｉ）が選定されている。
【００６４】
一方、プローブ用電極３０（請求項に記載の絶縁膜上金属膜に相当する）は、電極１２上に第１の金属膜１５のみが形成された構成とされている。このプローブ用電極３０を構成する第１の金属膜１５は、後述するようにバリアメタル２１を構成する第１の金属膜１５と同時に形成されるものである。よって、プローブ用電極３０をバリアメタル２１で用いている材料と異なる材料で形成する方法に比べ、製造工程の簡単化及び製造コストの低減を図ることができる。
【００６５】
上記構成とされた半導体装置５０Ａにおいて、半田ボール２２は外部接続端子として機能するものであり、半導体装置５０Ａを実装基板等に実装する際に実装基板に形成されたパッドと接合される。これに対し、プローブ用電極３０は試験用の電極であり、試験時においてプローブ３２が接続されるものである。
【００６６】
このように、実装に用いる半田ボール２２と試験に用いるプローブ用電極３０を別個に形成しておくことにより、試験時に半田ボール２２にプローブ３２を当接させる必要がなくなり、半田ボール２２に傷が付くのを防止することができる。尚、上記の説明における「上部」は図８（Ｏ）における矢印Ｘ１方向側であり、「下部」は矢印Ｘ２方向側である。
【００６７】
次に、上記構成とされた半導体装置５０Ａの製造方法について説明する。
【００６８】
図６（Ａ）は、アルミニウムよりなる電極１２を有した半導体基板１０にパッシベーション膜１３が形成された状態を示している。パッシベーション膜１３の電極１２と対向する位置にはパッシベーション開口１４が形成されており、よって電極１２はパッシベーション開口１４を介して外部に露出した状態となっている。
【００６９】
尚、図中左側に位置する電極１２は外部接続用の電極であり、後にバリアメタル２１及び半田ボール２２が形成されるものである（図８（Ｏ）参照）。これに対し、図中右側に位置する電極１２は試験用の電極であり、試験時においてプローブ３２が接続されるものである（図２（Ｏ）参照）。
【００７０】
上記半導体基板１０に対し、先ず電極１２のパッシベーション開口１４から露出した部分に形成されている２ｎｍ程度の表面酸化物を、シリコンウェハーをターゲットにしたスパッタリングにより除去（パターニング）する。続いて、この半導体基板１０上には、図６（Ｂ）に示されるように、第１の金属膜１５及び第２の金属膜１６が形成される。
【００７１】
具体的には、半導体基板１０はスパッタ装置に装着され、先ず第１の金属膜１５となるチタン（Ｔｉ）を、１００秒，５００ｎｍの厚さで半導体基板１０の電極１２が形成された回路形成面側の全面に形成する。続いて、第２の金属膜１６となるニッケル（Ｎｉ）を、１２０秒，５００ｎｍの厚さで第１の金属膜１５の上面全面に形成する。
【００７２】
上記のように第１及び第２の金属膜１５，１６が形成されると、続いてフォトレジストを半導体基板１０上にスピナーにより塗布する。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理が順次行なわれる。これにより、図６（Ｃ）に示されるように、所定形状にパターニングされたフォトレジスト１７が形成される。このフォトレジスト１７は、各電極１２の上部位置に形成されている。また、その直径Ｗ４は、パッシベーション膜１３に形成されているパッシベーション開口１４の直径Ｗ３よりも大きくなるよう設定されている（Ｗ４＞Ｗ３）。
【００７３】
続いて、フォトレジスト１７をマスクとし、ＨＮＯ3を含むエッチャントにより第２の金属膜１６をエッチングする。図６（Ｄ）は、このエッチング処理が終了した状態を示している。このエッチングは、フォトレジスト１７をマスクとして実施されるため、かつ上記のエッチャントは第１の金属膜１５（Ｔｉ）を腐食しないため、第２の金属膜１６のフォトレジスト１７に形状に対応した部分は溶けずに残存する。
【００７４】
第２の金属膜１６のエッチング後の直径は、フォトレジスト１７の直径と等しくなるためＷ４となる。よって、第２の金属膜１６の直径Ｗ４も、パッシベーション開口１４の直径Ｗ３よりも大きくなる（Ｗ４＞Ｗ３）。上記の第２の金属膜１６に対するエッチング処理が終了すると、フォトレジスト１７をレジスト剥離装置により除去する。図６（Ｅ）は、フォトレジスト１７を除去した状態を示している。
【００７５】
続いて、半導体基板１０はスピナーに装着され、半導体基板１０上にフォトレジストが塗布される。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理が順次行なわれ、これにより図７（Ｆ）に示されるように、フォトレジスト用開口２６Ａを有した第２のフォトレジスト２５Ａが形成される。
【００７６】
この第２のフォトレジスト２５Ａの形成時には、フォトレジスト用開口２６Ａが開口された第２の金属膜１６の上部にレジスト残であるスカム２７が存在している場合がある。このため、半導体基板１０をアッシング装置に装着し、スカム２７をアッシング除去する処理が行なわれる。図７（Ｇ）は、スカム２７のアッシング除去が終了した状態を示している。
【００７７】
続いて、半導体基板１０に形成されている第１の金属膜１５を電源供給膜として使用することにより、フォトレジスト用開口２６Ａ内に位置する第２の金属膜１６をメッキ液のカソードとし、ニッケル（Ｎｉ）の電界メッキ処理を実施する。これにより、図９（Ｈ）に示されるように、フォトレジスト用開口２６Ａ内の第２の金属膜１６上に２μｍ厚のＮｉメッキ膜１９を形成する。このＮｉメッキ膜１９は、第２の金属膜１６と、後に形成される半田ボール２２との密着性を高める機能を奏する中間層として機能する。
【００７８】
Ｎｉメッキ膜１９の形成が終了すると、続いて連続処理により電解半田メッキ２０が電解メッキにより形成される。本実施例における電解半田メッキ２０のメッキ組成は、Ｐｂ／Ｓｎの共晶半田であり重量比でＰｂ：Ｓｎ＝３８：６２である。図７（Ｉ）は、Ｎｉメッキ膜１９上に電解半田メッキ２０が形成された状態を示している。
【００７９】
電解半田メッキ２０のメッキ処理が終了すると、第２のフォトレジスト２５Ａの除去が行なわれる。これにより、図７（Ｊ）に示すように、第１の金属膜１５及び右側に位置する電極１２上の第２の金属膜１６が露出した状態となる。
【００８０】
続いて、第１の金属膜１５の不要部分を除去（パターニング）するエッチング処理を実施する。このエッチング処理を行なう際、左側に位置する電極１２上の第１の金属膜１５は電解半田メッキ２０がマスクとなり、右側に位置する電極１２上の第１の金属膜１５は第２の金属膜１６がマスクとなる。
【００８１】
このエッチングに用いるエッチャントは、ＮＨ4ＯＨを含む混合液である。このエッチャントは、第１の金属膜１５（Ｔｉ）のみを溶解し、第２の金属膜１６（Ｎｉ），Ｎｉメッキ膜１９，及び電解半田メッキ２０を溶解しない選択性エッチャントである。よって、このエッチング処理を実施することにより、図８（Ｋ）に示すように、電解半田メッキ２０及び第２の金属膜１６の形成位置を除き、第１の金属膜１５は除去（パターニング）される。
【００８２】
この際、前記したように第２の金属膜１６の直径Ｗ４はパッシベーション開口１４の直径Ｗ３よりも大きい（Ｗ４＞Ｗ３）であるため、第２のフォトレジスト２５Ａの除去（パターニング）により電極１２が直接外部に露出することはない。このため、エッチング処理時に、エッチャントが電極１２に至ることはなく、よって第１の金属膜１５のエッチング時に電極１２が損傷することを確実に防止し保護することができる。
【００８３】
また、上記の第１の金属膜１５をエッチング処理する際、左側に位置する電極１２上の第１の金属膜１５は、電解半田メッキ２０，Ｎｉメッキ膜１９，及び第２の金属膜１６がマスクとして機能しても、エッチャントにより側部がエッチングされオーバエッチ部２８（アンダーカット）が発生してしまうことがある。右側に位置する電極１２上の第１の金属膜１５も同様であり、第２の金属膜１６がマスクとして機能しても、エッチャントにより側部がエッチングされオーバエッチ部２８が発生してしまうことがある。
【００８４】
図では、図示の便宜上第１の金属膜１５及び第２の金属膜１６の膜厚を大きく描いているためオーバエッチ部２８の深さは小さく見えるが、エッチング時間管理の制御にもよるが実際は深いものである。よって、第１の金属膜１５に対して第２の金属膜１６の外周縁は外方に向け長く延出した状態となる。
【００８５】
このため、この第２の金属膜１６の延出部分（以下、これを延出金属膜という）は、例えば半導体基板１０のダイシング時に吹き付けられる冷却水により飛散した場合、電解半田メッキ２０，第２の金属膜１６，或いはパッシベーション膜１３上に付着してしまう。この延出金属膜が電解半田メッキ２０等に付着したままであると、実装時にこの飛散金属膜による悪影響が発生し、実装処理が確実に行なわれなかったり、またアンダーフィルレジンを配設する場合にはアンダーフィルレジンの接合力が弱まったりする不都合が発生する。
【００８６】
そこで、本実施例では、電解半田メッキ２０等をマスクとする第１の金属膜１５のエッチング処理が終了した後、第２の金属膜１６を除去するエッチング処理（請求項に記載の第２の除去工程に相当する）を実施する。このエッチング処理に用いるエッチャントは、第２の金属膜１６のみを除去するものが選定されている。図８（Ｌ）は、第２の金属膜１６が除去された状態を示している。
【００８７】
このように、第２の金属膜１６を除去するエッチング処理を実施することにより、前記した延出金属膜が電解半田メッキ２０，第２の金属膜１６，或いはパッシベーション膜１３等に付着することを防止でき、半導体装置５０Ａの実装信頼性の向上を図ることができる。また、第２の金属膜１６を除去するエッチング処理を実施しても、電極１２は第１の金属膜１５により保護されているため、このエッチング処理に用いるエッチャントにより電極１２が損傷することを確実に防止することができる。
【００８８】
上記のように第２の金属膜１６の除去が終了すると、図８（Ｍ）に示すように半導体基板１０の上面全面にフラックス３１が塗布され、続いて半導体基板１０に対してウエハー温度が２００℃となる窒素雰囲気加熱をリフロー装置で実施する。これにより、電解半田メッキ２０に対する酸下物除去が行なわれると共に、図８（Ｎ）に示されるように半田ボール２２のバンプ整形が行われる。続いて、有機化合物によりフラックス３１の洗浄処理が実施され、これにより図８（Ｏ）に示される半導体装置５０Ａが完成する。
【００８９】
次に、上記した第１実施例に係る製造方法の変形例について説明する。
図９は、第１実施例の変形例を示す工程図である。尚、図９において図６乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。また、第１実施例で示した図６（Ａ）〜図７（Ｊ）までの製造方法は本変形例と全く等しいため、以下の説明では図７（Ｊ）以降の製造方法について説明するものとする。
【００９０】
前記した第１実施例に係る半導体装置５０Ａの製造方法では、オーバエッチ部２８を問題として第２の金属膜１６を除去するエッチング処理（第２の除去工程）を実施した。しかしながら、第１の金属膜１５のエッチング処理を精度よく制御できる場合、或いはドライエッチングを行なう場合には、オーバエッチ部２８の発生を抑制することも可能である。
【００９１】
オーバエッチ部２８が発生しない場合には、前記した延出金属膜が発生することはなく、よって第１の金属膜１５のエッチング後に第２の金属膜１６を除去する必要はない。このため、本変形例では、図９（Ａ）に示すように、右側の電極１２上に形成された第１の金属膜１５と第２の金属膜１６によりプローブ用電極３０Ａを形成した構成としている。
【００９２】
よって、図９（Ａ）に示す第１及び第２の金属膜１５，１６よりなるプローブ用電極３０Ａは、第２の金属膜１６を除去（バターニング）することなく、図９（Ｂ）〜図９（Ｄ）に示すようにフラックス３１の塗布処理、電解半田メッキ２０に対する酸下物除去処理、半田ボール２２のバンプ整形処理、及び有機化合物によりフラックス３１の洗浄処理が実施され、これにより図９（Ｄ）に示される半導体装置５０Ｂが製造される。
【００９３】
次に、本発明の第２実施例について説明する。
【００９４】
図１０及び図１１は、第２実施例である半導体装置５０Ｄの製造方法を示す図である。尚、図１０及び図１１において図６乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。また、第１実施例で示した図６（Ａ）〜（Ｅ）までの製造方法は本実施例と全く等しいため、以下の説明では図６（Ｅ）以降の製造方法について説明するものとする。
【００９５】
前記した図６（Ｅ）は、フォトレジスト１７を除去した状態を示している。このフォトレジスト１７を除去した後、この半導体基板１０をスピナーに装着し、半導体基板１０上にフォトレジストを塗布する処理を実施する。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理を順次行ない、これにより図１０（Ｆ）に示されるように、フォトレジスト用開口２６Ｂを有した第２のフォトレジスト２５Ｂが形成される。
【００９６】
この際、本実施例においてはフォトレジスト用開口２６Ｂの深さＨ２が、前記した第１実施例におけるフォトレジスト用開口２６Ａの深さＨ１（図７（Ｆ）参照）に比べて深くなるよう形成されている（Ｈ２＞Ｈ１）。
【００９７】
上記のようにフォトレジスト用開口２６Ｂを有した第２のフォトレジスト２５Ｂが形成されると、続いて図１０（Ｇ）に示すように、スカム２７のアッシングによる除去処理が行なわれる。続いて、半導体基板１０に形成されている第１の金属膜１５を電源供給膜として使用することにより、フォトレジスト用開口２６Ａ内に位置する第２の金属膜１６をメッキ液のカソードとし、ニッケル（Ｎｉ）の電界メッキ処理を実施する。これにより、図１０（Ｈ）に示されるように、フォトレジスト用開口２６Ａ内の第２の金属膜１６上にＮｉメッキ膜１９を形成する。
【００９８】
Ｎｉメッキ膜１９の形成が終了すると、続いて連続処理により金バンプ３３が電解メッキにより形成される。図１０（Ｉ）は、Ｎｉメッキ膜１９上に金バンプ３３が形成された状態を示している。
【００９９】
金バンプ３３のメッキ処理が終了すると、第２のフォトレジスト２５Ｂの除去が行なわれる。これにより、図１０（Ｊ）に示すように、第１の金属膜１５及び右側に位置する電極１２上の第２の金属膜１６が露出した状態となる。
【０１００】
続いて、第１の金属膜１５の不要部分を除去（パターニング）するエッチング処理を実施する。このエッチング処理を行なう際、本実施例においても左側に位置する電極１２上の第１の金属膜１５は電解半田メッキ２０がマスクとなり、右側に位置する電極１２上の第１の金属膜１５は金バンプ３３がマスクとなる。
【０１０１】
このエッチングに用いるエッチャントは、第１の金属膜１５（Ｔｉ）のみを溶解し、第２の金属膜１６（Ｎｉ），Ｎｉメッキ膜１９，及び金バンプ３３を溶解しない選択性エッチャントである。よって、このエッチング処理を実施することにより、図１１（Ｋ）に示すように、金バンプ３３及び第２の金属膜１６の形成位置を除き、第１の金属膜１５は除去（パターニング）される。
【０１０２】
この際、第２の金属膜１６の直径Ｗ４はパッシベーション開口１４の直径Ｗ３よりも大きい（Ｗ４＞Ｗ３）であるため、本実施例においても第２のフォトレジスト２５Ａの除去（パターニング）により電極１２が直接外部に露出することはない。このため、エッチング処理時に、エッチャントが電極１２に至ることはなく、よって第１の金属膜１５のエッチング時に電極１２が損傷することを確実に防止し保護することができる。
【０１０３】
また、本実施例においても第１の金属膜１５をエッチング処理する際にオーバエッチ部２８（アンダーカット）が発生しているため、上記の第１の金属膜１５に対するエッチング処理が終了した後、第２の金属膜１６を除去するエッチング処理を実施している。よって、本実施例においても、延出金属膜が金バンプ３３，第２の金属膜１６，或いはパッシベーション膜１３等に付着することを防止でき、半導体装置５０Ｃの実装信頼性の向上を図ることができる。
【０１０４】
また、前記した第１実施例では、第２の金属膜１６を除去するエッチング処理を実施した後、半田ボール２２を形成するためにフラックス３１の塗布処理、電解半田メッキ２０に対する酸下物除去処理、半田ボール２２のバンプ整形処理を実施したが、本実施例では半田を用いておらず、半田ボール２２に代えて金バンプ３３を形成した構成としている。このため、半田ボール２２を形成するのに必要な前述のフラックス塗布処理等が不要となり、第２の金属膜１６を除去するエッチング処理を実施した時点で図１１（Ｌ）に示すように半導体装置５０Ｃが完成する。よって、本実施例によれば、第１実施例に比べて半導体装置５０Ｄの製造工程の簡単化を図ることができる。
【０１０５】
尚、図１２は第２実施例の変形例を示している。第２実施例においても、第１の金属膜１５のエッチング処理を精度よく制御できる場合、或いはドライエッチングを行なう場合には、第１の金属膜１５のエッチング後に第２の金属膜１６を除去する必要はない。このため、本変形例では、図１２に示すように、右側の電極１２上に形成された第１の金属膜１５と第２の金属膜１６によりプローブ用電極３０Ａを形成した構成としている。
【０１０６】
次に、本発明の第３実施例について説明する。
【０１０７】
図１３乃至図１５は、第３実施例である半導体装置５０Ｅの製造方法を示す図である。尚、図１３乃至図１５において図６乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。
【０１０８】
図１３（Ａ）は、アルミニウムよりなる電極１２を有した半導体基板１０にパッシベーション膜１３が形成された状態を示している。パッシベーション膜１３の電極１２と対向する位置にはパッシベーション開口１４が形成されており、よって電極１２はパッシベーション開口１４を介して外部に露出した状態となっている。尚、本実施例では、左右のいずれの電極１２に対しても後にバリアメタル２１及び半田ボール２２が形成される（図１５（Ｋ）参照）。
【０１０９】
上記半導体基板１０に対し、先ず電極１２のパッシベーション開口１４から露出した部分に形成されている２ｎｍ程度の表面酸化物を、シリコンウェハーをターゲットにしたスパッタリングにより除去する。続いて、この半導体基板１０上には、図１３（Ｂ）に示されるように、第１の金属膜１５及び第２の金属膜１６が第１実施例と同様に形成される。
【０１１０】
上記のように第１及び第２の金属膜１５，１６が形成されると、続いてフォトレジストを半導体基板１０上にスピナーにより塗布し、次にこのフォトレジストに対しプリベーキング、露光処理、現像処理、及びベーキング処理が順次行なわれることにより、図１３（Ｃ）に示されるように、所定形状にパターニングされた第１のフォトレジスト１７が形成される。この第１のフォトレジスト１７は、各電極１２の上部位置に形成されている。また、その直径Ｗ６は、パッシベーション膜１３に形成されているパッシベーション開口１４の直径Ｗ５よりも大きくなるよう設定されている（Ｗ６＞Ｗ５）。
【０１１１】
続いて、第１のフォトレジスト１７をマスクとし、ＨＮＯ3を含むエッチャントにより第２の金属膜１６をエッチングする。図１３（Ｄ）は、このエッチング処理が終了した状態を示している。このエッチングは、第１のフォトレジスト１７をマスクとして実施されるため、かつ上記のエッチャントは第１の金属膜１５（Ｔｉ）を腐食しないため、第２の金属膜１６のフォトレジスト１７に形状に対応した部分は溶けずに残存する。この際、第２の金属膜１６のエッチング後の直径はフォトレジスト１７の直径と等しくなるためＷ４となり、パッシベーション開口１４の直径Ｗ３よりも大きくなる（Ｗ４＞Ｗ３）。
【０１１２】
上記の第２の金属膜１６に対するエッチング処理が終了すると、第１のフォトレジスト１７をレジスト剥離装置により除去する。図１３（Ｅ）は、フォトレジスト１７を除去した状態を示している。
【０１１３】
続いて、半導体基板１０はスピナーに装着され、半導体基板１０上にフォトレジストが塗布される。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理が順次行なわれ、これにより図１４（Ｆ）に示されるように、各電極１２の上部に共にフォトレジスト用開口２６Ｃを有した第２のフォトレジスト２５Ｃが形成される。
【０１１４】
続いて、半導体基板１０に形成されている第１の金属膜１５を電源供給膜として使用することにより、フォトレジスト用開口２６Ｃ内に位置する第２の金属膜１６をメッキ液のカソードとし、電界メッキ処理を実施することにより、Ｎｉメッキ膜１９及び電解半田メッキ２０を形成する。図１４（Ｇ）は、Ｎｉメッキ膜１９及び電解半田メッキ２０が形成された状態を示している（スカム２７のアッシングによる除去処理の説明は省略している）。
【０１１５】
電解半田メッキ２０のメッキ処理が終了すると、図１４（Ｈ）に示すように、第２のフォトレジスト２５Ｃの除去が行なわれる。続いて、第１の金属膜１５の不要部分を除去（パターニング）するエッチング処理を実施する。このエッチング処理を行なう際、各電解半田メッキ２０がマスクとなり第１の金属膜１５のエッチング処理が行なわれる。
【０１１６】
このエッチングに用いるエッチャントも第１の金属膜１５（Ｔｉ）のみを溶解し、第２の金属膜１６（Ｎｉ），Ｎｉメッキ膜１９，及び電解半田メッキ２０を溶解しない選択性エッチャントである。よって、このエッチング処理を実施することにより、図１４（Ｉ）に示すように、各電解半田メッキ２０の形成位置を除き、第１の金属膜１５は除去される。
【０１１７】
また、本実施例においても、オーバエッチ部２８（アンダーカット）が発生し延出金属膜が発生するおそれがあるため、第１の金属膜１５のエッチング処理が終了した後、第２の金属膜１６を除去するエッチング処理を実施している。このエッチング処理に用いるエッチャントは、第２の金属膜１６のみを除去するものが選定されている。図１４（Ｊ）は、第２の金属膜１６が除去された状態を示している。
【０１１８】
続いて、半田ボール２２を形成するためのフラックス３１の塗布処理、電解半田メッキ２０に対する酸下物除去処理、半田ボール２２のバンプ整形処理、及び有機化合物によりフラックス３１の洗浄処理が実施され、これにより図１５（Ｋ）に示される半導体装置５０Ｅが製造される。上記したように、各電極１２上にバリアメタル２１及び半田ボール２２を形成する半導体装置５０Ｅにおいても、上記の製造方法を用いることにより、製造工程中に電極１２に損傷が発生することを確実に防止することができる。
【０１１９】
図１６は、第３実施例の変形例を示す工程図である。尚、図１６において図１３乃至図１５に示した構成と同一構成については同一符号を付してその説明を省略する。また、第３実施例で示した図１３（Ａ）〜図１４（Ｈ）までの製造方法は本変形例と全く等しいため、以下の説明では図１４（Ｉ）以降の製造方法について説明するものとする。
【０１２０】
第３実施例においても、第１の金属膜１５のエッチング処理を精度よく制御できる場合、或いはドライエッチングを行なう場合には、図１６（Ａ）に示すように、オーバエッチ部２８は発生しておらず、第１の金属膜１５のエッチング後に第２の金属膜１６を除去する必要はない。このため、本変形例では、図１６（Ｂ）に示すように、第２の金属膜１６のエッチング処理を行なうことなく、略同一の直径を有する第１の金属膜１５と第２の金属膜１６によりバリアメタル２１を有した半導体装置５０Ｆを製造することとした。
【０１２１】
次に、本発明の第４乃至第９実施例について、図１７乃至図２３を参照して説明する。
図１７及び図１８は、第４実施例である半導体装置５０Ｇを示している。図１７は半導体装置５０Ｇの底面図であり、図１８は半導体装置５０Ｇの断面図である。
【０１２２】
上記した各実施例では、第１の金属膜１５または／及び第２の金属膜１６を半導体基板１０上に残存させる際、プローブ用電極３０として電極１２の上部に形成する構成とされていた。しかしながら、第１の金属膜１５または／及び第２の金属膜１６はプローブ用電極３０以外にも種々の利用が可能なものであり、またその形成位置も必ずしも電極１２の上部に限定されものではない。即ち、第１の金属膜１５または／及び第２の金属膜１６は、パッシベーション膜１３上の任意の位置に形成することが可能なものである。
【０１２３】
そこで本実施例では、先に説明した第１実施例における図８（Ｌ）のようにして形成される第１の金属膜１５を電極１２の上部位置ではなく、図１７に示すように半導体基板１０のコーナ部に形成することにより、アライメントマーク４０として用いたものである。
【０１２４】
図１９は、第５実施例である半導体装置５０Ｈを示している。本実施例では、電源用半田ボール２２Ａを第１の金属膜１５により形成される電源配線４１により接続した構成としたものである。この構成することにより、電源配線４１のインピーダンス低減を図ることができ、また高周波ノイズの低減を図ることができ、安定した電源供給を行なうことができる。
【０１２５】
図２０は、第６実施例である半導体装置５０Ｉを示している。本実施例では、半田ボール２２が形成されたバリアメタル２１を構成する第１の金属膜１５を直接引き出すことにより、プローブが当接される引き出しパッド４２を形成したものである。この構成とすることにより、半導体基板１０にプローブ接続用の電極１２を形成する必要がなくなり、半導体基板１０の配線設計を容易化することができる。
【０１２６】
図２１は、第７実施例である半導体装置５０Ｊを示している。本実施例では、第１の金属膜１５により再配線４３を形成したことを特徴としている。これにより、電極形成位置４４と異なる位置に半田ボール２２を形成することが可能となる。
【０１２７】
本実施例の構成とすることにより、等ピッチでかつ近接させて半田ボール２２を配置することが可能となり、半田ボール２２の疲労破破壊寿命を長くすることができる。即ち、疲労破壊寿命は全バンプセンターと最遠バンプ間距離の２乗に反比例することが知られており、よって本実施例の構成することにより疲労破壊寿命の向上を図ることができる。また、再配線４３を設けることにより、アルミニウムよりなる電極１２への熱疲労ストレス低減、及び半田ボール２２の配設位置の自由度が広がり、半導体装置５０Ｊの高密度を図ることができる。
【０１２８】
図２２は、第８実施例である半導体装置５０Ｋを示している。本実施例では、第１の金属膜１５をいわゆるグランドベタ層として用いたことを特徴としている。このため、第１の金属膜１５はグランド用半田ボール２２Ｂに電気的に接続された構成とされている。
【０１２９】
この構成することにより、半導体基板１０に形成された電子回路に電磁波等の外乱が影響することを防止でき、半導体装置５０Ｋの動作信頼性を高めることができる。更に、この第１の金属膜１５を放熱部材としても用いることも可能であり、この場合には半導体基板１０の回路形成面で発生した熱を効率よく放熱することができ、これによっても半導体装置５０Ｋの動作信頼性を高めることができる。
【０１３０】
図２３は、第９実施例である半導体装置５０Ｌを示している。本実施例は第８実施例である半導体装置５０Ｋの背面中央位置にダミーバンプ４５を形成したことを特徴とするものである。このダミーバンプ４５を設けることにより、回路形成面で発生した熱をより効率よく放熱することができる。尚、図２２及び図２３では、第１の金属膜１５をベタ層としたが、メッシュ状としてもよい。
【０１３１】
以上の説明に関し、更に以下の項を開示する。
【０１３２】
（付記１） 電極が形成された半導体基板と、
該半導体基板上に形成されており、前記電極と対向する位置に開口部が形成された絶縁膜と、
積層形成された複数の金属膜と、
を有する半導体装置において、
前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該一の金属膜よりも前記半導体基板に近い金属膜がパターニングされた構成であることを特徴とする半導体装置。
【０１３３】
（付記２） 付記１記載の半導体装置において、
前記複数の金属膜を前記電極と接続するよう前記開口部上に形成したことを特徴とする半導体装置。
【０１３４】
（付記３） 付記１または２記載の半導体装置において、
前記一の金属膜の面積は、前記絶縁膜に形成された開口部の面積よりも広いことを特徴とする半導体装置。
【０１３５】
（付記４） 付記１または２記載の半導体装置において、
前記複数の金属膜の内、一または複数の金属膜が前記絶縁膜の上部に形成されてなることを特徴とする半導体装置。
【０１３６】
（付記５） 付記４記載の半導体装置において、
前記金属膜をアライメントマークとして用いることを特徴とする半導体装置。
【０１３７】
（付記６） 付記４記載の半導体装置において、
前記金属膜を電源またはグランド配線として用いたことを特徴とする半導体装置。
【０１３８】
（付記７） 付記４記載の半導体装置において、
前記金属膜を引き出しパッドとして用いたことを特徴とする半導体装置。
【０１３９】
（付記８） 付記４記載の半導体装置において、
前記金属膜を再配線として用いたことを特徴とする半導体装置。
【０１４０】
（付記９） 付記４記載の半導体装置において、
前記金属膜を放熱部材として用いたことを特徴とする半導体装置。
【０１４１】
（付記１０） 電極が形成された半導体基板と、
該半導体基板上に形成されており、前記電極と対向する位置に開口部が形成された絶縁膜と、
前記電極と接続するよう前記開口部上に積層形成された複数の電極上金属膜と、
前記絶縁膜上に形成された絶縁膜上金属膜と、
を有する半導体装置であって、
複数の電極上金属膜は、前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該一の金属膜よりも前記半導体基板に近い金属膜がパターニングされた構成であり、
かつ、前記絶縁膜上金属膜は、前記電極上金属膜を構成する前記金属膜の内、いずれか一の金属膜と同時に形成されてなることを特徴とする半導体装置。
【０１４２】
（付記１１） 付記１０記載の半導体装置において、
前記電極上金属膜の面積は、前記絶縁膜に形成された開口の面積よりも広いことを特徴とする半導体装置。
【０１４３】
（付記１２） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜をアライメントマークとして用いることを特徴とする半導体装置。
【０１４４】
（付記１３） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を電源またはグランド配線として用いたことを特徴とする半導体装置。
【０１４５】
（付記１４） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を引き出しパッドとして用いたことを特徴とする半導体装置。
【０１４６】
（付記１５） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を再配線として用いたことを特徴とする半導体装置。
【０１４７】
（付記１６） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を放熱部材として用いたことを特徴とする半導体装置。
【０１４８】
（付記１７） 電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
を有することを特徴とする半導体装置の製造方法。
【０１４９】
（付記１８） 付記１７記載の半導体装置の製造方法において、
前記複数の金属膜の形成位置が前記開口部の形成位置を含むよう選定し、
かつ、前記一の金属膜を前記開口部上にパターニングしてマスクを形成する際、前記一の金属膜の面積が前記開口部の面積よりも広くなるよう形成することを特徴とする半導体装置の製造方法。
【０１５０】
（付記１９） 付記１７または１８記載の半導体装置の製造方法において、更に、マスクとして使用した前記一の金属膜を除去する第２の除去工程を有することを特徴とする半導体装置の製造方法。
【０１５１】
（付記２０） 付記１９記載の半導体装置の製造方法において、
前記第２の除去工程は、
前記開口部上に形成された前記複数の金属膜上に、該第２の除去工程では除去されない材料よりなる電極部材を形成した後に実施することを特徴とする半導体装置の製造方法。
【０１５２】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０１５３】
請求項１記載の発明によれば、除去工程では複数の金属膜の少なくとも一の金属膜をマスクとして実施されるため、複数の金属膜と異なる部材でマスクを形成する方法に比べ、製造工程の簡単化を図ることができる。また、一の金属膜をマスクとして他の金属膜を除去する除去工程において、他の金属膜にオーバエッチ（アンダーカット）が発生していても、第２の除去工程により一の金属膜は除去されるため、オーバエッチ発生部分における一の金属膜が剥離して半導体基板上や金属膜上に付着することを防止できる。
【０１５４】
また、請求項２記載の発明によれば、半導体基板上の電極は第２の除去工程では除去されない材料よりなる電極部材で保護されているため、第２の除去工程の実施中に、半導体基板上に形成された電極が損傷することを確実に防止することができる。
【０１５５】
また、請求項３記載の発明によれば、開口部は一の金属膜により覆われることとなるため、除去工程において前記の他の金属膜を除去する際、電極が他の金属膜を除去と同時に除去されることを防止できる。
【図面の簡単な説明】
【図１】第１従来例である半導体装置の製造方法を説明する工程図である（その１）。
【図２】第１従来例である半導体装置の製造方法を説明する工程図である（その２）。
【図３】第２従来例である半導体装置の製造方法を説明する工程図である（その１）。
【図４】第２従来例である半導体装置の製造方法を説明する工程図である（その２）。
【図５】本発明の第１実施例である半導体装置の底面図である。
【図６】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図７】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図８】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である（その３）。
【図９】本発明の第１実施例である半導体装置の製造方法の変形例を説明するための工程図である。
【図１０】本発明の第２実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１１】本発明の第２実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１２】本発明の第２実施例である半導体装置の製造方法の変形例を説明するための工程図である。
【図１３】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１４】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１５】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である（その３）。
【図１６】本発明の第３実施例である半導体装置の製造方法の変形例を説明するための工程図である。
【図１７】本発明の第４実施例である半導体装置の底面図である。
【図１８】本発明の第４実施例である半導体装置の断面図である。
【図１９】本発明の第５実施例である半導体装置の底面図である。
【図２０】本発明の第６実施例である半導体装置の底面図である。
【図２１】本発明の第７実施例である半導体装置の底面図である。
【図２２】本発明の第８実施例である半導体装置の底面図である。
【図２３】本発明の第９実施例である半導体装置の底面図である。
【符号の説明】
１０ 半導体基板
１２ 電極
１２Ａ 電極
１３ パッシベーション膜
１４ パッシベーション開口
１５ 第１の金属膜
１６ 第２の金属膜
１７ フォトレジスト
１９ Ｎｉメッキ膜
２０ 電解半田メッキ
２１ バリアメタル
２２ 半田ボール
２２Ａ 電源用半田ボール
２２Ｂ グランド用半田ボール
２５Ａ〜２５Ｃ 第２のフォトレジスト
２６Ａ〜２６Ｃ フォトレジスト用開口
２７ スカム
２８ オーバエッチ部
３０ プローブ用電極
３０Ａ プローブ用電極
３２ プローブ
３３ 金バンプ
４０ アライメントマーク
４１ 電源配線
４２ 引き出しパッド
４３ 再配線
４４ 電極形成位置
４５ ダミーバンプ
５０Ａ〜５０Ｋ 半導体装置
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に電極及びこの電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対して複数の金属膜が積層形成された半導体装置及びその製造方法に関する。
【０００２】
半導体装置の高密度化／高速化／小型化は、今後ますます加速／促進されると予想される。半導体装置は高速化／高集積化／高性能化が進んでおり、このベアチップ状態の半導体装置（半導体チップ）をインターポーザ或いは実装基板（以下、実装基板等という）に実装する実装技術として種々の実装方法が開発されている。具体的には、この実装技術として、ワイヤーボンディング法、ＴＡＢ（テープ・オートメイテッド・ボンディング）法、フリップチップ法等が挙げられる。
【０００３】
ワイヤーボンディング法は、半導体チップを実装基板上にフェイスアップに配置し、この半導体装置の電極と実装基板等上のパッドとをアルミ線または金線によって接続する方法である。また、ＴＡＢ法は、ポリイミド等の耐熱性絶縁膜上に銅配線を設けＴＡＢテープを形成し、半導体装置の電極とＴＡＢテープの銅リードとをバンプを介して接続させる方法である。また、フリップチップ法は、半導体装置上の電極上に金属バンプを真空蒸着／スパッタ／溶融金属ディップ／メッキ法等で形成し、このバンプと実装基板等の表面のパッドとを位置合わせをして接合する方法である。
【０００４】
これらの各方法において、半導体装置を実装基板等に実装（接続）する方法は、フェイスアップ実装のワイヤーボンディング法から、フェイスダウン実装のバンプを用いたＴＡＢ法或いはフリップチップ実装の方法に変更されている。これは、ＴＡＢ法或いはフリップチップ実装の方が、ワイヤーボンディング法に比べて高密度化及び小型化が図れるためである。
【０００５】
【従来の技術】
上記のように、ベアチップ状の半導体装置を実装基板等に実装（接続）する方法は、フェイスアップ実装のワイヤーボンディング法から、フェイスダウンの実装バンプを用いたＴＡＢ法或いはフリップチップ実装方法に変更されている。これは、ＴＡＢ法或いはフリップチップ実装の方が、ワイヤーボンディング法に比べて高密度化及び小型化が図れるためである。よって、ＴＡＢ法或いはフリップチップ実装方法を用いる場合、半導体装置にバンプを形成する必要がある。
【０００６】
以下、バンプを半導体装置に形成する工程を含む半導体装置の製造方法の従来例について説明する。また、以下の説明においては、バンプを半田ボールとし、この半田ボールの製造を電解メッキにより行なう例について説明する。ここで、半田を用いた理由は、信頼性の高い接続ができるからである。また、バンプ形成方法として電解メッキを用いた理由は、電解メッキによれば半田ボールを均一な高さで、かつ低コスト，高歩留で形成することができるためである。
【０００７】
図１及び図２は、第１従来例である半導体装置の製造方法を説明するための図である。尚、図１及び図２では、半導体装置の製造方法における半田ボールの製造方法のみを示している。
【０００８】
図１（Ａ）は、アルミニウムよりなる電極１０２を有した半導体基板１０１にパッシベーション膜１０３が形成された状態を示している。パッシベーション膜１０３の電極１０２と対向する位置にはパッシベーション開口１０４が形成されており、よって電極１０２はパッシベーション開口１０４を介して外部に露出した状態となっている。尚、図中左側に位置する電極１０２は外部接続用の電極であり、後に半田ボール１１２が形成されるものである（図２（Ｇ）参照）。これに対し、図中右側に位置する電極１０２は試験用の電極であり、試験時においてプローブ１１５が接続されるものである（図２（Ｇ）参照）。
【０００９】
このプローブ１１５は、半導体基板１０１の電気的試験を実施するときに電極１０２に接続されるものである。プローブ１１５は直接半田ボール１１２に当接させることも可能であるが、この方法では半田ボール１１２に傷が付いてしまう。このため、近年では半田ボール１１２が形成される電極１０２と別個にプローブ１１５を当接するための電極１０２を形成し、試験時に半田ボール１１２に傷が付くのを防止する方法が多く採用されている。
【００１０】
上記の半導体基板１０１には、図１（Ｂ）に示すように、その上面全面に第１の金属膜１０５及び第２の金属膜１０６がスパッタにより積層形成される。続いて、第２の金属膜１０６の上部にはフォトレジスト１０７がスピンナーにより塗布され、その後に露光／現像／キュアーの工程を実施して半田ボール１１２が形成される左側の電極１０２上にフォトレジスト開口１０８を形成する（図１（Ｃ）参照）。
【００１１】
続いて、第１の金属膜１０５及び第２の金属膜１０６を電解メッキ用の電源供給膜として使用し、電解Ｎｉメッキ処理を行なうことによりＮｉメッキ膜１０９を形成し、更にその上部に電界半田メッキ１１０を形成する。図１（Ｄ）は、Ｎｉメッキ膜１０９及び電界半田メッキ１１０が形成された状態を示している。この際、右側に位置する電極１０２はフォトレジスト１０７に覆われているため、Ｎｉメッキ膜１０９及び電界半田メッキ１１０は形成されない。
【００１２】
続いて、図１（Ｅ）示すようにフォトレジスト１０７を除去し、電界半田メッキ１１０をマスクとして、第１の金属膜１０５及び第２の金属膜１０６をウェットエッチングする。これにより、図２（Ｆ）に示すように、第１の金属膜１０５及び第２の金属膜１０６の不要部分は除去される。
【００１３】
この第１及び第２の金属膜１０５，１０６を除去する方法は、ドライエッチングとウェットエッチングがある。ドライエッチングは装置が高価であると共にエッチング工程が複雑である等の問題点があるため、ウェットエッチングが通常使用される。また、電界半田メッキ１１０をマスクとして、第１及び第２の金属膜１０５，１０６をエッチングするため、マスクとして電界半田メッキ１１０以外のレジストを用いる構成に比べ、製造工程の簡略化及び使用する材料の低減を図ることができる。
【００１４】
上記のように第１及び第２の金属膜１０５，１０６の不要部分が除去されると、次に半導体基板１０１の上面にフラックス（図示せず）を塗布し、これを窒素雰囲気加熱することにより半田酸化物の除去及びバンプ整形処理を行なう。これにより、図２（Ｇ）に示すように、半導体基板１０１の左側の電極１０２上に半田ボール１１２が形成される。
【００１５】
尚、半田ボール１１２の下部に形成された第１の金属膜１０５，第２の金属膜１０６，及びＮｉメッキ膜１０９よりなる金属積層膜は、半田ボール１１２と電極１０２の接合密着のために必要なものであり、バリアメタル或いはＵＢＭ（Under Bump Metal）と呼ばれるものである。
このバリアメタルは、導電性が高いこと、電極１０２との密着性が良好であること、半田ボール１１２との密着性が良好であること、電極１０２および半田ボール１１２との間で拡散が発生しないこと、半田ボール１１２の整形の妨げとならないこと等の特性が要求される。
【００１６】
上記したように電界半田メッキ１１０をマスクとして、その下部に形成されている第１及び第２の金属膜１０５，１０６等をエッチングしバリアメタルを形成する方法は、例えば特許文献１に示されるように公知の技術である。
【００１７】
一方、図３及び図４は、第２従来例である半導体装置の製造方法を示している。尚、図３及び図４においても半導体装置の製造方法中、半田ボールの製造方法のみを示している。また、図３及び図４において、図１及び図２に示した構成と対応する構成には同一符号を付しその説明を省略するものとする。
【００１８】
図３（Ａ）は、アルミニウムよりなる電極１０２を有した半導体基板１０１にパッシベーション膜１０３が形成された状態を示している。パッシベーション膜１０３の電極１０２と対向する位置には、直径Ｗ１のパッシベーション開口１０４が形成されている。尚、第１従来例と異なり、本従来例では図に示すいずれの電極１０２に対しても半田ボール１１２が形成される（図４（Ｇ）参照）。
【００１９】
上記の半導体基板１０１には、図３（Ｂ）に示すように第１及び第２の金属膜１０５，１０６が積層形成され、更に第２の金属膜１０６の上部にはフォトレジスト１０７がスピンナーにより塗布される。このフォトレジスト１０７には露光／現像／キュアーの工程が実施され、半田ボール１１２を形成するためのフォトレジスト開口１０８が形成される（図３（Ｃ）参照）。従来、このフォトレジスト開口１０８の直径Ｗ２は、形成される半田ボール１１２に大きさにより決められていたため、パッシベーション膜１０３に形成されたパッシベーション開口１０４の直径よりも小さく設定されていた（Ｗ１＞Ｗ２）。
【００２０】
続いて、図３（Ｄ）に示すように第１及び第２の金属膜１０５，１０６を電解メッキ用の電源供給膜として使用することによりＮｉメッキ膜１０９及び電界半田メッキ１１０を形成し、次に図３（Ｅ）示すようにフォトレジスト１０７を除去する。
【００２１】
続いて、電界半田メッキ１１０をマスクとして、第１の金属膜１０５及び第２の金属膜１０６をウェットエッチングする。これにより、図４（Ｆ）に示すように、第１の金属膜１０５及び第２の金属膜１０６の不要部分は除去される。
【００２２】
次に、半導体基板１０１の上面にフラックス（図示せず）を塗布し、これを窒素雰囲気加熱することにより半田酸化物の除去及びバンプ整形処理を行なうことにより、図４（Ｇ）に示すように各電極１０２上に半田ボール１１２が形成される。
【００２３】
【特許文献１】
特許第２７４８５３０号公報（第２頁、図１図）
【００２４】
【発明が解決しようとする課題】
ここで、図２（Ｆ）及び図４（Ｆ）に示した電界半田メッキ１１０をマスクとし、第１の金属膜１０５及び第２の金属膜１０６をウェットエッチングする工程に注目する。
【００２５】
第１従来例のように、半田ボール１１２が形成されない電極１０２の形成位置においては、図２（Ｆ）に示す第１及び第２の金属膜１０５，１０６のウェットエッチング工程において、第１及び第２の金属膜１０５，１０６を溶かすエッチング液がアルミニウム製の電極１０２にも作用してしまう。このため、ウェットエッチング工程の終了時点で、電極１０２が大きく損傷したり、また図２（Ｆ）に示すように電極１０２が全て除去されてしまう場合がある（除去された電極１０２Ａを一点鎖線で示す）。
【００２６】
このように電極１０２が損傷した場合には、プローブ１１５との接続が適正に行なわれないおそれがある。また、電極１０２が完全に除去されてしまった場合には、半導体基板１０１のパッシベーション開口１０４と対向する部分は、パッシベーション膜１０３に保護されることなく直接露出した状態となる。このため、
半導体基板１０１上に形成された回路が損傷してしまうおそれがある。
【００２７】
一方、半田ボール１１２が半導体基板１０１上のいずれの電極１０２上にも形成される場合においても、図４（Ｆ）に示すように、第１及び第２の金属膜１０５，１０６のウェットエッチングを実施することにより、電極１０２の電界半田メッキ１１０により覆われていない部位はエッチング液により大きく損傷或いは除去されてしまう。
【００２８】
これは、従来ではパッシベーション開口１０４の直径Ｗ１（図３（Ａ）に示す）がフォトレジスト開口１０８の直径Ｗ２（図３（Ｃ）参照）に比べて大きく（Ｗ１＞Ｗ２）形成されていたため、ウェットエッチングにより第１及び第２の金属膜１０５，１０６が除去されると、各開口１０４，１０８の直径差（面積差）により、エッチング液がパッシベーション開口１０４から電極１０２に進行し、これにより電極１０２の電界半田メッキ１１０により覆われていない部位が損傷或いは除去されてしまう。
【００２９】
尚、上記の問題点を解決する手段として、図１（Ｅ）に示す時点において電極１０２の上部にレジスト或いはマスクを形成し、これによりウェットエッチング工程を実施しても電極１０２上の第１及び第２の金属膜１０５，１０６がエッチングされることを防止することが考えられる。同様に図３（Ｅ）に示す時点において、上記した各開口１０４，１０８の直径差に相当する位置（図４（Ｇ）参照）にレジスト或いはマスクを形成し、これによりウェットエッチング工程を実施しても電極１０２上の第１及び第２の金属膜１０５，１０６がエッチングされることを防止することが考えられる。
【００３０】
しかしながら、この方法では、ウェットエッチング工程を実施する前工程として、所定位置にレジスト或いはマスクを形成する困難な工程（バンプが存在するため、レジスト塗布や露光処理が困難）が必要となり、製造工程の複雑化、及び使用する材料が多くなることにより製造コストが上昇してしまう。
【００３１】
本発明は上記の点に鑑みてなされたものであり、製造工程中に半導体基板上の電極が損傷するのを防止しうる半導体装置及びその製造方法を提供することを目的とする。
【００３２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００３３】
請求項１記載の発明は、
電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
マスクとして使用した前記一の金属膜を除去する第２の除去工程と、を有することを特徴とするものである。
【００３４】
上記発明によれば、除去工程では複数の金属膜の少なくとも一の金属膜をマスクとして実施されるため、複数の金属膜と異なる部材でマスクを形成する方法に比べ、製造工程の簡単化を図ることができる。また、一の金属膜をマスクとして他の金属膜を除去する除去工程において、他の金属膜にオーバエッチ（アンダーカット）が発生していても、第２の除去工程により一の金属膜は除去されるため、オーバエッチ発生部分における一の金属膜が剥離して半導体基板上や金属膜上に付着することを防止できる。
【００３５】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記第２の除去工程は、
前記開口部上に形成された前記複数の金属膜上に、該第２の除去工程では除去されない材料よりなる電極部材を形成した後に実施することを特徴とするものである。
【００３６】
上記発明によれば、第２の除去工程を実施することにより前記一の金属膜を除去する処理を実施しても、半導体基板上の電極は、第２の除去工程では除去されない材料よりなる電極部材で保護されている。このため、第２の除去工程の実施中に、半導体基板上に形成された電極が損傷することを確実に防止することができる。
【００３７】
また、請求項３記載の発明は、
請求項１または２記載の半導体装置の製造方法において、
前記複数の金属膜の形成位置が前記開口部の形成位置を含むよう選定し、
かつ、前記一の金属膜を前記開口部上にパターニングしてマスクを形成する際、前記一の金属膜の面積が前記開口部の面積よりも広くなるよう形成することを特徴とするものである。
【００３８】
上記発明によれば、開口部は一の金属膜により覆われることとなるため、除去工程において前記の他の金属膜を除去する際、電極が他の金属膜を除去と同時に除去されることを防止できる。
【００３９】
また、請求項４記載の発明は、
電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
を有し、
前記他の金属膜を除去する前に、電解メッキにより前記複数の金属膜上に複数の外部接続端子を形成することを特徴とするものである。
【００５６】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００５７】
図５乃至図８は、本発明の第１実施例である半導体装置５０Ａ及びその製造方法を説明するための図である。図５は半導体装置５０Ａの底面図であり、図６乃至図８は、半導体装置５０Ａの製造方法を製造工程に沿って示す図である。尚、図６乃至図８では、半導体装置５０Ａの製造工程の内、本発明の要部となる半田ボール１１２の製造方法のみ図示し説明するものとする。
【００５８】
先ず、図５及び図８（Ｏ）を用いて半導体装置５０Ａの構成について説明する。半導体装置５０Ａは、大略すると電極１２が形成された半導体基板１０、バッシベーション膜１３（絶縁膜）、バリアメタル２１、及びプローブ用電極３０等により構成されている。
【００５９】
半導体基板１０は例えばシリコン基板であり、その回路形成面にはアルミニウムよりなる複数の電極１２が形成されている。また、半導体基板１０の回路形成面は絶縁膜（本実施例では窒化珪素）であるパッシベーション膜１３により覆われており、電極１２と対向する位置にはパッシベーション開口１４が形成されている。
【００６０】
図８（Ｏ）における左側に位置する電極１２の上部には、バリアメタル２１（請求項記載の電極上金属膜に相当する）及び半田ボール２２が形成されている。バリアメタル２１の下部はパッシベーション開口１４を介して電極１２と接合しており、またバリアメタル２１の上部は半田ボール２２と接合している。また、図８（Ｏ）における右側に位置する電極１２の上部には、プローブ用電極３０が形成されている。
【００６１】
バリアメタル２１は、電極１２上に第１の金属膜１５，第２の金属膜１６，Ｎｉメッキ膜１９が積層された構成とされている。このバリアメタル２１を構成する第１の金属膜１５は、後述するように第２の金属膜１６をマスクとして形成される。
【００６２】
即ち、バリアメタル２１は、前記複数の金属膜１５，１６，１９の内、その中の一の金属膜である第２の金属膜１６をマスクとし、この第２の金属膜１６よりも半導体基板１０に近い第１の金属膜１５をエッチングした構成とされている。よって、バリアメタル２１を構成する各金属膜１５，１６，１９と異なる部材（例えば、レジスト）を用いてマスクを形成する方法に比べ、製造工程の簡単化及び製造コストの低減を図ることができる。
【００６３】
更に、バリアメタル２１は、導電性が高いこと、電極１２との密着性が良好であること、半田ボール２２との密着性が良好であること、電極１２および半田ボール２２との間で拡散が発生しないこと、半田ボール１１２の整形の妨げとならないこと等の特性が要求される。このため、第１の金属膜１５の材質としてチタン（Ｔｉ）が選定されており、第２の金属膜１６及びＮｉメッキ膜１９の材質としてニッケル（Ｎｉ）が選定されている。
【００６４】
一方、プローブ用電極３０（請求項に記載の絶縁膜上金属膜に相当する）は、電極１２上に第１の金属膜１５のみが形成された構成とされている。このプローブ用電極３０を構成する第１の金属膜１５は、後述するようにバリアメタル２１を構成する第１の金属膜１５と同時に形成されるものである。よって、プローブ用電極３０をバリアメタル２１で用いている材料と異なる材料で形成する方法に比べ、製造工程の簡単化及び製造コストの低減を図ることができる。
【００６５】
上記構成とされた半導体装置５０Ａにおいて、半田ボール２２は外部接続端子として機能するものであり、半導体装置５０Ａを実装基板等に実装する際に実装基板に形成されたパッドと接合される。これに対し、プローブ用電極３０は試験用の電極であり、試験時においてプローブ３２が接続されるものである。
【００６６】
このように、実装に用いる半田ボール２２と試験に用いるプローブ用電極３０を別個に形成しておくことにより、試験時に半田ボール２２にプローブ３２を当接させる必要がなくなり、半田ボール２２に傷が付くのを防止することができる。尚、上記の説明における「上部」は図８（Ｏ）における矢印Ｘ１方向側であり、「下部」は矢印Ｘ２方向側である。
【００６７】
次に、上記構成とされた半導体装置５０Ａの製造方法について説明する。
【００６８】
図６（Ａ）は、アルミニウムよりなる電極１２を有した半導体基板１０にパッシベーション膜１３が形成された状態を示している。パッシベーション膜１３の電極１２と対向する位置にはパッシベーション開口１４が形成されており、よって電極１２はパッシベーション開口１４を介して外部に露出した状態となっている。
【００６９】
尚、図中左側に位置する電極１２は外部接続用の電極であり、後にバリアメタル２１及び半田ボール２２が形成されるものである（図８（Ｏ）参照）。これに対し、図中右側に位置する電極１２は試験用の電極であり、試験時においてプローブ３２が接続されるものである（図２（Ｏ）参照）。
【００７０】
上記半導体基板１０に対し、先ず電極１２のパッシベーション開口１４から露出した部分に形成されている２ｎｍ程度の表面酸化物を、シリコンウェハーをターゲットにしたスパッタリングにより除去（パターニング）する。続いて、この半導体基板１０上には、図６（Ｂ）に示されるように、第１の金属膜１５及び第２の金属膜１６が形成される。
【００７１】
具体的には、半導体基板１０はスパッタ装置に装着され、先ず第１の金属膜１５となるチタン（Ｔｉ）を、１００秒，５００ｎｍの厚さで半導体基板１０の電極１２が形成された回路形成面側の全面に形成する。続いて、第２の金属膜１６となるニッケル（Ｎｉ）を、１２０秒，５００ｎｍの厚さで第１の金属膜１５の上面全面に形成する。
【００７２】
上記のように第１及び第２の金属膜１５，１６が形成されると、続いてフォトレジストを半導体基板１０上にスピナーにより塗布する。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理が順次行なわれる。これにより、図６（Ｃ）に示されるように、所定形状にパターニングされたフォトレジスト１７が形成される。このフォトレジスト１７は、各電極１２の上部位置に形成されている。また、その直径Ｗ４は、パッシベーション膜１３に形成されているパッシベーション開口１４の直径Ｗ３よりも大きくなるよう設定されている（Ｗ４＞Ｗ３）。
【００７３】
続いて、フォトレジスト１７をマスクとし、ＨＮＯ3を含むエッチャントにより第２の金属膜１６をエッチングする。図６（Ｄ）は、このエッチング処理が終了した状態を示している。このエッチングは、フォトレジスト１７をマスクとして実施されるため、かつ上記のエッチャントは第１の金属膜１５（Ｔｉ）を腐食しないため、第２の金属膜１６のフォトレジスト１７に形状に対応した部分は溶けずに残存する。
【００７４】
第２の金属膜１６のエッチング後の直径は、フォトレジスト１７の直径と等しくなるためＷ４となる。よって、第２の金属膜１６の直径Ｗ４も、パッシベーション開口１４の直径Ｗ３よりも大きくなる（Ｗ４＞Ｗ３）。上記の第２の金属膜１６に対するエッチング処理が終了すると、フォトレジスト１７をレジスト剥離装置により除去する。図６（Ｅ）は、フォトレジスト１７を除去した状態を示している。
【００７５】
続いて、半導体基板１０はスピナーに装着され、半導体基板１０上にフォトレジストが塗布される。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理が順次行なわれ、これにより図７（Ｆ）に示されるように、フォトレジスト用開口２６Ａを有した第２のフォトレジスト２５Ａが形成される。
【００７６】
この第２のフォトレジスト２５Ａの形成時には、フォトレジスト用開口２６Ａが開口された第２の金属膜１６の上部にレジスト残であるスカム２７が存在している場合がある。このため、半導体基板１０をアッシング装置に装着し、スカム２７をアッシング除去する処理が行なわれる。図７（Ｇ）は、スカム２７のアッシング除去が終了した状態を示している。
【００７７】
続いて、半導体基板１０に形成されている第１の金属膜１５を電源供給膜として使用することにより、フォトレジスト用開口２６Ａ内に位置する第２の金属膜１６をメッキ液のカソードとし、ニッケル（Ｎｉ）の電界メッキ処理を実施する。これにより、図９（Ｈ）に示されるように、フォトレジスト用開口２６Ａ内の第２の金属膜１６上に２μｍ厚のＮｉメッキ膜１９を形成する。このＮｉメッキ膜１９は、第２の金属膜１６と、後に形成される半田ボール２２との密着性を高める機能を奏する中間層として機能する。
【００７８】
Ｎｉメッキ膜１９の形成が終了すると、続いて連続処理により電解半田メッキ２０が電解メッキにより形成される。本実施例における電解半田メッキ２０のメッキ組成は、Ｐｂ／Ｓｎの共晶半田であり重量比でＰｂ：Ｓｎ＝３８：６２である。図７（Ｉ）は、Ｎｉメッキ膜１９上に電解半田メッキ２０が形成された状態を示している。
【００７９】
電解半田メッキ２０のメッキ処理が終了すると、第２のフォトレジスト２５Ａの除去が行なわれる。これにより、図７（Ｊ）に示すように、第１の金属膜１５及び右側に位置する電極１２上の第２の金属膜１６が露出した状態となる。
【００８０】
続いて、第１の金属膜１５の不要部分を除去（パターニング）するエッチング処理を実施する。このエッチング処理を行なう際、左側に位置する電極１２上の第１の金属膜１５は電解半田メッキ２０がマスクとなり、右側に位置する電極１２上の第１の金属膜１５は第２の金属膜１６がマスクとなる。
【００８１】
このエッチングに用いるエッチャントは、ＮＨ4ＯＨを含む混合液である。このエッチャントは、第１の金属膜１５（Ｔｉ）のみを溶解し、第２の金属膜１６（Ｎｉ），Ｎｉメッキ膜１９，及び電解半田メッキ２０を溶解しない選択性エッチャントである。よって、このエッチング処理を実施することにより、図８（Ｋ）に示すように、電解半田メッキ２０及び第２の金属膜１６の形成位置を除き、第１の金属膜１５は除去（パターニング）される。
【００８２】
この際、前記したように第２の金属膜１６の直径Ｗ４はパッシベーション開口１４の直径Ｗ３よりも大きい（Ｗ４＞Ｗ３）であるため、第２のフォトレジスト２５Ａの除去（パターニング）により電極１２が直接外部に露出することはない。このため、エッチング処理時に、エッチャントが電極１２に至ることはなく、よって第１の金属膜１５のエッチング時に電極１２が損傷することを確実に防止し保護することができる。
【００８３】
また、上記の第１の金属膜１５をエッチング処理する際、左側に位置する電極１２上の第１の金属膜１５は、電解半田メッキ２０，Ｎｉメッキ膜１９，及び第２の金属膜１６がマスクとして機能しても、エッチャントにより側部がエッチングされオーバエッチ部２８（アンダーカット）が発生してしまうことがある。右側に位置する電極１２上の第１の金属膜１５も同様であり、第２の金属膜１６がマスクとして機能しても、エッチャントにより側部がエッチングされオーバエッチ部２８が発生してしまうことがある。
【００８４】
図では、図示の便宜上第１の金属膜１５及び第２の金属膜１６の膜厚を大きく描いているためオーバエッチ部２８の深さは小さく見えるが、エッチング時間管理の制御にもよるが実際は深いものである。よって、第１の金属膜１５に対して第２の金属膜１６の外周縁は外方に向け長く延出した状態となる。
【００８５】
このため、この第２の金属膜１６の延出部分（以下、これを延出金属膜という）は、例えば半導体基板１０のダイシング時に吹き付けられる冷却水により飛散した場合、電解半田メッキ２０，第２の金属膜１６，或いはパッシベーション膜１３上に付着してしまう。この延出金属膜が電解半田メッキ２０等に付着したままであると、実装時にこの飛散金属膜による悪影響が発生し、実装処理が確実に行なわれなかったり、またアンダーフィルレジンを配設する場合にはアンダーフィルレジンの接合力が弱まったりする不都合が発生する。
【００８６】
そこで、本実施例では、電解半田メッキ２０等をマスクとする第１の金属膜１５のエッチング処理が終了した後、第２の金属膜１６を除去するエッチング処理（請求項に記載の第２の除去工程に相当する）を実施する。このエッチング処理に用いるエッチャントは、第２の金属膜１６のみを除去するものが選定されている。図８（Ｌ）は、第２の金属膜１６が除去された状態を示している。
【００８７】
このように、第２の金属膜１６を除去するエッチング処理を実施することにより、前記した延出金属膜が電解半田メッキ２０，第２の金属膜１６，或いはパッシベーション膜１３等に付着することを防止でき、半導体装置５０Ａの実装信頼性の向上を図ることができる。また、第２の金属膜１６を除去するエッチング処理を実施しても、電極１２は第１の金属膜１５により保護されているため、このエッチング処理に用いるエッチャントにより電極１２が損傷することを確実に防止することができる。
【００８８】
上記のように第２の金属膜１６の除去が終了すると、図８（Ｍ）に示すように半導体基板１０の上面全面にフラックス３１が塗布され、続いて半導体基板１０に対してウエハー温度が２００℃となる窒素雰囲気加熱をリフロー装置で実施する。これにより、電解半田メッキ２０に対する酸下物除去が行なわれると共に、図８（Ｎ）に示されるように半田ボール２２のバンプ整形が行われる。続いて、有機化合物によりフラックス３１の洗浄処理が実施され、これにより図８（Ｏ）に示される半導体装置５０Ａが完成する。
【００８９】
次に、上記した第１実施例に係る製造方法の変形例について説明する。
図９は、第１実施例の変形例を示す工程図である。尚、図９において図６乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。また、第１実施例で示した図６（Ａ）〜図７（Ｊ）までの製造方法は本変形例と全く等しいため、以下の説明では図７（Ｊ）以降の製造方法について説明するものとする。
【００９０】
前記した第１実施例に係る半導体装置５０Ａの製造方法では、オーバエッチ部２８を問題として第２の金属膜１６を除去するエッチング処理（第２の除去工程）を実施した。しかしながら、第１の金属膜１５のエッチング処理を精度よく制御できる場合、或いはドライエッチングを行なう場合には、オーバエッチ部２８の発生を抑制することも可能である。
【００９１】
オーバエッチ部２８が発生しない場合には、前記した延出金属膜が発生することはなく、よって第１の金属膜１５のエッチング後に第２の金属膜１６を除去する必要はない。このため、本変形例では、図９（Ａ）に示すように、右側の電極１２上に形成された第１の金属膜１５と第２の金属膜１６によりプローブ用電極３０Ａを形成した構成としている。
【００９２】
よって、図９（Ａ）に示す第１及び第２の金属膜１５，１６よりなるプローブ用電極３０Ａは、第２の金属膜１６を除去（バターニング）することなく、図９（Ｂ）〜図９（Ｄ）に示すようにフラックス３１の塗布処理、電解半田メッキ２０に対する酸下物除去処理、半田ボール２２のバンプ整形処理、及び有機化合物によりフラックス３１の洗浄処理が実施され、これにより図９（Ｄ）に示される半導体装置５０Ｂが製造される。
【００９３】
次に、本発明の第２実施例について説明する。
【００９４】
図１０及び図１１は、第２実施例である半導体装置５０Ｄの製造方法を示す図である。尚、図１０及び図１１において図６乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。また、第１実施例で示した図６（Ａ）〜（Ｅ）までの製造方法は本実施例と全く等しいため、以下の説明では図６（Ｅ）以降の製造方法について説明するものとする。
【００９５】
前記した図６（Ｅ）は、フォトレジスト１７を除去した状態を示している。このフォトレジスト１７を除去した後、この半導体基板１０をスピナーに装着し、半導体基板１０上にフォトレジストを塗布する処理を実施する。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理を順次行ない、これにより図１０（Ｆ）に示されるように、フォトレジスト用開口２６Ｂを有した第２のフォトレジスト２５Ｂが形成される。
【００９６】
この際、本実施例においてはフォトレジスト用開口２６Ｂの深さＨ２が、前記した第１実施例におけるフォトレジスト用開口２６Ａの深さＨ１（図７（Ｆ）参照）に比べて深くなるよう形成されている（Ｈ２＞Ｈ１）。
【００９７】
上記のようにフォトレジスト用開口２６Ｂを有した第２のフォトレジスト２５Ｂが形成されると、続いて図１０（Ｇ）に示すように、スカム２７のアッシングによる除去処理が行なわれる。続いて、半導体基板１０に形成されている第１の金属膜１５を電源供給膜として使用することにより、フォトレジスト用開口２６Ａ内に位置する第２の金属膜１６をメッキ液のカソードとし、ニッケル（Ｎｉ）の電界メッキ処理を実施する。これにより、図１０（Ｈ）に示されるように、フォトレジスト用開口２６Ａ内の第２の金属膜１６上にＮｉメッキ膜１９を形成する。
【００９８】
Ｎｉメッキ膜１９の形成が終了すると、続いて連続処理により金バンプ３３が電解メッキにより形成される。図１０（Ｉ）は、Ｎｉメッキ膜１９上に金バンプ３３が形成された状態を示している。
【００９９】
金バンプ３３のメッキ処理が終了すると、第２のフォトレジスト２５Ｂの除去が行なわれる。これにより、図１０（Ｊ）に示すように、第１の金属膜１５及び右側に位置する電極１２上の第２の金属膜１６が露出した状態となる。
【０１００】
続いて、第１の金属膜１５の不要部分を除去（パターニング）するエッチング処理を実施する。このエッチング処理を行なう際、本実施例においても左側に位置する電極１２上の第１の金属膜１５は電解半田メッキ２０がマスクとなり、右側に位置する電極１２上の第１の金属膜１５は金バンプ３３がマスクとなる。
【０１０１】
このエッチングに用いるエッチャントは、第１の金属膜１５（Ｔｉ）のみを溶解し、第２の金属膜１６（Ｎｉ），Ｎｉメッキ膜１９，及び金バンプ３３を溶解しない選択性エッチャントである。よって、このエッチング処理を実施することにより、図１１（Ｋ）に示すように、金バンプ３３及び第２の金属膜１６の形成位置を除き、第１の金属膜１５は除去（パターニング）される。
【０１０２】
この際、第２の金属膜１６の直径Ｗ４はパッシベーション開口１４の直径Ｗ３よりも大きい（Ｗ４＞Ｗ３）であるため、本実施例においても第２のフォトレジスト２５Ａの除去（パターニング）により電極１２が直接外部に露出することはない。このため、エッチング処理時に、エッチャントが電極１２に至ることはなく、よって第１の金属膜１５のエッチング時に電極１２が損傷することを確実に防止し保護することができる。
【０１０３】
また、本実施例においても第１の金属膜１５をエッチング処理する際にオーバエッチ部２８（アンダーカット）が発生しているため、上記の第１の金属膜１５に対するエッチング処理が終了した後、第２の金属膜１６を除去するエッチング処理を実施している。よって、本実施例においても、延出金属膜が金バンプ３３，第２の金属膜１６，或いはパッシベーション膜１３等に付着することを防止でき、半導体装置５０Ｃの実装信頼性の向上を図ることができる。
【０１０４】
また、前記した第１実施例では、第２の金属膜１６を除去するエッチング処理を実施した後、半田ボール２２を形成するためにフラックス３１の塗布処理、電解半田メッキ２０に対する酸下物除去処理、半田ボール２２のバンプ整形処理を実施したが、本実施例では半田を用いておらず、半田ボール２２に代えて金バンプ３３を形成した構成としている。このため、半田ボール２２を形成するのに必要な前述のフラックス塗布処理等が不要となり、第２の金属膜１６を除去するエッチング処理を実施した時点で図１１（Ｌ）に示すように半導体装置５０Ｃが完成する。よって、本実施例によれば、第１実施例に比べて半導体装置５０Ｄの製造工程の簡単化を図ることができる。
【０１０５】
尚、図１２は第２実施例の変形例を示している。第２実施例においても、第１の金属膜１５のエッチング処理を精度よく制御できる場合、或いはドライエッチングを行なう場合には、第１の金属膜１５のエッチング後に第２の金属膜１６を除去する必要はない。このため、本変形例では、図１２に示すように、右側の電極１２上に形成された第１の金属膜１５と第２の金属膜１６によりプローブ用電極３０Ａを形成した構成としている。
【０１０６】
次に、本発明の第３実施例について説明する。
【０１０７】
図１３乃至図１５は、第３実施例である半導体装置５０Ｅの製造方法を示す図である。尚、図１３乃至図１５において図６乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。
【０１０８】
図１３（Ａ）は、アルミニウムよりなる電極１２を有した半導体基板１０にパッシベーション膜１３が形成された状態を示している。パッシベーション膜１３の電極１２と対向する位置にはパッシベーション開口１４が形成されており、よって電極１２はパッシベーション開口１４を介して外部に露出した状態となっている。尚、本実施例では、左右のいずれの電極１２に対しても後にバリアメタル２１及び半田ボール２２が形成される（図１５（Ｋ）参照）。
【０１０９】
上記半導体基板１０に対し、先ず電極１２のパッシベーション開口１４から露出した部分に形成されている２ｎｍ程度の表面酸化物を、シリコンウェハーをターゲットにしたスパッタリングにより除去する。続いて、この半導体基板１０上には、図１３（Ｂ）に示されるように、第１の金属膜１５及び第２の金属膜１６が第１実施例と同様に形成される。
【０１１０】
上記のように第１及び第２の金属膜１５，１６が形成されると、続いてフォトレジストを半導体基板１０上にスピナーにより塗布し、次にこのフォトレジストに対しプリベーキング、露光処理、現像処理、及びベーキング処理が順次行なわれることにより、図１３（Ｃ）に示されるように、所定形状にパターニングされた第１のフォトレジスト１７が形成される。この第１のフォトレジスト１７は、各電極１２の上部位置に形成されている。また、その直径Ｗ６は、パッシベーション膜１３に形成されているパッシベーション開口１４の直径Ｗ５よりも大きくなるよう設定されている（Ｗ６＞Ｗ５）。
【０１１１】
続いて、第１のフォトレジスト１７をマスクとし、ＨＮＯ3を含むエッチャントにより第２の金属膜１６をエッチングする。図１３（Ｄ）は、このエッチング処理が終了した状態を示している。このエッチングは、第１のフォトレジスト１７をマスクとして実施されるため、かつ上記のエッチャントは第１の金属膜１５（Ｔｉ）を腐食しないため、第２の金属膜１６のフォトレジスト１７に形状に対応した部分は溶けずに残存する。この際、第２の金属膜１６のエッチング後の直径はフォトレジスト１７の直径と等しくなるためＷ４となり、パッシベーション開口１４の直径Ｗ３よりも大きくなる（Ｗ４＞Ｗ３）。
【０１１２】
上記の第２の金属膜１６に対するエッチング処理が終了すると、第１のフォトレジスト１７をレジスト剥離装置により除去する。図１３（Ｅ）は、フォトレジスト１７を除去した状態を示している。
【０１１３】
続いて、半導体基板１０はスピナーに装着され、半導体基板１０上にフォトレジストが塗布される。次に、このフォトレジストに対しプリベーキングを行った後、露光処理、現像処理、及びベーキング処理が順次行なわれ、これにより図１４（Ｆ）に示されるように、各電極１２の上部に共にフォトレジスト用開口２６Ｃを有した第２のフォトレジスト２５Ｃが形成される。
【０１１４】
続いて、半導体基板１０に形成されている第１の金属膜１５を電源供給膜として使用することにより、フォトレジスト用開口２６Ｃ内に位置する第２の金属膜１６をメッキ液のカソードとし、電界メッキ処理を実施することにより、Ｎｉメッキ膜１９及び電解半田メッキ２０を形成する。図１４（Ｇ）は、Ｎｉメッキ膜１９及び電解半田メッキ２０が形成された状態を示している（スカム２７のアッシングによる除去処理の説明は省略している）。
【０１１５】
電解半田メッキ２０のメッキ処理が終了すると、図１４（Ｈ）に示すように、第２のフォトレジスト２５Ｃの除去が行なわれる。続いて、第１の金属膜１５の不要部分を除去（パターニング）するエッチング処理を実施する。このエッチング処理を行なう際、各電解半田メッキ２０がマスクとなり第１の金属膜１５のエッチング処理が行なわれる。
【０１１６】
このエッチングに用いるエッチャントも第１の金属膜１５（Ｔｉ）のみを溶解し、第２の金属膜１６（Ｎｉ），Ｎｉメッキ膜１９，及び電解半田メッキ２０を溶解しない選択性エッチャントである。よって、このエッチング処理を実施することにより、図１４（Ｉ）に示すように、各電解半田メッキ２０の形成位置を除き、第１の金属膜１５は除去される。
【０１１７】
また、本実施例においても、オーバエッチ部２８（アンダーカット）が発生し延出金属膜が発生するおそれがあるため、第１の金属膜１５のエッチング処理が終了した後、第２の金属膜１６を除去するエッチング処理を実施している。このエッチング処理に用いるエッチャントは、第２の金属膜１６のみを除去するものが選定されている。図１４（Ｊ）は、第２の金属膜１６が除去された状態を示している。
【０１１８】
続いて、半田ボール２２を形成するためのフラックス３１の塗布処理、電解半田メッキ２０に対する酸下物除去処理、半田ボール２２のバンプ整形処理、及び有機化合物によりフラックス３１の洗浄処理が実施され、これにより図１５（Ｋ）に示される半導体装置５０Ｅが製造される。上記したように、各電極１２上にバリアメタル２１及び半田ボール２２を形成する半導体装置５０Ｅにおいても、上記の製造方法を用いることにより、製造工程中に電極１２に損傷が発生することを確実に防止することができる。
【０１１９】
図１６は、第３実施例の変形例を示す工程図である。尚、図１６において図１３乃至図１５に示した構成と同一構成については同一符号を付してその説明を省略する。また、第３実施例で示した図１３（Ａ）〜図１４（Ｈ）までの製造方法は本変形例と全く等しいため、以下の説明では図１４（Ｉ）以降の製造方法について説明するものとする。
【０１２０】
第３実施例においても、第１の金属膜１５のエッチング処理を精度よく制御できる場合、或いはドライエッチングを行なう場合には、図１６（Ａ）に示すように、オーバエッチ部２８は発生しておらず、第１の金属膜１５のエッチング後に第２の金属膜１６を除去する必要はない。このため、本変形例では、図１６（Ｂ）に示すように、第２の金属膜１６のエッチング処理を行なうことなく、略同一の直径を有する第１の金属膜１５と第２の金属膜１６によりバリアメタル２１を有した半導体装置５０Ｆを製造することとした。
【０１２１】
次に、本発明の第４乃至第９実施例について、図１７乃至図２３を参照して説明する。
図１７及び図１８は、第４実施例である半導体装置５０Ｇを示している。図１７は半導体装置５０Ｇの底面図であり、図１８は半導体装置５０Ｇの断面図である。
【０１２２】
上記した各実施例では、第１の金属膜１５または／及び第２の金属膜１６を半導体基板１０上に残存させる際、プローブ用電極３０として電極１２の上部に形成する構成とされていた。しかしながら、第１の金属膜１５または／及び第２の金属膜１６はプローブ用電極３０以外にも種々の利用が可能なものであり、またその形成位置も必ずしも電極１２の上部に限定されものではない。即ち、第１の金属膜１５または／及び第２の金属膜１６は、パッシベーション膜１３上の任意の位置に形成することが可能なものである。
【０１２３】
そこで本実施例では、先に説明した第１実施例における図８（Ｌ）のようにして形成される第１の金属膜１５を電極１２の上部位置ではなく、図１７に示すように半導体基板１０のコーナ部に形成することにより、アライメントマーク４０として用いたものである。
【０１２４】
図１９は、第５実施例である半導体装置５０Ｈを示している。本実施例では、電源用半田ボール２２Ａを第１の金属膜１５により形成される電源配線４１により接続した構成としたものである。この構成することにより、電源配線４１のインピーダンス低減を図ることができ、また高周波ノイズの低減を図ることができ、安定した電源供給を行なうことができる。
【０１２５】
図２０は、第６実施例である半導体装置５０Ｉを示している。本実施例では、半田ボール２２が形成されたバリアメタル２１を構成する第１の金属膜１５を直接引き出すことにより、プローブが当接される引き出しパッド４２を形成したものである。この構成とすることにより、半導体基板１０にプローブ接続用の電極１２を形成する必要がなくなり、半導体基板１０の配線設計を容易化することができる。
【０１２６】
図２１は、第７実施例である半導体装置５０Ｊを示している。本実施例では、第１の金属膜１５により再配線４３を形成したことを特徴としている。これにより、電極形成位置４４と異なる位置に半田ボール２２を形成することが可能となる。
【０１２７】
本実施例の構成とすることにより、等ピッチでかつ近接させて半田ボール２２を配置することが可能となり、半田ボール２２の疲労破破壊寿命を長くすることができる。即ち、疲労破壊寿命は全バンプセンターと最遠バンプ間距離の２乗に反比例することが知られており、よって本実施例の構成することにより疲労破壊寿命の向上を図ることができる。また、再配線４３を設けることにより、アルミニウムよりなる電極１２への熱疲労ストレス低減、及び半田ボール２２の配設位置の自由度が広がり、半導体装置５０Ｊの高密度を図ることができる。
【０１２８】
図２２は、第８実施例である半導体装置５０Ｋを示している。本実施例では、第１の金属膜１５をいわゆるグランドベタ層として用いたことを特徴としている。このため、第１の金属膜１５はグランド用半田ボール２２Ｂに電気的に接続された構成とされている。
【０１２９】
この構成することにより、半導体基板１０に形成された電子回路に電磁波等の外乱が影響することを防止でき、半導体装置５０Ｋの動作信頼性を高めることができる。更に、この第１の金属膜１５を放熱部材としても用いることも可能であり、この場合には半導体基板１０の回路形成面で発生した熱を効率よく放熱することができ、これによっても半導体装置５０Ｋの動作信頼性を高めることができる。
【０１３０】
図２３は、第９実施例である半導体装置５０Ｌを示している。本実施例は第８実施例である半導体装置５０Ｋの背面中央位置にダミーバンプ４５を形成したことを特徴とするものである。このダミーバンプ４５を設けることにより、回路形成面で発生した熱をより効率よく放熱することができる。尚、図２２及び図２３では、第１の金属膜１５をベタ層としたが、メッシュ状としてもよい。
【０１３１】
以上の説明に関し、更に以下の項を開示する。
【０１３２】
（付記１） 電極が形成された半導体基板と、
該半導体基板上に形成されており、前記電極と対向する位置に開口部が形成された絶縁膜と、
積層形成された複数の金属膜と、
を有する半導体装置において、
前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該一の金属膜よりも前記半導体基板に近い金属膜がパターニングされた構成であることを特徴とする半導体装置。
【０１３３】
（付記２） 付記１記載の半導体装置において、
前記複数の金属膜を前記電極と接続するよう前記開口部上に形成したことを特徴とする半導体装置。
【０１３４】
（付記３） 付記１または２記載の半導体装置において、
前記一の金属膜の面積は、前記絶縁膜に形成された開口部の面積よりも広いことを特徴とする半導体装置。
【０１３５】
（付記４） 付記１または２記載の半導体装置において、
前記複数の金属膜の内、一または複数の金属膜が前記絶縁膜の上部に形成されてなることを特徴とする半導体装置。
【０１３６】
（付記５） 付記４記載の半導体装置において、
前記金属膜をアライメントマークとして用いることを特徴とする半導体装置。
【０１３７】
（付記６） 付記４記載の半導体装置において、
前記金属膜を電源またはグランド配線として用いたことを特徴とする半導体装置。
【０１３８】
（付記７） 付記４記載の半導体装置において、
前記金属膜を引き出しパッドとして用いたことを特徴とする半導体装置。
【０１３９】
（付記８） 付記４記載の半導体装置において、
前記金属膜を再配線として用いたことを特徴とする半導体装置。
【０１４０】
（付記９） 付記４記載の半導体装置において、
前記金属膜を放熱部材として用いたことを特徴とする半導体装置。
【０１４１】
（付記１０） 電極が形成された半導体基板と、
該半導体基板上に形成されており、前記電極と対向する位置に開口部が形成された絶縁膜と、
前記電極と接続するよう前記開口部上に積層形成された複数の電極上金属膜と、
前記絶縁膜上に形成された絶縁膜上金属膜と、
を有する半導体装置であって、
複数の電極上金属膜は、前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該一の金属膜よりも前記半導体基板に近い金属膜がパターニングされた構成であり、
かつ、前記絶縁膜上金属膜は、前記電極上金属膜を構成する前記金属膜の内、いずれか一の金属膜と同時に形成されてなることを特徴とする半導体装置。
【０１４２】
（付記１１） 付記１０記載の半導体装置において、
前記電極上金属膜の面積は、前記絶縁膜に形成された開口の面積よりも広いことを特徴とする半導体装置。
【０１４３】
（付記１２） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜をアライメントマークとして用いることを特徴とする半導体装置。
【０１４４】
（付記１３） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を電源またはグランド配線として用いたことを特徴とする半導体装置。
【０１４５】
（付記１４） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を引き出しパッドとして用いたことを特徴とする半導体装置。
【０１４６】
（付記１５） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を再配線として用いたことを特徴とする半導体装置。
【０１４７】
（付記１６） 付記１０または１１記載の半導体装置において、
前記絶縁膜上金属膜を放熱部材として用いたことを特徴とする半導体装置。
【０１４８】
（付記１７） 電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
を有することを特徴とする半導体装置の製造方法。
【０１４９】
（付記１８） 付記１７記載の半導体装置の製造方法において、
前記複数の金属膜の形成位置が前記開口部の形成位置を含むよう選定し、
かつ、前記一の金属膜を前記開口部上にパターニングしてマスクを形成する際、前記一の金属膜の面積が前記開口部の面積よりも広くなるよう形成することを特徴とする半導体装置の製造方法。
【０１５０】
（付記１９） 付記１７または１８記載の半導体装置の製造方法において、更に、マスクとして使用した前記一の金属膜を除去する第２の除去工程を有することを特徴とする半導体装置の製造方法。
【０１５１】
（付記２０） 付記１９記載の半導体装置の製造方法において、
前記第２の除去工程は、
前記開口部上に形成された前記複数の金属膜上に、該第２の除去工程では除去されない材料よりなる電極部材を形成した後に実施することを特徴とする半導体装置の製造方法。
【０１５２】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０１５３】
請求項１記載の発明によれば、除去工程では複数の金属膜の少なくとも一の金属膜をマスクとして実施されるため、複数の金属膜と異なる部材でマスクを形成する方法に比べ、製造工程の簡単化を図ることができる。また、一の金属膜をマスクとして他の金属膜を除去する除去工程において、他の金属膜にオーバエッチ（アンダーカット）が発生していても、第２の除去工程により一の金属膜は除去されるため、オーバエッチ発生部分における一の金属膜が剥離して半導体基板上や金属膜上に付着することを防止できる。
【０１５４】
また、請求項２記載の発明によれば、半導体基板上の電極は第２の除去工程では除去されない材料よりなる電極部材で保護されているため、第２の除去工程の実施中に、半導体基板上に形成された電極が損傷することを確実に防止することができる。
【０１５５】
また、請求項３記載の発明によれば、開口部は一の金属膜により覆われることとなるため、除去工程において前記の他の金属膜を除去する際、電極が他の金属膜を除去と同時に除去されることを防止できる。
【図面の簡単な説明】
【図１】第１従来例である半導体装置の製造方法を説明する工程図である（その１）。
【図２】第１従来例である半導体装置の製造方法を説明する工程図である（その２）。
【図３】第２従来例である半導体装置の製造方法を説明する工程図である（その１）。
【図４】第２従来例である半導体装置の製造方法を説明する工程図である（その２）。
【図５】本発明の第１実施例である半導体装置の底面図である。
【図６】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図７】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図８】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である（その３）。
【図９】本発明の第１実施例である半導体装置の製造方法の変形例を説明するための工程図である。
【図１０】本発明の第２実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１１】本発明の第２実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１２】本発明の第２実施例である半導体装置の製造方法の変形例を説明するための工程図である。
【図１３】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１４】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１５】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である（その３）。
【図１６】本発明の第３実施例である半導体装置の製造方法の変形例を説明するための工程図である。
【図１７】本発明の第４実施例である半導体装置の底面図である。
【図１８】本発明の第４実施例である半導体装置の断面図である。
【図１９】本発明の第５実施例である半導体装置の底面図である。
【図２０】本発明の第６実施例である半導体装置の底面図である。
【図２１】本発明の第７実施例である半導体装置の底面図である。
【図２２】本発明の第８実施例である半導体装置の底面図である。
【図２３】本発明の第９実施例である半導体装置の底面図である。
【符号の説明】
１０ 半導体基板
１２ 電極
１２Ａ 電極
１３ パッシベーション膜
１４ パッシベーション開口
１５ 第１の金属膜
１６ 第２の金属膜
１７ フォトレジスト
１９ Ｎｉメッキ膜
２０ 電解半田メッキ
２１ バリアメタル
２２ 半田ボール
２２Ａ 電源用半田ボール
２２Ｂ グランド用半田ボール
２５Ａ〜２５Ｃ 第２のフォトレジスト
２６Ａ〜２６Ｃ フォトレジスト用開口
２７ スカム
２８ オーバエッチ部
３０ プローブ用電極
３０Ａ プローブ用電極
３２ プローブ
３３ 金バンプ
４０ アライメントマーク
４１ 電源配線
４２ 引き出しパッド
４３ 再配線
４４ 電極形成位置
４５ ダミーバンプ
５０Ａ〜５０Ｋ 半導体装置
Claims (4)
- 電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
マスクとして使用した前記一の金属膜を除去する第２の除去工程と、を有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第２の除去工程は、
前記開口部上に形成された前記複数の金属膜上に、該第２の除去工程では除去されない材料よりなる電極部材を形成した後に実施することを特徴とする半導体装置の製造方法。 - 請求項１または２記載の半導体装置の製造方法において、
前記複数の金属膜の形成位置が前記開口部の形成位置を含むよう選定し、
かつ、前記一の金属膜を前記開口部上にパターニングしてマスクを形成する際、前記一の金属膜の面積が前記開口部の面積よりも広くなるよう形成することを特徴とする半導体装置の製造方法。 - 電極及び該電極と対向する位置に開口部が形成された絶縁膜が形成された半導体基板に対し、複数の金属膜を積層形成する金属膜形成工程を有する半導体装置の製造方法において、
前記金属膜形成工程は、
異なる材質を含む複数の金属膜を積層形成する積層工程と、
積層形成された前記複数の金属膜の内、少なくとも一の金属膜をマスクとして該他の金属膜を除去する除去工程と、
を有し、
前記他の金属膜を除去する前に、電解メッキにより前記複数の金属膜上に複数の外部接続端子を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367392A JP4119740B2 (ja) | 2002-12-18 | 2002-12-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367392A JP4119740B2 (ja) | 2002-12-18 | 2002-12-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200420A JP2004200420A (ja) | 2004-07-15 |
| JP4119740B2 true JP4119740B2 (ja) | 2008-07-16 |
Family
ID=32764287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367392A Expired - Fee Related JP4119740B2 (ja) | 2002-12-18 | 2002-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4119740B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100432645C (zh) * | 2005-01-18 | 2008-11-12 | 株式会社电装 | 制造压力传感器的方法 |
| JP2006278551A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP5118300B2 (ja) | 2005-12-20 | 2013-01-16 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR101030764B1 (ko) | 2006-09-29 | 2011-04-27 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치의 제조 방법 및 제조 장치 |
| JP2012054359A (ja) | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-12-18 JP JP2002367392A patent/JP4119740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004200420A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JP4130158B2 (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| TW200428608A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP2004273591A (ja) | 半導体装置及びその製造方法 | |
| TW200535982A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic apparatus | |
| JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
| US6479376B1 (en) | Process improvement for the creation of aluminum contact bumps | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| JP4063277B2 (ja) | 半導体装置の製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006332694A (ja) | 半導体表面上に金属バンプを形成する方法 | |
| US20120261812A1 (en) | Semiconductor chip with patterned underbump metallization | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2004134708A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI243459B (en) | Semiconductor device and method of manufacturing thereof | |
| TW201133667A (en) | Semiconductor chip with stair arrangement bump structures | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
| JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |