KR101030764B1 - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR101030764B1
KR101030764B1 KR1020097005720A KR20097005720A KR101030764B1 KR 101030764 B1 KR101030764 B1 KR 101030764B1 KR 1020097005720 A KR1020097005720 A KR 1020097005720A KR 20097005720 A KR20097005720 A KR 20097005720A KR 101030764 B1 KR101030764 B1 KR 101030764B1
Authority
KR
South Korea
Prior art keywords
bump
heating
solder
melting
bumps
Prior art date
Application number
KR1020097005720A
Other languages
English (en)
Other versions
KR20090051765A (ko
Inventor
히로유키 마츠이
유타카 마키노
요시토 아쿠타가와
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090051765A publication Critical patent/KR20090051765A/ko
Application granted granted Critical
Publication of KR101030764B1 publication Critical patent/KR101030764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Abstract

리플로시에서, 우선 범프(12)의 상부(12b)를 당해 범프(12)의 용융 온도 이상의 소정 온도로 가열하고, 당해 상부(12b)부터 먼저 용융을 개시시킨다. 계속해서, 범프(12)의 하부(12a)를 그 범프(12)의 용융 온도 이상의 소정 온도로 가열하고, 그 하부(12a)를 용융시킨다. 이 때, 범프(12)의 상부(12b)는 이미 용융이 개시하여 땜납 점성이 저하된 상태로 되어 있고, 하부(12a)가 용융된 단계에서 범프(12)는 치우침 없이 거의 균일하게 용융되어, 대략 구(球)형상의 안정 형상을 취한다. 따라서, 열 진동 등이 생겨도, 이미 안정 형상으로 되어 있기 때문에 범프(12)가 경도될 우려는 없고, 각 범프(12)는 인접간에서 단락하지 않고 소기의 양호한 리플로 상태가 얻어진다.
땜납 범프, 반도체 웨이퍼, 레지스트 마스크

Description

반도체 장치의 제조 방법 및 제조 장치{PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND APPARATUS THEREFOR}
본 발명은, 표면에 형성된 복수의 전극 위에 각각 범프가 설치되어 이루어지는 기판을 가열하고, 범프를 용융시켜서 리플로하는 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
종래, 반도체 장치나 전자 부품을 제조하는데 있어서, 기판의 표면에 형성된 복수의 전극 위에 각각 설치된 범프, 예를 들면 땜납 범프를 리플로하기 위해서는, 이 기판을 가열 처리 체임버 내에 설치하여, 기판의 배면으로부터 가열하고, 범프를 용융시켜서 리플로한다.
또한, 당해 리플로 처리시에는, 범프 표면에 형성된 산화막을 환원하여 제거하기 위해, 가열 처리 체임버 내에 포름산 등을 도입하는 기술이 특허문헌 1, 2에 개시되어 있다.
특허문헌 1 : 일본국 특허공개 2002-210555호 공보
특허문헌 2 : 일본국 특허공개 평7-16414l호 공보
최근에는, 반도체 장치나 전자 부품의 가일층 미세화·고집적화가 진행되고 있고, 이에 따라 기판 표면의 전극간 거리, 즉 땜납 범프간의 거리를 단축하는 것이 요구되고 있다. 이 범프간 거리의 단축화에 기인하여, 이하와 같은 문제가 생기고 있다.
도 7a∼도 7c는, 종래의 땜납 범프의 리플로 처리 기술의 문제점을 설명하기 위한 모식도이다. 도 7a∼도 7c에서는, 상측의 도면이 가열 처리 체임버 내의 상태를, 하측의 도면이 상측의 도면 내에서의 직사각형 프레임 내의 땜납 범프를 확대한 상태를 각각 나타낸다.
우선, 도 7a의 윗 도면에 나타낸 바와 같이, 표면에 형성된 복수의 전극 단자(111) 위에 각각 땜납 범프(112)가 설치된 반도체 웨이퍼(110)를, 가열 처리 체임버(101) 내의 지지 핀(102) 위에 설치한다. 여기서는, 예를 들면 도금법에 의해, 땜납 범프(112)가 그 하부(112a)(근원 부분)보다도 상부(우산형 부분)(112b)쪽이 큰, 소위 오버행 형상으로 형성된 것인 경우에 대해서 예시한다.
그리고, 가열 처리 체임버(101) 내에 환원성 가스, 여기서는 포름산을 도입하여, 가열 처리 체임버(101) 내의 하부, 즉 반도체 웨이퍼(110)의 배면과 대향하도록 배치된 히터(104)에 의해, 가열 처리 체임버(101) 내를, 땜납 범프(112)의 표면에 형성된 표면 산화막(도시 생략)의 환원 온도 이상으로 땜납 범프(112)의 용융 온도 이하의 소정 온도로 가열한다. 이 때, 도 7a의 아래 도면에 나타낸 바와 같이, 표면 산화막이 제거되어 땜납 범프(112)의 표면이 노출된 상태가 된다.
이어서, 도 7b의 윗 도면에 나타낸 바와 같이, 기판 이동 기구(도시 생략)는, 지지 핀(102)을 상하 방향으로 구동하여, 지지 핀(102)을 하방으로 이동시켜서 히터(104)에 근접시킨다. 이 상태에서, 히터(104)는 반도체 웨이퍼(110)를 그 배면으로부터 땜납 범프(112)의 용융 온도 이상의 소정 온도로 가열한다. 이 가열 처리에서는, 땜납 범프(112)를 하방으로부터 가열하기 때문에, 땜납 범프(112)의 하부(112a)와 상부(112b)에서 용융 개시의 타이밍이 다르고, 하부(112a)부터 용융이 개시된다.
이 때, 인접하는 땜납 범프(112)의 이간 거리가 작은 경우, 도 7b의 아래 도면에 나타낸 바와 같이, 인접하는 땜납 범프(112)가 상부(112b)에서 접촉한다. 이것은, 상기의 가열에 의해 하부(112a)의 땜납 점성이 저하되고, 상부(112b)는 미용융 상태에 가깝기 때문에, 열 진동 등에 의해 땜납 범프(112)가 경도(傾倒)되어 버리는 것에 기인한다. 인접하는 땜납 범프(112)의 이간 거리가 비교적 크면, 땜납 범프(112)가 기울어도, 인접하는 땜납 범프(112) 사이의 접촉은 생기지 않지만, 당해 이간 거리가 작아질수록, 접촉할 개연성은 높아진다.
일단 접촉한 땜납 범프(112)는, 상기의 가열에 의해 완전히 용융되어도 접촉한 상태를 유지한다. 그 때문에, 도 7c에 나타낸 바와 같이, 접촉한 땜납 범프(112) 사이에서 브리지(113)가 형성되어, 단락이 생긴다는 문제가 있다.
본 발명은, 상기의 과제를 감안하여 이루어진 것으로, 반도체 장치나 전자 기기의 가일층 미세화·고집적화의 요청에 부응하기 위해, 인접하는 범프간 거리를 단축해도, 당해 범프간에 단락을 발생시키지 않고 양호한 소기의 범프 리플로를 실현하여, 신뢰성이 높은 제품을 실현하는 반도체 장치의 제조 방법 및 제조 장치를 제공하는 것을 목적으로 한다.
본 발명의 기판 처리 방법은, 반도체 기판의 한쪽 주면(主面)의 전극 위에 형성된 범프의 상부만을 가열하여 용융시키는 제 1 공정과, 상기 범프의 하부도 가열하여, 상기 범프 전체를 용융시키는 제 2 공정을 포함한다.
본 발명의 반도체 장치의 제조 장치는, 체임버 내의 상부에 설치된 제 1 가열 수단과, 상기 체임버 내의 하부에 설치된 제 2 가열 수단을 포함한다.
본 발명에 의하면, 반도체 장치나 전자 기기의 가일층 미세화·고집적화의 요청에 부응하기 위해, 인접하는 범프간 거리를 단축해도, 당해 범프간에 단락을 발생시키지 않고 양호한 소기의 범프 리플로를 실현하여, 신뢰성이 높은 제품을 실현할 수 있다.
도 1은, 본 실시예에 의한 반도체 장치의 제조 장치의 개략 구성을 나타낸 모식도.
도 2a는, 본 실시예에서 사용하는 땜납 범프를 형성하는 방법을 공정순으로 나타낸 개략 단면도.
도 2b는, 도 2a에 이어서, 본 실시예에서 사용하는 땜납 범프를 형성하는 방법을 공정순으로 나타낸 개략 단면도.
도 2c는, 도 2b에 이어서, 본 실시예에서 사용하는 땜납 범프를 형성하는 방법을 공정순으로 나타낸 개략 단면도.
도 2d는, 도 2c에 이어서, 본 실시예에서 사용하는 땜납 범프를 형성하는 방법을 공정순으로 나타낸 개략 단면도.
도 3a는, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 3b는, 도 3a에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 3c는, 도 3b에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 4a는, 도 3c에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 4b는, 도 4a에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 4c는, 도 4b에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 5a는, 도 4c에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 5b는, 도 5a에 이어서, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도.
도 6은, 본 실시예의 처리 대상이 되는 다른 반도체 웨이퍼의 예를 나타낸 개략 단면도.
도 7a는, 종래의 땜납 범프의 리플로 처리 기술의 문제점을 설명하기 위한 모식도.
도 7b는, 도 7a에 이어서, 종래의 땜납 범프의 리플로 처리 기술의 문제점을 설명하기 위한 모식도.
도 7c는, 도 7b에 이어서, 종래의 땜납 범프의 리플로 처리 기술의 문제점을 설명하기 위한 모식도.
-본 발명의 기본 골자-
본 발명자는, 범프의 리플로시에서의 인접 범프간의 단락이, 당해 범프의 하방으로부터 가열하는 것에 기인하여 생기는 것에 착안하여, 본 발명을 고안하기에 이르렀다. 본 발명에서는, 리플로시에서, 우선 범프의 상부를 그 범프의 용융 온도 이상의 소정 온도로 가열하고, 그 상부부터 먼저 용융을 개시시킨다. 계속해서, 범프의 하부를 그 범프의 용융 온도 이상의 소정 온도로 가열하고, 그 하부를 용융시킨다. 이 때, 범프의 상부는 이미 용융이 개시하여 땜납 점성이 저하된 상태로 되어 있고, 그 하부가 용융된 단계에서 그 범프는 치우침 없이 거의 균일하게 용융되어, 대략 구(球)형상(또는 반구 형상)의 안정 형상을 취한다. 따라서, 열 진동 등이 생겨도, 이미 안정 형상으로 되어 있기 때문에 범프가 경도될 우려는 없고, 각 범프는 인접간에서 단락하지 않고 소기의 양호한 리플로 상태가 얻어진다.
또한 본 발명자는, 상기의 가열 처리를 실현하는 반도체 장치의 제조 장치의 구체적 구성을 고안하기에 이르렀다. 본 발명의 반도체 장치의 제조 장치는, 범프의 상부 및 하부의 각 가열 처리를 자유롭게 행하기 위해, 가열 처리 체임버 내에 서, 기판의 표면과 대향하도록 제 1 가열 수단을, 기판의 이면과 대향하도록 제 2 가열 수단을 각각 배치하고, 각 가열 수단을 각각 독립적으로 또는 동시에 가열 제어할 수 있는 구성을 채용한다.
또한, 본 발명의 반도체 장치의 제조 장치에서는, 기판을 제 1 가열 수단 또는 제 2 가열 수단에 대해서 상대적으로 이동시키는 기판 이동 수단을 배치한다. 이 구성에 의해, 기판의 표면 및 이면의 한쪽을 가열할 때에는, 다른 쪽에는 당해 가열의 영향을 차단하도록, 기판의 위치를 조절할 수 있다.
-본 발명을 적용한 적합한 실시예-
도 1은, 본 실시예에 의한 반도체 장치의 제조 장치의 개략 구성을 나타낸 모식도이다.
이 반도체 장치의 제조 장치는, 피처리 대상이 되는 기판, 여기서는 반도체 웨이퍼를 수용하는 가열 처리 체임버(1)와, 가열 처리 체임버(1)에 수용된 기판을 지지하는 지지 핀(2)과, 가열 수단인 상부 히터(3) 및 하부 히터(4)와, 상부 히터(3) 및 하부 히터(4)를 각각 이동시키는 이동 기구(5, 6)와, 가열 처리 체임버(1) 내를 진공 흡인하는 진공 펌프(7)와, 가열 처리 체임버(1) 내에 분위기 가스를 도입하는 가스 도입 기구(8)를 구비하여 구성되어 있다.
지지 핀(2)은, 반도체 웨이퍼를 그 외주부에서 지지하는 것이며, 여기서는 4개 배설(配設)되어 있다(도시의 예에서는 2개만 나타냄.). 이들 4개의 지지 핀(2)에 의해 반도체 웨이퍼가 균일하게 지지 고정된다. 지지 핀(2)은, 하부 히터(4) 내를 관통하고 있고, 하부 히터(4)에 대해서 상하 방향으로 이동시키는 이동 기구 (도시 생략)가 설치되어 있다.
상부 히터(3)는, 예를 들면 적외선 램프 히터 등이며, 가열 처리 체임버(1) 내에서 상부, 즉 설치된 반도체 웨이퍼의 표면(땜납 범프가 설치되어 있는 면)측에 설치되어 있고, 원하는 가열 온도 및 가열 시간에 제어 가능하게 하는 가열 제어 기구(도시 생략)를 구비하고 있다.
하부 히터(4)는, 예를 들면 적외선 램프 히터 등이며, 가열 처리 체임버(1) 내에서 하부, 즉 설치된 반도체 웨이퍼의 배면(땜납 범프가 설치되어 있지 않은 면)측에 설치되어 있고, 원하는 가열 온도 및 가열 시간에 제어 가능하게 하는 가열 제어 기구(도시 생략)를 구비하고 있다.
또한, 상부 히터(3) 및 하부 히터(4)는, 각각 독립적으로, 또는 동시에(협동하여) 가열 제어할 수 있는 구성을 채용한다.
이동 기구(5)는, 상부 히터(3)를, 설치된 반도체 웨이퍼의 표면에 대해서 상하 방향으로 자유롭게 이동시키는 것이며, 여기서는 에어실린더를 구비하여 구성되어 있다.
이동 기구(6)는, 하부 히터(4)를, 설치된 반도체 웨이퍼의 이면에 대해서 상하 방향으로 자유롭게 이동시키는 것이며, 여기서는 에어실린더를 구비하여 구성되어 있다.
이동 기구(5) 및 이동 기구(6)는, 각각 독립적으로 가동(상부 히터(3)와 하부 히터(4)를 독립적으로 이동 제어)할 수 있다. 이 독립 가동 기능에 더해서, 본 실시예에서는 제 1 히터(3)와 제 2 히터(4)의 이간 거리가 일정, 예를 들면 30mm정 도로 유지되도록, 양자가 협동하여 상부 히터(3) 및 하부 히터(4)를 구동한다. 이 구성을 채용함으로써, 예를 들면 상부 히터(3)에 의해 기판의 표면을 가열하고 있을 때에는, 하부 히터(4)로부터의 가열의 영향을 받지 않는다.
가스 도입 기구(8)는, 범프의 리플로 처리가 행해지기 전에, 범프의 표면에 형성된 산화막을 제거하기 위해서, 가열 처리 체임버(1) 내에 환원성 가스, 예를 들면 소정량의 포름산 가스를 도입하는 것이다.
이하, 도 1의 반도체 장치의 제조 장치를 사용한 처리 방법에 관하여 설명한다.
도 2a∼도 2d는, 본 실시예에서 사용하는 땜납 범프를 형성하는 방법을 공정순으로 나타낸 개략 단면도이다. 도 3a∼도 5b는, 본 실시예에 의한 기판 처리 방법을 공정순으로 나타낸 모식도이다. 여기서, 도 3c, 도 4a∼도 4c에서는, 상측의 도면이 가열 처리 체임버 내의 상태를, 하측의 도면이 상측의 도면 내에서의 직사각형 프레임 내의 땜납 범프를 확대한 상태를 각각 나타낸다.
처음에, 반도체 웨이퍼의 표면에 땜납 범프를 형성한다.
우선, 도 2a에 나타낸 바와 같이, 트랜지스터나 반도체 메모리 등의 반도체 소자가 형성되고, 이들 반도체 소자와 외부 접속하기 위한 전극 단자(11)가 표면에 복수 형성되어 이루어지는 반도체 웨이퍼(실리콘 웨이퍼)(10)를 준비한다.
이어서, 도 2b에 나타낸 바와 같이, 반도체 웨이퍼(10)의 표면을 덮도록 도금 시드층(도시 생략) 및 레지스트막을 도포 형성하고, 리소그래피에 의해 레지스트막을 가공하여, 각 전극 단자(11)를 표면에 도금 시드층이 형성된 상태로 개 구(21a)로부터 노출시키는 레지스트 마스크(21)를 형성한다.
이어서, 도 2c에 나타낸 바와 같이, 예를 들면 전해 도금법에 의해, 레지스트 마스크(21)의 개구(21a)로부터 노출하는 도금 시드층 위에서 땜납, 여기서는 SnAg계 땜납을 도금 성막하고, 각 전극 단자(11)와 각각 접속된 땜납 범프(12)를 형성한다.
땜납 범프(12)는, 리플로 후에 소정의 높이가 얻어지는 형상, 여기서는 그 높이를 레지스트 마스크(21)의 두께보다 높아지도록, 즉 그 상부가 레지스트 마스크(21)의 표면으로부터 밀려나오도록 형성한다. 더 구체적으로는, 땜납 범프(12)를, 당해 상부가 하부(개구(21a) 내를 도금 충전하는 부분)보다도 큰 우산 형상이 되도록 형성한다.
또한, 땜납 범프(12)의 도금 재료로서는, SnAg계 땜납 대신에 SnAgCu계 땜납이나, PbSn계 땜납을 이용해도 좋다.
이어서, 도 2d에 나타낸 바와 같이, 회화(灰化) 처리 등에 의해 레지스트 마스크(21)를 제거하고, 레지스트 마스크(21) 아래의 도금 시드층을 소정의 약액을 이용하여 제거한다. 이상의 여러 공정을 거침으로써 반도체 웨이퍼(10)는, 표면의 각 전극 단자(11) 위에 각각 땜납 범프(12)가 형성된 상태가 된다. 이 때, 병렬 형성된 땜납 범프(12)의 피치는 예를 들면 200㎛정도, 사이즈는 180㎛정도이다.
다음에, 반도체 웨이퍼(10)의 각 땜납 범프(12)를 리플로 처리한다.
우선, 도 3a에 나타낸 바와 같이, 표면의 각 전극 단자(11) 위에 각각 땜납 범프(12)가 형성된 상태의 반도체 웨이퍼(10)를, 도 1의 반도체 장치의 제조 장치 의 가열 처리 체임버(1) 내에 도입한다.
도 3b에는, 반도체 웨이퍼(10)가 가열 처리 체임버(1) 내에 도입되어, 반도체 웨이퍼(10)가 지지 핀(2)에 의해 그 외주부에서 지지 고정된 상태를 나타낸다. 여기서, 도 3c의 아래 도면에 나타낸 바와 같이, 땜납 범프(12)의 표면에는, 자연 산화 등에 의해 산화막(13)이 형성된 상태로 되어 있다. 본 실시예에서는 이하와 같이, 리플로 처리에 앞서 산화막(13)을 제거한다.
우선, 진공 펌프(7)의 구동에 의해 가열 처리 체임버(1) 내를 소정의 진공 상태로 한 후, 도 3c의 윗 도면에 나타낸 바와 같이, 가스 도입 기구(8)에 의해, 가열 처리 체임버(1) 내에 환원성 가스, 여기서는 소정량의 포름산 가스를 도입한다. 포름산 가스의 도입시에는, 가열 처리 체임버(1)의 분위기 온도를, 땜납 범프(12)의 용융 온도 미만으로 산화막(13)의 환원 개시 온도 부근(환원 개시 온도 ±5℃정도)의 온도, 예를 들면 170℃정도로 조절한다.
이어서, 도 4a의 윗 도면에 나타낸 바와 같이, 상부 히터(3)의 가열 구동에 의해, 반도체 웨이퍼(10)의 표면측에서 각 땜납 범프(12)를 가열한다. 여기서는, 산화막(13)의 환원 개시 온도 이상으로 땜납 범프(12)의 용융 온도 미만의 온도, 예를 들면 190℃정도에서 2분∼3분간 정도의 가열 처리를 행한다. 이 가열 처리에 의해, 도 4a의 아래 도면에 나타낸 바와 같이, 산화막(13)이 포름산 가스와 반응해서 환원되어, 땜납 범프(12)의 표면으로부터 제거된다. 이에 따라, 땜납 범프(12)는 그 표면이 노출된 상태가 된다.
또한, 도 4a의 윗 도면에서는, 도 3b와 같이, 반도체 웨이퍼(10)를 지지 핀(2)에 지지 고정한 단계에서, 상부 히터(3)와 반도체 웨이퍼(10)의 표면의 이간 거리가, 상부 히터(3)에 의한 각 땜납 범프(12)의 가열에 적합한 값으로 조절되어 있는 경우를 예시한다. 여기서, 당해 가열 처리시에, 이동 기구(5)에 의해 상부 히터(3)를 이동시키고, 상기의 이간 거리가 상부 히터(3)에 의한 각 땜납 범프(12)의 가열에 적합한 값이 되도록 조절하는 구성으로 해도 좋다.
이어서, 도 4b의 윗 도면에 나타낸 바와 같이, 상부 히터(3)의 온도를 상승시키고, 계속해서 반도체 웨이퍼(10)의 표면측에서 각 땜납 범프(12)를 가열한다. 여기서는, 땜납 범프(12)의 용융 온도 이상의 온도, 예를 들면 270℃정도에서 1분간 이상의 가열 처리를 행한다. 이 가열 처리에 의해, 도 4b의 아래 도면에 나타낸 바와 같이, 각 땜납 범프(12)의 상부(우산 형상 부분)(12b)가 하부(12a) (근원 부분)에 우선하여(앞서) 용융되어 간다.
이어서, 도 4c의 윗 도면에 나타낸 바와 같이, 이동 기구(6)에 의해 하부 히터(4)를 반도체 웨이퍼(10)의 배면에 접근시키도록(상방향으로) 이동시키고, 하부 히터(4)와 반도체 웨이퍼(10)의 이면의 이간 거리를, 하부 히터(4)에 의한 각 땜납 범프(12)의 가열에 적합한 값으로 조절한다. 여기서, 이동 기구(6)에 의해 하부 히터(4)를 이동시킬 때에, 상부 히터(3)와 하부 히터(4)의 이간 거리를 일정, 예를 들면 30mm로 유지하도록, 이동 기구(5)가 이동 기구(6)와 협동하여 가동하고, 이동 기구(5)에 의해 상부 히터(3)를 반도체 웨이퍼(10)의 표면으로부터 멀어지도록(상방향으로) 이동시킨다.
그리고, 하부 히터(4)의 가열 구동에 의해, 반도체 웨이퍼(10)의 이면측에서 각 땜납 범프(12)를 가열한다. 여기서는, 땜납 범프(12)의 용융 온도 이상의 온도, 예를 들면 270℃ 정도에서 1분간 이상의 가열 처리를 행한다. 이 경우, 상부 히터(3)에 의한 가열 처리는, 적절히 계속하도록 해도 좋다. 상기한 바와 같이, 상부 히터(3)와 하부 히터(4)의 이간 거리는 일정하게 유지되어 있기 때문에, 상부 히터(3)에 의해 각 땜납 범프(12)의 상부(12b)를 필요 이상으로 가열하는 것이 방지된다.
이 가열 처리에 의해, 도 4c의 아래 도면에 나타낸 바와 같이, 각 땜납 범프(12)의 하부(근본 부분)(12a)가 상부(12b)에 이어서 용융되어 간다. 이 때, 각 땜납 범프(12)의 상부(12b)는 이미 용융되어 땜납 점성이 저하된 상태로 되어 있고, 그 하부(12a)가 용융된 단계에서, 각 땜납 범프(12)는 치우침 없이 거의 균일하게 용융되고, 예를 들면 대략 구형상의 안정 형상을 취한다. 따라서, 열 진동 등이 생겨도, 이미 안정 형상으로 되어 있기 때문에 각 땜납 범프(12)가 경도될 우려는 없고, 각 땜납 범프(12)는 인접간에서 단락하지 않고 소기의 양호한 리플로 상태가 얻어진다.
이어서, 상부 히터(3) 및 하부 히터(4)의 가열 구동을 정지하고, 도 5a에 나타낸 바와 같이, 이동 기구(5, 6)에 의해 상부 히터(3) 및 하부 히터(4)의 위치를 초기 상태로 되돌린다. 그 후, 진공 펌프(7)의 구동에 의해 가열 처리 체임버(1) 내의 포름산 가스를 배출한다.
그리고, 도 5b에 나타낸 바와 같이, 반도체 웨이퍼(10)를 가열 처리 체임버(1)에서 외부로 꺼낸다. 이 때, 반도체 웨이퍼(10)의 각 땜납 범프(12)는, 인접 간에서 단락 등이 없는 리플로시의 양호한 대략 구형상으로 유지되어 있다.
이상 설명한 바와 같이, 본 실시예에 의하면, 반도체 장치나 전자 기기의 가일층 미세화·고집적화의 요청에 부응하기 위해서, 인접하는 땜납 범프(12) 사이의 거리를 단축해도, 그 땜납 범프(12) 사이에 단락을 발생시키지 않고 양호한 소기의 범프 리플로를 실현하여, 신뢰성이 높은 제품을 실현할 수 있다.
또한, 본 실시예에서는, 반도체 웨이퍼(10)의 각 땜납 범프(12)를, 그 상부(12b)가 하부(12a)보다도 큰, 말하자면 머시룸 형상으로 형성한 경우에 대해서 예시했지만, 본 발명에서는, 이 땜납 범프(12)에 한정되는 것이 아니다. 예를 들면, 도 6에 나타낸 바와 같이, 전해 도금법에 의해 스트레이트 형상(상부와 하부에서 동일 형상)의 땜납 범프(22)를 전극 단자(11) 위에 형성한 반도체 웨이퍼(10)를 처리 대상으로 해도 좋다.
스트레이트 형상의 땜납 범프(22)를 형성한 경우, 도 7a∼도 7b에 나타낸 종래의 기판 처리 방법으로 리플로 처리를 행하면, 땜납 범프(12)에는 현저하지 않다고 해도, 마찬가지로 경도·단락의 우려가 있다. 따라서, 본 실시예와 동일한 기판 처리 방법을 적용함으로써, 예를 들면 도 5b와 마찬가지로, 각 땜납 범프(22)가 인접간에서 단락 등이 없는 리플로시의 양호한 대략 구형상으로 된 반도체 웨이퍼(10)를 얻을 수 있다.
본 발명에 의하면, 반도체 장치나 전자 기기의 가일층 미세화·고집적화의 요청에 부응하기 위해, 인접하는 범프간 거리를 단축해도, 그 범프간에 단락을 발 생하지 않고 양호한 소기의 범프 리플로를 실현하여, 신뢰성이 높은 제품을 실현할 수 있다.

Claims (14)

  1. 반도체 기판의 한쪽 주면(主面)의 전극 위에 형성된 범프의 상부만을 가열하여 용융시키는 제 1 공정과,
    상기 범프의 하부도 가열하고, 상기 범프 전체를 용융시키는 제 2 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 공정과 제 2 공정은, 포름산 가스 분위기 중에서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 공정 및 제 2 공정 전에,
    상기 반도체 기판을 상기 범프의 용융 온도 미만으로 상기 범프의 표면에 형성된 산화막의 환원 개시 온도 부근의 온도로 조정된 포름산 가스로, 상기 산화막의 제거를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 포름산 가스 분위기 온도를, 상기 범프의 용융 온도 미만으로 상기 산화막의 환원 개시 온도 ±5℃의 범위 내로 제어하는 것을 특징으로 하는 반도체 장 치의 제조 방법.
  5. 반도체 기판의 한쪽 주면의 전극 위에 형성된 범프에 대한 리플로(reflow)를 수행하기 위한 반도체 장치의 제조 장치에 있어서,
    체임버 내의 상부에 설치되며, 상기 범프의 상부만을 가열하여 용융시키는 제 1 가열 수단과,
    상기 체임버 내의 하부에 설치되며, 상기 범프의 상부가 용융된 후에, 상기 범프의 하부도 가열하여 상기 범프 전체를 용융시키는 제 2 가열 수단을 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  6. 제 5 항에 있어서,
    상기 제 1 가열 수단 및 상기 제 2 가열 수단은, 각각 독립적으로 또는 동시에 가열 제어하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 가열 수단은, 상기 체임버 내에서, 상기 제 1 가열 수단과 대향하도록 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 장치.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 가열 수단을 상하 방향으로 이동시키는 제 1 이동 수단과,
    상기 제 2 가열 수단을 상하 방향으로 이동시키는 제 2 이동 수단을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 체임버 내에서, 피처리물을 지지하고, 상기 피처리물을 상하 방향으로 이동시키는 지지 수단을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  10. 제 5 항 또는 제 6 항에 있어서,
    상기 체임버 내에 환원성 가스를 도입하는 가스 도입 수단을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020097005720A 2006-09-29 2006-09-29 반도체 장치의 제조 방법 및 제조 장치 KR101030764B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/319586 WO2008050376A1 (fr) 2006-09-29 2006-09-29 Procédé et appareil pour la fabrication de dispositifs semi-conducteurs

Publications (2)

Publication Number Publication Date
KR20090051765A KR20090051765A (ko) 2009-05-22
KR101030764B1 true KR101030764B1 (ko) 2011-04-27

Family

ID=39324192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005720A KR101030764B1 (ko) 2006-09-29 2006-09-29 반도체 장치의 제조 방법 및 제조 장치

Country Status (5)

Country Link
US (2) US8302843B2 (ko)
JP (1) JP5282571B2 (ko)
KR (1) KR101030764B1 (ko)
CN (1) CN101512741B (ko)
WO (1) WO2008050376A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009597A (ja) * 2010-06-24 2012-01-12 Elpida Memory Inc 半導体デバイスの製造方法および半導体デバイスの製造装置
JP5885135B2 (ja) * 2010-07-23 2016-03-15 アユミ工業株式会社 加熱溶融処理方法および加熱溶融処理装置
TW201301412A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合方法
TW201301413A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合設備
US9773744B2 (en) * 2011-07-12 2017-09-26 Globalfoundries Inc. Solder bump cleaning before reflow
CN103094149A (zh) * 2011-10-27 2013-05-08 沈阳芯源微电子设备有限公司 一种防止晶片翘曲的烘烤装置及其烘烤方法
JP5884448B2 (ja) * 2011-12-01 2016-03-15 富士電機株式会社 はんだ接合装置およびはんだ接合方法
JP2013143542A (ja) * 2012-01-12 2013-07-22 Tokyo Electron Ltd 半導体デバイス製造システム及び半導体デバイス製造方法
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
CN103394781B (zh) * 2013-07-09 2016-08-24 合肥聚能电物理高技术开发有限公司 真空状态下高贴合率钎焊黄铜波导管、水冷板的装置及方法
JP2020150202A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置の製造方法
JP7271761B1 (ja) 2022-04-21 2023-05-11 ミナミ株式会社 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197448A (ja) * 1997-09-18 1999-04-09 Kemitoronikusu:Kk 熱処理装置とこれを用いた半導体結晶の熱処理法
JP2001244283A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 半導体装置の製造方法及び電子部品の実装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833301B1 (en) * 1984-01-18 2000-04-04 Vitronics Corp Multi-zone thermal process system utilizing non-focused infrared panel emitters
JPH06164130A (ja) * 1992-11-18 1994-06-10 Toshiba Corp プリント基板のリフロー炉
JPH07164141A (ja) 1993-10-22 1995-06-27 Nippon Sanso Kk はんだ付け方法及び装置
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
JPH08155675A (ja) * 1994-11-29 1996-06-18 Sony Corp はんだバンプ形成用フラックス
JP3404021B2 (ja) 2001-01-18 2003-05-06 富士通株式会社 はんだ接合装置
TW570856B (en) * 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP4119740B2 (ja) * 2002-12-18 2008-07-16 富士通株式会社 半導体装置の製造方法
JP4066872B2 (ja) * 2003-04-22 2008-03-26 セイコーエプソン株式会社 リフロ−装置及びリフロ−装置の制御方法
CN101124860B (zh) * 2005-02-21 2011-11-16 富士通株式会社 回流装置以及回流方法
US20060202001A1 (en) * 2005-03-08 2006-09-14 International Business Machines Corporation Enhanced heat system for bga/cga rework
US7402778B2 (en) * 2005-04-29 2008-07-22 Asm Assembly Automation Ltd. Oven for controlled heating of compounds at varying temperatures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197448A (ja) * 1997-09-18 1999-04-09 Kemitoronikusu:Kk 熱処理装置とこれを用いた半導体結晶の熱処理法
JP2001244283A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 半導体装置の製造方法及び電子部品の実装方法

Also Published As

Publication number Publication date
US8302843B2 (en) 2012-11-06
WO2008050376A1 (fr) 2008-05-02
CN101512741A (zh) 2009-08-19
US20120251968A1 (en) 2012-10-04
JP5282571B2 (ja) 2013-09-04
CN101512741B (zh) 2013-10-16
JPWO2008050376A1 (ja) 2010-02-25
US20090184156A1 (en) 2009-07-23
KR20090051765A (ko) 2009-05-22

Similar Documents

Publication Publication Date Title
KR101030764B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR101419690B1 (ko) 반도체 칩들의 열 압착 본딩
US7736950B2 (en) Flip chip interconnection
JPH0992682A (ja) ハンダ付け方法、ハンダ付け装置
KR101505944B1 (ko) 연속 선형 열 처리장치 배열
JPH11163036A (ja) バンプ形成方法、はんだ接合用前処理方法、はんだ接合方法、バンプ形成装置、はんだ接合用前処理装置およびはんだ接合装置
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
US20070158395A1 (en) Method for preparing and assembling a soldered substrate
JP2012009597A (ja) 半導体デバイスの製造方法および半導体デバイスの製造装置
KR100771644B1 (ko) 전자소자의 생산방법
CN115732343B (zh) 加工炉和加工方法
EP1687114A1 (en) Vertical removal of excess solder from a circuit substrate
JP5768823B2 (ja) 半導体装置の製造装置
KR100864472B1 (ko) 광학 모듈의 제조 방법 및 제조 장치
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
US20100163605A1 (en) Ball implantation method and system applying the method
KR100994467B1 (ko) 솔더범프 형성장치 및 방법
JP4601844B2 (ja) ボンディング装置及びボンディンク方法
JP2002144076A (ja) リフロー炉及びその処理方法
KR20240033314A (ko) 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법
JP2002261109A (ja) 半導体装置の製造方法
KR20240009171A (ko) 솔더 범프의 형성 방법
KR100955603B1 (ko) 솔더범프 형성장치 및 방법
JPH10270838A (ja) 電子部品のプリント配線板への実装方法
JP2012209409A (ja) 電子部品実装体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 9