JP2012009597A - 半導体デバイスの製造方法および半導体デバイスの製造装置 - Google Patents

半導体デバイスの製造方法および半導体デバイスの製造装置 Download PDF

Info

Publication number
JP2012009597A
JP2012009597A JP2010143754A JP2010143754A JP2012009597A JP 2012009597 A JP2012009597 A JP 2012009597A JP 2010143754 A JP2010143754 A JP 2010143754A JP 2010143754 A JP2010143754 A JP 2010143754A JP 2012009597 A JP2012009597 A JP 2012009597A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor substrate
heater stage
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010143754A
Other languages
English (en)
Inventor
Yoshihiro Kitamura
義裕 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010143754A priority Critical patent/JP2012009597A/ja
Priority to US13/167,448 priority patent/US8765594B2/en
Publication of JP2012009597A publication Critical patent/JP2012009597A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05023Disposition the whole internal layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプ形成工程において、ハンダに対して均一にリフローすることを可能にした、半導体デバイスの製造方法を提供する。
【解決手段】複数のバンプを構成するためのハンダを半導体基板上に形成した後、半導体基板を第1の輻射熱で加熱しながら、ハンダの表面に形成された酸化膜を除去する工程と、半導体基板をヒーターステージの表面から所定の距離を離した位置に保持して、第1の輻射熱よりも大きい第2の輻射熱により半導体基板を加熱することで、酸化膜が除去されたハンダをリフローする工程と、を有するものである。
【選択図】図1

Description

本発明は、半導体デバイスの製造方法および半導体デバイスの製造装置に関する。
半導体デバイスを実装基板に搭載する際には、そのハンドリングを容易にするため、樹脂などで封止することによって、半導体デバイスを使用する外部環境から保護している。封止した半導体デバイスを実装するには、半導体デバイスと実装基板に形成された、それぞれの電極をリードフレームによって接続している。当初、半導体デバイスの電極とリードフレームを接続するには、金(Au)などのワイヤーを介していたが、そのためには半導体デバイスとリードフレームを隣接させた上で、その間にワイヤーを引き回すスペースを設ける必要があった。しかし、半導体デバイスの高集積化に伴う小型化要求に対応するため、ワイヤー接続に代わって、凸形状の端子(以降、バンプと称する)が用いられてきている。ここでバンプとは、半導体デバイスの電極上にハンダを積層して、半導体デバイスの主面から突出した端子を形成したものであり、このハンダを介して接続する。このバンプによれば、半導体デバイス上にリードフレームを重ねて接続できるので、スペースを省くことができ半導体デバイスの小型化に有効である。
バンプの形成は、半導体デバイス上に電極を形成してから、そこへハンダをめっきする方法が一般的である。しかし、めっき法で形成したハンダの表面には凹凸が生じており、このままリードフレームに接続させると、凹部に気泡が取り込まれて接続強度が低下してしまうことになる。これを防止するため、リードフレームとの接続前に、ハンダをその融点以上に加熱してハンダ表面を平滑にする熱処理を行っている。以下では、この熱処理をリフローと称する。
リフローは様々な方式が開示されており、例えば、特開平11−163036号公報(以下では、特許文献1と称する)ではハロゲンランプによる輻射熱を利用しており、特開2004−6818号公報(以下では、特許文献2と称する)と特開2001−58259号公報(以下では、特許文献3と称する)では、ヒーターによる伝導熱で行っている。
特開平11−163036号公報 特開2004−6818号公報 特開2001−58259号公報 特開2007−294990号公報
しかし、特許文献1のように熱源にハロゲンランプを利用するものは、ランプの他に反射鏡や反射板が別途必要となるため、製造装置の構成が複雑になるという問題がある。特許文献2および特許文献3に開示された方法では、半導体デバイスが形成されたウェハをヒーターに直接に接触させているので、ウェハに反りなどがあると、ヒーターに接触する部分とヒーターに接触しない部分が生じてしまう。この場合、半導体デバイスへの加熱にばらつきが生じ、平滑化できないハンダが生じてしまう。なお、特許文献4は、フォトレジストのアッシング方法に関するものである。
本発明の、半導体デバイスの製造方法は、半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造方法であって、
前記複数のバンプを構成するためのハンダを前記半導体基板上に形成した後、前記半導体基板を第1の輻射熱で加熱しながら、前記ハンダの表面に形成された酸化膜を除去する工程と、
前記半導体基板をヒーターステージの表面から所定の距離を離した位置に保持することによって、前記第1の輻射熱よりも大きい第2の輻射熱により前記半導体基板を加熱し、前記酸化膜が除去された前記ハンダをリフローする工程と、
を有するものである。
本発明によれば、ハンダをリフローする際に、半導体基板をヒーターステージから離して非接触にしたことで、ヒーターステージからの第2の輻射熱を利用して、半導体基板の全面を均一に加熱することが可能となる。また、酸化膜を除去する工程において、第2の輻射熱よりも小さい第1の輻射熱で半導体基板を予熱しておくことで、リフロー工程の際、半導体基板の昇温がスムーズに行われる。
また、本発明の、半導体デバイスの製造装置は、半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造装置であって、
前記半導体基板を加熱するヒーターステージと、
前記ヒーターステージ上に設けられ、前記半導体基板を点接触で保持する保持台と、
前記半導体基板を前記ヒーターステージ上で支持し、さらに、前記半導体基板を前記保持台に移載可能な支持台と、
前記保持台にて保持された前記半導体基板を前記ヒーターステージからの輻射熱によって加熱する制御を行う制御部と、
を有する構成である。
本発明によれば、バンプを構成するハンダの表面の平滑化を安定して行うことができる。
本実施形態による半導体デバイスのバンプを形成する際に用いる製造装置の構成を示す断面図である。 図1に示したヒーターステージの一構成例を示す平面図である。 図2に示したヒーターステージにおいて、支持台を上昇させたときの断面図である。 図2に示したヒーターステージにおいて、支持台を下降させたときの断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す平面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す平面図である。 図1に示した製造装置で本実施形態による半導体デバイスを加工する際におけるプロセス条件のタイミングチャートである。
本実施形態の半導体デバイスの製造装置の構成を説明する。はじめに、図1を参照して、本実施形態における、半導体デバイスのバンプ形成に用いる還元リフロー装置1の概要を説明する。
図1に示すように、還元リフロー装置1は、後述する半導体基板となるウェハ2を保持しながら加熱を行うグラファイト製のヒーターステージ3と、還元する際のプラズマ源となるプロセスガスをプラズマチャンバ4へ導入するガス導入口5と、プロセスガスをプラズマ化させる電場を形成するための、プラズマチャンバ4の側壁を取り囲んでいるコイル6およびコイル6に接続された高周波電源7と、ウェハ2を処理するプロセスチャンバ8と、ウェハ2に対する処理中および処理後にプロセスチャンバ8内のプロセスガスを排気するガス排気口9とを有する構成である。
高周波電源7からコイル6に27.12MHzの高周波電流を流すと、プラズマチャンバ4内に電界が生じ、その電界によって放電が誘起されて、プロセスガスがプラズマ化する。発生したプラズマは、プロセスチャンバ8内に静置してあるウェハ2の表面に到達する。
ヒーターステージ3には、ウェハ2を点接触で保持するセラミックス製の保持台10と、ウェハ2を保持しながら上下方向にその高さを変更することが可能なセラミックス製の支持台11と、支持台11を動かす駆動部12とが設けられている。駆動部12による、支持台11の駆動方法は、機械駆動またはエア駆動のいずれであってもよい。ヒーターステージ3の温度管理を行う温度制御部13が設けられ、温度制御部13が信号線を介してヒーターステージ3と接続されている。支持台11の動作を管理する駆動制御部14が設けられ、駆動制御部14は信号線を介して駆動部12と接続されている。温度制御部13および駆動制御部14の制御により、ウェハ2への加熱を任意の温度で制御することが可能である。
また、ガス導入口5に接続されたガス管の途中にバルブ15が設けられている。ガス排気口9に接続されたガス管の途中に真空ポンプ16が設けられている。バルブ15および真空ポンプ16のそれぞれと信号線を介して接続されたガス制御部17が設けられている。ガス制御部17は、バルブ15および真空ポンプ16を制御することで、プロセスチャンバ8に導入されるプロセスガスの流量およびプロセスチャンバ8内の圧力の制御および管理を行う。
さらに、上述の高周波電源7、温度制御部13、駆動制御部14およびガス制御部17のそれぞれと信号線を介して接続された制御部18が設けられている。制御部18は、プログラムにしたがって処理を実行するCPU(Central Processing Unit)(不図示)と、プログラムを格納するためのメモリ(不図示)とが設けられている。制御部18は、プロセス条件が記述されたプログラムにしたがって高周波電源7、温度制御部13、駆動制御部14およびガス制御部17の各構成要素に制御信号を送信し、これらの構成要素のタイミング制御を行うとともに、各構成要素が干渉せず円滑に動作するように、これらの構成要素を管理する。
なお、ヒーターステージ3は、セラミックス製または金属製でもよい。また、本実施形態では、保持台10および支持台11がセラミックス製の場合で説明するが、ヒーターステージ3と同様に、セラミックス製に限らず金属製であってもよい。
ここで、図1に示したヒーターステージ3の構成について詳しく説明する。
図2はヒーターステージ3を上から見たときの平面図である。図2に示すように、ヒーターステージ3はウェハ2と同様に円形である。図2には、ウェハ2を保持台10または支持台11に載せたときのウェハ2の外形を破線で示している。本実施形態では、保持台10は3個の保持部材から成る構成であり、支持台11は3個の支持部材から成る構成である。
3個の保持部材はヒーターステージ3の同心円上に配置され、隣り合う2個の保持部材を結ぶ弧に対応する中心角が120°である。3個の支持部材は、ヒーターステージ3の同心円であって、3個の保持部材が配置された円よりも半径の大きい円の上に配置され、隣り合う2個の支持部材を結ぶ弧に対応する中心角が120°になっている。図2には、それらの中心角をθ1〜θ3で示している。そして、3個の保持部材のそれぞれと3個の支持部材のそれぞれがヒーターステージ3の中心を通る直線上に配置され、保持部材の方が支持部材よりもヒーターステージ3の中心に近い側に配置されている。
なお、本実施形態において、中心角θ1〜θ3をそれぞれ120°としたのは、保持台10および支持台11のそれぞれについて、3個の部材を等間隔に配置した構成に対応させたからである。保持台10および支持台11のそれぞれについて、隣り合う部材間が等間隔になるように各部材を配置すれば、部材の数は3個以上であってもよい。さらに、保持台10については、ウェハ2を支える保持部材の数を4個以上にして、これらの保持部材を格子状に配置してもよい。
また、本実施形態では、保持台10の3個の保持部材のそれぞれは、ウェハ2との接触面積を極力小さくするために、ヒーターステージ3と接触している末端に比べて、先端の方が針のように鋭利な構造になっている。この構造により、ウェハ2が保持台10で支えられたとき、保持部材とウェハ2との接触は点接触となる。
図2を参照して説明した、保持台10と支持台11の配置状況において、支持台11を上昇させたときのウェハ2の状態を説明する。図3Aは、支持台11を上昇させたときのヒーターステージ3の断面図である。
支持台11を上昇させるには、駆動制御部14が制御部8から受信する制御信号にしたがって駆動部12を動作させ、支持台11の3個の支持部材を、ヒーターステージ3に対して垂直上方に同時に動かす。支持台11が上昇することにより、支持台11だけでウェハ2が保持される。この状態では、ウェハ2は、保持台10と接触しておらず、ヒーターステージ3とは距離H1だけ離れている。ここでは、距離H1を10mmとしている。したがって、ヒーターステージ3によるウェハ2への加熱は、ヒーターステージ3とウェハ2とが距離H1だけ離れているため、伝導伝熱によるものではなく、ヒーターステージ3からの輻射熱によって行われる。
また、距離H1が10mmであると、伝熱効率が伝導伝熱より低下するため、ウェハ2の昇温速度は100℃/分程度となる。後述する、バンプ表面に形成された酸化膜を除去する工程では、ウェハ2を図3Aに示した状態にしている。
次に、支持台11を下降させたときのウェハ2の状態を説明する。図3Bは、支持台11を下降させたときのヒーターステージ3の断面図である。
支持台11を下降させる場合、駆動制御部14が制御部8から受信する制御信号にしたがって駆動部12を動作させ、支持台11の3個の支持部材を、ヒーターステージ3の表面に形成された溝19内に収納する。この状態では、ウェハ2は、保持台10だけで支えられ、ヒーターステージ3と直接に接触することなく、ヒーターステージ3とは距離H2だけ離れている。ここでは、距離H2が0.15mmで、ウェハ2が保持されている。したがって、ヒーターステージ3によるウェハ2への加熱は、ヒーターステージ3とウェハ2とが距離H2だけ離れているため、伝導伝熱によるものではなく、ヒーターステージ3からの輻射熱によって行われる。支持台11がヒーターステージ3に設けられた溝19内に収納されると、支持台11の上面がヒーターステージ3の上面と一致するか、それよりも低くなるため、支持台11がウェハ2に接触せず、保持台10だけでウェハ2を保持することが可能となる。
距離H2は、支持台11が上昇した場合の距離H1よりも小さいため、支持台11が上昇した場合よりも昇温速度が向上し、ウェハ2の昇温速度は200℃/分となる。後述するリフロー工程の処理中では、ウェハ2を図3Bに示した状態にしている。
なお、図3Bに示す場合では、ウェハ2に対してヒーターステージ3から保持台10を介して伝導伝熱がなされるため、「完全に輻射熱だけの加熱」とはならないように見える。しかし、保持台10のそれぞれの保持部材とウェハ2との接触は点接触となるため、ウェハ2に対する加熱のうち、伝導伝熱による割合は、輻射熱による割合に比べて無視できるほど小さい。
このようにして、ウェハ2を支える支持台11の高さを制御部8の制御により変えることによって、ヒーターステージ3からウェハ2への輻射熱量を変更することが可能となる。以下では、ウェハ2に対するヒーターステージ3からの輻射熱のうち、図3Aに示した場合による輻射熱を「第1の輻射熱」と称し、図3Bに示した場合による輻射熱を「第2の輻射熱」と称する。
ここで、距離H2の範囲について考察する。はじめに、距離H2の最小値について考えてみる。距離H2=0の場合、ウェハ2がヒーターステージ3と接触していることになる。この場合、課題の欄で述べたように、ウェハ2が反っていると、ウェハ2の裏面において、ヒーターステージ3に接触している部位が他の部位に比べて昇温速度が速くなってしまう。距離H2の最小値は、0より大きい値となる。
距離H2の最大値について考えてみる。距離H2を大きくし過ぎると、リフロー工程における、ウェハ2の昇温速度が遅くなってしまう。距離H2の最大値は、リフロー工程時における、ウェハ2の昇温速度をどのくらいに設定するかによって決まる。例えば、リフロー工程時における、ウェハ2の昇温速度が100℃/分より大きければよい場合、距離H2の範囲は、0<H2<H1となる。本実施形態では、実験により、距離H2の最適値を0.15mmと求めている。
ただし、ウェハ2の反りのばらつきを考慮して、ヒーターステージ3の上面から保持台10の頂点までの高さを設定する必要がある。ウェハ2の反りの大きさは、熱処理による熱ストレスおよび成膜処理による膜ストレスなどが関係している。
例えば、反りの小さいウェハ2を保持台10の上に載せた状態で距離H2が最適になるように、ヒーターステージ3の上面から保持台10の頂点までの高さを固定してしまうと、反りの大きいウェハ2を保持台10の上に載せたときに、ウェハ2がヒーターステージ3と接触してしまうおそれがある。そのため、ウェハ2の反りの大きさによらず、距離H2>0になるように、ヒーターステージ3の上面から保持台10の頂点までの高さを決めることが望ましい。
次に、本実施形態における半導体デバイスのバンプ形成方法について説明する。
図4A、図5〜図9Aは、本実施形態における半導体デバイスのバンプの製法を示す断面図である。ここでは、図8および図9Aで説明する処理を、図1に示した還元リフロー装置1で行うものである。
図4Aに示すように、半導体基板20の上面を覆うように、膜厚150nmのバリア膜21を半導体基板20の上に形成し、膜厚600nmのシード膜22をバリア膜21の上に形成する。ここでは、バリア膜21をチタン(Ti)とし、シード膜22を銅(Cu)とする。続いて、シード膜22の上面を覆うように、膜厚20μmのフィルムレジスト23をシード膜22の上に貼り付ける。その後、フォトリソグラフィ技術によって、フィルムレジスト23の一部に開口部を形成する。図4Aに示すホール24が、フィルムレジスト23に形成された開口部に相当する。
図4Bは、ホール24を形成した後に半導体デバイスを上から見たときの平面図である。図4Aに示すホール24はシード膜22の上面に達する開口であるため、図4Bに示すように、シード膜22の上面の一部がホール24に露出している。
次に、図5に示すように、めっき法によって、ホール24の底部に膜厚15μmの銅を堆積して、電極25を形成する。その後、めっき法によって、膜厚3μmの銀錫(AgSn)ハンダを電極25の上に堆積して、バンプ26を形成する。このとき、バンプ26の表面には、凹凸が形成されている。この際、電極25とバンプ26の界面部分に膜厚が1μm程度の合金層27が形成される。さらに、バンプ26の上面には、銀錫ハンダの自然酸化による酸化膜28が形成される。なお、電極25およびバンプ26の側面は、フィルムレジスト23で囲まれているので、バンプ26が電極25の側面まで覆うことはない。
次に、図6に示すように、アセトン(CH3COCH3)などの薬液でフィルムレジスト23を除去する。フィルムレジスト23が除去されることによって、電極25で覆われていない部位のシード膜22aが露出する。また、フィルムレジスト23の除去後、銀錫ハンダで形成されたバンプ26の側面が自然酸化されて、酸化膜28でその表面が覆われる。
次に、露出したシード膜22aと、バリア膜21のうち、シード膜22aに接触する部位のバリア膜21a(図6を参照)とを、硫酸(H2SO4)などの薬液を用いて除去する。シード膜22aおよびバリア膜21aを除去した後の断面形状を図7に示す。このとき、図7に示すように、酸化膜28は除去されずに残留する。
次に、図7に示した半導体デバイスに対して、図1に示した還元リフロー装置1で、次のような処理を行う。
はじめに、図1に示したプラズマチャンバ4に水素含有プラズマを発生させ、図8に示すように、酸化膜28の上方から水素含有プラズマを酸化膜28に照射する。この処理において、水素含有プラズマに含まれる水素ラジカルの還元作用を利用して、酸化膜28を除去する。その際、ヒーターステージ3と半導体基板20の距離をH1(図3Aを参照)にして、半導体基板20へヒーターステージ3を熱源とする第1の輻射熱を伝熱させながら、酸化膜28を除去する。水素ラジカルは、半導体基板20の全面に照射されるが、酸化膜28以外には何ら作用することはないので、問題は生じない。
なお、酸化膜28は、ハンダ表面を平滑にするリフローの効果を阻害するので、水素ラジカルの照射時間を、酸化膜28を完全に除去できる時間に設定することが重要である。本実施形態では、後で述べるように、水素ラジカルの照射時間を30秒としている。
酸化膜28を除去した後、支持台11を下降させ、ヒーターステージ3と半導体基板20の距離をH2(図3Bを参照)にする。そして、ヒーターステージ3を熱源とする第2の輻射熱によって半導体基板20を加熱し、半導体基板20からバンプ26へ伝導伝熱させることによって、表面が凹凸となっているバンプ26をリフローする。リフローによりハンダが一旦溶融するが、その後の冷却時における、ハンダの表面張力によって、図9Aに示すように、表面が平滑なドーム状のバンプ26aが形成される。図9Bは、バンプ26aを形成した後の半導体デバイスを上から見たときの平面図である。
ハンダ表面に凹凸が残留していると、接続時にハンダ内へ気泡が取り込まれて電気抵抗が上昇するので、半導体デバイスの電気特性を悪化させることになる。本実施形態では、上述のリフロー工程の処理により、凹凸が残らないようにしている。
なお、バンプ26を構成しているハンダを溶融させても、バンプ26よりも下層に設けられた電極25の側面にハンダが濡れ拡がることはない。これは、電極25よりもハンダの濡れ性に勝る合金層27が電極25とバンプ26との間に存在するため、ハンダが合金層27の側面よりも下方に拡がらないからである。
また、ここでは、図8を参照して説明した酸化膜除去工程と図9Aを参照して説明したリフロー工程を、同一装置の同一チャンバで行う場合を説明したが、酸化膜除去工程を行った後、半導体デバイスを別の装置に移動させてリフロー工程を行ってもよい。
次に、本実施形態による半導体デバイスのバンプに対する処理を還元リフロー装置1で行う際のプロセス条件を、図10に示すタイミングチャートを参照して説明する。
図10のグラフの横軸は、処理時間を示し、縦軸はプロセス条件を示す。なお、文中における符号は図1に示した符号に対応している。また、圧力の単位に「Torr」を使用しているが、1Torr=133.3Paである。
まず、図に示さないロードロックチャンバからウェハ2をプロセスチャンバ8に搬入し、図3Aに示した状態の支持台11の上にウェハ2を置く。このとき、支持台11は上昇した状態になっているため、ウェハ2とヒーターステージ3との距離H1は10mmである。加工処理を開始(T1=0秒)して、バルブ15を開状態にすると、プロセスガスがプラズマチャンバ4に供給される。プロセスガスは、水素(H2)が2%、窒素(N2)が98%の混合ガスである。プラズマチャンバ4に対して単位時間あたり、水素を40cc供給し、窒素を1960cc供給し、プロセスガスをプラズマチャンバ4にてプラズマ化すると、水素ラジカルが発生する。
処理開始時のプロセスチャンバ8の圧力は2Torrであるが、プロセスガスをプロセスチャンバ8に導入すると、一時的にプロセスチャンバ8内の圧力が不安定になる。そのため、プロセスガスの供給開始から3秒間(T2=3秒)待機して、プロセスチャンバ8内の圧力を安定させる。
一方、処理開始時にヒーターステージ3の温度を240℃に設定しているが、距離H1が10mmなので、ウェハ2の昇温速度は100℃/分となる。ウェハ2の昇温は、水素ラジカルがウェハ2へ衝突する際のエネルギーが熱エネルギーに変換されたことに加えて、前述の第1の輻射熱によってもたらされている。
このように、処理時間がT2からT3(=33秒)までのステップ1で、ウェハ2のバンプ26が水素ラジカルに被爆されるため、その表面に形成されている酸化膜28が還元されて除去される。この間に、ウェハ2の温度が100℃まで上昇する。ここで、もしウェハ2に対して第1の輻射熱による昇温がなければ、ステップ1の終了時にウェハ2の温度が100℃に到達せず、後続のステップにおいて、ウェハ2の昇温に時間がかかってしまうという問題が生じる。第1の輻射熱でウェハ2を予熱することで、ステップ2において、ウェハ2の昇温をスムーズに行うことが可能となる。
処理時間がT3になったときに水素の供給を止めて、窒素だけをプロセスチャンバ8に供給する。さらに、支持台11を下降させ、処理時間がT4(=35秒)になったとき、ウェハ2を保持台10上に置く。プロセスチャンバ8内の圧力は、処理時間がT4になったとき、2.5Torrまで上昇して安定している。処理時間がT4以降は、ウェハ2とヒーターステージ3との距離H2が0.15mmまで接近している。そのため、ウェハ2の温度は、主として第2の輻射熱によって100℃から急上昇し、処理時間がT5(=64秒)になったとき、銀錫ハンダの融点である221℃に達する。このように、ウェハ2が受ける第2の輻射熱は第1の輻射熱よりも大きい。
処理時間がT5になったとき、銀錫ハンダが溶解し始める。そして、銀錫ハンダが液状化すると、その表面の凹凸の平滑化が進み、処理時間がT6(=77秒)になると、ウェハ2の温度は240℃に達し、ヒーターステージ3の温度と同等になる。処理時間がT6になったとき、プロセスチャンバ8への窒素の供給を停止し、支持台11を上昇させ、ウェハ2とヒーターステージ3との距離をH1にする。その後、ウェハ2をプロセスチャンバ8からロードロックチャンバ(不図示)に搬出する。そして、処理時間T7まで待機してウェハ2の温度を50℃以下にしてから、ウェハ2をロードロックチャンバから取り出す。
このように、処理時間がT4からT6までのステップ2において、処理時間がT5からT6までの間に、バンプ26を構成するハンダが一旦溶解するので、その後のT7(=122秒)までの降温期間中にバンプ26がドーム状のバンプ26aとなる。
なお、ステップ2の後、ウェハ2の冷却開始時に、ウェハ2とヒーターステージ3との距離をH1にする場合を説明したが、その距離はH1に限らず、H2よりも大きければよい。また、ロードロックチャンバでウェハ2の温度が50℃以下に下がるまで保持したが、ウェハ2の温度が50℃になるまでプロセスチャンバ8でウェハ2を保持してもよく、ウェハ2の冷却方法は、上述した方法に限らない。
また、上述の酸化膜除去工程およびリフロー工程では、ステップ1およびステップ2のそれぞれの処理時間を予め実験により求め、ステップ1およびステップ2の処理時間を設定している。処理時間を求める実験の一例は、ウェハ2の表面に熱電対を取り付け、時間とウェハ2の温度を記録しながら支持台11の高さを上述の工程と同様に制御し、温度の変化の記録に基づいて、温度が100℃になるまでの時間をステップ1の処理時間と決め、ステップ1の後から温度が240℃になるまでの時間をステップ2の処理時間と決めるものである。ステップ1およびステップ2の処理はハンダの測定温度で制御する方が望ましい。
本実施形態の半導体デバイスのバンプ形成方法によれば、バンプの材料となるハンダをリフローする際に、ウェハをヒーターステージから離して非接触としたことで、ヒーターステージからの輻射熱を利用して、ウェハ全面を均一に加熱することが可能となり、バンプを構成するハンダの表面の平滑化を安定して行うことができる。
また、同一チャンバ内で、バンプ表面の酸化膜を除去する工程とハンダのリフロー工程を行っているため、これら2つの工程を別々のチャンバで行う場合に比べて、チャンバ間でウェハの移載を行う必要がなく、酸化膜除去工程の開始からリフロー工程の終了までの処理時間を短縮することができる。
また、熱源となるヒーターステージの温度を一定にしたまま、ウェハとヒーターステージの隙間を変えることで、ウェハの昇温速度を変化させている。そのため、ウェハとヒーターステージとの隙間を一定にし、ヒーターステージの温度を変化させる場合に比べて、ウェハの昇温速度の切り換えをスムーズに行うことが可能となり、リフロー工程の処理時間を短縮することができる。さらに、チャンバ内の真空度を保ったまま、ウェハとヒーターステージの隙間を変えられるため、酸化膜除去工程の後、ウェハを大気に曝すことなく、バンプのリフロー工程を行うことができる。
1 還元リフロー装置
3 ヒーターステージ
10 保持台
11 支持台
13 温度制御部
14 駆動制御部
17 ガス制御部
18 制御部
20 半導体基板
25 電極
26、26a バンプ

Claims (9)

  1. 半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造方法であって、
    前記複数のバンプを構成するためのハンダを前記半導体基板上に形成した後、前記半導体基板を第1の輻射熱で加熱しながら、前記ハンダの表面に形成された酸化膜を除去する工程と、
    前記半導体基板をヒーターステージの表面から所定の距離を離した位置に保持することによって、前記第1の輻射熱よりも大きい第2の輻射熱により前記半導体基板を加熱し、前記酸化膜が除去された前記ハンダをリフローする工程と、
    を有する、半導体デバイスの製造方法。
  2. 請求項1記載の半導体デバイスの製造方法において、
    前記第1の輻射熱と前記第2の輻射熱の切換は、前記ヒーターステージと前記半導体基板との距離を変えることによって行うことを特徴とする半導体デバイスの製造方法。
  3. 請求項2記載の半導体デバイスの製造方法において、
    前記所定の距離は、前記第1の輻射熱で前記半導体基板を加熱するときの前記ヒーターステージと該半導体基板との距離よりも小さいことを特徴とする半導体デバイスの製造方法。
  4. 請求項1から3のいずれか1項記載の半導体デバイスの製造方法において、
    前記第1の輻射熱と前記第2の輻射熱の熱源が同一であることを特徴とする半導体デバイスの製造方法。
  5. 請求項1から4のいずれか1項記載の半導体デバイスの製造方法において、
    前記酸化膜を除去する工程は、前記バンプの表面に形成された酸化膜の除去を水素含有プラズマの照射によって行う工程であることを特徴とする半導体デバイスの製造方法。
  6. 請求項1から5のいずれか1項記載の半導体デバイスの製造方法において、
    前記酸化膜を除去する工程および前記リフロー工程は、同一装置の同一チャンバで行われることを特徴とする半導体デバイスの製造方法。
  7. 半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造装置であって、
    前記半導体基板を加熱するヒーターステージと、
    前記ヒーターステージ上に設けられ、前記半導体基板を点接触で保持する保持台と、
    前記半導体基板を前記ヒーターステージ上で支持し、さらに、前記半導体基板を前記保持台に移載可能な支持台と、
    前記保持台にて保持された前記半導体基板を前記ヒーターステージからの輻射熱によって加熱する制御を行う制御部と、
    を有する、半導体デバイスの製造装置。
  8. 請求項7記載の半導体デバイスの製造装置において、
    前記制御部は、前記半導体基板を支える支持台の高さを変えることによって、前記ヒーターステージからの輻射熱の量を変更することを特徴とする半導体デバイスの製造装置。
  9. 請求項7または8記載の半導体デバイスの製造装置において、
    前記ヒーターステージは、前記支持台を収納するための溝を備えていることを特徴とする半導体デバイスの製造装置。
JP2010143754A 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置 Ceased JP2012009597A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010143754A JP2012009597A (ja) 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置
US13/167,448 US8765594B2 (en) 2010-06-24 2011-06-23 Method of fabricating semiconductor device allowing smooth bump surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143754A JP2012009597A (ja) 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置

Publications (1)

Publication Number Publication Date
JP2012009597A true JP2012009597A (ja) 2012-01-12

Family

ID=45352941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143754A Ceased JP2012009597A (ja) 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置

Country Status (2)

Country Link
US (1) US8765594B2 (ja)
JP (1) JP2012009597A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765594B2 (en) 2010-06-24 2014-07-01 Yoshihiro Kitamura Method of fabricating semiconductor device allowing smooth bump surface
US9974191B2 (en) 2013-01-24 2018-05-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8844793B2 (en) 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
CN109416406B (zh) * 2016-07-05 2023-06-20 深圳帧观德芯科技有限公司 具有不同热膨胀系数的接合材料
CN106128998A (zh) * 2016-07-21 2016-11-16 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法
US11470727B2 (en) * 2016-10-24 2022-10-11 Jaguar Land Rover Limited Apparatus and method relating to electrochemical migration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623266U (ja) * 1985-06-20 1987-01-10
JPS63293952A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子接続端子形成方法
JP2007053245A (ja) * 2005-08-18 2007-03-01 Shinko Seiki Co Ltd はんだ付け方法及びはんだ付け装置
WO2008050376A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Procédé et appareil pour la fabrication de dispositifs semi-conducteurs

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163036A (ja) 1997-09-17 1999-06-18 Tamura Seisakusho Co Ltd バンプ形成方法、はんだ接合用前処理方法、はんだ接合方法、バンプ形成装置、はんだ接合用前処理装置およびはんだ接合装置
JP2001058259A (ja) 1999-06-18 2001-03-06 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP2004006818A (ja) 2002-04-16 2004-01-08 Tadatomo Suga リフロー法とソルダペースト
WO2006017327A2 (en) * 2004-07-13 2006-02-16 University Of New Hampshire Electrocodeposition of lead free tin alloys
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007287757A (ja) * 2006-04-12 2007-11-01 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2007294990A (ja) 2007-06-21 2007-11-08 Hitachi Kokusai Electric Inc 基板処理装置
JP2012009597A (ja) 2010-06-24 2012-01-12 Elpida Memory Inc 半導体デバイスの製造方法および半導体デバイスの製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623266U (ja) * 1985-06-20 1987-01-10
JPS63293952A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子接続端子形成方法
JP2007053245A (ja) * 2005-08-18 2007-03-01 Shinko Seiki Co Ltd はんだ付け方法及びはんだ付け装置
WO2008050376A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Procédé et appareil pour la fabrication de dispositifs semi-conducteurs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765594B2 (en) 2010-06-24 2014-07-01 Yoshihiro Kitamura Method of fabricating semiconductor device allowing smooth bump surface
US9974191B2 (en) 2013-01-24 2018-05-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Also Published As

Publication number Publication date
US20110318918A1 (en) 2011-12-29
US8765594B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
JP2012009597A (ja) 半導体デバイスの製造方法および半導体デバイスの製造装置
JP5282571B2 (ja) 半導体装置の製造方法
JP6587818B2 (ja) 熱処理方法
JP5029435B2 (ja) 載置台構造及び熱処理装置
KR101049427B1 (ko) 납땜 방법
TWI524444B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
JPH10284497A (ja) 半導体装置の製造方法
WO2005101471A1 (ja) 被処理体の処理装置
US20080017111A1 (en) Semiconductor Manufacturing Device and Method for Manufacturing Semiconductor Devices
JP2008235660A (ja) アッシング方法及びその装置
JP2001102435A (ja) 載置台構造及び処理装置
JP2018152405A (ja) 熱処理方法および熱処理装置
KR20170084740A (ko) 기판 처리 장치 및 방법
CN115732343B (zh) 加工炉和加工方法
JP2014157858A (ja) 半導体装置の製造方法
KR20130061427A (ko) 칩 본딩장치 및 이를 이용한 칩 본딩방법
KR102424748B1 (ko) 열처리 방법
JP5768823B2 (ja) 半導体装置の製造装置
CN1943015A (zh) 被处理体的处理装置
TW201635401A (zh) 用於回焊焊料凸塊的回焊方法
JP4611348B2 (ja) 基板支持装置、基板処理装置及び基板処理方法
JP2015179796A (ja) リフロー方法および、その方法に用いるリフロー装置
JP2004006654A (ja) 処理装置及び処理方法
JP2015170791A (ja) 半導体装置の製造方法
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20150421