JP2012009597A - 半導体デバイスの製造方法および半導体デバイスの製造装置 - Google Patents

半導体デバイスの製造方法および半導体デバイスの製造装置 Download PDF

Info

Publication number
JP2012009597A
JP2012009597A JP2010143754A JP2010143754A JP2012009597A JP 2012009597 A JP2012009597 A JP 2012009597A JP 2010143754 A JP2010143754 A JP 2010143754A JP 2010143754 A JP2010143754 A JP 2010143754A JP 2012009597 A JP2012009597 A JP 2012009597A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor substrate
heater stage
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010143754A
Other languages
English (en)
Inventor
Yoshihiro Kitamura
義裕 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010143754A priority Critical patent/JP2012009597A/ja
Priority to US13/167,448 priority patent/US8765594B2/en
Publication of JP2012009597A publication Critical patent/JP2012009597A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプ形成工程において、ハンダに対して均一にリフローすることを可能にした、半導体デバイスの製造方法を提供する。
【解決手段】複数のバンプを構成するためのハンダを半導体基板上に形成した後、半導体基板を第１の輻射熱で加熱しながら、ハンダの表面に形成された酸化膜を除去する工程と、半導体基板をヒーターステージの表面から所定の距離を離した位置に保持して、第１の輻射熱よりも大きい第２の輻射熱により半導体基板を加熱することで、酸化膜が除去されたハンダをリフローする工程と、を有するものである。
【選択図】図１

Description

本発明は、半導体デバイスの製造方法および半導体デバイスの製造装置に関する。
半導体デバイスを実装基板に搭載する際には、そのハンドリングを容易にするため、樹脂などで封止することによって、半導体デバイスを使用する外部環境から保護している。封止した半導体デバイスを実装するには、半導体デバイスと実装基板に形成された、それぞれの電極をリードフレームによって接続している。当初、半導体デバイスの電極とリードフレームを接続するには、金（Ａｕ）などのワイヤーを介していたが、そのためには半導体デバイスとリードフレームを隣接させた上で、その間にワイヤーを引き回すスペースを設ける必要があった。しかし、半導体デバイスの高集積化に伴う小型化要求に対応するため、ワイヤー接続に代わって、凸形状の端子（以降、バンプと称する）が用いられてきている。ここでバンプとは、半導体デバイスの電極上にハンダを積層して、半導体デバイスの主面から突出した端子を形成したものであり、このハンダを介して接続する。このバンプによれば、半導体デバイス上にリードフレームを重ねて接続できるので、スペースを省くことができ半導体デバイスの小型化に有効である。
バンプの形成は、半導体デバイス上に電極を形成してから、そこへハンダをめっきする方法が一般的である。しかし、めっき法で形成したハンダの表面には凹凸が生じており、このままリードフレームに接続させると、凹部に気泡が取り込まれて接続強度が低下してしまうことになる。これを防止するため、リードフレームとの接続前に、ハンダをその融点以上に加熱してハンダ表面を平滑にする熱処理を行っている。以下では、この熱処理をリフローと称する。
リフローは様々な方式が開示されており、例えば、特開平１１−１６３０３６号公報（以下では、特許文献１と称する）ではハロゲンランプによる輻射熱を利用しており、特開２００４−６８１８号公報（以下では、特許文献２と称する）と特開２００１−５８２５９号公報（以下では、特許文献３と称する）では、ヒーターによる伝導熱で行っている。
特開平１１−１６３０３６号公報 特開２００４−６８１８号公報 特開２００１−５８２５９号公報 特開２００７−２９４９９０号公報
しかし、特許文献１のように熱源にハロゲンランプを利用するものは、ランプの他に反射鏡や反射板が別途必要となるため、製造装置の構成が複雑になるという問題がある。特許文献２および特許文献３に開示された方法では、半導体デバイスが形成されたウェハをヒーターに直接に接触させているので、ウェハに反りなどがあると、ヒーターに接触する部分とヒーターに接触しない部分が生じてしまう。この場合、半導体デバイスへの加熱にばらつきが生じ、平滑化できないハンダが生じてしまう。なお、特許文献４は、フォトレジストのアッシング方法に関するものである。
本発明の、半導体デバイスの製造方法は、半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造方法であって、
前記複数のバンプを構成するためのハンダを前記半導体基板上に形成した後、前記半導体基板を第１の輻射熱で加熱しながら、前記ハンダの表面に形成された酸化膜を除去する工程と、
前記半導体基板をヒーターステージの表面から所定の距離を離した位置に保持することによって、前記第１の輻射熱よりも大きい第２の輻射熱により前記半導体基板を加熱し、前記酸化膜が除去された前記ハンダをリフローする工程と、
を有するものである。
本発明によれば、ハンダをリフローする際に、半導体基板をヒーターステージから離して非接触にしたことで、ヒーターステージからの第２の輻射熱を利用して、半導体基板の全面を均一に加熱することが可能となる。また、酸化膜を除去する工程において、第２の輻射熱よりも小さい第１の輻射熱で半導体基板を予熱しておくことで、リフロー工程の際、半導体基板の昇温がスムーズに行われる。
また、本発明の、半導体デバイスの製造装置は、半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造装置であって、
前記半導体基板を加熱するヒーターステージと、
前記ヒーターステージ上に設けられ、前記半導体基板を点接触で保持する保持台と、
前記半導体基板を前記ヒーターステージ上で支持し、さらに、前記半導体基板を前記保持台に移載可能な支持台と、
前記保持台にて保持された前記半導体基板を前記ヒーターステージからの輻射熱によって加熱する制御を行う制御部と、
を有する構成である。
本発明によれば、バンプを構成するハンダの表面の平滑化を安定して行うことができる。
本実施形態による半導体デバイスのバンプを形成する際に用いる製造装置の構成を示す断面図である。 図１に示したヒーターステージの一構成例を示す平面図である。 図２に示したヒーターステージにおいて、支持台を上昇させたときの断面図である。 図２に示したヒーターステージにおいて、支持台を下降させたときの断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す平面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す断面図である。 本実施形態における半導体デバイスのバンプの製法を示す平面図である。 図１に示した製造装置で本実施形態による半導体デバイスを加工する際におけるプロセス条件のタイミングチャートである。
本実施形態の半導体デバイスの製造装置の構成を説明する。はじめに、図１を参照して、本実施形態における、半導体デバイスのバンプ形成に用いる還元リフロー装置１の概要を説明する。
図１に示すように、還元リフロー装置１は、後述する半導体基板となるウェハ２を保持しながら加熱を行うグラファイト製のヒーターステージ３と、還元する際のプラズマ源となるプロセスガスをプラズマチャンバ４へ導入するガス導入口５と、プロセスガスをプラズマ化させる電場を形成するための、プラズマチャンバ４の側壁を取り囲んでいるコイル６およびコイル６に接続された高周波電源７と、ウェハ２を処理するプロセスチャンバ８と、ウェハ２に対する処理中および処理後にプロセスチャンバ８内のプロセスガスを排気するガス排気口９とを有する構成である。
高周波電源７からコイル６に２７.１２ＭＨｚの高周波電流を流すと、プラズマチャンバ４内に電界が生じ、その電界によって放電が誘起されて、プロセスガスがプラズマ化する。発生したプラズマは、プロセスチャンバ８内に静置してあるウェハ２の表面に到達する。
ヒーターステージ３には、ウェハ２を点接触で保持するセラミックス製の保持台１０と、ウェハ２を保持しながら上下方向にその高さを変更することが可能なセラミックス製の支持台１１と、支持台１１を動かす駆動部１２とが設けられている。駆動部１２による、支持台１１の駆動方法は、機械駆動またはエア駆動のいずれであってもよい。ヒーターステージ３の温度管理を行う温度制御部１３が設けられ、温度制御部１３が信号線を介してヒーターステージ３と接続されている。支持台１１の動作を管理する駆動制御部１４が設けられ、駆動制御部１４は信号線を介して駆動部１２と接続されている。温度制御部１３および駆動制御部１４の制御により、ウェハ２への加熱を任意の温度で制御することが可能である。
また、ガス導入口５に接続されたガス管の途中にバルブ１５が設けられている。ガス排気口９に接続されたガス管の途中に真空ポンプ１６が設けられている。バルブ１５および真空ポンプ１６のそれぞれと信号線を介して接続されたガス制御部１７が設けられている。ガス制御部１７は、バルブ１５および真空ポンプ１６を制御することで、プロセスチャンバ８に導入されるプロセスガスの流量およびプロセスチャンバ８内の圧力の制御および管理を行う。
さらに、上述の高周波電源７、温度制御部１３、駆動制御部１４およびガス制御部１７のそれぞれと信号線を介して接続された制御部１８が設けられている。制御部１８は、プログラムにしたがって処理を実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）（不図示）と、プログラムを格納するためのメモリ（不図示）とが設けられている。制御部１８は、プロセス条件が記述されたプログラムにしたがって高周波電源７、温度制御部１３、駆動制御部１４およびガス制御部１７の各構成要素に制御信号を送信し、これらの構成要素のタイミング制御を行うとともに、各構成要素が干渉せず円滑に動作するように、これらの構成要素を管理する。
なお、ヒーターステージ３は、セラミックス製または金属製でもよい。また、本実施形態では、保持台１０および支持台１１がセラミックス製の場合で説明するが、ヒーターステージ３と同様に、セラミックス製に限らず金属製であってもよい。
ここで、図１に示したヒーターステージ３の構成について詳しく説明する。
図２はヒーターステージ３を上から見たときの平面図である。図２に示すように、ヒーターステージ３はウェハ２と同様に円形である。図２には、ウェハ２を保持台１０または支持台１１に載せたときのウェハ２の外形を破線で示している。本実施形態では、保持台１０は３個の保持部材から成る構成であり、支持台１１は３個の支持部材から成る構成である。
３個の保持部材はヒーターステージ３の同心円上に配置され、隣り合う２個の保持部材を結ぶ弧に対応する中心角が１２０°である。３個の支持部材は、ヒーターステージ３の同心円であって、３個の保持部材が配置された円よりも半径の大きい円の上に配置され、隣り合う２個の支持部材を結ぶ弧に対応する中心角が１２０°になっている。図２には、それらの中心角をθ１〜θ３で示している。そして、３個の保持部材のそれぞれと３個の支持部材のそれぞれがヒーターステージ３の中心を通る直線上に配置され、保持部材の方が支持部材よりもヒーターステージ３の中心に近い側に配置されている。
なお、本実施形態において、中心角θ１〜θ３をそれぞれ１２０°としたのは、保持台１０および支持台１１のそれぞれについて、３個の部材を等間隔に配置した構成に対応させたからである。保持台１０および支持台１１のそれぞれについて、隣り合う部材間が等間隔になるように各部材を配置すれば、部材の数は３個以上であってもよい。さらに、保持台１０については、ウェハ２を支える保持部材の数を４個以上にして、これらの保持部材を格子状に配置してもよい。
また、本実施形態では、保持台１０の３個の保持部材のそれぞれは、ウェハ２との接触面積を極力小さくするために、ヒーターステージ３と接触している末端に比べて、先端の方が針のように鋭利な構造になっている。この構造により、ウェハ２が保持台１０で支えられたとき、保持部材とウェハ２との接触は点接触となる。
図２を参照して説明した、保持台１０と支持台１１の配置状況において、支持台１１を上昇させたときのウェハ２の状態を説明する。図３Ａは、支持台１１を上昇させたときのヒーターステージ３の断面図である。
支持台１１を上昇させるには、駆動制御部１４が制御部８から受信する制御信号にしたがって駆動部１２を動作させ、支持台１１の３個の支持部材を、ヒーターステージ３に対して垂直上方に同時に動かす。支持台１１が上昇することにより、支持台１１だけでウェハ２が保持される。この状態では、ウェハ２は、保持台１０と接触しておらず、ヒーターステージ３とは距離Ｈ１だけ離れている。ここでは、距離Ｈ１を１０ｍｍとしている。したがって、ヒーターステージ３によるウェハ２への加熱は、ヒーターステージ３とウェハ２とが距離Ｈ１だけ離れているため、伝導伝熱によるものではなく、ヒーターステージ３からの輻射熱によって行われる。
また、距離Ｈ１が１０ｍｍであると、伝熱効率が伝導伝熱より低下するため、ウェハ２の昇温速度は１００℃／分程度となる。後述する、バンプ表面に形成された酸化膜を除去する工程では、ウェハ２を図３Ａに示した状態にしている。
次に、支持台１１を下降させたときのウェハ２の状態を説明する。図３Ｂは、支持台１１を下降させたときのヒーターステージ３の断面図である。
支持台１１を下降させる場合、駆動制御部１４が制御部８から受信する制御信号にしたがって駆動部１２を動作させ、支持台１１の３個の支持部材を、ヒーターステージ３の表面に形成された溝１９内に収納する。この状態では、ウェハ２は、保持台１０だけで支えられ、ヒーターステージ３と直接に接触することなく、ヒーターステージ３とは距離Ｈ２だけ離れている。ここでは、距離Ｈ２が０.１５ｍｍで、ウェハ２が保持されている。したがって、ヒーターステージ３によるウェハ２への加熱は、ヒーターステージ３とウェハ２とが距離Ｈ２だけ離れているため、伝導伝熱によるものではなく、ヒーターステージ３からの輻射熱によって行われる。支持台１１がヒーターステージ３に設けられた溝１９内に収納されると、支持台１１の上面がヒーターステージ３の上面と一致するか、それよりも低くなるため、支持台１１がウェハ２に接触せず、保持台１０だけでウェハ２を保持することが可能となる。
距離Ｈ２は、支持台１１が上昇した場合の距離Ｈ１よりも小さいため、支持台１１が上昇した場合よりも昇温速度が向上し、ウェハ２の昇温速度は２００℃／分となる。後述するリフロー工程の処理中では、ウェハ２を図３Ｂに示した状態にしている。
なお、図３Ｂに示す場合では、ウェハ２に対してヒーターステージ３から保持台１０を介して伝導伝熱がなされるため、「完全に輻射熱だけの加熱」とはならないように見える。しかし、保持台１０のそれぞれの保持部材とウェハ２との接触は点接触となるため、ウェハ２に対する加熱のうち、伝導伝熱による割合は、輻射熱による割合に比べて無視できるほど小さい。
このようにして、ウェハ２を支える支持台１１の高さを制御部８の制御により変えることによって、ヒーターステージ３からウェハ２への輻射熱量を変更することが可能となる。以下では、ウェハ２に対するヒーターステージ３からの輻射熱のうち、図３Ａに示した場合による輻射熱を「第１の輻射熱」と称し、図３Ｂに示した場合による輻射熱を「第２の輻射熱」と称する。
ここで、距離Ｈ２の範囲について考察する。はじめに、距離Ｈ２の最小値について考えてみる。距離Ｈ２＝０の場合、ウェハ２がヒーターステージ３と接触していることになる。この場合、課題の欄で述べたように、ウェハ２が反っていると、ウェハ２の裏面において、ヒーターステージ３に接触している部位が他の部位に比べて昇温速度が速くなってしまう。距離Ｈ２の最小値は、０より大きい値となる。
距離Ｈ２の最大値について考えてみる。距離Ｈ２を大きくし過ぎると、リフロー工程における、ウェハ２の昇温速度が遅くなってしまう。距離Ｈ２の最大値は、リフロー工程時における、ウェハ２の昇温速度をどのくらいに設定するかによって決まる。例えば、リフロー工程時における、ウェハ２の昇温速度が１００℃／分より大きければよい場合、距離Ｈ２の範囲は、０＜Ｈ２＜Ｈ１となる。本実施形態では、実験により、距離Ｈ２の最適値を０．１５ｍｍと求めている。
ただし、ウェハ２の反りのばらつきを考慮して、ヒーターステージ３の上面から保持台１０の頂点までの高さを設定する必要がある。ウェハ２の反りの大きさは、熱処理による熱ストレスおよび成膜処理による膜ストレスなどが関係している。
例えば、反りの小さいウェハ２を保持台１０の上に載せた状態で距離Ｈ２が最適になるように、ヒーターステージ３の上面から保持台１０の頂点までの高さを固定してしまうと、反りの大きいウェハ２を保持台１０の上に載せたときに、ウェハ２がヒーターステージ３と接触してしまうおそれがある。そのため、ウェハ２の反りの大きさによらず、距離Ｈ２＞０になるように、ヒーターステージ３の上面から保持台１０の頂点までの高さを決めることが望ましい。
次に、本実施形態における半導体デバイスのバンプ形成方法について説明する。
図４Ａ、図５〜図９Ａは、本実施形態における半導体デバイスのバンプの製法を示す断面図である。ここでは、図８および図９Ａで説明する処理を、図１に示した還元リフロー装置１で行うものである。
図４Ａに示すように、半導体基板２０の上面を覆うように、膜厚１５０ｎｍのバリア膜２１を半導体基板２０の上に形成し、膜厚６００ｎｍのシード膜２２をバリア膜２１の上に形成する。ここでは、バリア膜２１をチタン（Ｔｉ）とし、シード膜２２を銅（Ｃｕ）とする。続いて、シード膜２２の上面を覆うように、膜厚２０μｍのフィルムレジスト２３をシード膜２２の上に貼り付ける。その後、フォトリソグラフィ技術によって、フィルムレジスト２３の一部に開口部を形成する。図４Ａに示すホール２４が、フィルムレジスト２３に形成された開口部に相当する。
図４Ｂは、ホール２４を形成した後に半導体デバイスを上から見たときの平面図である。図４Ａに示すホール２４はシード膜２２の上面に達する開口であるため、図４Ｂに示すように、シード膜２２の上面の一部がホール２４に露出している。
次に、図５に示すように、めっき法によって、ホール２４の底部に膜厚１５μｍの銅を堆積して、電極２５を形成する。その後、めっき法によって、膜厚３μｍの銀錫（ＡｇＳｎ）ハンダを電極２５の上に堆積して、バンプ２６を形成する。このとき、バンプ２６の表面には、凹凸が形成されている。この際、電極２５とバンプ２６の界面部分に膜厚が１μｍ程度の合金層２７が形成される。さらに、バンプ２６の上面には、銀錫ハンダの自然酸化による酸化膜２８が形成される。なお、電極２５およびバンプ２６の側面は、フィルムレジスト２３で囲まれているので、バンプ２６が電極２５の側面まで覆うことはない。
次に、図６に示すように、アセトン（ＣＨ3ＣＯＣＨ3）などの薬液でフィルムレジスト２３を除去する。フィルムレジスト２３が除去されることによって、電極２５で覆われていない部位のシード膜２２ａが露出する。また、フィルムレジスト２３の除去後、銀錫ハンダで形成されたバンプ２６の側面が自然酸化されて、酸化膜２８でその表面が覆われる。
次に、露出したシード膜２２ａと、バリア膜２１のうち、シード膜２２ａに接触する部位のバリア膜２１ａ（図６を参照）とを、硫酸（Ｈ2ＳＯ4）などの薬液を用いて除去する。シード膜２２ａおよびバリア膜２１ａを除去した後の断面形状を図７に示す。このとき、図７に示すように、酸化膜２８は除去されずに残留する。
次に、図７に示した半導体デバイスに対して、図１に示した還元リフロー装置１で、次のような処理を行う。
はじめに、図１に示したプラズマチャンバ４に水素含有プラズマを発生させ、図８に示すように、酸化膜２８の上方から水素含有プラズマを酸化膜２８に照射する。この処理において、水素含有プラズマに含まれる水素ラジカルの還元作用を利用して、酸化膜２８を除去する。その際、ヒーターステージ３と半導体基板２０の距離をＨ１（図３Ａを参照）にして、半導体基板２０へヒーターステージ３を熱源とする第１の輻射熱を伝熱させながら、酸化膜２８を除去する。水素ラジカルは、半導体基板２０の全面に照射されるが、酸化膜２８以外には何ら作用することはないので、問題は生じない。
なお、酸化膜２８は、ハンダ表面を平滑にするリフローの効果を阻害するので、水素ラジカルの照射時間を、酸化膜２８を完全に除去できる時間に設定することが重要である。本実施形態では、後で述べるように、水素ラジカルの照射時間を３０秒としている。
酸化膜２８を除去した後、支持台１１を下降させ、ヒーターステージ３と半導体基板２０の距離をＨ２（図３Ｂを参照）にする。そして、ヒーターステージ３を熱源とする第２の輻射熱によって半導体基板２０を加熱し、半導体基板２０からバンプ２６へ伝導伝熱させることによって、表面が凹凸となっているバンプ２６をリフローする。リフローによりハンダが一旦溶融するが、その後の冷却時における、ハンダの表面張力によって、図９Ａに示すように、表面が平滑なドーム状のバンプ２６ａが形成される。図９Ｂは、バンプ２６ａを形成した後の半導体デバイスを上から見たときの平面図である。
ハンダ表面に凹凸が残留していると、接続時にハンダ内へ気泡が取り込まれて電気抵抗が上昇するので、半導体デバイスの電気特性を悪化させることになる。本実施形態では、上述のリフロー工程の処理により、凹凸が残らないようにしている。
なお、バンプ２６を構成しているハンダを溶融させても、バンプ２６よりも下層に設けられた電極２５の側面にハンダが濡れ拡がることはない。これは、電極２５よりもハンダの濡れ性に勝る合金層２７が電極２５とバンプ２６との間に存在するため、ハンダが合金層２７の側面よりも下方に拡がらないからである。
また、ここでは、図８を参照して説明した酸化膜除去工程と図９Ａを参照して説明したリフロー工程を、同一装置の同一チャンバで行う場合を説明したが、酸化膜除去工程を行った後、半導体デバイスを別の装置に移動させてリフロー工程を行ってもよい。
次に、本実施形態による半導体デバイスのバンプに対する処理を還元リフロー装置１で行う際のプロセス条件を、図１０に示すタイミングチャートを参照して説明する。
図１０のグラフの横軸は、処理時間を示し、縦軸はプロセス条件を示す。なお、文中における符号は図１に示した符号に対応している。また、圧力の単位に「Ｔｏｒｒ」を使用しているが、１Ｔｏｒｒ＝１３３．３Ｐａである。
まず、図に示さないロードロックチャンバからウェハ２をプロセスチャンバ８に搬入し、図３Ａに示した状態の支持台１１の上にウェハ２を置く。このとき、支持台１１は上昇した状態になっているため、ウェハ２とヒーターステージ３との距離Ｈ１は１０ｍｍである。加工処理を開始（Ｔ１＝０秒）して、バルブ１５を開状態にすると、プロセスガスがプラズマチャンバ４に供給される。プロセスガスは、水素（Ｈ2）が２％、窒素（Ｎ2）が９８％の混合ガスである。プラズマチャンバ４に対して単位時間あたり、水素を４０ｃｃ供給し、窒素を１９６０ｃｃ供給し、プロセスガスをプラズマチャンバ４にてプラズマ化すると、水素ラジカルが発生する。
処理開始時のプロセスチャンバ８の圧力は２Ｔｏｒｒであるが、プロセスガスをプロセスチャンバ８に導入すると、一時的にプロセスチャンバ８内の圧力が不安定になる。そのため、プロセスガスの供給開始から３秒間（Ｔ２＝３秒）待機して、プロセスチャンバ８内の圧力を安定させる。
一方、処理開始時にヒーターステージ３の温度を２４０℃に設定しているが、距離Ｈ１が１０ｍｍなので、ウェハ２の昇温速度は１００℃／分となる。ウェハ２の昇温は、水素ラジカルがウェハ２へ衝突する際のエネルギーが熱エネルギーに変換されたことに加えて、前述の第１の輻射熱によってもたらされている。
このように、処理時間がＴ２からＴ３（＝３３秒）までのステップ１で、ウェハ２のバンプ２６が水素ラジカルに被爆されるため、その表面に形成されている酸化膜２８が還元されて除去される。この間に、ウェハ２の温度が１００℃まで上昇する。ここで、もしウェハ２に対して第１の輻射熱による昇温がなければ、ステップ１の終了時にウェハ２の温度が１００℃に到達せず、後続のステップにおいて、ウェハ２の昇温に時間がかかってしまうという問題が生じる。第１の輻射熱でウェハ２を予熱することで、ステップ２において、ウェハ２の昇温をスムーズに行うことが可能となる。
処理時間がＴ３になったときに水素の供給を止めて、窒素だけをプロセスチャンバ８に供給する。さらに、支持台１１を下降させ、処理時間がＴ４（＝３５秒）になったとき、ウェハ２を保持台１０上に置く。プロセスチャンバ８内の圧力は、処理時間がＴ４になったとき、２.５Ｔｏｒｒまで上昇して安定している。処理時間がＴ４以降は、ウェハ２とヒーターステージ３との距離Ｈ２が０.１５ｍｍまで接近している。そのため、ウェハ２の温度は、主として第２の輻射熱によって１００℃から急上昇し、処理時間がＴ５（＝６４秒）になったとき、銀錫ハンダの融点である２２１℃に達する。このように、ウェハ２が受ける第２の輻射熱は第１の輻射熱よりも大きい。
処理時間がＴ５になったとき、銀錫ハンダが溶解し始める。そして、銀錫ハンダが液状化すると、その表面の凹凸の平滑化が進み、処理時間がＴ６（＝７７秒）になると、ウェハ２の温度は２４０℃に達し、ヒーターステージ３の温度と同等になる。処理時間がＴ６になったとき、プロセスチャンバ８への窒素の供給を停止し、支持台１１を上昇させ、ウェハ２とヒーターステージ３との距離をＨ１にする。その後、ウェハ２をプロセスチャンバ８からロードロックチャンバ（不図示）に搬出する。そして、処理時間Ｔ７まで待機してウェハ２の温度を５０℃以下にしてから、ウェハ２をロードロックチャンバから取り出す。
このように、処理時間がＴ４からＴ６までのステップ２において、処理時間がＴ５からＴ６までの間に、バンプ２６を構成するハンダが一旦溶解するので、その後のＴ７（＝１２２秒）までの降温期間中にバンプ２６がドーム状のバンプ２６ａとなる。
なお、ステップ２の後、ウェハ２の冷却開始時に、ウェハ２とヒーターステージ３との距離をＨ１にする場合を説明したが、その距離はＨ１に限らず、Ｈ２よりも大きければよい。また、ロードロックチャンバでウェハ２の温度が５０℃以下に下がるまで保持したが、ウェハ２の温度が５０℃になるまでプロセスチャンバ８でウェハ２を保持してもよく、ウェハ２の冷却方法は、上述した方法に限らない。
また、上述の酸化膜除去工程およびリフロー工程では、ステップ１およびステップ２のそれぞれの処理時間を予め実験により求め、ステップ１およびステップ２の処理時間を設定している。処理時間を求める実験の一例は、ウェハ２の表面に熱電対を取り付け、時間とウェハ２の温度を記録しながら支持台１１の高さを上述の工程と同様に制御し、温度の変化の記録に基づいて、温度が１００℃になるまでの時間をステップ１の処理時間と決め、ステップ１の後から温度が２４０℃になるまでの時間をステップ２の処理時間と決めるものである。ステップ１およびステップ２の処理はハンダの測定温度で制御する方が望ましい。
本実施形態の半導体デバイスのバンプ形成方法によれば、バンプの材料となるハンダをリフローする際に、ウェハをヒーターステージから離して非接触としたことで、ヒーターステージからの輻射熱を利用して、ウェハ全面を均一に加熱することが可能となり、バンプを構成するハンダの表面の平滑化を安定して行うことができる。
また、同一チャンバ内で、バンプ表面の酸化膜を除去する工程とハンダのリフロー工程を行っているため、これら２つの工程を別々のチャンバで行う場合に比べて、チャンバ間でウェハの移載を行う必要がなく、酸化膜除去工程の開始からリフロー工程の終了までの処理時間を短縮することができる。
また、熱源となるヒーターステージの温度を一定にしたまま、ウェハとヒーターステージの隙間を変えることで、ウェハの昇温速度を変化させている。そのため、ウェハとヒーターステージとの隙間を一定にし、ヒーターステージの温度を変化させる場合に比べて、ウェハの昇温速度の切り換えをスムーズに行うことが可能となり、リフロー工程の処理時間を短縮することができる。さらに、チャンバ内の真空度を保ったまま、ウェハとヒーターステージの隙間を変えられるため、酸化膜除去工程の後、ウェハを大気に曝すことなく、バンプのリフロー工程を行うことができる。
１ 還元リフロー装置
３ ヒーターステージ
１０ 保持台
１１ 支持台
１３ 温度制御部
１４ 駆動制御部
１７ ガス制御部
１８ 制御部
２０ 半導体基板
２５ 電極
２６、２６ａ バンプ

Claims (9)

  1. 半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造方法であって、
    前記複数のバンプを構成するためのハンダを前記半導体基板上に形成した後、前記半導体基板を第１の輻射熱で加熱しながら、前記ハンダの表面に形成された酸化膜を除去する工程と、
    前記半導体基板をヒーターステージの表面から所定の距離を離した位置に保持することによって、前記第１の輻射熱よりも大きい第２の輻射熱により前記半導体基板を加熱し、前記酸化膜が除去された前記ハンダをリフローする工程と、
    を有する、半導体デバイスの製造方法。
  2. 請求項１記載の半導体デバイスの製造方法において、
    前記第１の輻射熱と前記第２の輻射熱の切換は、前記ヒーターステージと前記半導体基板との距離を変えることによって行うことを特徴とする半導体デバイスの製造方法。
  3. 請求項２記載の半導体デバイスの製造方法において、
    前記所定の距離は、前記第１の輻射熱で前記半導体基板を加熱するときの前記ヒーターステージと該半導体基板との距離よりも小さいことを特徴とする半導体デバイスの製造方法。
  4. 請求項１から３のいずれか１項記載の半導体デバイスの製造方法において、
    前記第１の輻射熱と前記第２の輻射熱の熱源が同一であることを特徴とする半導体デバイスの製造方法。
  5. 請求項１から４のいずれか１項記載の半導体デバイスの製造方法において、
    前記酸化膜を除去する工程は、前記バンプの表面に形成された酸化膜の除去を水素含有プラズマの照射によって行う工程であることを特徴とする半導体デバイスの製造方法。
  6. 請求項１から５のいずれか１項記載の半導体デバイスの製造方法において、
    前記酸化膜を除去する工程および前記リフロー工程は、同一装置の同一チャンバで行われることを特徴とする半導体デバイスの製造方法。
  7. 半導体基板上に形成された複数のバンプを備えた半導体デバイスの製造装置であって、
    前記半導体基板を加熱するヒーターステージと、
    前記ヒーターステージ上に設けられ、前記半導体基板を点接触で保持する保持台と、
    前記半導体基板を前記ヒーターステージ上で支持し、さらに、前記半導体基板を前記保持台に移載可能な支持台と、
    前記保持台にて保持された前記半導体基板を前記ヒーターステージからの輻射熱によって加熱する制御を行う制御部と、
    を有する、半導体デバイスの製造装置。
  8. 請求項７記載の半導体デバイスの製造装置において、
    前記制御部は、前記半導体基板を支える支持台の高さを変えることによって、前記ヒーターステージからの輻射熱の量を変更することを特徴とする半導体デバイスの製造装置。
  9. 請求項７または８記載の半導体デバイスの製造装置において、
    前記ヒーターステージは、前記支持台を収納するための溝を備えていることを特徴とする半導体デバイスの製造装置。
JP2010143754A 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置 Ceased JP2012009597A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010143754A JP2012009597A (ja) 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置
US13/167,448 US8765594B2 (en) 2010-06-24 2011-06-23 Method of fabricating semiconductor device allowing smooth bump surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143754A JP2012009597A (ja) 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置

Publications (1)

Publication Number Publication Date
JP2012009597A true JP2012009597A (ja) 2012-01-12

Family

ID=45352941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143754A Ceased JP2012009597A (ja) 2010-06-24 2010-06-24 半導体デバイスの製造方法および半導体デバイスの製造装置

Country Status (2)

Country Link
US (1) US8765594B2 (ja)
JP (1) JP2012009597A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765594B2 (en) 2010-06-24 2014-07-01 Yoshihiro Kitamura Method of fabricating semiconductor device allowing smooth bump surface
US9974191B2 (en) 2013-01-24 2018-05-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8844793B2 (en) 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
CN109416406B (zh) * 2016-07-05 2023-06-20 深圳帧观德芯科技有限公司 具有不同热膨胀系数的接合材料
CN106128998A (zh) * 2016-07-21 2016-11-16 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法
DE112017005352T5 (de) * 2016-10-24 2019-09-12 Jaguar Land Rover Limited Vorrichtung und verfahren betreffend elektrochemische migration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623266U (ja) * 1985-06-20 1987-01-10
JPS63293952A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子接続端子形成方法
JP2007053245A (ja) * 2005-08-18 2007-03-01 Shinko Seiki Co Ltd はんだ付け方法及びはんだ付け装置
WO2008050376A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Procédé et appareil pour la fabrication de dispositifs semi-conducteurs

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163036A (ja) 1997-09-17 1999-06-18 Tamura Seisakusho Co Ltd バンプ形成方法、はんだ接合用前処理方法、はんだ接合方法、バンプ形成装置、はんだ接合用前処理装置およびはんだ接合装置
JP2001058259A (ja) 1999-06-18 2001-03-06 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP2004006818A (ja) 2002-04-16 2004-01-08 Tadatomo Suga リフロー法とソルダペースト
WO2006017327A2 (en) * 2004-07-13 2006-02-16 University Of New Hampshire Electrocodeposition of lead free tin alloys
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007287757A (ja) * 2006-04-12 2007-11-01 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2007294990A (ja) 2007-06-21 2007-11-08 Hitachi Kokusai Electric Inc 基板処理装置
JP2012009597A (ja) 2010-06-24 2012-01-12 Elpida Memory Inc 半導体デバイスの製造方法および半導体デバイスの製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623266U (ja) * 1985-06-20 1987-01-10
JPS63293952A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子接続端子形成方法
JP2007053245A (ja) * 2005-08-18 2007-03-01 Shinko Seiki Co Ltd はんだ付け方法及びはんだ付け装置
WO2008050376A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Procédé et appareil pour la fabrication de dispositifs semi-conducteurs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765594B2 (en) 2010-06-24 2014-07-01 Yoshihiro Kitamura Method of fabricating semiconductor device allowing smooth bump surface
US9974191B2 (en) 2013-01-24 2018-05-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Also Published As

Publication number Publication date
US8765594B2 (en) 2014-07-01
US20110318918A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP2012009597A (ja) 半導体デバイスの製造方法および半導体デバイスの製造装置
JP5282571B2 (ja) 半導体装置の製造方法
JP6587818B2 (ja) 熱処理方法
JP5029435B2 (ja) 載置台構造及び熱処理装置
KR101049427B1 (ko) 납땜 방법
TWI524444B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
JPH10284497A (ja) 半導体装置の製造方法
WO2005101471A1 (ja) 被処理体の処理装置
US20080017111A1 (en) Semiconductor Manufacturing Device and Method for Manufacturing Semiconductor Devices
JP2008235660A (ja) アッシング方法及びその装置
JP2001102435A (ja) 載置台構造及び処理装置
JP2018152405A (ja) 熱処理方法および熱処理装置
KR20170084740A (ko) 기판 처리 장치 및 방법
CN115732343B (zh) 加工炉和加工方法
JP2014157858A (ja) 半導体装置の製造方法
KR20130061427A (ko) 칩 본딩장치 및 이를 이용한 칩 본딩방법
KR102424748B1 (ko) 열처리 방법
JP5768823B2 (ja) 半導体装置の製造装置
CN1943015A (zh) 被处理体的处理装置
TW201635401A (zh) 用於回焊焊料凸塊的回焊方法
JP4611348B2 (ja) 基板支持装置、基板処理装置及び基板処理方法
JP2015179796A (ja) リフロー方法および、その方法に用いるリフロー装置
JP2004006654A (ja) 処理装置及び処理方法
JP2015170791A (ja) 半導体装置の製造方法
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20150421