JP5282571B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5282571B2
JP5282571B2 JP2008540798A JP2008540798A JP5282571B2 JP 5282571 B2 JP5282571 B2 JP 5282571B2 JP 2008540798 A JP2008540798 A JP 2008540798A JP 2008540798 A JP2008540798 A JP 2008540798A JP 5282571 B2 JP5282571 B2 JP 5282571B2
Authority
JP
Japan
Prior art keywords
bump
solder
heater
heat treatment
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008540798A
Other languages
English (en)
Other versions
JPWO2008050376A1 (ja
Inventor
弘之 松井
豊 牧野
泰人 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008050376A1 publication Critical patent/JPWO2008050376A1/ja
Application granted granted Critical
Publication of JP5282571B2 publication Critical patent/JP5282571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、表面に形成された複数の電極上にそれぞれバンプが設けられてなる基板を加熱し、バンプを溶融させてリフローする半導体装置の製造方法及び製造装置に関する。
従来、半導体装置や電子部品を製造するに際して、基板の表面に形成された複数の電極上にそれぞれ設けられたバンプ、例えばハンダバンプをリフローするには、この基板を加熱処理チャンバ内に設置し、基板の背面から加熱し、バンプを溶融させてリフローする。
なお、当該リフロー処理に際して、バンプ表面に形成された酸化膜を還元して除去すべく、加熱処理チャンバ内に蟻酸等を導入する技術が特許文献１，２に開示されている。
特開２００２−２１０５５５号公報 特開平７−１６４１４１号公報
近時では、半導体装置や電子部品の更なる微細化・高集積化が進行しており、これに伴って基板表面の電極間距離、即ちハンダバンプ間の距離を短縮することが要求されている。このバンプ間距離の短縮化に起因して、以下のような問題が生じている。
図７Ａ〜図７Ｃは、従来のハンダバンプのリフロー処理技術の問題点を説明するための模式図である。図７Ａ〜図７Ｃでは、上側の図が加熱処理チャンバ内の様子を、下側の図が上側の図内における矩形枠内のハンダバンプを拡大した様子をそれぞれ示す。
先ず、図７Ａの上図に示すように、表面に形成された複数の電極端子１１１上にそれぞれハンダバンプ１１２が設けられた半導体ウェーハ１１０を、加熱処理チャンバ１０１内の支持ピン１０２上に設置する。ここでは、例えばメッキ法により、ハンダバンプ１１２がその下部１１２ａ（根元部分）よりも上部（傘状部分）１１２ｂの方が大きい、いわゆるオーバーハング形状に形成されたものである場合について例示する。
そして、加熱処理チャンバ１０１内に還元性ガス、ここでは蟻酸を導入し、加熱処理チャンバ１０１内の下部、即ち半導体ウェーハ１１０の背面と対向するように配置されたヒータ１０４により、加熱処理チャンバ１０１内を、ハンダバンプ１１２の表面に形成された表面酸化膜（不図示）の還元温度以上でハンダバンプ１１２の溶融温度以下の所定温度に加熱する。このとき、図７Ａの下図に示すように、表面酸化膜が除去されてハンダバンプ１１２の表面が露出した状態となる。
続いて、図７Ｂの上図に示すように、基板移動機構（不図示）は、支持ピン１０２を上下方向に駆動して、支持ピン１０２を下方へ移動させてヒータ１０４に近接させる。この状態で、ヒータ１０４は半導体ウェーハ１１０をその背面からハンダバンプ１１２の溶融温度以上の所定温度に加熱する。この加熱処理では、ハンダバンプ１１２を下方から加熱するため、ハンダバンプ１１２の下部１１２ａと上部１１２ｂとで溶融開始のタイミングが異なり、下部１１２ａから溶融が開始される。
このとき、隣接するハンダバンプ１１２の離間距離が小さい場合、図７Ｂの下図に示すように、隣接するハンダバンプ１１２が上部１１２ｂで接触する。これは、上記の加熱により下部１１２ａのハンダ粘性が低下し、上部１１２ｂは未溶融状態に近いことから、熱振動等によりハンダバンプ１１２が傾倒してしまうことに起因する。隣接するハンダバンプ１１２の離間距離が比較的大きければ、ハンダバンプ１１２が傾いても、隣接するハンダバンプ１１２間の接触は生じないが、当該離間距離が小さくなるほど、接触する蓋然性は高くなる。
一旦接触したハンダバンプ１１２は、上記の加熱により完全に溶融しても接触した状態を保つ。そのため、図７Ｃに示すように、接触したハンダバンプ１１２間でブリッジ１１３が形成され、短絡が生じるという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、半導体装置や電子機器の更なる微細化・高集積化の要請に応えるべく、隣接するバンプ間距離を短縮するも、当該バンプ間に短絡を生ぜしめることなく良好な所期のバンプリフローを実現し、信頼性の高い製品を実現する半導体装置の製造方法及び製造装置を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体基板の主面側を加熱し、前記半導体基板の主面の電極上に形成されたバンプの上部を溶融させる第１の工程と、次いで、前記半導体基板の主面と反対側の裏面を加熱し、前記バンブ全体を溶融させる第２の工程とを含む。
本発明によれば、半導体装置や電子機器の更なる微細化・高集積化の要請に応えるべく、隣接するバンプ間距離を短縮するも、当該バンプ間に短絡を生ぜしめることなく良好な所期のバンプリフローを実現し、信頼性の高い製品を実現することができる。
図１は、本実施形態による半導体装置の製造装置の概略構成を示す模式図である。 図２Ａは、本実施形態で用いるハンダバンプを形成する方法を工程順に示す概略断面図である。 図２Ｂは、図２Ａに引き続き、本実施形態で用いるハンダバンプを形成する方法を工程順に示す概略断面図である。 図２Ｃは、図２Ｂに引き続き、本実施形態で用いるハンダバンプを形成する方法を工程順に示す概略断面図である。 図２Ｄは、図２Ｃに引き続き、本実施形態で用いるハンダバンプを形成する方法を工程順に示す概略断面図である。 図３Ａは、本実施形態による基板処理方法を工程順に示す模式図である。 図３Ｂは、図３Ａに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図３Ｃは、図３Ｂに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図４Ａは、図３Ｃに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図４Ｂは、図４Ａに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図４Ｃは、図４Ｂに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図５Ａは、図４Ｃに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図５Ｂは、図５Ａに引き続き、本実施形態による基板処理方法を工程順に示す模式図である。 図６は、本実施形態の処理対象となる他の半導体ウェーハの例を示す概略断面図である。 図７Ａは、従来のハンダバンプのリフロー処理技術の問題点を説明するための模式図である。 図７Ｂは、図７Ａに引き続き、従来のハンダバンプのリフロー処理技術の問題点を説明するための模式図である。 図７Ｃは、図７Ｂに引き続き、従来のハンダバンプのリフロー処理技術の問題点を説明するための模式図である。
−本発明の基本骨子−
本発明者は、バンプのリフロー時における隣接バンプ間の短絡が、当該バンプの下方から加熱することに起因して生じることに着目し、本発明に想到した。本発明では、リフロー時において、先ずバンプの上部を当該バンプの溶融温度以上の所定温度に加熱し、当該上部から先に溶融を開始させる。続いて、バンプの下部を当該バンプの溶融温度以上の所定温度に加熱し、当該下部を溶融させる。このとき、バンプの上部は既に溶融が開始してハンダ粘性が低下した状態とされており、当該下部が溶融した段階で当該バンプは偏りなく略均一に溶融し、略球状（或いは半球状）の安定形状をとる。従って、熱振動等が生じても、既に安定形状とされているためにバンプが傾倒等する懸念はなく、各バンプは隣接間で短絡することなく所期の良好なリフロー状態が得られる。
更に本発明者は、上記の加熱処理を実現する半導体装置の製造装置の具体的構成に想到した。本発明の半導体装置の製造装置は、バンプの上部及び下部の各加熱処理を自在に行うべく、加熱処理チャンバ内において、基板の表面と対向するように第１の加熱手段を、基板の裏面と対向するように第２の加熱手段をそれぞれ配置し、各加熱手段をそれぞれ独立に又は同時に加熱制御できる構成を採る。
更に、本発明の半導体装置の製造装置では、基板を第１の加熱手段又は第２の加熱手段に対して相対的に移動させる基板移動手段を配置する。この構成により、基板の表面及び裏面の一方を加熱する際には、他方には当該加熱の影響を遮断するように、基板の位置を調節することができる。
−本発明を適用した好適な実施形態−
図１は、本実施形態による半導体装置の製造装置の概略構成を示す模式図である。
この半導体装置の製造装置は、被処理対象となる基板、ここでは半導体ウェーハを収容する加熱処理チャンバ１と、加熱処理チャンバ１に収容された基板を支持する支持ピン２と、加熱手段である上部ヒータ３及び下部ヒータ４と、上部ヒータ３及び下部ヒータ４をそれぞれ移動させる移動機構５，６と、加熱処理チャンバ１内を真空引きする真空ポンプ７と、加熱処理チャンバ１内に雰囲気ガスを導入するガス導入機構８とを備えて構成されている。
支持ピン２は、半導体ウェーハをその外周部で支持するものであり、ここでは４本配設されている（図示の例では２本のみ示す。）。これら４本の支持ピン２により半導体ウェーハが均一に支持固定される。支持ピン２は、下部ヒータ４内を貫通しており、下部ヒータ４に対して上下方向に移動させる移動機構（不図示）が設けられている。
上部ヒータ３は、例えば赤外線ランプヒータ等であり、加熱処理チャンバ１内で上部、即ち設置された半導体ウェーハの表面（ハンダバンプが設けられている面）側に設けられており、所望の加熱温度及び加熱時間に制御自在とする加熱制御機構（不図示）を備えている。
下部ヒータ４は、例えば赤外線ランプヒータ等であり、加熱処理チャンバ１内で下部、即ち設置された半導体ウェーハの背面（ハンダバンプが設けられていない面）側に設けられており、所望の加熱温度及び加熱時間に制御自在とする加熱制御機構（不図示）を備えている。
なお、上部ヒータ３及び下部ヒータ４は、それぞれ独立に、又は同時に（協働して）加熱制御することができる構成を採る。
移動機構５は、上部ヒータ３を、設置された半導体ウェーハの表面に対して上下方向に自在に移動させるものであり、ここではエアシリンダを備えて構成されている。
移動機構６は、下部ヒータ４を、設置された半導体ウェーハの裏面に対して上下方向に自在に移動させるものであり、ここではエアシリンダを備えて構成されている。
移動機構５及び移動機構６は、それぞれ独立に稼動する（上部ヒータ３と下部ヒータ４とを独立に移動制御する）ことができる。この独立稼動機能に加えて、本実施形態では、第１のヒータ３と第２のヒータ４との離間距離が一定、例えば３０ｍｍ程度に保たれるように、両者が協働して上部ヒータ３及び下部ヒータ４を駆動する。この構成を採ることにより、例えば上部ヒータ３により基板の表面を加熱している際には、下部ヒータ４からの加熱の影響を受けない。
ガス導入機構８は、バンプのリフロー処理が行われる前に、バンプの表面に形成された酸化膜を除去するために、加熱処理チャンバ１内に還元性ガス、例えば所定量の蟻酸ガスを導入するものである。
以下、図１の半導体装置の製造装置を用いた処理方法について説明する。
図２Ａ〜図２Ｄは、本実施形態で用いるハンダバンプを形成する方法を工程順に示す概略断面図である。図３Ａ〜図５Ｂは、本実施形態による基板処理方法を工程順に示す模式図である。ここで、図３Ｃ，図４Ａ〜図４Ｃでは、上側の図が加熱処理チャンバ内の様子を、下側の図が上側の図内における矩形枠内のハンダバンプを拡大した様子をそれぞれ示す。
初めに、半導体ウェーハの表面にハンダバンプを形成する。
先ず、図２Ａに示すように、トランジスタや半導体メモリ等の半導体素子が形成され、これら半導体素子と外部接続するための電極端子１１が表面に複数形成されてなる半導体ウェーハ（シリコンウェーハ）１０を用意する。
続いて、図２Ｂに示すように、半導体ウェーハ１０の表面を覆うようにメッキシード層（不図示）及びレジスト膜を塗布形成し、リソグラフィーによりレジスト膜を加工して、各電極端子１１を表面にメッキシード層が形成された状態で開口２１ａから露出させるレジストマスク２１を形成する。
続いて、図２Ｃに示すように、例えば電解メッキ法により、レジストマスク２１の開口２１ａから露出するメッキシード層上からハンダ、ここではＳｎＡｇ系ハンダをメッキ成膜し、各電極端子１１とそれぞれ接続されたハンダバンプ１２を形成する。
ハンダバンプ１２は、リフロー後に所定の高さが得られる形状、ここではその高さをレジストマスク２１の厚みより高くなるように、即ちその上部がレジストマスク２１の表面からはみ出るように形成する。より具体的には、ハンダバンプ１２を、当該上部が下部（開口２１ａ内をメッキ充填する部分）よりも大きい傘形状となるように形成する。
また、ハンダバンプ１２のメッキ材料としては、ＳｎＡｇ系ハンダの代わりにＳｎＡｇＣｕ系ハンダや、ＰｂＳｎ系ハンダを用いても良い。
続いて、図２Ｄに示すように、灰化処理等によりレジストマスク２１を除去し、レジストマスク２１下のメッキシード層を所定の薬液を用いて除去する。以上の諸工程を経ることにより、半導体ウェーハ１０は、表面の各電極端子１１上にそれぞれハンダバンプ１２が形成された状態とされる。このとき、並列形成されたハンダバンプ１２のピッチは例えば２００μｍ程度、サイズは１８０μｍ程度である。
次に、半導体ウェーハ１０の各ハンダバンプ１２をリフロー処理する。
先ず、図３Ａに示すように、表面の各電極端子１１上にそれぞれハンダバンプ１２が形成された状態の半導体ウェーハ１０を、図１の半導体装置の製造装置の加熱処理チャンバ１内に導入する。
図３Ｂには、半導体ウェーハ１０が加熱処理チャンバ１内に導入され、半導体ウェーハ１０が支持ピン２によりその外周部で支持固定された様子を示す。
ここで、図３Ｃの下図に示すように、ハンダバンプ１２の表面には、自然酸化等により酸化膜１３が形成された状態とされている。本実施形態では、以下のように、リフロー処理に先立って酸化膜１３を除去する。
先ず、真空ポンプ７の駆動により加熱処理チャンバ１内を所定の真空状態とした後、図３Ｃの上図に示すように、ガス導入機構８により、加熱処理チャンバ１内に還元性ガス、ここでは所定量の蟻酸ガスを導入する。蟻酸ガスの導入に際しては、加熱処理チャンバ１の雰囲気温度を、ハンダバンプ１２の溶融温度未満で酸化膜１３の還元開始温度付近（還元開始温度±５℃程度）の温度、例えば１７０℃程度に調節する。
続いて、図４Ａの上図に示すように、上部ヒータ３の加熱駆動により、半導体ウェーハ１０の表面側から各ハンダバンプ１２を加熱する。ここでは、酸化膜１３の還元開始温度以上でハンダバンプ１２の溶融温度未満の温度、例えば１９０℃程度で２分〜３分間程度の加熱処理を行う。この加熱処理により、図４Ａの下図に示すように、酸化膜１３が蟻酸ガスと反応して還元され、ハンダバンプ１２の表面から除去される。これにより、ハンダバンプ１２はその表面が露出した状態とされる。
なお、図４Ａの上図では、図３Ｂのように、半導体ウェーハ１０を支持ピン２に支持固定した段階で、上部ヒータ３と半導体ウェーハ１０の表面との離間距離が、上部ヒータ３による各ハンダバンプ１２の加熱に適した値に調節されている場合を例示する。ここで、当該加熱処理に際して、移動機構５により上部ヒータ３を移動させ、上記の離間距離が上部ヒータ３による各ハンダバンプ１２の加熱に適した値となるように調節する構成としても良い。
続いて、図４Ｂの上図に示すように、上部ヒータ３の温度を上昇させ、引き続き半導体ウェーハ１０の表面側から各ハンダバンプ１２を加熱する。ここでは、ハンダバンプ１２の溶融温度以上の温度、例えば２７０℃程度で１分間以上の加熱処理を行う。この加熱処理により、図４Ｂの下図に示すように、各ハンダバンプ１２の上部（傘状部分）１２ｂが下部１２ａ（根元部分）に優先して（先立って）溶融してゆく。
続いて、図４Ｃの上図に示すように、移動機構６により下部ヒータ４を半導体ウェーハ１０の背面に接近させるように（上方向に）移動させ、下部ヒータ４と半導体ウェーハ１０の裏面との離間距離を、下部ヒータ４による各ハンダバンプ１２の加熱に適した値に調節する。ここで、移動機構６により下部ヒータ４を移動させる際に、上部ヒータ３と下部ヒータ４との離間距離を一定、例えば３０ｍｍに保つように、移動機構５が移動機構６と協働して稼動し、移動機構５により上部ヒータ３を半導体ウェーハ１０の表面から遠ざけるように（上方向に）移動させる。
そして、下部ヒータ４の加熱駆動により、半導体ウェーハ１０の裏面側から各ハンダバンプ１２を加熱する。ここでは、ハンダバンプ１２の溶融温度以上の温度、例えば２７０℃程度で１分間以上の加熱処理を行う。この場合、上部ヒータ３による加熱処理は、適宜継続するようにしても良い。上記のように、上部ヒータ３と下部ヒータ４との離間距離は一定に保たれているため、上部ヒータ３により各ハンダバンプ１２の上部１２ｂを必要以上に加熱することが防止される。
この加熱処理により、図４Ｃの下図に示すように、各ハンダバンプ１２の下部（根本部分）１２ａが上部１２ｂに続いて溶融してゆく。このとき、各ハンダバンプ１２の上部１２ｂは既に溶融してハンダ粘性が低下した状態とされており、当該下部１２ａが溶融した段階で、各ハンダバンプ１２は偏りなく略均一に溶融し、例えば略球状の安定形状をとる。従って、熱振動等が生じても、既に安定形状とされているために各ハンダバンプ１２が傾倒等する懸念はなく、各ハンダバンプ１２は隣接間で短絡することなく所期の良好なリフロー状態が得られる。
続いて、上部ヒータ３及び下部ヒータ４の加熱駆動を停止し、図５Ａに示すように、移動機構５，６により上部ヒータ３及び下部ヒータ４の位置を初期状態に戻す。その後、真空ポンプ７の駆動により加熱処理チャンバ１内の蟻酸ガスを排出する。
そして、図５Ｂに示すように、半導体ウェーハ１０を加熱処理チャンバ１から外部へ取り出す。このとき、半導体ウェーハ１０の各ハンダバンプ１２は、隣接間で短絡等のないリフロー時の良好な略球状に保たれている。
以上説明したように、本実施形態によれば、半導体装置や電子機器の更なる微細化・高集積化の要請に応えるべく、隣接するハンダバンプ１２間の距離を短縮するも、当該ハンダバンプ１２間に短絡を生ぜしめることなく良好な所期のバンプリフローを実現し、信頼性の高い製品を実現することができる。
なお、本実施形態では、半導体ウェーハ１０の各ハンダバンプ１２を、その上部１２ｂが下部１２ａよりも大きい、言わばマッシュルーム様に形成した場合について例示したが、本発明では、このハンダバンプ１２に限定されるものではない。例えば、図６に示すように、電解メッキ法によりストレート形状（上部と下部とで同一形状）のハンダバンプ２２を電極端子１１上に形成した半導体ウェーハ１０を処理対象としてもよい。
ストレート形状のハンダバンプ２２を形成した場合、図７Ａ〜図７Ｂに示した従来の基板処理方法でリフロー処理を行えば、ハンダバンプ１２には顕著でないにせよ、同様に傾倒・短絡の懸念がある。従って、本実施形態と同様の基板処理方法を適用することにより、例えば図５Ｂと同様に、各ハンダバンプ２２が隣接間で短絡等のないリフロー時の良好な略球状とされた半導体ウェーハ１０を得ることができる。
本発明によれば、半導体装置や電子機器の更なる微細化・高集積化の要請に応えるべく、隣接するバンプ間距離を短縮するも、当該バンプ間に短絡を生ぜしめることなく良好な所期のバンプリフローを実現し、信頼性の高い製品を実現することができる。

Claims (4)

  1. 半導体基板の主面側を加熱し、前記半導体基板の主面の電極上に形成されたバンプの上部を溶融させる第１の工程と、
    次いで、前記半導体基板の主面と反対側の裏面を加熱し、前記バンブ全体を溶融させる第２の工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の工程と第２の工程は、蟻酸ガス雰囲気中で行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の工程の前に、
    前記蟻酸ガス雰囲気の温度を、前記半導体基板を前記バンプの溶融温度未満で前記バンプの表面に形成された酸化膜の還元開始温度付近の温度に制御する第３の工程を更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第３の工程の後に、前記蟻酸ガス雰囲気の温度を、前記バンプの溶融温度未満で前記酸化膜の還元開始温度以上の温度に制御し、前記酸化膜の除去を行う第４の工程を更に含むことを特徴とする請求項３に記載の半導体装置の製造方法。
JP2008540798A 2006-09-29 2006-09-29 半導体装置の製造方法 Active JP5282571B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/319586 WO2008050376A1 (fr) 2006-09-29 2006-09-29 Procédé et appareil pour la fabrication de dispositifs semi-conducteurs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013024357A Division JP5768823B2 (ja) 2013-02-12 2013-02-12 半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JPWO2008050376A1 JPWO2008050376A1 (ja) 2010-02-25
JP5282571B2 true JP5282571B2 (ja) 2013-09-04

Family

ID=39324192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008540798A Active JP5282571B2 (ja) 2006-09-29 2006-09-29 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8302843B2 (ja)
JP (1) JP5282571B2 (ja)
KR (1) KR101030764B1 (ja)
CN (1) CN101512741B (ja)
WO (1) WO2008050376A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009597A (ja) * 2010-06-24 2012-01-12 Elpida Memory Inc 半導体デバイスの製造方法および半導体デバイスの製造装置
JP5885135B2 (ja) * 2010-07-23 2016-03-15 アユミ工業株式会社 加熱溶融処理方法および加熱溶融処理装置
TW201301413A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合設備
TW201301412A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合方法
US9773744B2 (en) 2011-07-12 2017-09-26 Globalfoundries Inc. Solder bump cleaning before reflow
CN103094149A (zh) * 2011-10-27 2013-05-08 沈阳芯源微电子设备有限公司 一种防止晶片翘曲的烘烤装置及其烘烤方法
JP5884448B2 (ja) * 2011-12-01 2016-03-15 富士電機株式会社 はんだ接合装置およびはんだ接合方法
JP2013143542A (ja) * 2012-01-12 2013-07-22 Tokyo Electron Ltd 半導体デバイス製造システム及び半導体デバイス製造方法
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
CN103394781B (zh) * 2013-07-09 2016-08-24 合肥聚能电物理高技术开发有限公司 真空状态下高贴合率钎焊黄铜波导管、水冷板的装置及方法
JP2020150202A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置の製造方法
JP7271761B1 (ja) 2022-04-21 2023-05-11 ミナミ株式会社 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164130A (ja) * 1992-11-18 1994-06-10 Toshiba Corp プリント基板のリフロー炉
JPH08155675A (ja) * 1994-11-29 1996-06-18 Sony Corp はんだバンプ形成用フラックス
JPH1197448A (ja) * 1997-09-18 1999-04-09 Kemitoronikusu:Kk 熱処理装置とこれを用いた半導体結晶の熱処理法
JP2001244283A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 半導体装置の製造方法及び電子部品の実装方法
JP2004200420A (ja) * 2002-12-18 2004-07-15 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833301B1 (en) * 1984-01-18 2000-04-04 Vitronics Corp Multi-zone thermal process system utilizing non-focused infrared panel emitters
JPH07164141A (ja) 1993-10-22 1995-06-27 Nippon Sanso Kk はんだ付け方法及び装置
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
TW570856B (en) * 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP3404021B2 (ja) 2001-01-18 2003-05-06 富士通株式会社 はんだ接合装置
JP4066872B2 (ja) * 2003-04-22 2008-03-26 セイコーエプソン株式会社 リフロ−装置及びリフロ−装置の制御方法
CN101124860B (zh) * 2005-02-21 2011-11-16 富士通株式会社 回流装置以及回流方法
US20060202001A1 (en) * 2005-03-08 2006-09-14 International Business Machines Corporation Enhanced heat system for bga/cga rework
US7402778B2 (en) * 2005-04-29 2008-07-22 Asm Assembly Automation Ltd. Oven for controlled heating of compounds at varying temperatures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164130A (ja) * 1992-11-18 1994-06-10 Toshiba Corp プリント基板のリフロー炉
JPH08155675A (ja) * 1994-11-29 1996-06-18 Sony Corp はんだバンプ形成用フラックス
JPH1197448A (ja) * 1997-09-18 1999-04-09 Kemitoronikusu:Kk 熱処理装置とこれを用いた半導体結晶の熱処理法
JP2001244283A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 半導体装置の製造方法及び電子部品の実装方法
JP2004200420A (ja) * 2002-12-18 2004-07-15 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20090051765A (ko) 2009-05-22
US20120251968A1 (en) 2012-10-04
JPWO2008050376A1 (ja) 2010-02-25
KR101030764B1 (ko) 2011-04-27
US20090184156A1 (en) 2009-07-23
CN101512741B (zh) 2013-10-16
US8302843B2 (en) 2012-11-06
CN101512741A (zh) 2009-08-19
WO2008050376A1 (fr) 2008-05-02

Similar Documents

Publication Publication Date Title
JP5282571B2 (ja) 半導体装置の製造方法
TWI514487B (zh) 半導體晶片的熱壓縮鍵合
US7736950B2 (en) Flip chip interconnection
US20070170227A1 (en) Soldering method
TWI475620B (zh) 電子裝置、其製造方法及電子裝置製造設備
JP5835533B2 (ja) はんだ付け装置及び真空はんだ付け方法
US8765594B2 (en) Method of fabricating semiconductor device allowing smooth bump surface
US11967576B2 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
CN115732343B (zh) 加工炉和加工方法
JP4456234B2 (ja) バンプ形成方法
JP5768823B2 (ja) 半導体装置の製造装置
KR100771644B1 (ko) 전자소자의 생산방법
JP2011023509A (ja) 半導体装置の製造方法、および、これに用いる半導体製造装置
JP4570210B2 (ja) 電荷発生基板用バンプ形成装置
KR102410304B1 (ko) 칩 리워크 장치
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法
KR20240009171A (ko) 솔더 범프의 형성 방법
JP2004207701A (ja) 半導体装置の製造方法
JP3655787B2 (ja) 電荷発生基板用バンプ形成装置及び電荷発生基板の除電方法
JP2002261109A (ja) 半導体装置の製造方法
JP2004247358A (ja) 半導体装置と、その製造方法と、それに用いるはんだボール
JP4088628B2 (ja) バンプ形成装置
JP2005191460A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH01144582A (ja) 混成集積回路の製造方法
JP2012209409A (ja) 電子部品実装体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Ref document number: 5282571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350