JP2004247358A - 半導体装置と、その製造方法と、それに用いるはんだボール - Google Patents
半導体装置と、その製造方法と、それに用いるはんだボール Download PDFInfo
- Publication number
- JP2004247358A JP2004247358A JP2003032845A JP2003032845A JP2004247358A JP 2004247358 A JP2004247358 A JP 2004247358A JP 2003032845 A JP2003032845 A JP 2003032845A JP 2003032845 A JP2003032845 A JP 2003032845A JP 2004247358 A JP2004247358 A JP 2004247358A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resin
- solder ball
- semiconductor
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体素子が形成された半導体基板の電極と配線基板のパッドとの間をはんだボールを介して接続して半導体装置を製造する技術において、 隣接はんだボール間がはんだ等の金属によるブリッジで短絡する不良発生のおそれをなくす。
【解決手段】半導体素子が形成された半導体基板（半導体ウェハ）１４の各電極１６と配線基板（半導体ウェハ１枚分のチップサイズパッケージ）１０に形成された各パッド１２との間を、金属活性剤入り樹脂４を核とし、その周りをはんだ６で覆い、更に、そのはんだ６をそれより硬化速度の速い樹脂８で覆ったはんだボール２を用いて接合して各電極１６・パッド１２間を電気的に接続する。
接続が終了した状態では、はんだパッド２は、金属活性剤入り樹脂４がはんだ６内に拡散したはんだ６’の周りを樹脂８で覆った状態になっている。
【選択図】 図１
【解決手段】半導体素子が形成された半導体基板（半導体ウェハ）１４の各電極１６と配線基板（半導体ウェハ１枚分のチップサイズパッケージ）１０に形成された各パッド１２との間を、金属活性剤入り樹脂４を核とし、その周りをはんだ６で覆い、更に、そのはんだ６をそれより硬化速度の速い樹脂８で覆ったはんだボール２を用いて接合して各電極１６・パッド１２間を電気的に接続する。
接続が終了した状態では、はんだパッド２は、金属活性剤入り樹脂４がはんだ６内に拡散したはんだ６’の周りを樹脂８で覆った状態になっている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子が形成された半導体基板の電極と配線基板のパッドとの間をはんだボールを介して接続した半導体装置と、その製造方法と、その製造方法に用いるはんだボールに関する。
【０００２】
【従来の技術】
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｌ Ｉｎｔｅｇｒａｔ）等の半導体チップをチップサイズパッケージ等の配線基板に組み付けた半導体装置の製造方法として、半導体素子が多数形成されたペレタイズ（チップ化）前の半導体ウェハとウェハ１枚に対応する配線基板を用意し、該ウェハに形成された多数の半導体素子の各電極と、該各電極に対応する上記配線基板の各配線膜のパッドとをはんだボールを介して接続し、その後、上記半導体ウェハ及び配線基板をカットして個々の半導体装置（半導体チップをチップサイズパッケージに搭載した半導体装置）に分離するという製造方法がある。
このようなウェハ単位で半導体素子の各電極と配線基板のパッドとの接続を行う技術においては、電極数の増加、電極、配線膜の狭ピッチ化が顕著である。
【０００３】
このような、半導体装置の製造方法には、本願出願人会社等においては、樹脂を核にしたはんだボールを半導体ウェハの各電極と該各電極に対応する上記配線基板の各配線膜のパッドとの接続手段として用いる技術を駆使していた。
ちなみに、樹脂を核にし、その周囲をはんだで被覆したはんだボールを半導体チップの電極と配線基板のパッドとの接続手段に用いる技術は、例えば特開２０００−２２８４５５、特開平８−２８８２９１号等により紹介されている。
【０００４】
図２（Ａ）、（Ｂ）は樹脂を核としてその周囲をはんだで被覆したはんだボールを用いた半導体装置の製造方法の従来例の一つを工程順に示す断面図である。（Ａ）先ず、図２（Ａ）に示すように、半導体ウェハ１枚分の配線膜が形成された配線基板ａを用意し、その各配線膜のパッドｂ、ｂ、・・・の形成された面を上向きにセットする。そして、各配線膜のパッドｂ、ｂ、・・・上にはんだボールｃ、ｃ、・・・を配置する。
そして、その配線基板ａ上のはんだボールｃ、ｃ、・・・の稍上方に、半導体ウェハｄを、その各電極ｅ、ｅ、・・・が対応するパッドｂ、ｂ、・・・と位置が整合するように臨ませる。
【０００５】
上記各はんだボールｃ、ｃ、・・・は、略球状の金属活性剤（例えばフラックス等）入りの樹脂ｇを核とし、その周りをはんだｆで覆ってなるものである。
（Ｂ）次に、図２（Ｂ）に示すように、半導体ウェハｄを下降させ、その各電極ｅ、ｅ、・・・が対応する配線膜のパッドｂ、ｂ、・・・上にはんだボールｃ、ｃ、・・・を介して位置するようにし、半導体ウェハｄの自重を、更にはそれに下向きの適宜な荷重を加えた状態で適宜な温度でリフローし、各パッドｂ、ｂ、・・・と、半導体ウェハｄの電極ｅとの間をはんだボールｃ、ｃ、・・・にて接続する。この作業には、例えばＦＣ（フリップチップ）ボンダーが用いられる。
【０００６】
このような従来技術によれば、金属活性剤入り樹脂ｆを核とし、その周囲をはんだｇで覆ったはんだボールｃを用いるので、はんだによる接続を金属活性剤が助けることができる。従って、低荷重、短時間での接続が可能になり、その点で優れているといえる。
【０００７】
【発明が解決しようとする課題】
ところで、図２に示す従来技術によれば、電極、配線膜の狭ピッチ化に対応することが難しくなりつつある。というのは、電極、配線膜の狭ピッチ化が進む程、ＦＣ（フリップチップ）ボンダーによる半導体ウェハｄの配線基板ａに対する位置合わせが難しくなり、隣接はんだボールｃ・ｃ間で外殻のはんだｆによるブリッジが生じ、そのブリッジを介してその電極間がショートする不良が生じ易くなるからである。
【０００８】
そこで、本願発明者は、はんだによる接続を金属活性剤により助けるというのみでは、接続性を高めることはできてもブリッジによる不良が生じるおそれをなくすことができず、信頼性を高めることが難しいという認識を持つに至り、その問題を解決する必要性を強く認識し、その解決手段を模索した。本発明はその結果として為されたものである。
【０００９】
即ち、本発明は、半導体素子が形成された半導体基板の電極と配線基板のパッドとの間をはんだボールを介して接続して半導体装置及びそれを製造する技術において、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことを目的とする。
【００１０】
【課題を解決するための手段】
請求項１の半導体装置は、半導体素子が形成された半導体基板（例えば半導体ウェハ）の各電極と配線基板（例えばチップサイズパッケージ）に形成された各パッドとの間を、金属活性剤入りの樹脂が拡散したはんだの周りを該はんだより硬化速度の速い樹脂で覆ったはんだボールにより接続したことを特徴とする。
【００１１】
従って、請求項１の半導体装置によれば、上記電極とパッドとの間を接続する接続手段として用いるはんだボールとして、はんだの周りを硬化速度の速い樹脂で覆ったものを用いるので、隣接はんだボール同士がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂により阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００１２】
請求項２の半導体装置の製造方法は次のように行う。
先ず、半導体素子が形成された半導体基板の各電極と配線基板に形成された各パッドとの何れか一方（例えばパッド）上に、金属活性剤入り樹脂を核とし、その周りをはんだで覆い、更に該はんだの周りをそれより硬化速度の速い樹脂で覆ったはんだボールを置く。
【００１３】
次に、上記半導体基板の各電極と上記配線基板に形成された各パッドのうちの他方（例えば電極）が上記はんだボールを介して上記一方上に位置するように半導体基板の配線基板に対する位置合わせをし、その後、上記はんだボールをその融点以下で加熱して上記硬化速度の速い樹脂を硬化させることにより仮位置決めをする。
しかる後、上記はんだボールの融点以上の温度による上記金属活性剤入り樹脂の上記はんだボール全体への拡散が生じるリフロー処理により上記はんだボールを介して半導体基板の各電極と配線基板に形成された各パッドとの間を接合する。
【００１４】
従って、請求項２の半導体装置の製造方法によれば、はんだボールのはんだの融点以下での加熱によって硬化速度の樹脂を硬化させることにより、半導体基板の配線基板に対する仮位置合わせをし、その後、その仮位置合わせにより位置ずれが生じない状態ではんだボールのはんだの融点以上での加熱によりリフローするので、はんだボールを介しての各電極とパッドとの接合ができる。
【００１５】
そして、はんだボールのはんだの周りをそのはんだより硬化速度の速い樹脂により覆っているので、その隣接はんだボール間がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂で阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００１６】
請求項３のはんだボールは、金属活性剤入り樹脂を核としその周りをはんだで覆い、該はんだの周りをそれより硬化速度の速い樹脂で覆ったことを特徴とする。
従って、請求項３のはんだボールを用いて半導体装置を製造することとすれば、はんだの周りを覆う硬化速度の速い樹脂が、隣接はんだボール同士がはんだによるブリッジで短絡されることを阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡される不良の発生するおそれをなくすことができる。
【００１７】
【発明の実施の形態】
本発明は、基本的には、半導体素子が形成された半導体基板の各電極と配線基板に形成された各パッドとの間を、金属活性剤入りの樹脂を核としその周りをはんだで覆い、更にその周りを該はんだより硬化速度の速い樹脂で覆ったはんだボールを用いて接合するというものである。
そして、その接合が終わった状態では、そのはんだボールは金属活性剤入り樹脂が拡散したはんだの周りを硬化速度の速い樹脂で覆った構造になっている。
【００１８】
半導体素子が形成された半導体基板として、ペレタイズ前の段階の半導体ウェハが挙げられるが、ペレタイズされた半導体チップとチップサイズパッケージ等の配線基板のはんだボールを介しての接合にも本発明を適用することができる。金属活性剤としてフラックスを用いることができる。
【００１９】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図１（Ａ）、（Ｂ）は本発明の第１の実施例を示すもので、（Ａ）は本発明はんだボールの第１の実施例を示す断面図、（Ｂ）は本発明半導体装置の製造方法を工程順（１）〜（３）に示す断面図である。
先ず、図１（Ａ）を参照して 本発明はんだボールの第１の実施例２を説明する。
【００２０】
本はんだボール２は、金属活性剤、例えばフラックスを含んだ樹脂４を核とし、その周囲をはんだ６で覆い、更に、その周囲を該はんだ６よりも融点が低く、リフロー処理による硬化速度がはんだ６よりも速い樹脂８で覆ってなる。
【００２１】
次に、図１（Ｂ）の（１）〜（３）を参照して図１（Ａ）のはんだボール２を用いた半導体装置の製造方法を工程順に説明する。
（１）先ず、図１（Ａ）の（１）に示すように、半導体素子が多数形成された配線基板１０を用意し、その各配線膜のパッド１２、１２、・・・上にはんだボール２、２、・・・を配置する。
そして、その配線基板１０の上方に、半導体ウェハ１４を、その各電極１６、１６、・・・が対応するパッド１２、１２、・・・と位置が整合するように臨ませる。
【００２２】
（２）次に、図１（Ａ）の（２）に示すように、半導体ウェハ１４を下降させ、その各電極１６、１６、・・・が対応する配線膜の各パッド１２、１２、・・・上にはんだボール２、２、・・・を介して位置するようにする。
そして、その半導体ウェハ１４の自重を、或いはそれに下向きの適宜な荷重を加えた状態で、そのはんだ６の融点よりも低く、樹脂８の硬化温度よりも高い温度でリフローし、以て、各パッド１２、１２、・・・と、半導体ウェハ１４の各電極１６、１６、・・・との間をはんだボール２、２、・・・の樹脂８にて仮接続する。
この状態では、半導体ウェハ１４の配線基板１０に対する位置関係が保たれるが、各はんだボール２のはんだ６は溶融していないので、電気的な接続はほとんど為されていない。飽くまで、仮接続である。
【００２３】
（３）次に、はんだボール２のはんだ６の溶融温度以上の温度でリフローする。すると、はんだ６が溶解し、その内側の金属活性剤入りの樹脂４が周囲に拡散し、はんだ６と、バンプ１２及び電極１６との接合を促進させる。その結果、 図１（Ａ）の（３）に示すように、半導体ウェハ１６の各半導体素子の電極１６、１６、・・・と、それに対応する配線基板１０のバンプ１２、１２、・・・とが金属活性剤入り樹脂を含んだはんだ６’により電気的に接続される。
そして、そのリフロー時おいて、各はんだボール２、２、・・・は既に仮接続のためのリフローにより硬化した樹脂８により、はんだ６がブリッジとなって隣接はんだボール２に短絡されることを確実に防止することができる。
【００２４】
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００２５】
【発明の効果】
請求項１の半導体装置によれば、請求項１の半導体装置によれば、上記電極とパッドとの間を接続する接続手段として用いるはんだボールとして、はんだの周りを硬化速度の速い樹脂で覆ったものを用いるので、隣接はんだボール同士がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂により阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００２６】
請求項２の半導体装置の製造方法によれば、はんだボールのはんだの融点以下での加熱により、硬化速度の樹脂を硬化させることにより半導体基板の配線基板に対する仮位置合わせをすることができる。
そして、その後、その仮位置合わせにより位置ずれが生じない状態ではんだボールのはんだの融点以上での加熱によりリフローすることにより、はんだボールを介しての各電極とパッドとの接合ができる。
そして、上記はんだボールは、はんだの周りがそのはんだより硬化速度の速い樹脂により覆われているので、その隣接はんだボール間がはんだによりブリッジで短絡されることを、その硬化速度の速い樹脂で阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００２７】
請求項３のはんだボールによれば、半導体装置の製造に用いることとすれば、はんだの周りを硬化速度の速い樹脂で覆われているので、隣接はんだボール同士がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂により阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明の一つの実施例を示すものであり、（Ａ）ははんだボールの断面図、（Ｂ）は（Ａ）に示したはんだボールを用いた半導体装置の製造方法を工程（１）〜（３）順に示す断面図である。
【図２】（Ａ）、（Ｂ）は従来のはんだボールを用いた半導体装置の製造方法の具体例を工程順に示す断面図である。
【符号の説明】
２・・・はんだボール、４・・・金属活性剤入り樹脂、６・・・はんだ、
６’・・・金属活性剤入り樹脂が拡散したはんだ、
８・・・硬化速度の速い樹脂、
１０・・・配線基板（チップサイズパッケージ）、１２・・・配線膜のパッド、
１４・・・半導体素子が形成された半導体基板（半導体ウェハ）、
１６・・・電極。
【発明の属する技術分野】
本発明は、半導体素子が形成された半導体基板の電極と配線基板のパッドとの間をはんだボールを介して接続した半導体装置と、その製造方法と、その製造方法に用いるはんだボールに関する。
【０００２】
【従来の技術】
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｌ Ｉｎｔｅｇｒａｔ）等の半導体チップをチップサイズパッケージ等の配線基板に組み付けた半導体装置の製造方法として、半導体素子が多数形成されたペレタイズ（チップ化）前の半導体ウェハとウェハ１枚に対応する配線基板を用意し、該ウェハに形成された多数の半導体素子の各電極と、該各電極に対応する上記配線基板の各配線膜のパッドとをはんだボールを介して接続し、その後、上記半導体ウェハ及び配線基板をカットして個々の半導体装置（半導体チップをチップサイズパッケージに搭載した半導体装置）に分離するという製造方法がある。
このようなウェハ単位で半導体素子の各電極と配線基板のパッドとの接続を行う技術においては、電極数の増加、電極、配線膜の狭ピッチ化が顕著である。
【０００３】
このような、半導体装置の製造方法には、本願出願人会社等においては、樹脂を核にしたはんだボールを半導体ウェハの各電極と該各電極に対応する上記配線基板の各配線膜のパッドとの接続手段として用いる技術を駆使していた。
ちなみに、樹脂を核にし、その周囲をはんだで被覆したはんだボールを半導体チップの電極と配線基板のパッドとの接続手段に用いる技術は、例えば特開２０００−２２８４５５、特開平８−２８８２９１号等により紹介されている。
【０００４】
図２（Ａ）、（Ｂ）は樹脂を核としてその周囲をはんだで被覆したはんだボールを用いた半導体装置の製造方法の従来例の一つを工程順に示す断面図である。（Ａ）先ず、図２（Ａ）に示すように、半導体ウェハ１枚分の配線膜が形成された配線基板ａを用意し、その各配線膜のパッドｂ、ｂ、・・・の形成された面を上向きにセットする。そして、各配線膜のパッドｂ、ｂ、・・・上にはんだボールｃ、ｃ、・・・を配置する。
そして、その配線基板ａ上のはんだボールｃ、ｃ、・・・の稍上方に、半導体ウェハｄを、その各電極ｅ、ｅ、・・・が対応するパッドｂ、ｂ、・・・と位置が整合するように臨ませる。
【０００５】
上記各はんだボールｃ、ｃ、・・・は、略球状の金属活性剤（例えばフラックス等）入りの樹脂ｇを核とし、その周りをはんだｆで覆ってなるものである。
（Ｂ）次に、図２（Ｂ）に示すように、半導体ウェハｄを下降させ、その各電極ｅ、ｅ、・・・が対応する配線膜のパッドｂ、ｂ、・・・上にはんだボールｃ、ｃ、・・・を介して位置するようにし、半導体ウェハｄの自重を、更にはそれに下向きの適宜な荷重を加えた状態で適宜な温度でリフローし、各パッドｂ、ｂ、・・・と、半導体ウェハｄの電極ｅとの間をはんだボールｃ、ｃ、・・・にて接続する。この作業には、例えばＦＣ（フリップチップ）ボンダーが用いられる。
【０００６】
このような従来技術によれば、金属活性剤入り樹脂ｆを核とし、その周囲をはんだｇで覆ったはんだボールｃを用いるので、はんだによる接続を金属活性剤が助けることができる。従って、低荷重、短時間での接続が可能になり、その点で優れているといえる。
【０００７】
【発明が解決しようとする課題】
ところで、図２に示す従来技術によれば、電極、配線膜の狭ピッチ化に対応することが難しくなりつつある。というのは、電極、配線膜の狭ピッチ化が進む程、ＦＣ（フリップチップ）ボンダーによる半導体ウェハｄの配線基板ａに対する位置合わせが難しくなり、隣接はんだボールｃ・ｃ間で外殻のはんだｆによるブリッジが生じ、そのブリッジを介してその電極間がショートする不良が生じ易くなるからである。
【０００８】
そこで、本願発明者は、はんだによる接続を金属活性剤により助けるというのみでは、接続性を高めることはできてもブリッジによる不良が生じるおそれをなくすことができず、信頼性を高めることが難しいという認識を持つに至り、その問題を解決する必要性を強く認識し、その解決手段を模索した。本発明はその結果として為されたものである。
【０００９】
即ち、本発明は、半導体素子が形成された半導体基板の電極と配線基板のパッドとの間をはんだボールを介して接続して半導体装置及びそれを製造する技術において、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことを目的とする。
【００１０】
【課題を解決するための手段】
請求項１の半導体装置は、半導体素子が形成された半導体基板（例えば半導体ウェハ）の各電極と配線基板（例えばチップサイズパッケージ）に形成された各パッドとの間を、金属活性剤入りの樹脂が拡散したはんだの周りを該はんだより硬化速度の速い樹脂で覆ったはんだボールにより接続したことを特徴とする。
【００１１】
従って、請求項１の半導体装置によれば、上記電極とパッドとの間を接続する接続手段として用いるはんだボールとして、はんだの周りを硬化速度の速い樹脂で覆ったものを用いるので、隣接はんだボール同士がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂により阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００１２】
請求項２の半導体装置の製造方法は次のように行う。
先ず、半導体素子が形成された半導体基板の各電極と配線基板に形成された各パッドとの何れか一方（例えばパッド）上に、金属活性剤入り樹脂を核とし、その周りをはんだで覆い、更に該はんだの周りをそれより硬化速度の速い樹脂で覆ったはんだボールを置く。
【００１３】
次に、上記半導体基板の各電極と上記配線基板に形成された各パッドのうちの他方（例えば電極）が上記はんだボールを介して上記一方上に位置するように半導体基板の配線基板に対する位置合わせをし、その後、上記はんだボールをその融点以下で加熱して上記硬化速度の速い樹脂を硬化させることにより仮位置決めをする。
しかる後、上記はんだボールの融点以上の温度による上記金属活性剤入り樹脂の上記はんだボール全体への拡散が生じるリフロー処理により上記はんだボールを介して半導体基板の各電極と配線基板に形成された各パッドとの間を接合する。
【００１４】
従って、請求項２の半導体装置の製造方法によれば、はんだボールのはんだの融点以下での加熱によって硬化速度の樹脂を硬化させることにより、半導体基板の配線基板に対する仮位置合わせをし、その後、その仮位置合わせにより位置ずれが生じない状態ではんだボールのはんだの融点以上での加熱によりリフローするので、はんだボールを介しての各電極とパッドとの接合ができる。
【００１５】
そして、はんだボールのはんだの周りをそのはんだより硬化速度の速い樹脂により覆っているので、その隣接はんだボール間がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂で阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００１６】
請求項３のはんだボールは、金属活性剤入り樹脂を核としその周りをはんだで覆い、該はんだの周りをそれより硬化速度の速い樹脂で覆ったことを特徴とする。
従って、請求項３のはんだボールを用いて半導体装置を製造することとすれば、はんだの周りを覆う硬化速度の速い樹脂が、隣接はんだボール同士がはんだによるブリッジで短絡されることを阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡される不良の発生するおそれをなくすことができる。
【００１７】
【発明の実施の形態】
本発明は、基本的には、半導体素子が形成された半導体基板の各電極と配線基板に形成された各パッドとの間を、金属活性剤入りの樹脂を核としその周りをはんだで覆い、更にその周りを該はんだより硬化速度の速い樹脂で覆ったはんだボールを用いて接合するというものである。
そして、その接合が終わった状態では、そのはんだボールは金属活性剤入り樹脂が拡散したはんだの周りを硬化速度の速い樹脂で覆った構造になっている。
【００１８】
半導体素子が形成された半導体基板として、ペレタイズ前の段階の半導体ウェハが挙げられるが、ペレタイズされた半導体チップとチップサイズパッケージ等の配線基板のはんだボールを介しての接合にも本発明を適用することができる。金属活性剤としてフラックスを用いることができる。
【００１９】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図１（Ａ）、（Ｂ）は本発明の第１の実施例を示すもので、（Ａ）は本発明はんだボールの第１の実施例を示す断面図、（Ｂ）は本発明半導体装置の製造方法を工程順（１）〜（３）に示す断面図である。
先ず、図１（Ａ）を参照して 本発明はんだボールの第１の実施例２を説明する。
【００２０】
本はんだボール２は、金属活性剤、例えばフラックスを含んだ樹脂４を核とし、その周囲をはんだ６で覆い、更に、その周囲を該はんだ６よりも融点が低く、リフロー処理による硬化速度がはんだ６よりも速い樹脂８で覆ってなる。
【００２１】
次に、図１（Ｂ）の（１）〜（３）を参照して図１（Ａ）のはんだボール２を用いた半導体装置の製造方法を工程順に説明する。
（１）先ず、図１（Ａ）の（１）に示すように、半導体素子が多数形成された配線基板１０を用意し、その各配線膜のパッド１２、１２、・・・上にはんだボール２、２、・・・を配置する。
そして、その配線基板１０の上方に、半導体ウェハ１４を、その各電極１６、１６、・・・が対応するパッド１２、１２、・・・と位置が整合するように臨ませる。
【００２２】
（２）次に、図１（Ａ）の（２）に示すように、半導体ウェハ１４を下降させ、その各電極１６、１６、・・・が対応する配線膜の各パッド１２、１２、・・・上にはんだボール２、２、・・・を介して位置するようにする。
そして、その半導体ウェハ１４の自重を、或いはそれに下向きの適宜な荷重を加えた状態で、そのはんだ６の融点よりも低く、樹脂８の硬化温度よりも高い温度でリフローし、以て、各パッド１２、１２、・・・と、半導体ウェハ１４の各電極１６、１６、・・・との間をはんだボール２、２、・・・の樹脂８にて仮接続する。
この状態では、半導体ウェハ１４の配線基板１０に対する位置関係が保たれるが、各はんだボール２のはんだ６は溶融していないので、電気的な接続はほとんど為されていない。飽くまで、仮接続である。
【００２３】
（３）次に、はんだボール２のはんだ６の溶融温度以上の温度でリフローする。すると、はんだ６が溶解し、その内側の金属活性剤入りの樹脂４が周囲に拡散し、はんだ６と、バンプ１２及び電極１６との接合を促進させる。その結果、 図１（Ａ）の（３）に示すように、半導体ウェハ１６の各半導体素子の電極１６、１６、・・・と、それに対応する配線基板１０のバンプ１２、１２、・・・とが金属活性剤入り樹脂を含んだはんだ６’により電気的に接続される。
そして、そのリフロー時おいて、各はんだボール２、２、・・・は既に仮接続のためのリフローにより硬化した樹脂８により、はんだ６がブリッジとなって隣接はんだボール２に短絡されることを確実に防止することができる。
【００２４】
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００２５】
【発明の効果】
請求項１の半導体装置によれば、請求項１の半導体装置によれば、上記電極とパッドとの間を接続する接続手段として用いるはんだボールとして、はんだの周りを硬化速度の速い樹脂で覆ったものを用いるので、隣接はんだボール同士がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂により阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００２６】
請求項２の半導体装置の製造方法によれば、はんだボールのはんだの融点以下での加熱により、硬化速度の樹脂を硬化させることにより半導体基板の配線基板に対する仮位置合わせをすることができる。
そして、その後、その仮位置合わせにより位置ずれが生じない状態ではんだボールのはんだの融点以上での加熱によりリフローすることにより、はんだボールを介しての各電極とパッドとの接合ができる。
そして、上記はんだボールは、はんだの周りがそのはんだより硬化速度の速い樹脂により覆われているので、その隣接はんだボール間がはんだによりブリッジで短絡されることを、その硬化速度の速い樹脂で阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【００２７】
請求項３のはんだボールによれば、半導体装置の製造に用いることとすれば、はんだの周りを硬化速度の速い樹脂で覆われているので、隣接はんだボール同士がはんだによるブリッジで短絡されることをその硬化速度の速い樹脂により阻むことができる。
依って、隣接はんだボール間がはんだ等の金属によるブリッジによって短絡する不良の発生するおそれをなくすことができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明の一つの実施例を示すものであり、（Ａ）ははんだボールの断面図、（Ｂ）は（Ａ）に示したはんだボールを用いた半導体装置の製造方法を工程（１）〜（３）順に示す断面図である。
【図２】（Ａ）、（Ｂ）は従来のはんだボールを用いた半導体装置の製造方法の具体例を工程順に示す断面図である。
【符号の説明】
２・・・はんだボール、４・・・金属活性剤入り樹脂、６・・・はんだ、
６’・・・金属活性剤入り樹脂が拡散したはんだ、
８・・・硬化速度の速い樹脂、
１０・・・配線基板（チップサイズパッケージ）、１２・・・配線膜のパッド、
１４・・・半導体素子が形成された半導体基板（半導体ウェハ）、
１６・・・電極。
Claims (3)
- 半導体素子が形成された半導体基板の各電極と配線基板に形成された各パッドとの間を、金属活性剤入りの樹脂を含んだ略球状のはんだの周りを該はんだより硬化速度の速い樹脂で覆ったはんだボールにより接続した
ことを特徴とする半導体装置。 - 半導体素子が形成された半導体基板の各電極と配線基板に形成された各パッドとのうちの何れか一方の上に、金属活性剤入り樹脂を核としその周りをはんだで覆い更に該はんだの周りをそれより硬化速度の速い樹脂で覆ったはんだボールを置き、
上記半導体基板の各電極と上記配線基板に形成された各パッドとのうちの他方を上記はんだボールを介して上記一方上に位置するようにし、
その後、上記はんだボールをその融点以下で加熱して上記硬化速度の速い樹脂を硬化させることにより仮位置決めをし、
しかる後、上記はんだボールの融点以上の温度による上記金属活性剤入り樹脂の上記はんだボール全体への拡散が生じるリフロー処理により上記はんだボールを介して上記半導体基板の各電極と上記配線基板に形成された各パッドとの間を接合する
ことを特徴とする半導体装置の製造方法。 - 金属活性剤入り樹脂を核としてその周りをはんだで覆い、
上記はんだの周りをそれより硬化速度の速い樹脂で覆った
ことを特徴とするはんだボール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032845A JP2004247358A (ja) | 2003-02-10 | 2003-02-10 | 半導体装置と、その製造方法と、それに用いるはんだボール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032845A JP2004247358A (ja) | 2003-02-10 | 2003-02-10 | 半導体装置と、その製造方法と、それに用いるはんだボール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247358A true JP2004247358A (ja) | 2004-09-02 |
Family
ID=33019049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032845A Pending JP2004247358A (ja) | 2003-02-10 | 2003-02-10 | 半導体装置と、その製造方法と、それに用いるはんだボール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004247358A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235751A (ja) * | 2007-03-23 | 2008-10-02 | Seiko Epson Corp | 電子デバイスの接続方法 |
| JP2011061175A (ja) * | 2009-09-14 | 2011-03-24 | Samsung Electro-Mechanics Co Ltd | 半田ボール及び半導体パッケージ |
| CN112004337A (zh) * | 2020-08-25 | 2020-11-27 | 苏州通富超威半导体有限公司 | 具有涂层的焊球、植球方法及封装方法 |
-
2003
- 2003-02-10 JP JP2003032845A patent/JP2004247358A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235751A (ja) * | 2007-03-23 | 2008-10-02 | Seiko Epson Corp | 電子デバイスの接続方法 |
| JP2011061175A (ja) * | 2009-09-14 | 2011-03-24 | Samsung Electro-Mechanics Co Ltd | 半田ボール及び半導体パッケージ |
| CN112004337A (zh) * | 2020-08-25 | 2020-11-27 | 苏州通富超威半导体有限公司 | 具有涂层的焊球、植球方法及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| US6624004B2 (en) | Flip chip interconnected structure and a fabrication method thereof | |
| US20060255473A1 (en) | Flip chip interconnect solder mask | |
| KR101268238B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2008159956A (ja) | 電子部品内蔵基板 | |
| JP2012064980A (ja) | 基板上に狭い配線部分を有するフリップチップ配線 | |
| KR20090103886A (ko) | 전기 상호접속 구조물 및 그 형성 방법 | |
| JP2012204391A (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| JP2008109009A (ja) | 半導体装置の製造方法 | |
| JP2006202969A (ja) | 半導体装置およびその実装体 | |
| JP4887997B2 (ja) | 電子部品の実装方法 | |
| JP2004247358A (ja) | 半導体装置と、その製造方法と、それに用いるはんだボール | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JPH08316619A (ja) | プリント配線板及びその製造方法 | |
| US10957650B2 (en) | Bridge support structure | |
| JP2010157775A (ja) | 半導体装置の製造方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH09232372A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041102 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |