KR101268238B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101268238B1
KR101268238B1 KR1020120098253A KR20120098253A KR101268238B1 KR 101268238 B1 KR101268238 B1 KR 101268238B1 KR 1020120098253 A KR1020120098253 A KR 1020120098253A KR 20120098253 A KR20120098253 A KR 20120098253A KR 101268238 B1 KR101268238 B1 KR 101268238B1
Authority
KR
South Korea
Prior art keywords
chip
mother
solder ball
metal
forming
Prior art date
Application number
KR1020120098253A
Other languages
English (en)
Other versions
KR20120116373A (ko
Inventor
도시히로 이와사끼
미찌따까 기무라
고우조 하라다
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20120116373A publication Critical patent/KR20120116373A/ko
Application granted granted Critical
Publication of KR101268238B1 publication Critical patent/KR101268238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 마더 칩을 회로 기판 상에 플립 칩 접속하기 위해 이용하는 납땜 볼을 효율적으로 형성할 수 있는 반도체 장치의 제조 방법을 얻는다.
본 발명의 반도체 장치의 제조 방법은 마더 칩의 회로면에 납땜 볼을 형성하는 제1 공정과, 제1 공정 후에 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하는 제2 공정과, 납땜 볼을 이용하여 회로 기판 상에 마더 칩을 플립 칩 접속하는 제3 공정을 갖는다.

Description

반도체 장치의 제조 방법 {MANUFACTURE METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 마더 칩에 도우터 칩을 플립 칩 접속하고, 또한 마더 칩을 회로 기판 상에 플립 칩 접속하는 반도체 장치의 제조 방법에 관한 것이고, 특히 마더 칩을 회로 기판 상에 플립 칩 접속하기 위해 이용하는 납땜 볼을 효율적으로 형성할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
최근, 마더 칩에 도우터 칩을 플립 칩 접속한 COC(칩 온 칩) 구조를 갖고, 또한 마더 칩을 회로 기판에 플립 칩 접속한 반도체 장치가 제안되어 있다(예를 들어, 특허문헌 1 참조). 이 반도체 장치를 제조할 때에 종래에는 마더 칩의 회로면에 도우터 칩을 플립 칩 접속한 후에 마더 칩의 회로면에 납땜 볼을 형성하고, 이 납땜 볼을 이용하여 마더 칩을 회로 기판 상에 플립 칩 접속하고 있었다.
일본 공개 특허 출원 제2004-146728호 공보
마더 칩과 회로 기판을 접속하는 납땜 볼의 수는 많고, 예를 들어 1000개 이상이다. 따라서, 납땜 볼을 효율적으로 형성하기 위해 웨이퍼 상에 형성된 복수의 마더 칩에 대해 일괄하여 실시하는 매엽식 납땜 볼 형성 방법을 이용할 필요가 있다.
이와 같은 매엽식 납땜 볼 형성 방법으로서, 마더 칩의 회로면에 레지스트를 도포하고, 그 레지스트의 개구에 납땜 페이스트를 충전시키는 방법과, 마더 칩의 회로면에 메탈 마스크를 포개고, 그 메탈 마스크의 개구에 납땜 페이스트를 충전하는 방법이 있다.
그러나, 종래의 COC형 반도체 장치의 제조 공정에서는, 납땜 볼을 형성할 때 마더 칩의 표면은 도우터 칩이 접속되어 있어 평탄하지 않다. 따라서, 레지스트를 균일하게 도포할 수 없고, 또한 표면의 요철에 맞추어 얇은 메탈 마스크를 가공하는 것도 곤란하기 때문에, 상기한 매엽식 납땜 볼 형성 방법을 이용할 수 없었다.
본 발명은 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적은 마더 칩을 회로 기판 상에 플립 칩 접속하기 위해 이용하는 납땜 볼을 효율적으로 형성할 수 있는 반도체 장치의 제조 방법을 얻는 것이다.
본 발명에 관한 반도체 장치의 제조 방법은 마더 칩의 회로면에 납땜 볼을 형성하는 제1 공정과, 제1 공정 후에 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하는 제2 공정과, 납땜 볼을 이용하여 회로 기판 상에 마더 칩을 플립 칩 접속하는 제3 공정을 갖는다. 본 발명의 그 밖의 특징은 이하에 명백하게 한다.
본 발명은 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하기 전의 요철이 적은 단계에서 납땜 볼을 형성하므로, 매엽식 납땜 볼 형성 방법을 이용할 수 있다. 이로 인해, 마더 칩을 회로 기판 상에 플립 칩 접속하기 위해 이용하는 납땜 볼을 효율적으로 형성할 수 있다.
도1은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 나타내는 흐름도.
도2는 마더 칩의 회로면에 납땜 볼을 형성하는 공정을 도시하는 단면도.
도3은 도우터 칩을 형성하는 공정을 도시하는 단면도.
도4는 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하는 공정 및 마더 칩을 회로 기판에 플립 칩 접속하는 공정을 도시하는 단면도.
도5는 본 발명의 제2 실시 형태에 관한 반도체 장치를 도시하는 단면도.
도6은 본 발명의 제3 실시 형태에 관한 반도체 장치를 도시하는 단면도.
도7은 본 발명의 제4 실시 형태에 관한 반도체 장치를 도시하는 단면도.
도8은 본 발명의 제5 실시 형태에 관한 반도체 장치를 도시하는 단면도.
도9는 본 발명의 제6 실시 형태에 관한 반도체 장치를 도시하는 단면도.
(제1 실시 형태)
도1은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 나타내는 흐름도이다. 이 흐름도 및 도2 내지 도4를 참조하면서 제1 실시 형태에 관한 반도체 장치의 제조 방법에 대해 설명한다.
우선, 마더 칩(10)의 제조 공정 및 납땜 볼의 형성 공정에 대해 설명한다. 도2의 (a)에 도시한 바와 같이, 기판(11) 상(회로면)에 Al 전극(12)을 형성하고, 그 이외의 영역을 표면 보호막(13)으로 덮는다. 그리고, 이 Al 전극(12)에 프로브를 맞대어 검사를 행한다(단계 S1). 이 검사는 웨이퍼 상에 형성된 복수의 마더 칩(10)에 대해 각각 행하고, 웨이퍼 상의 각 마더 칩(10)의 합격 여부를 나타내는 웨이퍼 맵을 작성한다.
다음에, 도2의 (b)에 도시한 바와 같이 전체면에 Cu, Ni, Cr, W 등의 다층막으로 이루어지는 배리어 메탈(14)을 스패터 기술 또는 도금 기술 등에 의해 형성한다. 그리고, 도2의 (c)에 도시한 바와 같이 Al 전극(12)이 존재하는 영역에 개구를 갖는 레지스트(15)를 형성하고, 레지스트(15)의 개구에 도금 기술에 의해 Cu 등을 충전하여 메탈 포스트(16)를 형성한다. 그 후, 도2의 (d)에 도시한 바와 같이 레지스트(15)를 제거하고, 메탈 포스트(16)를 마스크로 하여 배리어 메탈(14)을 이방성 에칭한다(단계 S2). 또한, 메탈 포스트(16)의 두께는 15 ㎛ 정도, 메탈 포스트(16)끼리의 피치는 20 내지 100 ㎛이다.
다음에, 도2의 (e)에 도시한 바와 같이 납땜 볼(후술)을 형성하는 영역에 개구를 갖는 레지스트(17)를 형성하고, 레지스트(17)의 개구에 납땜 페이스트(18)를 도금 기술에 의해 충전한다(단계 S3). 또한, 메탈 포스트(16)의 표면에 매우 얇은 금 도금을 실시하면, 납땜 페이스트(18)와의 습윤성을 확보할 수 있으므로 바람직하다.
다음에, 레지스트(17)를 제거한 후에 마더 칩(10)을 가열하고 납땜 페이스트(18)를 용융(리플로우)하여 납땜 볼(19)을 형성한다(단계 S4). 그 후, 세정(공정 S5) 및 외관 검사(단계 S6)를 행한다. 이상의 공정에 의해, 마더 칩(10)의 회로면에 납땜 볼이 형성된다.
다음에, 도우터 칩(20)의 제조 공정에 대해 설명한다. 도3의 (a)에 도시한 바와 같이, 기판(21) 상(회로면)에 Al 전극(22)을 형성하고, 그 이외의 영역을 표면 보호막(23)으로 덮는다. 그리고, 이 Al 전극(22)에 프로브를 맞대어 검사를 행한다(단계 S7). 이 검사는 웨이퍼 상에 형성된 복수의 도우터 칩(20)에 대해 각각 행하고, 웨이퍼 상의 각 도우터 칩(20)의 합격 여부를 나타내는 웨이퍼 맵을 작성한다.
다음에, 도3의 (b)에 도시한 바와 같이 전체면에 Cu, Ni, Cr, W 등의 다층막으로 이루어지는 배리어 메탈(24)을 스퍼터 기술 또는 도금 기술 등에 의해 형성한다. 그리고, 도3의 (c)에 도시한 바와 같이 Al 전극(22)이 존재하는 영역에 개구를 갖는 레지스트(25)를 형성하고, 레지스트(25)의 개구에 도금 기술에 의해 Cu 등을 충전하여 메탈 포스트(26)를 형성하고, 그 위에 납땜 등의 접합 부재(27)를 형성한다. 그 후, 도3의 (d)에 도시한 바와 같이 레지스트(25)를 제거하고, 메탈 포스트(26) 및 접합 부재(27)를 마스크로 하여 배리어 메탈(24)을 이방성 에칭한다(단계 S8). 또한, 메탈 포스트(16)의 두께는 15 ㎛ 정도, 메탈 포스트(16)끼리의 피치는 20 내지 100 ㎛이다.
다음에, 도3의 (e)에 도시한 바와 같이 웨이퍼 상에 형성된 복수의 도우터 칩(20)을 다이싱에 의해 개개로 분리한다(단계 S9). 이상의 공정에 의해, 도우터 칩(20)이 형성된다. 또한, 도우터 칩(20)으로서는 칩 콘덴서 등의 수동 소자나 메모리 등의 능동 소자를 이용할 수 있다.
다음에, 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하는 공정 및 마더 칩을 회로 기판에 플립 칩 접속하는 공정에 대해 설명한다.
우선, 단계 S1의 프로브 검사 및 단계 S6의 외관 검사에서 합격한 마더 칩(10)의 회로면에 단계 S7의 프로브 검사에서 합격한 도우터 칩(20)을 플립 칩 접속한다(단계 S10).
구체적으로는, 우선 도4의 (a)에 도시한 바와 같이 마더 칩(10)을 스테이지(31)에 적재하고, 도우터 칩(20)을 핸들부(32)에 의해 보유 지지하여 서로 회로면을 마주보게 한다. 그리고, 도우터 칩(20)을 핸들부(32)에 설치된 히터에 의해 납땜의 융점(183 ℃)보다도 고온, 예를 들어 300 ℃로 가열하여 마더 칩(10) 상에 설치된 메탈 포스트(16)와, 도우터 칩(20) 상에 설치된 메탈 포스트(26)를 접합 부재(27)를 거쳐서 열압착시킨다. 이에 의해, 용융하지 않은 재료로 구성한 메탈 포스트(16, 26)로 협지된 접합 부재(27)가 크게 변화되어 용융하기 때문에, 접합 부재(27)의 표면 산화막이 파괴되어 무플랙스로 양호한 접합을 얻을 수 있다.
단, 이 열압착을 할 때에 스테이지(31)에 설치한 히터를 조정하여 마더 칩(10)의 온도를 납땜 볼(19)의 융점보다도 낮게, 예를 들어 100 ℃ 내지 150 ℃로 하여 납땜 볼(19)을 재용융시키지 않도록 한다. 이에 의해, 재용융에 의한 납땜 볼(19)의 표면의 산화나 납땜 볼(19)끼리의 링크를 방지할 수 있다. 또한, 도우터 칩(20)을 납땜의 융점보다도 고온으로 유지한 상태에서 플립 칩 접속하지만, 마더 칩(10)은 열전도가 좋아 열이 확산되고, 마더 칩(10)을 설치하고 있는 스테이지(31)는 열용량이 크기 때문에 온도의 상승을 억제할 수 있다.
다음에, 웨이퍼 상에 형성된 복수의 마더 칩(10)을 다이싱에 의해 개개로 분리한다(단계 S11). 그리고, 도4의 (b)에 도시한 바와 같이 납땜 볼(19)을 이용하여 회로 기판(33) 상에 마더 칩(10)을 플립 칩 접속한다(단계 S12). 또한, 회로 기판(33)으로서는 다층 유기 기판, 실리콘 인터포저 및 칩 등을 이용할 수 있다.
그 후, 마더 칩(10)과 회로 기판(33) 사이에 수지(34)를 주입하여 언더필을 행한다(단계 S13). 또한, 외부 접속용으로 회로 기판(33)의 하면에 아우터 볼(35)을 형성한다.
이상의 공정에 의해, 마더 칩(10)의 회로면에 도우터 칩(20)이 플립 칩 접속되고, 이 마더 칩(10)이 회로 기판에 플립 칩 접속된 반도체 장치가 제조된다. 또한, 이 반도체 장치에 있어서 납땜 볼(19)끼리의 간격이 200 ㎛ 정도, 메탈 포스트(16)[또는 메탈 포스트(26)]끼리의 간격이 20 내지 100 ㎛, 도우터 칩(20)의 두께가 50 내지 300 ㎛, 납땜 볼의 직경이 100 ㎛, 아우터 볼(35)끼리의 간격이 0.6 내지 1.8 ㎜이다.
이상 설명한 바와 같이, 마더 칩(10)의 회로면에 도우터 칩(20)을 플립 칩 접속하기 전의 요철이 적은 단계에서 납땜 볼을 형성하므로, 매엽식 납땜 볼 형성 방법을 이용할 수 있다. 이로 인해, 마더 칩(10)을 회로 기판 상에 플립 칩 접속하기 위해 이용하는 납땜 볼을 효율적으로 형성할 수 있다.
또한, 메탈 포스트(16, 26)로서 Cu를 이용하고, 접합 부재(27)로서 Sn을 이용할 수 있다. 이 경우, 열압착에 의해 접합 부재(27)는 CuSn 합금이 된다. 또는, 메탈 포스트(16)로서 Cu를 이용하고, 메탈 포스트(26)로서 Ni를 이용하고, 접합 부재(27)로서 SnAg(융점 212 ℃)을 이용해도 좋다. 접합 부재가 접합되는 메탈 포스트 표면에는 Au 도금을 실시하여 습윤을 확보하면 좋다.
또한, 플라즈마 처리와 같은 표면 청정화 처리를 실시함으로써도 메탈 포스트(16, 26)를 접합할 수 있다. 이 경우, 큰 압력을 가한 접합 부재(27)의 변형에 의해 표면 산화막을 파괴할 필요가 없고, 접합 부재(27)의 양을 저감시켜도 접합할 수 있고, 메탈 포스트(16, 26)측면으로의 접합 부재(27)의 누설을 감소할 수 있고, 메탈 포스트(16, 26)의 높이를 얇게 할 수 있다. 이에 의해, 마더 칩(10)과 도우터 칩(20)의 간격을 좁게 할 수 있기 때문에, 칩 사이의 수지의 열 팽창에 의한 응력을 저감시킬 수 있다.
(제2 실시 형태)
제2 실시 형태에 관한 반도체 장치의 제조 방법은 마더 칩(10)의 회로면에 납땜 페이스트를 퇴적하는 공정이 제1 실시 형태의 도2의 (e)와는 다르다. 그 밖의 공정은 제1 실시 형태와 마찬가지이다.
즉, 제2 실시 형태에서는, 도5에 도시한 바와 같이 마더 칩(10)의 회로면에 납땜 볼을 형성하는 영역과 개구가 일치하도록 메탈 마스크(36)를 포개고, 메탈 마스크(36)의 개구에 납땜 페이스트(18)를 인쇄하여 충전한다. 그 후, 메탈 마스크(36)를 제거하고, 도2의 (f)와 마찬가지로 마더 칩(10)을 가열하고 납땜 페이스트를 용융하여 납땜 볼을 형성한다.
이와 같이, 마더 칩(10)의 회로면에 납땜 볼을 형성하는 공정에 있어서 제1 실시 형태와 같은 레지스트(17)를 이용하는 대신에 메탈 마스크(36)를 이용해도, 제1 실시 형태와 같은 효과를 얻을 수 있다.
(제3 실시 형태)
제3 실시 형태에 관한 반도체 장치의 제조 방법은 마더 칩(10)의 회로면에 도우터 칩(20)을 플립 칩 접속하는 공정이 제1 실시 형태의 도4의 (a)와는 다르다. 그 밖의 공정은 제1 실시 형태와 마찬가지이다.
즉, 제3 실시 형태에서는 도6에 도시한 바와 같이 메탈 포스트(16, 26)를 Ni로 구성하고, 양자의 표면에 Au막(37, 38)을 각각 형성한다. 또는, 메탈 포스트(16, 26)를 Au으로 구성해도 좋다. 그리고, 마더 칩(10) 및 도우터 칩(20)을 150 ℃로 유지한 상태에서 도우터 칩(20)에 초음파 진동을 가하여 마더 칩(10) 상에 설치된 메탈 포스트와, 도우터 칩(20) 상에 설치된 메탈 포스트를 열압착시킨다.
이와 같이 초음파 진동을 가함으로써 제1 실시 형태보다도 낮은 온도에서 열압착을 할 수 있기 때문에, 재용융에 의한 납땜 볼(19)의 표면의 산화나 납땜 볼(19)끼리의 링크를 방지할 수 있다.
(제4 실시 형태)
도7은 본 발명의 제4 실시 형태에 관한 반도체 장치를 도시하는 단면도이다. 이 반도체 장치는 회로 기판(33)의 표면에, 도우터 칩(20)에 대응하는 영역에 오목부(39)를 마련한 것이다. 그 밖의 구성은 제1 실시 형태와 마찬가지이다. 이에 의해, 도우터 칩(20)이 두꺼운 경우라도 마더 칩(10)과 회로 기판(33)을 양호하게 플립 칩 접속할 수 있다.
(제5 실시 형태)
도8은 본 발명의 제5 실시 형태에 관한 반도체 장치를 도시하는 단면도이다. 이 반도체 장치는 본 발명을 마더 칩(10)의 회로면에 재배선층(40)을 형성하고, 그 위를 표면 보호막(41)으로 덮고 있다. 단, 도우터 칩(20)을 접속하는 영역에는 재배선층(40) 및 표면 보호막(41)은 형성하지 않도록 한다. 이에 의해, 메탈 포스트(16, 26)의 높이를 확보할 수 있기 때문에, 언더필을 할 때에 칩 사이에 수지(34)를 주입하기 쉬워진다.
(제6 실시 형태)
도9는 본 발명의 제6 실시 형태에 관한 반도체 장치를 도시하는 단면도이다. 이 반도체 장치는 마더 칩(10)의 회로면에, 도우터 칩(20) 외에 칩 콘덴서(42)가 탑재되어 있다. 그 밖의 구성은 제1 실시 형태와 마찬가지이다.
이와 같이 칩 콘덴서 등의 수동 소자와 능동 소자가 마더 칩(10) 상에 혼재한 경우에도 본 발명을 적용할 수 있어, 같은 효과를 얻을 수 있다.
또한, 마더 칩(10)에 2 이상의 도우터 칩(20)을 플립 칩 접속해도 좋다. 이 경우 도우터 칩(20)으로서, 예를 들어 플래쉬 메모리와 DRAM을 이용할 수 있다.
10 : 마더 칩
17 : 레지스트
16, 26 : 메탈 포스트
18 : 납땜 페이스트
19 : 납땜 볼
20 : 도우터 칩
27 : 접합 부재
31 : 스테이지
32 : 핸들부
33 : 회로 기판
35 : 아우터 볼
36 : 메탈 마스크
39 : 오목부
40 : 재배선층
41 : 표면 보호막
42 : 칩 콘덴서

Claims (10)

  1. 제1 및 제2 전극, 및 기판 상에 형성되고 상기 제1 및 제2 전극의 상부 표면을 노출시키는 개구를 갖는 표면 보호막을 포함하는 마더 칩과, 도우터 칩을 준비하는 공정과,
    상기 제1 및 제2 전극의 상부 표면 상에, 대응하는 전극의 상부 표면 및 표면 보호막 상에 형성된 배리어 메탈과 상기 배리어 메탈 상에 형성된 메탈 포스트를 각각 포함하는 메탈층을 각각 형성하는 공정과,
    납땜 볼이 상기 제1 전극 위에 위치되도록 상기 제1 전극 상에 형성된 메탈층의 메탈 포스트 상에 납땜 볼을 형성하는 공정과,
    상기 납땜 볼을 형성하는 공정 후에 상기 제2 전극 상에 형성된 메탈층의 메탈 포스트에 도우터 칩을 전기적으로 접속하기 위하여 상기 마더 칩의 회로면 상에 도우터 칩을 플립 칩 접속하는 공정과,
    상기 납땜 볼을 이용하여 회로 기판 상에 상기 마더 칩을 플립 칩 접속하는 공정을 포함하고,
    상기 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하는 공정은, 상기 납땜 볼의 융점보다 낮은 제1 온도에서 스테이지 상에 상기 마더 칩을 설치한 상태이며, 또한, 상기 도우터 칩을 상기 제1 온도보다 높은 제2 온도로 한 상태에서 행하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 납땜 볼을 형성하는 공정은 하나의 웨이퍼 상에 형성된 복수의 마더 칩에 수행되고, 상기 방법은,
    상기 도우터 칩을 플립 칩 접속하는 공정 후에 다이싱에 의해서 상기 복수의 마더 칩을 개별 마더 칩으로 분리하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 납땜 볼을 형성하는 공정은,
    상기 제1 전극 상에 형성된 메탈층에 개구를 갖는 레지스트를 상기 표면 보호막 상에 형성하는 공정과,
    상기 레지스트의 개구를 납땜 페이스트로 충전하는 공정과,
    상기 레지스트를 제거한 후 상기 마더 칩을 가열하여 상기 납땜 페이스트를 용융시킴으로써 납땜 볼을 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 납땜 볼을 형성하는 공정은,
    개구를 갖는 메탈 마스크를 상기 제1 전극 상에 형성된 메탈층이 상기 메탈 마스크의 개구에 일치하도록 상기 마더 칩 상에 포개는 공정과,
    상기 메탈 마스크의 개구를 납땜 페이스트로 충전하는 공정과,
    상기 메탈 마스크를 제거한 후 상기 마더 칩을 가열하여 상기 납땜 페이스트를 용융시킴으로써 납땜 볼을 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 메탈층을 형성하는 공정은,
    상기 표면 보호막 상에 배리어 메탈을 형성하는 공정과,
    상기 배리어 메탈 상에 패턴화된 레지스트를 형성하는 공정과,
    상기 제1 및 제2 전극에 걸쳐서 형성된 패턴화된 레지스트의 개구 내에 메탈 포스트를 형성하는 공정과,
    상기 패턴화된 레지스트를 제거하는 공정과,
    마스크로서 상기 메탈 포스트를 이용하여 배리어 메탈의 일부를 제거하는 공정을 포함하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 표면 보호막의 상부 표면은 상기 제1 및 제2 전극의 상부 표면에 비해 높게 만들어지고,
    각 메탈 포스트의 상부 표면의 전체는 상기 표면 보호막의 상부 표면에 비해 높게 만들어지는, 반도체 장치의 제조 방법.
  7. 마더 칩의 회로면 상에 납땜 볼을 형성하는 공정과,
    상기 납땜 볼을 형성하는 공정 후에 상기 마더 칩의 회로면에 도우터 칩을 플립 칩 접속하는 공정과,
    상기 납땜 볼을 이용하여 회로 기판 상에 상기 마더 칩을 플립 칩 접속하는 공정을 포함하고,
    상기 도우터 칩을 플립 칩 접속하는 공정은, 상기 마더 칩의 온도를 상기 납땜 볼의 융점보다 낮은 제1 온도에서 스테이지 상에 상기 마더 칩을 설치한 상태에서, 또한 상기 도우터 칩을 상기 제1 온도보다 높은 제2 온도로 한 상태에서 행하는, 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 도우터 칩을 플립 칩 접속하는 공정에서, 상기 도우터 칩은 상기 마더 칩 상에 형성된 메탈 포스트와 상기 도우터 칩 상에 형성된 메탈 포스트가 접합 부재를 거쳐서 열압착될 때 가열되는, 반도체 장치의 제조 방법.
  9. 제7항에 있어서, 상기 도우터 칩을 플립 칩 접속하는 공정에서, 상기 마더 칩 상에 형성된 메탈 포스트와 상기 도우터 칩 상에 형성된 메탈 포스트가 열압착될 때 상기 도우터 칩에 초음파 진동이 부여되는, 반도체 장치의 제조 방법.
  10. 제7항에 있어서, 상기 도우터 칩은, 납땜인 접합 부재를 포함하고,
    상기 도우터 칩을 플립 칩 접속하는 공정에서, 상기 도우터 칩은 상기 접합 부재의 융점보다 높은 온도에서 가열되는, 반도체 장치의 제조 방법.
KR1020120098253A 2004-12-21 2012-09-05 반도체 장치의 제조 방법 KR101268238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004369230A JP2006179570A (ja) 2004-12-21 2004-12-21 半導体装置の製造方法
JPJP-P-2004-369230 2004-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107767A Division KR20060071310A (ko) 2004-12-21 2005-11-11 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120116373A KR20120116373A (ko) 2012-10-22
KR101268238B1 true KR101268238B1 (ko) 2013-05-31

Family

ID=36596472

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050107767A KR20060071310A (ko) 2004-12-21 2005-11-11 반도체 장치의 제조 방법
KR1020120098253A KR101268238B1 (ko) 2004-12-21 2012-09-05 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050107767A KR20060071310A (ko) 2004-12-21 2005-11-11 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (2) US7443036B2 (ko)
JP (1) JP2006179570A (ko)
KR (2) KR20060071310A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP4687430B2 (ja) * 2005-12-06 2011-05-25 株式会社デンソー 電子装置およびその製造方法
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
CN103050420A (zh) * 2008-06-05 2013-04-17 丘费尔资产股份有限公司 对电连接中具有高迁移率的组分的束缚
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US9608403B2 (en) 2014-11-03 2017-03-28 International Business Machines Corporation Dual bond pad structure for photonics
US20180041003A1 (en) * 2016-08-08 2018-02-08 Intel Corporation Chip on chip (coc) package with interposer
US10593638B2 (en) * 2017-03-29 2020-03-17 Xilinx, Inc. Methods of interconnect for high density 2.5D and 3D integration
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies
US20240332105A1 (en) * 2023-04-03 2024-10-03 Nxp Usa, Inc. Multidevice package with recessed mounting surface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253663A (ja) * 2003-02-20 2004-09-09 Sony Corp 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JP2004356655A (ja) * 2004-09-06 2004-12-16 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
EP0913866B1 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor Device and Circuit Board Having the Same Mounted Thereon
JPH11340270A (ja) 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP2003059958A (ja) 2001-08-15 2003-02-28 Sony Corp マイクロバンプの形成方法
JP2004146728A (ja) 2002-10-28 2004-05-20 Sony Corp 半導体装置とその製造方法
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253663A (ja) * 2003-02-20 2004-09-09 Sony Corp 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JP2004356655A (ja) * 2004-09-06 2004-12-16 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20080274590A1 (en) 2008-11-06
US20060134832A1 (en) 2006-06-22
KR20060071310A (ko) 2006-06-26
US7745258B2 (en) 2010-06-29
JP2006179570A (ja) 2006-07-06
US7443036B2 (en) 2008-10-28
KR20120116373A (ko) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101268238B1 (ko) 반도체 장치의 제조 방법
US8558379B2 (en) Flip chip interconnection with double post
TWI518808B (zh) 半導體裝置及半導體裝置之製造方法
JPS63141356A (ja) 半導体装置の製造方法
WO2012006403A1 (en) Microelectronic package with dual or multiple - etched flip -chip connectors and corresponding manufacturing method
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
KR20010020974A (ko) 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법
TWI546922B (zh) 半導體裝置及其製造方法
JP5187341B2 (ja) 半導体装置の製造方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2007158024A (ja) Ｂｇａ型半導体装置及びその製造方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2002231765A (ja) 半導体装置
JP6534700B2 (ja) 半導体装置の製造方法
JP2001230537A (ja) ハンダバンプの形成方法
JP4285140B2 (ja) 半導体装置の製造方法
US11749590B2 (en) Wiring substrate device
JP3674550B2 (ja) 半導体装置
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
JP2004247358A (ja) 半導体装置と、その製造方法と、それに用いるはんだボール
JP3675374B2 (ja) 半導体装置
JP2000232122A (ja) 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 7