JP2000294586A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2000294586A JP2000294586A JP11096173A JP9617399A JP2000294586A JP 2000294586 A JP2000294586 A JP 2000294586A JP 11096173 A JP11096173 A JP 11096173A JP 9617399 A JP9617399 A JP 9617399A JP 2000294586 A JP2000294586 A JP 2000294586A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- transfer substrate
- bumps
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】信頼性の高い半導体装置、半導体装置の生産性
の向上を図ることができる半導体装置の製造方法、半田
転写基板及び半田転写基板の製造方法を提供する。 【解決手段】本発明の半導体装置は、半導体チップ１上
に設置された電極７と基板２とが半田バンプ１１を介し
て接合されてなり、前記基板２の電極７との接合面と反
対側面にて前記基板２とプリント板４とが半田バンプ１
２を介して接合されてなる。前記半田バンプ１１・１２
は半田１１Ｂ・１２Ｂより高融点の金属１１Ａ・１１Ｂ
が前記半田により包含された構造を有してなる。以上に
より上記目的を達成することができる。
の向上を図ることができる半導体装置の製造方法、半田
転写基板及び半田転写基板の製造方法を提供する。 【解決手段】本発明の半導体装置は、半導体チップ１上
に設置された電極７と基板２とが半田バンプ１１を介し
て接合されてなり、前記基板２の電極７との接合面と反
対側面にて前記基板２とプリント板４とが半田バンプ１
２を介して接合されてなる。前記半田バンプ１１・１２
は半田１１Ｂ・１２Ｂより高融点の金属１１Ａ・１１Ｂ
が前記半田により包含された構造を有してなる。以上に
より上記目的を達成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法、並びに半導体装置の製造に用いる半
田転写基板及び半田転写基板の製造方法に関する。特
に、信頼性の高い半導体装置、並びに生産性の高い半導
体装置の製造方法、半田転写基板及び半田転写基板の製
造方法に関する。
体装置の製造方法、並びに半導体装置の製造に用いる半
田転写基板及び半田転写基板の製造方法に関する。特
に、信頼性の高い半導体装置、並びに生産性の高い半導
体装置の製造方法、半田転写基板及び半田転写基板の製
造方法に関する。
【０００２】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。例えば、ＢＧＡ（Ｂａ
ｌｌＧｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉ
ｚｅ Ｐａｃｋａｇｅ）等のパッケージを用いた半導体
装置では、外部端子に半田バンプを用いることにより小
型化・薄型化を実現している。
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。例えば、ＢＧＡ（Ｂａ
ｌｌＧｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉ
ｚｅ Ｐａｃｋａｇｅ）等のパッケージを用いた半導体
装置では、外部端子に半田バンプを用いることにより小
型化・薄型化を実現している。
【０００３】従来の半導体装置の構造の一例を図１０に
示す。図１０（ａ）は従来の半導体装置の平面図であ
り、図１０（ｂ）は図１０（ａ）に示される従来の半導
体装置におけるＡ−Ａ’面での断面図である。従来の半
導体装置は、図１０（ａ）及び図１０（ｂ）に示される
ように、半導体チップ１と基板２とが半田バンプ１１１
を介して接合され、前記基板２の半導体チップ１との接
合面と反対側の面にて前記基板２とプリント板４とが半
田バンプ１１２を介して接合されてなる。また、半導体
チップ１と基板２との接合を強化するために、必要に応
じて半導体チップ１と基板２との間の半田バンプ１１１
が形成されていない部分の隙間には補強樹脂６が充填さ
れている。図１０（ｂ）における半導体チップ１と基板
２との接合部及び基板２とプリント板４との接合部を拡
大した図を図１０（ｃ）に示す。基板２は図１０（ｃ）
に示されるように、半田等からなり一主面上に設けられ
たランド１１３にて半導体チップ１上に設置された電極
７と半田バンプ１１１を介して接続されてなる。前記半
田バンプ１１１及び前記半田バンプ１１２は半田転写基
板から半導体チップ１及び基板２にそれぞれ転写するこ
とにより半導体チップ１及び基板２上に設置される。前
記半田バンプの転写は、転写用基板の表面に半田バンプ
を設置した半田転写基板を用いて行う。この場合に用い
られる半田転写基板及び前記半田転写基板の製造工程を
図１１に示す。従来の半田転写基板１２１の平面図及び
正面図をそれぞれ図１１（ａ）及び図１１（ｂ）に、図
１１（ｂ）における半田バンプ１１１部分の拡大図を図
１１（ｃ）に、前記半田転写基板１２１の製造工程を図
１１（ｄ）〜図１１（ｈ）に示す。半田転写基板１２１
は図１１（ａ）〜図１１（ｃ）に示されるように、半田
と反応しない材料、例えばＡｌやステンレス等からなる
転写用基板１２３上に、共晶半田や高融点半田等からな
る複数の半田バンプ１２２が設置されてなる。この半田
転写基板１２１は、転写用基板１２３（図１１（ｄ）参
照）の一主面にホトレジスト層１２４を施し所定のパタ
ーンのマスクを用いて露光・現像することにより後の工
程において半田バンプを形成するための溝１２５をホト
レジスト層１２４に形成し（図１１（ｅ）・図１１
（ｆ）参照）、続いて前記溝１２５に、共晶半田等のＰ
ｂ−Ｓｎ合金若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融
点半田からなる半田１２６を充填した後（図１１（ｇ）
参照）ホトレジスト層１２４を除去することにより半田
バンプ１２２を形成し得られる（図１１（ｈ）参照）。
示す。図１０（ａ）は従来の半導体装置の平面図であ
り、図１０（ｂ）は図１０（ａ）に示される従来の半導
体装置におけるＡ−Ａ’面での断面図である。従来の半
導体装置は、図１０（ａ）及び図１０（ｂ）に示される
ように、半導体チップ１と基板２とが半田バンプ１１１
を介して接合され、前記基板２の半導体チップ１との接
合面と反対側の面にて前記基板２とプリント板４とが半
田バンプ１１２を介して接合されてなる。また、半導体
チップ１と基板２との接合を強化するために、必要に応
じて半導体チップ１と基板２との間の半田バンプ１１１
が形成されていない部分の隙間には補強樹脂６が充填さ
れている。図１０（ｂ）における半導体チップ１と基板
２との接合部及び基板２とプリント板４との接合部を拡
大した図を図１０（ｃ）に示す。基板２は図１０（ｃ）
に示されるように、半田等からなり一主面上に設けられ
たランド１１３にて半導体チップ１上に設置された電極
７と半田バンプ１１１を介して接続されてなる。前記半
田バンプ１１１及び前記半田バンプ１１２は半田転写基
板から半導体チップ１及び基板２にそれぞれ転写するこ
とにより半導体チップ１及び基板２上に設置される。前
記半田バンプの転写は、転写用基板の表面に半田バンプ
を設置した半田転写基板を用いて行う。この場合に用い
られる半田転写基板及び前記半田転写基板の製造工程を
図１１に示す。従来の半田転写基板１２１の平面図及び
正面図をそれぞれ図１１（ａ）及び図１１（ｂ）に、図
１１（ｂ）における半田バンプ１１１部分の拡大図を図
１１（ｃ）に、前記半田転写基板１２１の製造工程を図
１１（ｄ）〜図１１（ｈ）に示す。半田転写基板１２１
は図１１（ａ）〜図１１（ｃ）に示されるように、半田
と反応しない材料、例えばＡｌやステンレス等からなる
転写用基板１２３上に、共晶半田や高融点半田等からな
る複数の半田バンプ１２２が設置されてなる。この半田
転写基板１２１は、転写用基板１２３（図１１（ｄ）参
照）の一主面にホトレジスト層１２４を施し所定のパタ
ーンのマスクを用いて露光・現像することにより後の工
程において半田バンプを形成するための溝１２５をホト
レジスト層１２４に形成し（図１１（ｅ）・図１１
（ｆ）参照）、続いて前記溝１２５に、共晶半田等のＰ
ｂ−Ｓｎ合金若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融
点半田からなる半田１２６を充填した後（図１１（ｇ）
参照）ホトレジスト層１２４を除去することにより半田
バンプ１２２を形成し得られる（図１１（ｈ）参照）。
【０００４】前述した半田転写基板１２１は、図１０に
示される従来の半導体装置に設置された半田バンプ１１
１及び半田バンプ１１２を半導体チップ１の電極７上に
形成する際に用いられる。一例として、図１０に示され
る半導体装置の製造工程において、前記半田転写基板１
２１を用いて半導体チップ１上に半田バンプ１１１を形
成する工程を図１２に示す。図１１（ｈ）に示される半
田転写基板１２１の半田バンプ１２２（図１２において
は半田バンプ１１１とする）設置面が半導体チップ１の
電極７設置面と対向するように半田転写基板１２１及び
半導体チップ１を配置した後（図１２（ａ）・図１２
（ｃ）参照：図１２（ｃ）は図１２（ａ）における半田
バンプ１１１部分の拡大図）、前記半田バンプ１１１を
電極７上に設置し（図１２（ｂ）・図１２（ｄ）参照：
図１２（ｄ）は図１２（ｂ）における半田バンプ１１１
部分の拡大図）、半田バンプ１２２を加熱（リフロー）
させて半導体チップ１上に半田バンプ１１１を転写する
ことにより（図１２（ｅ）参照）、半田バンプ１１１を
半導体チップ１上に形成する（図１２（ｆ）参照）。
示される従来の半導体装置に設置された半田バンプ１１
１及び半田バンプ１１２を半導体チップ１の電極７上に
形成する際に用いられる。一例として、図１０に示され
る半導体装置の製造工程において、前記半田転写基板１
２１を用いて半導体チップ１上に半田バンプ１１１を形
成する工程を図１２に示す。図１１（ｈ）に示される半
田転写基板１２１の半田バンプ１２２（図１２において
は半田バンプ１１１とする）設置面が半導体チップ１の
電極７設置面と対向するように半田転写基板１２１及び
半導体チップ１を配置した後（図１２（ａ）・図１２
（ｃ）参照：図１２（ｃ）は図１２（ａ）における半田
バンプ１１１部分の拡大図）、前記半田バンプ１１１を
電極７上に設置し（図１２（ｂ）・図１２（ｄ）参照：
図１２（ｄ）は図１２（ｂ）における半田バンプ１１１
部分の拡大図）、半田バンプ１２２を加熱（リフロー）
させて半導体チップ１上に半田バンプ１１１を転写する
ことにより（図１２（ｅ）参照）、半田バンプ１１１を
半導体チップ１上に形成する（図１２（ｆ）参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、図１０
に示される従来の半導体装置、図１１に示される従来の
半田転写基板及び前記従来の半田転写基板の製造工程、
及び図１２に示される従来の半導体装置の製造工程にお
いては以下に示すような問題が生じていた。前述したよ
うな近年の半導体装置の小型化・薄型化の要求に伴い、
図１０に示される半導体装置においては、半田バンプ１
１１中心間の距離（ピッチ）Ｘ及び半田バンプ１１２中
心間の距離（ピッチ）Ｘ’の短縮化が求められている。
同様に、半導体チップ１・基板２間の距離Ｙ及び基板２
・プリント板４間の距離Ｙ’も短縮化されてきている。
一方、従来の半導体装置に用いられている半田バンプ１
１１及び１１２は共晶半田若しくは高融点半田等で形成
されているため、半田バンプ自体が柔らかく変形しやす
い。そのため、前述したように、半田バンプ１１１中心
間の距離Ｘ及び半田バンプ１１２中心間の距離Ｘ’がよ
り短縮化されると、これら半田バンプが変形して隣接す
る半田バンプ同士が接触してしまい、ショートが発生し
やすくなるという問題が生じていた。特に、半導体チッ
プ１と基板２との間に設けられた半田バンプ１１１の中
心間の距離Ｘは、近年装置の微細化・高集積化により一
層短縮化される傾向にあるため、半田バンプの変形によ
る半田バンプ同士の接触が原因で発生するショートが避
けられなくなってきた。また、前述したように、半田バ
ンプ１１１・１１２自体が柔らかく変形しやすいため、
半田バンプ１１１及び１１２をそれぞれ半導体チップ１
及び基板２に転写するためのリフロー工程において半田
バンプ１１１・１１２が変形し、半田バンプ１１１・１
１２の高さが大きくばらつき、後の工程において、前記
半田バンプ１１１・１１２をそれぞれ基板２・プリント
板４に接続する前に半田バンプの高さをそろえるために
半田バンプのコイニングを行わなければならず手間が大
きいという問題が生じていた。さらに、半田バンプ１１
１及び１１２をそれぞれ半導体チップ１及び基板２に転
写して形成した後、一般に、これらの半田バンプにプロ
ーブ針を当て加圧して電気的試験を行う。この場合にお
いても、半田バンプ自体が柔らかく変形しやすいことか
ら、加圧下で針によって半田バンプ１１１・１１２に傷
が付き破断・亀裂が生じてしまい、不良品が多く発生し
歩留まりが悪く生産性が低いという問題が生じていた。
に示される従来の半導体装置、図１１に示される従来の
半田転写基板及び前記従来の半田転写基板の製造工程、
及び図１２に示される従来の半導体装置の製造工程にお
いては以下に示すような問題が生じていた。前述したよ
うな近年の半導体装置の小型化・薄型化の要求に伴い、
図１０に示される半導体装置においては、半田バンプ１
１１中心間の距離（ピッチ）Ｘ及び半田バンプ１１２中
心間の距離（ピッチ）Ｘ’の短縮化が求められている。
同様に、半導体チップ１・基板２間の距離Ｙ及び基板２
・プリント板４間の距離Ｙ’も短縮化されてきている。
一方、従来の半導体装置に用いられている半田バンプ１
１１及び１１２は共晶半田若しくは高融点半田等で形成
されているため、半田バンプ自体が柔らかく変形しやす
い。そのため、前述したように、半田バンプ１１１中心
間の距離Ｘ及び半田バンプ１１２中心間の距離Ｘ’がよ
り短縮化されると、これら半田バンプが変形して隣接す
る半田バンプ同士が接触してしまい、ショートが発生し
やすくなるという問題が生じていた。特に、半導体チッ
プ１と基板２との間に設けられた半田バンプ１１１の中
心間の距離Ｘは、近年装置の微細化・高集積化により一
層短縮化される傾向にあるため、半田バンプの変形によ
る半田バンプ同士の接触が原因で発生するショートが避
けられなくなってきた。また、前述したように、半田バ
ンプ１１１・１１２自体が柔らかく変形しやすいため、
半田バンプ１１１及び１１２をそれぞれ半導体チップ１
及び基板２に転写するためのリフロー工程において半田
バンプ１１１・１１２が変形し、半田バンプ１１１・１
１２の高さが大きくばらつき、後の工程において、前記
半田バンプ１１１・１１２をそれぞれ基板２・プリント
板４に接続する前に半田バンプの高さをそろえるために
半田バンプのコイニングを行わなければならず手間が大
きいという問題が生じていた。さらに、半田バンプ１１
１及び１１２をそれぞれ半導体チップ１及び基板２に転
写して形成した後、一般に、これらの半田バンプにプロ
ーブ針を当て加圧して電気的試験を行う。この場合にお
いても、半田バンプ自体が柔らかく変形しやすいことか
ら、加圧下で針によって半田バンプ１１１・１１２に傷
が付き破断・亀裂が生じてしまい、不良品が多く発生し
歩留まりが悪く生産性が低いという問題が生じていた。
【０００６】一方、図１１に示される従来の半田転写基
板を用いて、図１０に示される半田バンプ１１１・１１
２を図１２に示されるように、半導体チップ１・基板２
にそれぞれ設置する場合、これらの半田バンプを半導体
チップ１・基板２に設置した後、半田バンプ１１１・１
１２において半導体チップ１・基板２の設置面と反対側
の面にそれぞれ基板２・プリント板４を設置する。ここ
で、半田バンプ１１１・１１２が高融点半田からなる場
合、係る工程において半田バンプ１１１・１１２をその
まま基板２・プリント板４に接続させることができない
ため、基板２・プリント板４表面それぞれに、共晶半田
からなる予備半田を形成してから、半田バンプ１１１・
１１２と基板２・プリント板等との位置合わせを行った
後これらの接続を行わなければならない。この場合、基
板２・プリント板４等表面に正確な位置に位置合わせを
行ってから予備半田を別途形成しなければならないた
め、手間が大きいという問題が生じていた。
板を用いて、図１０に示される半田バンプ１１１・１１
２を図１２に示されるように、半導体チップ１・基板２
にそれぞれ設置する場合、これらの半田バンプを半導体
チップ１・基板２に設置した後、半田バンプ１１１・１
１２において半導体チップ１・基板２の設置面と反対側
の面にそれぞれ基板２・プリント板４を設置する。ここ
で、半田バンプ１１１・１１２が高融点半田からなる場
合、係る工程において半田バンプ１１１・１１２をその
まま基板２・プリント板４に接続させることができない
ため、基板２・プリント板４表面それぞれに、共晶半田
からなる予備半田を形成してから、半田バンプ１１１・
１１２と基板２・プリント板等との位置合わせを行った
後これらの接続を行わなければならない。この場合、基
板２・プリント板４等表面に正確な位置に位置合わせを
行ってから予備半田を別途形成しなければならないた
め、手間が大きいという問題が生じていた。
【０００７】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、信頼性の
高い半導体装置を提供することである。また、本発明の
目的は、生産性に優れた半導体装置の製造方法を提供す
ることである。さらに、本発明の目的は、半導体装置の
生産性の向上を図ることができる半田転写基板及び半田
転写基板の製造方法を提供することである。
鑑みてなされたものである。本発明の目的は、信頼性の
高い半導体装置を提供することである。また、本発明の
目的は、生産性に優れた半導体装置の製造方法を提供す
ることである。さらに、本発明の目的は、半導体装置の
生産性の向上を図ることができる半田転写基板及び半田
転写基板の製造方法を提供することである。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、半導体チップ上に設置
された電極と基板とが半田バンプを介して接合されてな
り、前記半田バンプは、半田より高融点の金属が前記半
田により包含された構造を有してなることを特徴とする
半導体装置である。
め提供する本出願第１の発明は、半導体チップ上に設置
された電極と基板とが半田バンプを介して接合されてな
り、前記半田バンプは、半田より高融点の金属が前記半
田により包含された構造を有してなることを特徴とする
半導体装置である。
【０００９】上記構成を有する本出願第１の発明の半導
体装置によると、半導体チップ上に設置された電極と基
板とが半田バンプを介して接合されてなり、前記半田バ
ンプは、半田より高融点の金属が前記半田により包含さ
れた構造を有してなることにより、金属が核として半田
バンプ内に形成されているため、半田バンプ自体の変形
を防止することができる。このため、半田バンプの変形
により隣接する半田バンプ同士が接触することが原因に
よるショートの発生を防止することができ、前記基板と
前記電極との間の接続の信頼性を高めることができる。
これにより半導体装置の信頼性の向上を図ることができ
る。
体装置によると、半導体チップ上に設置された電極と基
板とが半田バンプを介して接合されてなり、前記半田バ
ンプは、半田より高融点の金属が前記半田により包含さ
れた構造を有してなることにより、金属が核として半田
バンプ内に形成されているため、半田バンプ自体の変形
を防止することができる。このため、半田バンプの変形
により隣接する半田バンプ同士が接触することが原因に
よるショートの発生を防止することができ、前記基板と
前記電極との間の接続の信頼性を高めることができる。
これにより半導体装置の信頼性の向上を図ることができ
る。
【００１０】また、本出願第２の発明は、半導体チップ
上に基板が設置され、前記半導体チップ上の電極と前記
基板とが接合され、前記基板の電極との接合面と反対側
面にて前記基板とプリント板とが半田バンプを介して接
合されてなり、前記半田バンプは、半田より高融点の金
属が前記半田により包含された構造を有してなることを
特徴とする半導体装置である。
上に基板が設置され、前記半導体チップ上の電極と前記
基板とが接合され、前記基板の電極との接合面と反対側
面にて前記基板とプリント板とが半田バンプを介して接
合されてなり、前記半田バンプは、半田より高融点の金
属が前記半田により包含された構造を有してなることを
特徴とする半導体装置である。
【００１１】上記構成を有する本出願第２の発明の半導
体装置によると、半導体チップ上に基板が設置され、前
記半導体チップ上の電極と前記基板とが接合され、前記
基板の電極との接合面と反対側面にて前記基板とプリン
ト板とが半田バンプを介して接合されてなり、前記半田
バンプは、半田より高融点の金属が前記半田により包含
された構造を有してなることにより、金属が核として半
田バンプ内に形成されているため、半田バンプが変形し
にくくすることができる。これにより、半田バンプの変
形により隣接する半田バンプ同士が接触することが原因
によるショートの発生を防止することができ、前記基板
と前記プリント板との間の信頼性を高めることができ
る。以上により高い信頼性を有する半導体装置として得
ることができる。
体装置によると、半導体チップ上に基板が設置され、前
記半導体チップ上の電極と前記基板とが接合され、前記
基板の電極との接合面と反対側面にて前記基板とプリン
ト板とが半田バンプを介して接合されてなり、前記半田
バンプは、半田より高融点の金属が前記半田により包含
された構造を有してなることにより、金属が核として半
田バンプ内に形成されているため、半田バンプが変形し
にくくすることができる。これにより、半田バンプの変
形により隣接する半田バンプ同士が接触することが原因
によるショートの発生を防止することができ、前記基板
と前記プリント板との間の信頼性を高めることができ
る。以上により高い信頼性を有する半導体装置として得
ることができる。
【００１２】また、本出願第３の発明は、金属層を挟持
するように半田を積層させて形成された半田バンプと、
一主面上に前記半田バンプが設けられた転写用基板とを
有してなることを特徴とする半田転写基板である。
するように半田を積層させて形成された半田バンプと、
一主面上に前記半田バンプが設けられた転写用基板とを
有してなることを特徴とする半田転写基板である。
【００１３】上記構成を有する本出願第３の発明の半田
転写基板によると、金属層を挟持するように半田を積層
させて形成された半田バンプと、一主面上に前記半田バ
ンプが設けられた転写用基板とを有してなることによ
り、前記半田転写基板を用いて半田バンプを転写する際
に、半田よりも高融点の金属が前記半田により包含され
た構造を有してなる半田バンプを複数の半導体装置に同
時に転写することができるため、簡便且つ効率良く半導
体装置を製造することができる。
転写基板によると、金属層を挟持するように半田を積層
させて形成された半田バンプと、一主面上に前記半田バ
ンプが設けられた転写用基板とを有してなることによ
り、前記半田転写基板を用いて半田バンプを転写する際
に、半田よりも高融点の金属が前記半田により包含され
た構造を有してなる半田バンプを複数の半導体装置に同
時に転写することができるため、簡便且つ効率良く半導
体装置を製造することができる。
【００１４】また、本出願第４の発明は、共晶半田及び
高融点半田を順に積層させて形成された半田バンプが一
主面上に設けられてなる転写用基板を有してなることを
特徴とする半田転写基板である。
高融点半田を順に積層させて形成された半田バンプが一
主面上に設けられてなる転写用基板を有してなることを
特徴とする半田転写基板である。
【００１５】上記構成を有する本出願第４の発明の半田
転写基板によると、共晶半田及び高融点半田を順に積層
させて形成された半田バンプが一主面上に設けられてな
る転写用基板を有してなることにより、前記半田転写基
板を用いて半田バンプの転写を行う場合、半田バンプの
転写を行った後半田バンプ設置面と反対側の面をさらに
基板やプリント板等に接続させるために前記面に新たに
予備半田を設置する必要がないため、後の工程における
手間を削減することができる。
転写基板によると、共晶半田及び高融点半田を順に積層
させて形成された半田バンプが一主面上に設けられてな
る転写用基板を有してなることにより、前記半田転写基
板を用いて半田バンプの転写を行う場合、半田バンプの
転写を行った後半田バンプ設置面と反対側の面をさらに
基板やプリント板等に接続させるために前記面に新たに
予備半田を設置する必要がないため、後の工程における
手間を削減することができる。
【００１６】また、本出願第５の発明の半田転写基板
は、本出願第３の発明又は本出願第４の発明の半田転写
基板であって、前記転写用基板の一主面上に酸化膜が形
成され、前記酸化膜上に前記半田バンプが設けられてな
ることを特徴とする。
は、本出願第３の発明又は本出願第４の発明の半田転写
基板であって、前記転写用基板の一主面上に酸化膜が形
成され、前記酸化膜上に前記半田バンプが設けられてな
ることを特徴とする。
【００１７】上記構成を有する本出願第５の発明の半田
転写基板によると、前記転写用基板の一主面上に酸化膜
が形成され、前記酸化膜上に前記半田バンプが設けられ
てなることにより、前記半田転写基板を用いて半田バン
プを半導体チップ等に転写する際に半田バンプが転写用
基板から離れやすくすることができるため、半田バンプ
の転写を確実に且つ短時間で行うことができる。以上に
より、半導体装置の生産性の向上を図ることができる半
田転写基板として得ることができる。
転写基板によると、前記転写用基板の一主面上に酸化膜
が形成され、前記酸化膜上に前記半田バンプが設けられ
てなることにより、前記半田転写基板を用いて半田バン
プを半導体チップ等に転写する際に半田バンプが転写用
基板から離れやすくすることができるため、半田バンプ
の転写を確実に且つ短時間で行うことができる。以上に
より、半導体装置の生産性の向上を図ることができる半
田転写基板として得ることができる。
【００１８】また、本出願第６の発明の半田転写基板
は、本出願第３の発明〜本出願第５の発明の何れか１の
半田転写基板であって、前記転写用基板がＡｌからなる
ことを特徴とする。
は、本出願第３の発明〜本出願第５の発明の何れか１の
半田転写基板であって、前記転写用基板がＡｌからなる
ことを特徴とする。
【００１９】上記構成を有する本出願第６の発明の半田
転写基板によると、前記転写用基板がＡｌからなること
により、Ａｌは表面が空気と接触することにより容易に
酸化膜を形成するので、半田バンプを転写する際に転写
用基板から半田バンプを剥がれやすくするために形成す
る酸化膜を容易に形成することができるため、前記転写
の際の作業効率を簡便に向上させることができる。
転写基板によると、前記転写用基板がＡｌからなること
により、Ａｌは表面が空気と接触することにより容易に
酸化膜を形成するので、半田バンプを転写する際に転写
用基板から半田バンプを剥がれやすくするために形成す
る酸化膜を容易に形成することができるため、前記転写
の際の作業効率を簡便に向上させることができる。
【００２０】また、本出願第７の発明の半田転写基板
は、本出願第３の発明〜本出願第５の発明の何れか１の
半田転写基板であって、前記転写用基板がステンレスか
らなることを特徴とする。
は、本出願第３の発明〜本出願第５の発明の何れか１の
半田転写基板であって、前記転写用基板がステンレスか
らなることを特徴とする。
【００２１】上記構成を有する本出願第７の発明の半田
転写基板によると、前記転写用基板がステンレスからな
ることにより、ステンレスは表面に酸化膜が形成されて
いるので、半田バンプを転写する際に転写用基板から半
田バンプを剥がれやすくするために形成する酸化膜を形
成する必要がないため、前記転写の際の作業効率を簡便
に向上させることができる。
転写基板によると、前記転写用基板がステンレスからな
ることにより、ステンレスは表面に酸化膜が形成されて
いるので、半田バンプを転写する際に転写用基板から半
田バンプを剥がれやすくするために形成する酸化膜を形
成する必要がないため、前記転写の際の作業効率を簡便
に向上させることができる。
【００２２】また、本出願第８の発明の半田転写基板
は、本出願第３の発明〜本出願第５の発明の何れか１の
半田転写基板であって、前記転写用基板がシリコン基板
からなることを特徴とする。
は、本出願第３の発明〜本出願第５の発明の何れか１の
半田転写基板であって、前記転写用基板がシリコン基板
からなることを特徴とする。
【００２３】上記構成を有する本出願第８の発明の半田
転写基板によると、前記転写用基板がシリコン基板から
なることにより、前記半田転写基板と半導体ウエハとは
熱膨張率が略同じであるため、転写の際に半田バンプを
リフローさせる際も位置ずれを起こすことなく前記転写
を行うことができるため、半導体装置の歩留まりを高め
ることができ、生産性の向上を図ることができる。
転写基板によると、前記転写用基板がシリコン基板から
なることにより、前記半田転写基板と半導体ウエハとは
熱膨張率が略同じであるため、転写の際に半田バンプを
リフローさせる際も位置ずれを起こすことなく前記転写
を行うことができるため、半導体装置の歩留まりを高め
ることができ、生産性の向上を図ることができる。
【００２４】また、本出願第９の発明は、転写用基板上
に所定のパターンを有するホトレジスト層を形成し、前
記転写用基板上のホトレジスト層が形成されていない部
分に半田、金属、半田を順に積層した後ホトレジスト層
を除去することにより半田バンプを形成することを特徴
とする半田転写基板の製造方法である。
に所定のパターンを有するホトレジスト層を形成し、前
記転写用基板上のホトレジスト層が形成されていない部
分に半田、金属、半田を順に積層した後ホトレジスト層
を除去することにより半田バンプを形成することを特徴
とする半田転写基板の製造方法である。
【００２５】上記構成を有する本出願第９の発明の半田
転写基板の製造方法によると、転写用基板上に所定のパ
ターンを有するホトレジスト層を形成し、前記転写用基
板上のホトレジスト層が形成されていない部分に半田、
金属、半田を順に積層した後ホトレジスト層を除去する
ことにより半田バンプを形成することにより、前記半田
転写基板を用いて半田バンプを転写する際に、半田より
高融点の金属が前記半田により包含された構造を有して
なる半田バンプを簡便に形成することができる半田転写
基板を得ることができる。
転写基板の製造方法によると、転写用基板上に所定のパ
ターンを有するホトレジスト層を形成し、前記転写用基
板上のホトレジスト層が形成されていない部分に半田、
金属、半田を順に積層した後ホトレジスト層を除去する
ことにより半田バンプを形成することにより、前記半田
転写基板を用いて半田バンプを転写する際に、半田より
高融点の金属が前記半田により包含された構造を有して
なる半田バンプを簡便に形成することができる半田転写
基板を得ることができる。
【００２６】また、本出願第１０の発明は、転写用基板
上に所定のパターンを有するホトレジスト層を形成し、
前記転写用基板上のホトレジスト層が形成されていない
部分に共晶半田、高融点半田を順に積層した後ホトレジ
スト層を除去することにより半田バンプを形成すること
を特徴とする半田転写基板の製造方法である。
上に所定のパターンを有するホトレジスト層を形成し、
前記転写用基板上のホトレジスト層が形成されていない
部分に共晶半田、高融点半田を順に積層した後ホトレジ
スト層を除去することにより半田バンプを形成すること
を特徴とする半田転写基板の製造方法である。
【００２７】上記構成を有する本出願第１０の発明の半
田転写基板の製造方法によると、転写用基板上に所定の
パターンを有するホトレジスト層を形成し、前記転写用
基板上のホトレジスト層が形成されていない部分に共晶
半田、高融点半田を順に積層した後ホトレジスト層を除
去することにより半田バンプを形成することにより、係
る製造方法により得られた半田転写基板を用いて半田バ
ンプの転写を行う場合、半田バンプの転写を行った後半
田バンプ設置面と反対側の面をさらに基板やプリント板
等に接続させるために前記面に新たに予備半田を設置す
る必要がないため、後の工程における手間を削減するこ
とができる。
田転写基板の製造方法によると、転写用基板上に所定の
パターンを有するホトレジスト層を形成し、前記転写用
基板上のホトレジスト層が形成されていない部分に共晶
半田、高融点半田を順に積層した後ホトレジスト層を除
去することにより半田バンプを形成することにより、係
る製造方法により得られた半田転写基板を用いて半田バ
ンプの転写を行う場合、半田バンプの転写を行った後半
田バンプ設置面と反対側の面をさらに基板やプリント板
等に接続させるために前記面に新たに予備半田を設置す
る必要がないため、後の工程における手間を削減するこ
とができる。
【００２８】また、本出願第１１の発明の半田転写基板
の製造方法は、本出願第９の発明又は本出願第１０の発
明の半田転写基板の製造方法であって、前記半田バンプ
を形成する前に、前記転写用基板上に酸化膜を形成する
ことを特徴とする。
の製造方法は、本出願第９の発明又は本出願第１０の発
明の半田転写基板の製造方法であって、前記半田バンプ
を形成する前に、前記転写用基板上に酸化膜を形成する
ことを特徴とする。
【００２９】上記構成を有する本出願第１１の発明の半
田転写基板の製造方法によると、前記半田バンプを形成
する前に、前記転写用基板上に酸化膜を形成することに
より、前記半田転写基板を用いて半田バンプを半導体チ
ップ等に転写する際に半田バンプが転写用基板から離れ
やすくすることができるため、半田バンプの転写を確実
に且つ短時間で行うことができる半田転写基板を簡便に
得ることができる。
田転写基板の製造方法によると、前記半田バンプを形成
する前に、前記転写用基板上に酸化膜を形成することに
より、前記半田転写基板を用いて半田バンプを半導体チ
ップ等に転写する際に半田バンプが転写用基板から離れ
やすくすることができるため、半田バンプの転写を確実
に且つ短時間で行うことができる半田転写基板を簡便に
得ることができる。
【００３０】また、本出願第１２の発明は、半導体チッ
プに設置された電極上に、転写用基板に設置され金属層
を挟持するように半田を積層させて形成されてなる半田
バンプを位置合わせして当接し、前記半田バンプを加熱
することにより前記半田バンプを前記電極上に形成する
ことを特徴とする半導体装置の製造方法である。
プに設置された電極上に、転写用基板に設置され金属層
を挟持するように半田を積層させて形成されてなる半田
バンプを位置合わせして当接し、前記半田バンプを加熱
することにより前記半田バンプを前記電極上に形成する
ことを特徴とする半導体装置の製造方法である。
【００３１】上記構成を有する本出願第１２の発明の半
導体装置の製造方法によると、半導体チップに設置され
た電極上に、転写用基板に設置され金属層を挟持するよ
うに半田を積層させて形成されてなる半田バンプを位置
合わせして当接し、前記半田バンプを加熱することによ
り前記半田バンプを前記電極上に形成することにより、
前記加熱により、半田バンプ中の前記金属層を挟持する
ように形成されてなる半田が金属層の表面を覆うように
拡散し、半田より高融点の金属が前記半田により包含さ
れた構造を有する半田バンプを前記電極上に簡便に設置
することができる。以上により、生産性の向上を図りつ
つ前記半田バンプを前記電極上に形成することができ
る。
導体装置の製造方法によると、半導体チップに設置され
た電極上に、転写用基板に設置され金属層を挟持するよ
うに半田を積層させて形成されてなる半田バンプを位置
合わせして当接し、前記半田バンプを加熱することによ
り前記半田バンプを前記電極上に形成することにより、
前記加熱により、半田バンプ中の前記金属層を挟持する
ように形成されてなる半田が金属層の表面を覆うように
拡散し、半田より高融点の金属が前記半田により包含さ
れた構造を有する半田バンプを前記電極上に簡便に設置
することができる。以上により、生産性の向上を図りつ
つ前記半田バンプを前記電極上に形成することができ
る。
【００３２】また、本出願第１３の発明は、半導体チッ
プに設置された電極上に、転写用基板に設置され共晶半
田及び高融点半田を順に積層させて形成されてなる半田
バンプを位置合わせして当接し、前記半田バンプを加熱
することにより前記半田バンプを前記電極上に形成する
ことを特徴とする半導体装置の製造方法である。
プに設置された電極上に、転写用基板に設置され共晶半
田及び高融点半田を順に積層させて形成されてなる半田
バンプを位置合わせして当接し、前記半田バンプを加熱
することにより前記半田バンプを前記電極上に形成する
ことを特徴とする半導体装置の製造方法である。
【００３３】上記構成を有する本出願第１３の発明の半
導体装置の製造方法によると、半導体チップに設置され
た電極上に、転写用基板に設置され共晶半田及び高融点
半田を順に積層させて形成されてなる半田バンプを位置
合わせして当接し、前記半田バンプを加熱することによ
り前記半田バンプを前記電極上に形成することにより、
半田バンプの転写を行った後半田バンプ設置面と反対側
の面をさらに基板に接続させるために前記面に新たに予
備半田を設置する必要がないため、後の工程における手
間を削減することができる。
導体装置の製造方法によると、半導体チップに設置され
た電極上に、転写用基板に設置され共晶半田及び高融点
半田を順に積層させて形成されてなる半田バンプを位置
合わせして当接し、前記半田バンプを加熱することによ
り前記半田バンプを前記電極上に形成することにより、
半田バンプの転写を行った後半田バンプ設置面と反対側
の面をさらに基板に接続させるために前記面に新たに予
備半田を設置する必要がないため、後の工程における手
間を削減することができる。
【００３４】また、本出願第１４の発明は、２以上の個
片に切断前の２以上の半導体チップが一体に形成された
半導体ウエハ上の前記半導体チップの電極上に、前記半
導体ウエハと同じ材質からなる転写用基板に設置された
半田バンプを位置合わせして当接し、前記半田バンプを
加熱することにより前記半田バンプを前記電極上に形成
することを特徴とする半導体装置の製造方法である。
片に切断前の２以上の半導体チップが一体に形成された
半導体ウエハ上の前記半導体チップの電極上に、前記半
導体ウエハと同じ材質からなる転写用基板に設置された
半田バンプを位置合わせして当接し、前記半田バンプを
加熱することにより前記半田バンプを前記電極上に形成
することを特徴とする半導体装置の製造方法である。
【００３５】上記構成を有する本出願第１４の発明の半
導体装置の製造方法によると、２以上の個片に切断前の
２以上の半導体チップが一体に形成された半導体ウエハ
上の前記半導体チップの電極上に、前記半導体ウエハと
同じ材質からなる転写用基板に設置された半田バンプを
位置合わせして当接し、前記半田バンプを加熱すること
により前記半田バンプを前記電極上に形成することによ
り、前記転写用基板と半導体ウエハとが同じ材質で形成
されており熱膨張率が同じであるため、前記加熱におい
て位置ずれを起こすことなく前記転写を行うことができ
るため、半導体装置の歩留まりを高めることができ、生
産性の向上を図ることができる。
導体装置の製造方法によると、２以上の個片に切断前の
２以上の半導体チップが一体に形成された半導体ウエハ
上の前記半導体チップの電極上に、前記半導体ウエハと
同じ材質からなる転写用基板に設置された半田バンプを
位置合わせして当接し、前記半田バンプを加熱すること
により前記半田バンプを前記電極上に形成することによ
り、前記転写用基板と半導体ウエハとが同じ材質で形成
されており熱膨張率が同じであるため、前記加熱におい
て位置ずれを起こすことなく前記転写を行うことができ
るため、半導体装置の歩留まりを高めることができ、生
産性の向上を図ることができる。
【００３６】また、本出願第１５の発明は、半導体チッ
プと基板とを接合した後、前記半導体チップとの接合面
と反対側面の所定の位置に、前記基板上における転写用
基板に設置され金属層を挟持するように半田を積層させ
て形成されてなる半田バンプを位置合わせして当接し、
前記半田バンプを加熱することにより前記半田バンプを
前記基板上に形成することを特徴とする半導体装置の製
造方法である。
プと基板とを接合した後、前記半導体チップとの接合面
と反対側面の所定の位置に、前記基板上における転写用
基板に設置され金属層を挟持するように半田を積層させ
て形成されてなる半田バンプを位置合わせして当接し、
前記半田バンプを加熱することにより前記半田バンプを
前記基板上に形成することを特徴とする半導体装置の製
造方法である。
【００３７】上記構成を有する本出願第１５の発明の半
導体装置の製造方法によると、半導体チップと基板とを
接合した後、前記基板上における前記半導体チップとの
接合面と反対側面の所定の位置に、転写用基板に設置さ
れ金属層を挟持するように半田を積層させて形成されて
なる半田バンプを位置合わせして当接し、前記半田バン
プを加熱することにより前記半田バンプを前記基板上に
形成することにより、前記加熱により、半田バンプ中の
前記金属層を挟持するように形成されてなる半田が金属
層の表面を覆うように拡散し、半田より高融点の金属が
前記半田により包含された構造を有する半田バンプを前
記基板上に簡便に設置することができる。以上により、
生産性の向上を図りつつ前記半田バンプを前記電極上に
形成することができる。
導体装置の製造方法によると、半導体チップと基板とを
接合した後、前記基板上における前記半導体チップとの
接合面と反対側面の所定の位置に、転写用基板に設置さ
れ金属層を挟持するように半田を積層させて形成されて
なる半田バンプを位置合わせして当接し、前記半田バン
プを加熱することにより前記半田バンプを前記基板上に
形成することにより、前記加熱により、半田バンプ中の
前記金属層を挟持するように形成されてなる半田が金属
層の表面を覆うように拡散し、半田より高融点の金属が
前記半田により包含された構造を有する半田バンプを前
記基板上に簡便に設置することができる。以上により、
生産性の向上を図りつつ前記半田バンプを前記電極上に
形成することができる。
【００３８】また、本出願第１６の発明は、半導体チッ
プと基板とを接合した後、前記半導体チップとの接合面
と反対側面の所定の位置に、前記基板上における転写用
基板に設置され共晶半田及び高融点半田を順に積層させ
て形成された半田バンプを位置合わせして当接し、前記
半田バンプを加熱することにより前記半田バンプを前記
基板上に形成することを特徴とする半導体装置の製造方
法である。
プと基板とを接合した後、前記半導体チップとの接合面
と反対側面の所定の位置に、前記基板上における転写用
基板に設置され共晶半田及び高融点半田を順に積層させ
て形成された半田バンプを位置合わせして当接し、前記
半田バンプを加熱することにより前記半田バンプを前記
基板上に形成することを特徴とする半導体装置の製造方
法である。
【００３９】上記構成を有する本出願第１６の発明の半
導体装置の製造方法によると、半導体チップと基板とを
接合した後、前記基板上における前記半導体チップとの
接合面と反対側面の所定の位置に、転写用基板に設置さ
れ共晶半田及び高融点半田を順に積層させて形成された
を位置合わせして当接し、前記半田バンプを加熱するこ
とにより前記半田バンプを前記基板上に形成することに
より、半田バンプの転写を行った後半田バンプ設置面と
反対側の面をさらにプリント板等に接続させるために前
記面に新たに予備半田を設置する必要がないため、後の
工程における手間を削減することができる。
導体装置の製造方法によると、半導体チップと基板とを
接合した後、前記基板上における前記半導体チップとの
接合面と反対側面の所定の位置に、転写用基板に設置さ
れ共晶半田及び高融点半田を順に積層させて形成された
を位置合わせして当接し、前記半田バンプを加熱するこ
とにより前記半田バンプを前記基板上に形成することに
より、半田バンプの転写を行った後半田バンプ設置面と
反対側の面をさらにプリント板等に接続させるために前
記面に新たに予備半田を設置する必要がないため、後の
工程における手間を削減することができる。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置及び半田転写基板、並びにこれらの製造方法
を図面を参照して説明するが、以下の実施の形態は本発
明に係る半導体装置及び半田転写基板、並びにこれらの
製造方法の一例にすぎない。 （第１の実施形態）図１は、本実施の形態に係る半導体
装置を示す図である。図２は、本実施の形態に係る半田
転写基板を示す図である。図３は、本実施の形態に係る
半田転写基板の一製造工程を示す図である。図４は、図
１に示される半導体装置の一製造工程を示す図である。
半導体装置及び半田転写基板、並びにこれらの製造方法
を図面を参照して説明するが、以下の実施の形態は本発
明に係る半導体装置及び半田転写基板、並びにこれらの
製造方法の一例にすぎない。 （第１の実施形態）図１は、本実施の形態に係る半導体
装置を示す図である。図２は、本実施の形態に係る半田
転写基板を示す図である。図３は、本実施の形態に係る
半田転写基板の一製造工程を示す図である。図４は、図
１に示される半導体装置の一製造工程を示す図である。
【００４１】本実施の形態に係る半導体装置は、ＢＧＡ
やＣＳＰ等の表面実装により形成されてなる。図１
（ａ）は本実施の形態に係る半導体装置の上面図であ
り、図１（ｂ）は図１（ａ）に示される本実施の形態に
係る半導体装置におけるＡ−Ａ’面での断面図である。
本実施の形態に係る半導体装置は、図１（ａ）及び図１
（ｂ）に示されるように、半導体チップ１上に設置され
た電極７と基板２とが半田バンプ１１を介して接合され
てなり、前記基板２の電極７との接合面と反対側面にて
前記基板２とプリント板４とが半田バンプ１２を介して
接合されてなる。ここで、前記基板２の電極７との接合
面とは、換言すれば、前記基板２において半導体チップ
１と接する面をいい、前記基板２の電極７との接合面と
反対側面とは、換言すれば、前記基板２においてプリン
ト板４と接する面をいう。また、基板２はポリイミド等
の樹脂やセラミック等からなる。
やＣＳＰ等の表面実装により形成されてなる。図１
（ａ）は本実施の形態に係る半導体装置の上面図であ
り、図１（ｂ）は図１（ａ）に示される本実施の形態に
係る半導体装置におけるＡ−Ａ’面での断面図である。
本実施の形態に係る半導体装置は、図１（ａ）及び図１
（ｂ）に示されるように、半導体チップ１上に設置され
た電極７と基板２とが半田バンプ１１を介して接合され
てなり、前記基板２の電極７との接合面と反対側面にて
前記基板２とプリント板４とが半田バンプ１２を介して
接合されてなる。ここで、前記基板２の電極７との接合
面とは、換言すれば、前記基板２において半導体チップ
１と接する面をいい、前記基板２の電極７との接合面と
反対側面とは、換言すれば、前記基板２においてプリン
ト板４と接する面をいう。また、基板２はポリイミド等
の樹脂やセラミック等からなる。
【００４２】半導体チップ１と基板２との接合を強化す
るために、必要に応じて半導体チップ１と基板２との間
の半田バンプ１１が形成されていない部分の隙間には補
強樹脂６が充填されている。図１（ｂ）における半田バ
ンプ１１・１２の設置部分を拡大した図を図１（ｃ）に
示す。基板２は図１（ｃ）に示されるように、半田等か
らなり一主面上に設けられたランド１３にて半導体チッ
プ１上に設置された電極７と半田バンプ１１を介して接
続されてなる。
るために、必要に応じて半導体チップ１と基板２との間
の半田バンプ１１が形成されていない部分の隙間には補
強樹脂６が充填されている。図１（ｂ）における半田バ
ンプ１１・１２の設置部分を拡大した図を図１（ｃ）に
示す。基板２は図１（ｃ）に示されるように、半田等か
らなり一主面上に設けられたランド１３にて半導体チッ
プ１上に設置された電極７と半田バンプ１１を介して接
続されてなる。
【００４３】また、前記半田バンプ１１・１２は、半田
より高融点の金属が前記半田により包含された構造を有
してなる。すなわち、半田バンプ１１は半田１１Ｂによ
り金属１１Ａが包含された構造を有してなり、半田バン
プ１２は半田１２Ｂにより金属１２Ａが包含された構造
を有してなり、金属１１Ａ・１１Ａには半田１１Ｂ・１
２Ｂよりも高融点を有するものを用いる。半田バンプが
半田より高融点の金属が前記半田により包含された構造
を有してなるとは、換言すれば、半田バンプが半田より
も高融点の金属を核として形成され、前記金属表面が半
田に覆われてなることをいう。また、金属１１Ａ・１２
Ａとしては、半田１１Ｂ・１２Ｂよりも融点が高く硬度
が比較的高い金属、例えばＣｕやＮｉ等を用い、半田１
１Ｂ・１２Ｂとしては例えばＰｂ−Ｓｎ共晶半田等を用
いる。このように、前記半田バンプ１１・１２がそれぞ
れ半田１１Ｂ・１２Ｂより高融点の金属１１Ａ・１２Ａ
が前記半田１１Ｂ・１２Ｂにより包含された構造を有し
てなることにより、半田１１Ｂ・１２Ｂよりも融点が高
く硬度の高い金属が核として半田バンプ１１・１２内に
形成されているため、半田バンプ自体の変形を防止する
ことができる。このため、半田バンプの変形により隣接
する半田バンプ同士が接触することが原因によるショー
トの発生を防止することができ、半導体装置の信頼性の
向上を図ることができる。なお、本実施の形態に係る半
導体装置では、半導体チップ１と基板２との間の接続
と、基板２とプリント板４との間の接続との両方に、半
田よりも高融点の金属が半田により包含された構造を有
してなる半田バンプ１１・１２を用いたが、前記接続を
両方とも前述した構造を有する半田バンプで行わなけれ
ばならない訳ではないことは言うまでもなく、半田より
も高融点の金属が半田により包含された構造を有してな
る半田バンプが前記接続部分のどちらかの接続のみに用
いられていてもよい。本実施の形態においては、前記接
続部位において両方とも半田よりも高融点の金属が半田
により包含された構造を有してなる半田バンプ１１・１
２を用いることにより、ショートの発生をより確実に防
止することができる。
より高融点の金属が前記半田により包含された構造を有
してなる。すなわち、半田バンプ１１は半田１１Ｂによ
り金属１１Ａが包含された構造を有してなり、半田バン
プ１２は半田１２Ｂにより金属１２Ａが包含された構造
を有してなり、金属１１Ａ・１１Ａには半田１１Ｂ・１
２Ｂよりも高融点を有するものを用いる。半田バンプが
半田より高融点の金属が前記半田により包含された構造
を有してなるとは、換言すれば、半田バンプが半田より
も高融点の金属を核として形成され、前記金属表面が半
田に覆われてなることをいう。また、金属１１Ａ・１２
Ａとしては、半田１１Ｂ・１２Ｂよりも融点が高く硬度
が比較的高い金属、例えばＣｕやＮｉ等を用い、半田１
１Ｂ・１２Ｂとしては例えばＰｂ−Ｓｎ共晶半田等を用
いる。このように、前記半田バンプ１１・１２がそれぞ
れ半田１１Ｂ・１２Ｂより高融点の金属１１Ａ・１２Ａ
が前記半田１１Ｂ・１２Ｂにより包含された構造を有し
てなることにより、半田１１Ｂ・１２Ｂよりも融点が高
く硬度の高い金属が核として半田バンプ１１・１２内に
形成されているため、半田バンプ自体の変形を防止する
ことができる。このため、半田バンプの変形により隣接
する半田バンプ同士が接触することが原因によるショー
トの発生を防止することができ、半導体装置の信頼性の
向上を図ることができる。なお、本実施の形態に係る半
導体装置では、半導体チップ１と基板２との間の接続
と、基板２とプリント板４との間の接続との両方に、半
田よりも高融点の金属が半田により包含された構造を有
してなる半田バンプ１１・１２を用いたが、前記接続を
両方とも前述した構造を有する半田バンプで行わなけれ
ばならない訳ではないことは言うまでもなく、半田より
も高融点の金属が半田により包含された構造を有してな
る半田バンプが前記接続部分のどちらかの接続のみに用
いられていてもよい。本実施の形態においては、前記接
続部位において両方とも半田よりも高融点の金属が半田
により包含された構造を有してなる半田バンプ１１・１
２を用いることにより、ショートの発生をより確実に防
止することができる。
【００４４】前記半田バンプ１１及び前記半田バンプ１
２は、半田転写基板を用いて、前記半田転写基板から半
導体チップ１及び基板２にそれぞれ転写することにより
半導体チップ１及び基板２に設置される。前記半田バン
プの転写は、一主面上に半田バンプが設置されてなる半
田転写基板を用いて行う。次に、本実施の形態に係る半
導体装置を製造する際に用いる半田転写基板について、
図２を参照して説明する。なお、本実施の形態に係る半
田転写基板を示す上面図を図２（ａ）に、図２（ａ）に
示される半田転写基板の正面図を図２（ｂ）に、図２
（ｂ）に示される半田転写基板の拡大図を図２（ｃ）に
それぞれ示す。本実施の形態に係る半田転写基板２１は
図２（ａ）及び図２（ｂ）に示されるように、半田と反
応しない材料、例えばＡｌやステンレス等からなる転写
用基板２３上に複数の半田バンプ２２が設置されてな
る。前記転写用基板がＡｌからなる場合、表面が空気と
接触することにより表面に容易に酸化膜が形成されるの
で、半田バンプを転写する際に転写用基板から半田バン
プを剥がれやすくするための酸化膜を自然に形成される
ため、前記転写の際の作業効率を容易に向上させること
ができる。また、前記転写用基板がステンレスからなる
ことにより、ステンレスの表面には通常酸化膜が形成さ
れているので、半田バンプを転写する際に転写用基板か
ら半田バンプを剥がれやすくするための酸化膜を新たに
形成する必要がないため、前記転写の際の作業効率を容
易に向上させることができる。前記複数の半田バンプ２
２が半導体チップや基板等の上に転写される。前記半田
バンプ２２は図２（ｃ）に示されるように、転写用基板
２３の一主面上に金属層２２Ｂを挟持するように半田２
２Ａ・２２Ｃを積層させて形成されてなる。すなわち、
前記半田バンプ２２は転写用基板２３の一主面上に半田
２２Ａ、金属層２２Ｂ、半田２２Ｃが順に積層されてな
る。また、金属層２２Ｂは、半田２２Ａ・２２Ｃより融
点が高く比較的硬度の高い金属、例えばＣｕやＮｉ等か
らなり、半田２２Ａ・２２Ｃは、共晶半田等のＰｂ−Ｓ
ｎ合金若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融点半田
からなる。
２は、半田転写基板を用いて、前記半田転写基板から半
導体チップ１及び基板２にそれぞれ転写することにより
半導体チップ１及び基板２に設置される。前記半田バン
プの転写は、一主面上に半田バンプが設置されてなる半
田転写基板を用いて行う。次に、本実施の形態に係る半
導体装置を製造する際に用いる半田転写基板について、
図２を参照して説明する。なお、本実施の形態に係る半
田転写基板を示す上面図を図２（ａ）に、図２（ａ）に
示される半田転写基板の正面図を図２（ｂ）に、図２
（ｂ）に示される半田転写基板の拡大図を図２（ｃ）に
それぞれ示す。本実施の形態に係る半田転写基板２１は
図２（ａ）及び図２（ｂ）に示されるように、半田と反
応しない材料、例えばＡｌやステンレス等からなる転写
用基板２３上に複数の半田バンプ２２が設置されてな
る。前記転写用基板がＡｌからなる場合、表面が空気と
接触することにより表面に容易に酸化膜が形成されるの
で、半田バンプを転写する際に転写用基板から半田バン
プを剥がれやすくするための酸化膜を自然に形成される
ため、前記転写の際の作業効率を容易に向上させること
ができる。また、前記転写用基板がステンレスからなる
ことにより、ステンレスの表面には通常酸化膜が形成さ
れているので、半田バンプを転写する際に転写用基板か
ら半田バンプを剥がれやすくするための酸化膜を新たに
形成する必要がないため、前記転写の際の作業効率を容
易に向上させることができる。前記複数の半田バンプ２
２が半導体チップや基板等の上に転写される。前記半田
バンプ２２は図２（ｃ）に示されるように、転写用基板
２３の一主面上に金属層２２Ｂを挟持するように半田２
２Ａ・２２Ｃを積層させて形成されてなる。すなわち、
前記半田バンプ２２は転写用基板２３の一主面上に半田
２２Ａ、金属層２２Ｂ、半田２２Ｃが順に積層されてな
る。また、金属層２２Ｂは、半田２２Ａ・２２Ｃより融
点が高く比較的硬度の高い金属、例えばＣｕやＮｉ等か
らなり、半田２２Ａ・２２Ｃは、共晶半田等のＰｂ−Ｓ
ｎ合金若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融点半田
からなる。
【００４５】続いて、前述した半田転写基板２１の製造
方法について、図３を参照して説明する。図３（ａ）〜
図３（ｇ）は、図２（ｃ）に示される半田転写基板２１
と同一方向から転写用基板２３を示したものであり、前
記転写用基板２３上に半田バンプ２２を設置する工程を
示す。まず、転写用基板２３（図３（ａ）参照）の一主
面にホトレジスト層２４を施し所定のパターンのマスク
を用いて露光・現像することにより後の工程において半
田バンプを形成するための溝２５をホトレジスト層２４
に形成する（図３（ｂ）・図３（ｃ）参照）。続いて、
前記溝２５に半田２２Ａ、金属層２２Ｂ、半田２２Ｃを
順に積層した後（図３（ｄ）・図３（ｅ）・図３（ｆ）
参照）、ホトレジスト層２４を除去することにより半田
バンプ２２を形成する（図３（ｇ）参照）。以上により
図２に示される半田転写基板２１が得られる。
方法について、図３を参照して説明する。図３（ａ）〜
図３（ｇ）は、図２（ｃ）に示される半田転写基板２１
と同一方向から転写用基板２３を示したものであり、前
記転写用基板２３上に半田バンプ２２を設置する工程を
示す。まず、転写用基板２３（図３（ａ）参照）の一主
面にホトレジスト層２４を施し所定のパターンのマスク
を用いて露光・現像することにより後の工程において半
田バンプを形成するための溝２５をホトレジスト層２４
に形成する（図３（ｂ）・図３（ｃ）参照）。続いて、
前記溝２５に半田２２Ａ、金属層２２Ｂ、半田２２Ｃを
順に積層した後（図３（ｄ）・図３（ｅ）・図３（ｆ）
参照）、ホトレジスト層２４を除去することにより半田
バンプ２２を形成する（図３（ｇ）参照）。以上により
図２に示される半田転写基板２１が得られる。
【００４６】次に、図１に示される半導体装置を製造す
る場合において、前述した半田転写基板２１を用いて、
半導体チップ１と基板２とを接続するための半田バンプ
１１を前記半導体チップ１上に形成する工程について、
図４を参照して説明する。なお、本実施の形態において
は半田バンプ１１を前記半導体チップ１上に形成する工
程について説明するが、半田バンプ１２を前記基板２上
に転写して形成する場合も図４に示される工程と略同様
の工程で実施することができる。
る場合において、前述した半田転写基板２１を用いて、
半導体チップ１と基板２とを接続するための半田バンプ
１１を前記半導体チップ１上に形成する工程について、
図４を参照して説明する。なお、本実施の形態において
は半田バンプ１１を前記半導体チップ１上に形成する工
程について説明するが、半田バンプ１２を前記基板２上
に転写して形成する場合も図４に示される工程と略同様
の工程で実施することができる。
【００４７】まず、図３（ｇ）に示される半田転写基板
２１の半田バンプ２２設置面が半導体チップ１の電極７
設置面と対向するように半田転写基板２１上に複数の半
導体チップ１を配置した後（図４（ａ）・図４（ｃ）参
照：図４（ｃ）は図４（ａ）における半田バンプ２２部
分の拡大図）、前記半田バンプ２２を電極７上に設置し
前記半田バンプ２２と電極７とを位置合わせした後（図
４（ｂ）・図４（ｄ）参照：図４（ｄ）は図４（ｂ）に
おける半田バンプ２２部分の拡大図）、半田バンプ２２
を加熱（リフロー）させて（図４（ｅ）参照）、半導体
チップ１上に半田バンプ２２を転写する。前記リフロー
は金属層２２Ｂが融解せず半田２２Ａ・２２Ｂがリフロ
ーする範囲の温度にて行う。このように前記転写の際半
田バンプ２２をリフローさせることにより、半田バンプ
２２中の半田２２Ａ・２２Ｃが金属層２２Ｂの表面を覆
うように拡散し、図１に示される半導体装置と同様に、
半田１１Ｂにより金属１１Ａが包含された構造を有する
前記半田バンプ１１が得られる（図４（ｆ）参照）。以
上説明したように、本実施の形態に係る半田転写基板を
用いて、半田により金属が包含された構造を有してなる
半田バンプを複数の半導体装置に同時に転写することが
できるため、簡便且つ効率良く半導体装置を製造するこ
とができる。また、本実施の形態に係る半田転写基板を
用いた半導体装置の製造方法によると、従来の半田バン
プの製造工程を応用して、半田により金属が包含された
構造を有してなる半田バンプを簡便に形成することがで
きるため、半田バンプ生産性の向上を図ることができ
る。
２１の半田バンプ２２設置面が半導体チップ１の電極７
設置面と対向するように半田転写基板２１上に複数の半
導体チップ１を配置した後（図４（ａ）・図４（ｃ）参
照：図４（ｃ）は図４（ａ）における半田バンプ２２部
分の拡大図）、前記半田バンプ２２を電極７上に設置し
前記半田バンプ２２と電極７とを位置合わせした後（図
４（ｂ）・図４（ｄ）参照：図４（ｄ）は図４（ｂ）に
おける半田バンプ２２部分の拡大図）、半田バンプ２２
を加熱（リフロー）させて（図４（ｅ）参照）、半導体
チップ１上に半田バンプ２２を転写する。前記リフロー
は金属層２２Ｂが融解せず半田２２Ａ・２２Ｂがリフロ
ーする範囲の温度にて行う。このように前記転写の際半
田バンプ２２をリフローさせることにより、半田バンプ
２２中の半田２２Ａ・２２Ｃが金属層２２Ｂの表面を覆
うように拡散し、図１に示される半導体装置と同様に、
半田１１Ｂにより金属１１Ａが包含された構造を有する
前記半田バンプ１１が得られる（図４（ｆ）参照）。以
上説明したように、本実施の形態に係る半田転写基板を
用いて、半田により金属が包含された構造を有してなる
半田バンプを複数の半導体装置に同時に転写することが
できるため、簡便且つ効率良く半導体装置を製造するこ
とができる。また、本実施の形態に係る半田転写基板を
用いた半導体装置の製造方法によると、従来の半田バン
プの製造工程を応用して、半田により金属が包含された
構造を有してなる半田バンプを簡便に形成することがで
きるため、半田バンプ生産性の向上を図ることができ
る。
【００４８】次に、本発明の第２の実施の形態に係る半
田転写基板及び半田転写基板の製造方法を図面を参照し
て説明する。 （第２の実施形態）図５は、本発明の第２の実施の形態
に係る半田転写基板を示す図である。図６は、図５に示
される半田転写基板の一製造工程を示す図である。図７
は、図５に示される半田転写基板を用いて、図１に示さ
れる半導体装置を製造する工程を示す図である。
田転写基板及び半田転写基板の製造方法を図面を参照し
て説明する。 （第２の実施形態）図５は、本発明の第２の実施の形態
に係る半田転写基板を示す図である。図６は、図５に示
される半田転写基板の一製造工程を示す図である。図７
は、図５に示される半田転写基板を用いて、図１に示さ
れる半導体装置を製造する工程を示す図である。
【００４９】本実施の形態においては、前述した本発明
の第１の実施の形態に係る半田転写基板内に用いる転写
用基板としてシリコン基板を用いた場合について説明す
る。なお、本実施の形態に係る半田転写基板を示す上面
図を図５（ａ）に、図５（ａ）に示される半田転写基板
の拡大図を図５（ｂ）に、図５（ｂ）に示される半田転
写基板の正面図を図５（ｃ）に、図５（ｃ）に示される
半田転写基板の半田バンプ２２部分の拡大図を図５
（ｄ）にそれぞれ示す。本実施の形態に係る半田転写基
板５１は、図５（ａ）〜図５（ｃ）に示されるように、
後の工程において半田バンプ２２が転写される半導体ウ
エハと略同様の大きさ及び形状を有し、図５（ｄ）に示
されるように、シリコン基板からなる転写用基板５３の
一主面上に酸化膜５５が形成されてなり、前記酸化膜５
５上に複数の半田バンプ２２を有してなる。前記酸化膜
５５は例えばＳｉＯ２層をいう。前記酸化膜５５がＳｉ
Ｏ２層の場合、前記ＳｉＯ２層は半導体ウエハ０上に熱
酸化又はＣＶＤにより形成され、前記ＳｉＯ２層上にス
パッタでＣｕやＡｌ等の微細な金属を付着させた後前記
金属上に半田バンプを形成する。前記酸化膜５５が転写
用基板５３上に形成されていることにより、前記半田転
写基板５１を用いて半田バンプ２２を半導体チップ等の
上に転写する際に半田バンプ２２が離れやすくすること
ができる。また、図５（ｄ）に示される半田バンプ２２
の構造は、図２に示される本発明の第１の実施の形態に
係る半田転写基板における半田バンプ２２の構造と同様
のものである。
の第１の実施の形態に係る半田転写基板内に用いる転写
用基板としてシリコン基板を用いた場合について説明す
る。なお、本実施の形態に係る半田転写基板を示す上面
図を図５（ａ）に、図５（ａ）に示される半田転写基板
の拡大図を図５（ｂ）に、図５（ｂ）に示される半田転
写基板の正面図を図５（ｃ）に、図５（ｃ）に示される
半田転写基板の半田バンプ２２部分の拡大図を図５
（ｄ）にそれぞれ示す。本実施の形態に係る半田転写基
板５１は、図５（ａ）〜図５（ｃ）に示されるように、
後の工程において半田バンプ２２が転写される半導体ウ
エハと略同様の大きさ及び形状を有し、図５（ｄ）に示
されるように、シリコン基板からなる転写用基板５３の
一主面上に酸化膜５５が形成されてなり、前記酸化膜５
５上に複数の半田バンプ２２を有してなる。前記酸化膜
５５は例えばＳｉＯ２層をいう。前記酸化膜５５がＳｉ
Ｏ２層の場合、前記ＳｉＯ２層は半導体ウエハ０上に熱
酸化又はＣＶＤにより形成され、前記ＳｉＯ２層上にス
パッタでＣｕやＡｌ等の微細な金属を付着させた後前記
金属上に半田バンプを形成する。前記酸化膜５５が転写
用基板５３上に形成されていることにより、前記半田転
写基板５１を用いて半田バンプ２２を半導体チップ等の
上に転写する際に半田バンプ２２が離れやすくすること
ができる。また、図５（ｄ）に示される半田バンプ２２
の構造は、図２に示される本発明の第１の実施の形態に
係る半田転写基板における半田バンプ２２の構造と同様
のものである。
【００５０】次に、図５に示される半田転写基板５１の
製造方法について、図６を参照して説明する。図６
（ａ）〜図６（ｈ）は、図５（ｄ）に示される半田転写
基板５１と同一方向から転写用基板５３を示したもので
あり、前記転写用基板５３上に半田バンプ２２を設置す
る工程を示す。まず、シリコン基板からなる転写用基板
５３（図６（ａ）参照）の一主面に、前述したような工
程でＳｉＯ２等の酸化膜を形成した後（図６（ｂ）参
照）、ホトレジスト層２４を施し所定のパターンのマス
クを用いて露光・現像することにより後の工程において
半田バンプを形成するための溝２５をホトレジスト層２
４に形成する（図６（ｃ）・図６（ｄ）参照）。以後の
工程は、前述した本発明の第１の実施の形態に係る半田
転写基板２１の製造工程（図３（ａ）〜図３（ｇ））と
略同様である。
製造方法について、図６を参照して説明する。図６
（ａ）〜図６（ｈ）は、図５（ｄ）に示される半田転写
基板５１と同一方向から転写用基板５３を示したもので
あり、前記転写用基板５３上に半田バンプ２２を設置す
る工程を示す。まず、シリコン基板からなる転写用基板
５３（図６（ａ）参照）の一主面に、前述したような工
程でＳｉＯ２等の酸化膜を形成した後（図６（ｂ）参
照）、ホトレジスト層２４を施し所定のパターンのマス
クを用いて露光・現像することにより後の工程において
半田バンプを形成するための溝２５をホトレジスト層２
４に形成する（図６（ｃ）・図６（ｄ）参照）。以後の
工程は、前述した本発明の第１の実施の形態に係る半田
転写基板２１の製造工程（図３（ａ）〜図３（ｇ））と
略同様である。
【００５１】続いて、図５に示される本実施の形態に係
る半田転写基板を用いて、図１に示される半導体装置を
製造する工程について図７を参照して説明する。本実施
の形態においては、本発明の第１の実施の形態とは異な
り、転写用基板がシリコン基板からなり、半導体チップ
１の代わりに半導体チップへと個片化する前の状態であ
る半導体ウエハ０を半田転写基板５１に重ね合わせて半
田バンプ２２を半導体ウエハ０の電極７上に転写する。
前記転写後、必要であれば半導体チップに個片化する。
前述したように、前記半田転写基板５１は半導体ウエハ
０と形状・大きさが略同じものを使用するうえ、前記半
田転写基板５１と半導体ウエハ０とは同じシリコン基板
で形成されていることから熱膨張率が略同じであるた
め、図７（ｅ）に示される工程において、リフローさせ
る際も位置ずれを起こすことなく前記転写を行うことが
できるため、半導体装置の歩留まりを高めることがで
き、生産性の向上を図ることができる。図５に示される
半田転写基板５１の半田バンプ２２設置面が半導体ウエ
ハ０の電極７設置面と対向するように半田転写基板５１
上に半導体ウエハ０を配置した後（図７（ａ）・図７
（ｃ）参照：図７（ｃ）は図７（ａ）における半田バン
プ２２部分の拡大図）、前記半田バンプ２２を電極７上
に設置し前記半田バンプ２２と電極７とを位置合わせし
た後（図７（ｂ）・図７（ｄ）参照：図７（ｄ）は図７
（ｂ）における半田バンプ２２部分の拡大図）、半田バ
ンプ２２を加熱（リフロー）させて（図７（ｅ）参
照）、半導体チップ１上に半田バンプ２２を転写するこ
とにより、金属１１Ａが半田１１Ｂに包含された構造を
有してなる半田バンプ１１が半導体ウエハ０の電極７上
に得られる（図７（ｆ）参照）。
る半田転写基板を用いて、図１に示される半導体装置を
製造する工程について図７を参照して説明する。本実施
の形態においては、本発明の第１の実施の形態とは異な
り、転写用基板がシリコン基板からなり、半導体チップ
１の代わりに半導体チップへと個片化する前の状態であ
る半導体ウエハ０を半田転写基板５１に重ね合わせて半
田バンプ２２を半導体ウエハ０の電極７上に転写する。
前記転写後、必要であれば半導体チップに個片化する。
前述したように、前記半田転写基板５１は半導体ウエハ
０と形状・大きさが略同じものを使用するうえ、前記半
田転写基板５１と半導体ウエハ０とは同じシリコン基板
で形成されていることから熱膨張率が略同じであるた
め、図７（ｅ）に示される工程において、リフローさせ
る際も位置ずれを起こすことなく前記転写を行うことが
できるため、半導体装置の歩留まりを高めることがで
き、生産性の向上を図ることができる。図５に示される
半田転写基板５１の半田バンプ２２設置面が半導体ウエ
ハ０の電極７設置面と対向するように半田転写基板５１
上に半導体ウエハ０を配置した後（図７（ａ）・図７
（ｃ）参照：図７（ｃ）は図７（ａ）における半田バン
プ２２部分の拡大図）、前記半田バンプ２２を電極７上
に設置し前記半田バンプ２２と電極７とを位置合わせし
た後（図７（ｂ）・図７（ｄ）参照：図７（ｄ）は図７
（ｂ）における半田バンプ２２部分の拡大図）、半田バ
ンプ２２を加熱（リフロー）させて（図７（ｅ）参
照）、半導体チップ１上に半田バンプ２２を転写するこ
とにより、金属１１Ａが半田１１Ｂに包含された構造を
有してなる半田バンプ１１が半導体ウエハ０の電極７上
に得られる（図７（ｆ）参照）。
【００５２】
【実施例】次に、本発明の一実施例に係る半田転写基板
及び半田転写基板の製造方法を図面を参照して説明す
る。図８は、本発明の第１・第２の実施の形態に係る一
実施例に係る半田転写基板及びその製造方法を示す図で
ある。本実施例における半田転写基板６１は、前述した
本発明の第１の実施の形態に係る半田転写基板２１と同
様の構造を有するが、図８（ａ）〜図８（ｃ）に示され
るように、転写用基板２３に設けられた半田バンプ６２
の半田２２Ａと金属層２２Ｂとの間及び半田２２Ｃと金
属層２２Ｂとの間に、例えばＮｉ等のバリアメタル層６
１Ａ及び６１Ｂが形成されてなる点が異なる。前述した
ように、前記半田バンプ６２のバリアメタル層６１Ａ及
び６１Ｂが形成されたことにより、金属層２２Ｂの過剰
な拡散を防止し、半田バンプ６２の信頼性を向上させる
ことができる。前記半田転写基板６１Ａは、金属層２２
Ｂを設置する前に半田２２Ａ上にバリアメタル層６１Ａ
を形成する（図８（ｈ）参照）点と、金属層２２Ｂを積
層した後半田２２Ｃを積層する前に、前記バリアメタル
層６１Ａと同様の材料からなるバリアメタル層６１Ｂを
形成する（図８（ｊ）参照）点以外は、図３に示される
本発明の第１の実施の形態に係る半田転写基板２１と略
同様の製造工程にて得ることができる（図８（ｄ）〜図
８（ｌ）参照）。
及び半田転写基板の製造方法を図面を参照して説明す
る。図８は、本発明の第１・第２の実施の形態に係る一
実施例に係る半田転写基板及びその製造方法を示す図で
ある。本実施例における半田転写基板６１は、前述した
本発明の第１の実施の形態に係る半田転写基板２１と同
様の構造を有するが、図８（ａ）〜図８（ｃ）に示され
るように、転写用基板２３に設けられた半田バンプ６２
の半田２２Ａと金属層２２Ｂとの間及び半田２２Ｃと金
属層２２Ｂとの間に、例えばＮｉ等のバリアメタル層６
１Ａ及び６１Ｂが形成されてなる点が異なる。前述した
ように、前記半田バンプ６２のバリアメタル層６１Ａ及
び６１Ｂが形成されたことにより、金属層２２Ｂの過剰
な拡散を防止し、半田バンプ６２の信頼性を向上させる
ことができる。前記半田転写基板６１Ａは、金属層２２
Ｂを設置する前に半田２２Ａ上にバリアメタル層６１Ａ
を形成する（図８（ｈ）参照）点と、金属層２２Ｂを積
層した後半田２２Ｃを積層する前に、前記バリアメタル
層６１Ａと同様の材料からなるバリアメタル層６１Ｂを
形成する（図８（ｊ）参照）点以外は、図３に示される
本発明の第１の実施の形態に係る半田転写基板２１と略
同様の製造工程にて得ることができる（図８（ｄ）〜図
８（ｌ）参照）。
【００５３】（第３の実施形態）次に、本発明の第３の
実施の形態に係る半田転写基板及び半田転写基板の製造
方法を図面を参照して説明する。図９は、本発明の第３
の実施の形態に係る半田転写基板及びその製造方法を示
す図である。本実施例における半田転写基板７１は、前
述した本発明の第１の実施の形態に係る半田転写基板２
１と同様の構造を有するが、図９（ａ）〜図９（ｃ）に
示されるように、転写用基板２３に設けられた金属層２
２Ｂの代わりに高融点半田７１Ａを有してなる半田バン
プ７２が設けられている。このように、転写用基板２３
上に半田２２Ａ、高融点半田７１Ａが順に積層されてな
る半田バンプ７２が形成されていることにより、前記半
田バンプを半導体チップ１等に転写した後、前記半田バ
ンプの半導体チップ１に接続されている側と反対側を基
板等に接続させる際に、新たに予備半田を設置する必要
がないため、後の工程における手間を削減することがで
きる。また、前記半田転写基板７１は、半田２２Ａ上に
金属層２２Ｂを設置する代わりに高融点半田７１Ａを形
成する（図９（ｈ）参照）点以外は、図３に示される本
発明の第１の実施の形態に係る半田転写基板２１と略同
様の製造工程にて得ることができる（図９（ｄ）〜図９
（ｉ）参照）。
実施の形態に係る半田転写基板及び半田転写基板の製造
方法を図面を参照して説明する。図９は、本発明の第３
の実施の形態に係る半田転写基板及びその製造方法を示
す図である。本実施例における半田転写基板７１は、前
述した本発明の第１の実施の形態に係る半田転写基板２
１と同様の構造を有するが、図９（ａ）〜図９（ｃ）に
示されるように、転写用基板２３に設けられた金属層２
２Ｂの代わりに高融点半田７１Ａを有してなる半田バン
プ７２が設けられている。このように、転写用基板２３
上に半田２２Ａ、高融点半田７１Ａが順に積層されてな
る半田バンプ７２が形成されていることにより、前記半
田バンプを半導体チップ１等に転写した後、前記半田バ
ンプの半導体チップ１に接続されている側と反対側を基
板等に接続させる際に、新たに予備半田を設置する必要
がないため、後の工程における手間を削減することがで
きる。また、前記半田転写基板７１は、半田２２Ａ上に
金属層２２Ｂを設置する代わりに高融点半田７１Ａを形
成する（図９（ｈ）参照）点以外は、図３に示される本
発明の第１の実施の形態に係る半田転写基板２１と略同
様の製造工程にて得ることができる（図９（ｄ）〜図９
（ｉ）参照）。
【図１】 本発明の第１の実施の形態に係る半導体装置
を示す図である。
を示す図である。
【図２】 本発明の第１の実施の形態に係る半田転写基
板を示す図である。
板を示す図である。
【図３】 本発明の第１の実施の形態に係る半田転写基
板の一製造工程を示す図である。
板の一製造工程を示す図である。
【図４】 図１に示される半導体装置の一製造工程を示
す図である。
す図である。
【図５】 本発明の第２の実施の形態に係る半田転写基
板を示す図である。
板を示す図である。
【図６】 図５に示される半田転写基板の一製造工程を
示す図である。
示す図である。
【図７】 図５に示される半田転写基板を用いて、図１
に示される半導体装置を製造する工程を示す図である。
に示される半導体装置を製造する工程を示す図である。
【図８】 本発明の第１・第２の実施の形態に係る一実
施例における半田転写基板及びその製造工程を示す図で
ある。
施例における半田転写基板及びその製造工程を示す図で
ある。
【図９】 本発明の第３の実施の形態に係る半田転写基
板及びその製造工程を示す図である。
板及びその製造工程を示す図である。
【図１０】 従来の半導体装置の構造の一例を示す図で
ある。
ある。
【図１１】 従来の半田転写基板及び前記半田転写基板
の一製造工程をを示す図である。
の一製造工程をを示す図である。
【図１２】 従来の半導体装置の製造工程において、従
来の半田転写基板を用いて半導体チップ上に半田バンプ
を形成する工程を示す断面図である。
来の半田転写基板を用いて半導体チップ上に半田バンプ
を形成する工程を示す断面図である。
０ 半導体ウエハ １ 半導体チップ ２ 基板 ４ プリント板 ６ 補強樹脂 ７ 電極 １１ 半田バンプ １１Ａ 金属 １１Ｂ 半田 １２Ａ 金属 １２Ｂ 半田 １２ 半田バンプ １３ ランド ２１ 半田転写基板 ２２Ａ 半田 ２２Ｂ 金属層 ２２Ｃ 半田 ２２ 半田バンプ ２３ 転写用基板 ２４ ホトレジスト層 ２５ 溝 ５１ 半田転写基板 ５３ 転写用基板 ５５ 酸化膜 ６１ 半田転写基板 ６１Ａ バリアメタル層 ６１Ｂ バリアメタル層 ６２ 半田バンプ ７１ 半田転写基板 ７１Ａ 高融点半田 ７２ 半田バンプ １１１ 半田バンプ １１２ 半田バンプ １１３ ランド １２１ 半田転写基板 １２２ 半田バンプ １２３ 転写用基板 １２４ ホトレジスト層 １２５ 溝 １２６ 半田 Ｘ 半田バンプ１１１中心間の距離
（ピッチ） Ｘ’ 半田バンプ１１２中心間の距離
（ピッチ） Ｙ 半導体チップ１・基板２間の距離 Ｙ’ 基板２・プリント板４間の距離
（ピッチ） Ｘ’ 半田バンプ１１２中心間の距離
（ピッチ） Ｙ 半導体チップ１・基板２間の距離 Ｙ’ 基板２・プリント板４間の距離
Claims (16)
- 【請求項１】半導体チップ上に設置された電極と基板と
が半田バンプを介して接合されてなり、前記半田バンプ
は、半田より高融点の金属が前記半田により包含された
構造を有してなることを特徴とする半導体装置。 - 【請求項２】半導体チップ上に基板が設置され、前記半
導体チップ上の電極と前記基板とが接合され、前記基板
の電極との接合面と反対側面にて前記基板とプリント板
とが半田バンプを介して接合されてなり、前記半田バン
プは、半田より高融点の金属が前記半田により包含され
た構造を有してなることを特徴とする半導体装置。 - 【請求項３】金属層を挟持するように半田を積層させて
形成された半田バンプと、一主面上に前記半田バンプが
設けられた転写用基板とを有してなることを特徴とする
半田転写基板。 - 【請求項４】共晶半田及び高融点半田を順に積層させて
形成された半田バンプが一主面上に設けられてなる転写
用基板を有してなることを特徴とする半田転写基板。 - 【請求項５】前記転写用基板の一主面上に酸化膜が形成
され、前記酸化膜上に前記半田バンプが設けられてなる
ことを特徴とする請求項３又は請求項４に記載の半田転
写基板。 - 【請求項６】前記転写用基板がＡｌからなることを特徴
とする請求項３乃至請求項５何れか１項に記載の半田転
写基板。 - 【請求項７】前記転写用基板がステンレスからなること
を特徴とする請求項３乃至請求項５何れか１項に記載の
半田転写基板。 - 【請求項８】前記転写用基板がシリコン基板からなるこ
とを特徴とする請求項３乃至請求項５何れか１項に記載
の半田転写基板。 - 【請求項９】転写用基板上に所定のパターンを有するホ
トレジスト層を形成し、前記転写用基板上のホトレジス
ト層が形成されていない部分に半田、金属、半田を順に
積層した後ホトレジスト層を除去することにより半田バ
ンプを形成することを特徴とする半田転写基板の製造方
法。 - 【請求項１０】転写用基板上に所定のパターンを有する
ホトレジスト層を形成し、前記転写用基板上のホトレジ
スト層が形成されていない部分に共晶半田、高融点半田
を順に積層した後ホトレジスト層を除去することにより
半田バンプを形成することを特徴とする半田転写基板の
製造方法。 - 【請求項１１】前記半田バンプを形成する前に、前記転
写用基板上に酸化膜を形成することを特徴とする請求項
９又は請求項１０に記載の半田転写基板の製造方法。 - 【請求項１２】半導体チップに設置された電極上に、転
写用基板に設置され金属層を挟持するように半田を積層
させて形成されてなる半田バンプを位置合わせして当接
し、前記半田バンプを加熱することにより前記半田バン
プを前記電極上に形成することを特徴とする半導体装置
の製造方法。 - 【請求項１３】半導体チップに設置された電極上に、転
写用基板に設置され共晶半田及び高融点半田を順に積層
させて形成されてなる半田バンプを位置合わせして当接
し、前記半田バンプを加熱することにより前記半田バン
プを前記電極上に形成することを特徴とする半導体装置
の製造方法。 - 【請求項１４】２以上の個片に切断前の２以上の半導体
チップが一体に形成された半導体ウエハ上の前記半導体
チップの電極上に、前記半導体ウエハと同じ材質からな
る転写用基板に設置された半田バンプを位置合わせして
当接し、前記半田バンプを加熱することにより前記半田
バンプを前記電極上に形成することを特徴とする半導体
装置の製造方法。 - 【請求項１５】半導体チップと基板とを接合した後、前
記基板上における前記半導体チップとの接合面と反対側
面の所定の位置に、転写用基板に設置され金属層を挟持
するように半田を積層させて形成されてなる半田バンプ
を位置合わせして当接し、前記半田バンプを加熱するこ
とにより前記半田バンプを前記基板上に形成することを
特徴とする半導体装置の製造方法。 - 【請求項１６】半導体チップと基板とを接合した後、前
記基板上における前記半導体チップとの接合面と反対側
面の所定の位置に、転写用基板に設置され共晶半田及び
高融点半田を順に積層させて形成された半田バンプを位
置合わせして当接し、前記半田バンプを加熱することに
より前記半田バンプを前記基板上に形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11096173A JP2000294586A (ja) | 1999-04-02 | 1999-04-02 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11096173A JP2000294586A (ja) | 1999-04-02 | 1999-04-02 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294586A true JP2000294586A (ja) | 2000-10-20 |
Family
ID=14157945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11096173A Pending JP2000294586A (ja) | 1999-04-02 | 1999-04-02 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294586A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186836A (ja) * | 2007-01-26 | 2008-08-14 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに、電子デバイスの製造方法 |
| JPWO2011058977A1 (ja) * | 2009-11-10 | 2013-04-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2014107427A (ja) * | 2012-11-28 | 2014-06-09 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
| CN116316047A (zh) * | 2023-05-17 | 2023-06-23 | 苏州长光华芯光电技术股份有限公司 | 一种高可靠性半导体封装结构及其制备方法 |
-
1999
- 1999-04-02 JP JP11096173A patent/JP2000294586A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186836A (ja) * | 2007-01-26 | 2008-08-14 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに、電子デバイスの製造方法 |
| JPWO2011058977A1 (ja) * | 2009-11-10 | 2013-04-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2014107427A (ja) * | 2012-11-28 | 2014-06-09 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
| CN116316047A (zh) * | 2023-05-17 | 2023-06-23 | 苏州长光华芯光电技术股份有限公司 | 一种高可靠性半导体封装结构及其制备方法 |
| CN116316047B (zh) * | 2023-05-17 | 2023-08-15 | 苏州长光华芯光电技术股份有限公司 | 一种高可靠性半导体封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| US7271498B2 (en) | Bump electrodes having multiple under ball metallurgy (UBM) layers | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JPH08236584A (ja) | 半導体装置 | |
| US20070007323A1 (en) | Standoff structures for surface mount components | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2581456B2 (ja) | 部品の接続構造及びその製造方法 | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| JPH07221105A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4736762B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2001250907A (ja) | 半導体装置及びその製造方法 | |
| JPH06333982A (ja) | 半導体集積回路装置の製造方法 | |
| US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
| JPH10209591A (ja) | 配線基板 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP3284916B2 (ja) | 半導体装置およびその製造方法 |