JP2008186836A - 半導体装置及びその製造方法、並びに、電子デバイスの製造方法 - Google Patents
半導体装置及びその製造方法、並びに、電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2008186836A JP2008186836A JP2007016524A JP2007016524A JP2008186836A JP 2008186836 A JP2008186836 A JP 2008186836A JP 2007016524 A JP2007016524 A JP 2007016524A JP 2007016524 A JP2007016524 A JP 2007016524A JP 2008186836 A JP2008186836 A JP 2008186836A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor device
- wiring
- resin protrusion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
【解決手段】半導体装置は、電極12が形成された半導体チップ10と、半導体チップにおける電極が形成された面15に形成された樹脂突起20と、樹脂突起上に配置された電気的接続部32を含む、電極と電気的に接続された配線30と、を含む。配線30は、第1の配線層34と、第1の配線層上に形成された第1の配線層よりも延性の高い材料で構成された第2の配線層36とを含む。第1の配線層における樹脂突起と重複する領域には、ひび割れが形成されている。そして、第2の配線層における樹脂突起と重複する領域には、ひび割れが形成されていない。
【選択図】図1
Description
電極が形成された半導体チップと、
前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線と、
を含み、
前記配線は、
第1の配線層と、前記第1の配線層上に形成された前記第1の配線層よりも延性の高い材料で構成された第2の配線層とを含み、
前記第1の配線層における前記樹脂突起と重複する領域には、ひび割れが形成されており、
前記第2の配線層における前記樹脂突起と重複する領域には、ひび割れが形成されていない。
前記第1の配線層は前記樹脂突起に接触していてもよい。
前記第2の配線層は、前記第1の配線層に接触していてもよい。
前記第2の配線層の厚みは、前記第1の配線層の厚みの10倍以上であってもよい。
前記第1の配線層はチタンタングステンによって形成されており、
前記第2の配線層は金によって形成されていてもよい。
電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記樹脂突起上に配置された電気的接続部を有する、第1の配線層と、前記第1の配線層上に形成された前記第1の配線層よりも延性が高い材料で構成された第2の配線層とを含む配線を形成する工程と、
前記樹脂突起を変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる工程と、
を含む。
前記樹脂突起を押圧して弾性変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させてもよい。
前記配線に対してプローブ検査を行うプローブ検査工程をさらに含み、
前記プローブ検査工程で、検査プローブによって前記樹脂突起を押圧して弾性変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させてもよい。
支持部材によって前記半導体基板を支持した状態で、前記半導体基板を前記電極が形成された面とは反対側から研削し、前記半導体基板を薄くする研削工程をさらに含み、
前記研削工程で、前記支持部材によって前記樹脂突起を押圧して弾性変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させてもよい。
前記樹脂突起を加熱して熱膨張させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させてもよい。
加熱された押圧部材によって前記樹脂突起を押圧して、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させてもよい。
前記半導体基板を加熱した後に前記樹脂突起を押圧して、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させてもよい。
前記配線を、前記第2の配線層の厚みが前記第1の配線層の10倍以上になるように形成してもよい。
電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記半導体基板における前記電極が形成された面に、前記樹脂突起上を通る、前記樹脂突起と重複する領域にひび割れが形成された第1の配線層を形成する工程と、
前記第1の配線層よりも延性の高い材料によって、前記第1の配線層上に、ひび割れを有しない第2の配線層を形成する工程と、
を含む。
電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記半導体基板における前記電極が形成された面に、前記樹脂突起を覆う、前記樹脂突起と重複する領域にひび割れが形成された第1の金属層を形成する工程と、
前記第1の金属層上に、ひび割れを有しない第2の金属層を形成する工程と、
前記第1及び第2の金属層をパターニングして、前記樹脂突起と重複する領域にひび割れが形成された第1の配線層と、前記第1の配線層上に形成された、前記第1の配線層よりも延性が高い材料で構成されたひび割れを有しない第2の配線層とを含む配線を形成する工程と、
を含む。
前記第1の配線層は前記樹脂突起に接触していてもよい。
前記第2の配線層は、前記第1の配線層に接触していてもよい。
前記第1の配線層をチタンタングステンによって形成し、
前記第2の配線層を金によって形成してもよい。
電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
前記半導体装置と前記配線基板とを接着する接着剤を形成する工程と、
を含み、
前記半導体装置の前記配線は、
ひび割れが形成されている第1の配線層と、前記第1の配線層上に形成された、前記第1の配線層よりも延性の高い材料で構成されたひび割れが形成されていない第2の配線層とを含む。
以下、本発明を適用した実施の形態に係る半導体装置1の構成について説明する。なお、図1(A)〜図2(B)は、半導体装置1について説明するための図である。
次に、本発明を適用した実施の形態に係る半導体装置1の製造方法について説明する。図3(A)〜図8(C)は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
次に、本発明を適用した実施の形態に係る電子デバイス1000の製造方法について説明する。図8(A)〜図8(C)は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
以下、本発明が奏する作用効果について説明する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図12(A)及び図12(B)は、本発明を適用した実施の形態の第1の変形例に係る半導体装置の製造方法について説明するための図である。
図13(A)〜図14は、本発明を適用した実施の形態の第2の変形例に係る半導体装置の製造方法について説明するための図である。
本発明を適用した実施の形態の第3の変形例に係る半導体装置の製造方法では、熱膨張によって樹脂突起20を変形させて、第1の金属層35にひび割れを形成することを含む。例えば、半導体基板を急激に加熱することで樹脂突起20の温度を急激に高めて樹脂突起20を熱膨張させ、第1の金属層35にひび割れを発生させてもよい。具体的には、0.5〜2秒の間に樹脂突起20を200度程度まで急加熱することによって、樹脂突起20を熱膨張させてもよい。
Claims (19)
- 電極が形成された半導体チップと、
前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線と、
を含み、
前記配線は、
第1の配線層と、前記第1の配線層上に形成された前記第1の配線層よりも延性の高い材料で構成された第2の配線層とを含み、
前記第1の配線層における前記樹脂突起と重複する領域には、ひび割れが形成されており、
前記第2の配線層における前記樹脂突起と重複する領域には、ひび割れが形成されていない半導体装置。 - 請求項1記載の半導体装置において、
前記第1の配線層は前記樹脂突起に接触している半導体装置。 - 請求項1又は請求項2記載の半導体装置において、
前記第2の配線層は、前記第1の配線層に接触している半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記第2の配線層の厚みは、前記第1の配線層の厚みの10倍以上である半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記第1の配線層はチタンタングステンによって形成されており、
前記第2の配線層は金によって形成されている半導体装置。 - 電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記樹脂突起上に配置された電気的接続部を有する、第1の配線層と、前記第1の配線層上に形成された前記第1の配線層よりも延性が高い材料で構成された第2の配線層とを含む配線を形成する工程と、
前記樹脂突起を変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる工程と、
を含む半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記樹脂突起を押圧して弾性変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記配線に対してプローブ検査を行うプローブ検査工程をさらに含み、
前記プローブ検査工程で、検査プローブによって前記樹脂突起を押圧して弾性変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
支持部材によって前記半導体基板を支持した状態で、前記半導体基板を前記電極が形成された面とは反対側から研削し、前記半導体基板を薄くする研削工程をさらに含み、
前記研削工程で、前記支持部材によって前記樹脂突起を押圧して弾性変形させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる半導体装置の製造方法。 - 請求項6から請求項9のいずれかに記載の半導体装置の製造方法において、
前記樹脂突起を加熱して熱膨張させて、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる半導体装置の製造方法。 - 請求項7を引用する請求項10記載の半導体装置の製造方法において、
加熱された押圧部材によって前記樹脂突起を押圧して、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる半導体装置の製造方法。 - 請求項7を引用する請求項10、又は、請求項11記載の半導体装置の製造方法において、
前記半導体基板を加熱した後に前記樹脂突起を押圧して、前記第2の配線層にひび割れが発生しないように、前記第1の配線層にひび割れを発生させる半導体装置の製造方法。 - 請求項6から請求項12のいずれかに記載の半導体装置の製造方法において、
前記配線を、前記第2の配線層の厚みが前記第1の配線層の10倍以上になるように形成する半導体装置の製造方法。 - 電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記半導体基板における前記電極が形成された面に、前記樹脂突起上を通る、前記樹脂突起と重複する領域にひび割れが形成された第1の配線層を形成する工程と、
前記第1の配線層よりも延性の高い材料によって、前記第1の配線層上に、ひび割れを有しない第2の配線層を形成する工程と、
を含む半導体装置の製造方法。 - 電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記半導体基板における前記電極が形成された面に、前記樹脂突起を覆う、前記樹脂突起と重複する領域にひび割れが形成された第1の金属層を形成する工程と、
前記第1の金属層上に、ひび割れを有しない第2の金属層を形成する工程と、
前記第1及び第2の金属層をパターニングして、前記樹脂突起と重複する領域にひび割れが形成された第1の配線層と、前記第1の配線層上に形成された、前記第1の配線層よりも延性が高い材料で構成されたひび割れを有しない第2の配線層とを含む配線を形成する工程と、
を含む半導体装置の製造方法。 - 請求項6から請求項15のいずれかに記載の半導体装置の製造方法において、
前記第1の配線層は前記樹脂突起に接触している半導体装置の製造方法。 - 請求項6から請求項16のいずれかに記載の半導体装置の製造方法において、
前記第2の配線層は、前記第1の配線層に接触している半導体装置の製造方法。 - 請求項6から請求項17のいずれかに記載の半導体装置の製造方法において、
前記第1の配線層をチタンタングステンによって形成し、
前記第2の配線層を金によって形成する半導体装置の製造方法。 - 電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
前記半導体装置と前記配線基板とを接着する接着剤を形成する工程と、
を含み、
前記半導体装置の前記配線は、
ひび割れが形成されている第1の配線層と、前記第1の配線層上に形成された、前記第1の配線層よりも延性の高い材料で構成されたひび割れが形成されていない第2の配線層とを含む電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016524A JP5041136B2 (ja) | 2007-01-26 | 2007-01-26 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016524A JP5041136B2 (ja) | 2007-01-26 | 2007-01-26 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186836A true JP2008186836A (ja) | 2008-08-14 |
JP5041136B2 JP5041136B2 (ja) | 2012-10-03 |
Family
ID=39729704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007016524A Expired - Fee Related JP5041136B2 (ja) | 2007-01-26 | 2007-01-26 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5041136B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294586A (ja) * | 1999-04-02 | 2000-10-20 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
JP2003141934A (ja) * | 2001-11-07 | 2003-05-16 | Sekisui Chem Co Ltd | 導電性微粒子及び異方導電性フィルム |
JP2003273052A (ja) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | 裏面研削方法及び半導体装置の製造方法 |
JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
JP2006245465A (ja) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008171942A (ja) * | 2007-01-10 | 2008-07-24 | Seiko Epson Corp | 電子デバイス及びその製造方法 |
-
2007
- 2007-01-26 JP JP2007016524A patent/JP5041136B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294586A (ja) * | 1999-04-02 | 2000-10-20 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
JP2003141934A (ja) * | 2001-11-07 | 2003-05-16 | Sekisui Chem Co Ltd | 導電性微粒子及び異方導電性フィルム |
JP2003273052A (ja) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | 裏面研削方法及び半導体装置の製造方法 |
JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
JP2006245465A (ja) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008171942A (ja) * | 2007-01-10 | 2008-07-24 | Seiko Epson Corp | 電子デバイス及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5041136B2 (ja) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW587316B (en) | Semiconductor device and manufacturing method the same | |
KR20010083167A (ko) | 플립칩반도체장치 및 그 제조방법 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
JP2004327527A (ja) | 電子装置及びその製造方法並びに電子機器 | |
JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5041136B2 (ja) | 電子デバイスの製造方法 | |
JP2008171942A (ja) | 電子デバイス及びその製造方法 | |
JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
JP4888650B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
JP2008187021A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP2003059971A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
KR100749592B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2007250999A (ja) | 半導体装置の製造方法 | |
JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP5299626B2 (ja) | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 | |
JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP4858161B2 (ja) | 半導体装置及び電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |