KR20010083167A - 플립칩반도체장치 및 그 제조방법 - Google Patents

플립칩반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010083167A
KR20010083167A KR1020010006468A KR20010006468A KR20010083167A KR 20010083167 A KR20010083167 A KR 20010083167A KR 1020010006468 A KR1020010006468 A KR 1020010006468A KR 20010006468 A KR20010006468 A KR 20010006468A KR 20010083167 A KR20010083167 A KR 20010083167A
Authority
KR
South Korea
Prior art keywords
insulating resin
stress buffer
layer
land portion
buffer layer
Prior art date
Application number
KR1020010006468A
Other languages
English (en)
Other versions
KR100416921B1 (ko
Inventor
가와시마도모히로
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010083167A publication Critical patent/KR20010083167A/ko
Application granted granted Critical
Publication of KR100416921B1 publication Critical patent/KR100416921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 반도체장치를 제공하며, 이 장치는, 반도체기판, 반도체기판 위에 제공된 적어도 하나의 패드전극, 반도체기판 위에 제공된 패시베이션막, 적어도 하나의 패드전극 및 패시베이션막 위에 제공되며 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층, 및 절연수지응력완충층 위에 제공되며 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부를 포함하고, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리된다.

Description

플립칩반도체장치 및 그 제조방법{Flip-chip semiconductor device and method of forming the same}
본 발명은 플립칩반도체장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 결함없는 플립칩실장된 반도체장치가, 결함없는 플립칩실장된 반도체장치를 수리하기 위해 결함있는 다층회로기판으로부터 새로운 결함없는 다층회로기판으로 한 번은 이동될 수 있게 하여 가능한 낮은 제조비용을 실현하는 수리가능한 플립칩반도체장치 및 그 제조방법에 관한 것이다.
기존의 플립칩반도체장치는 반도체칩을 포함하고, 그 반도체칩에서는, 외부전극들의 어레이가 반도체칩의 주변영역 또는 그 반도체칩의 활성영역에 제공되며, 또 범프들이 외부전극들 위에 형성된다. 범프는, 예를 들면, 솔더범프들, Au범프들 및 Sn-Ag합금범프들을 포함할 것이다. 이 반도체장치는 반도체장치의 범프들과 동일한 패턴들을 갖는 전극패드들을 가지는 다층회로기판 위에 플립칩접착된다. 펌프들이 솔더범프들을 포함한다면, 플럭스를 사용하는 적외선 리플로우공정이 통상 반도체장치를 다층회로기판 위에 플립칩실장하기 위해 사용된다. 반도체장치가 다층회로기판 위에 플립칩실장된 후에는, 반도체장치 및 다층회로기판 사이의 선팽창계수의 불일치로 인해 실장신뢰도에 관련한 심각한 문제가 온도순환(temperature cyclic)특성에 존재하게 된다.
이 온도순환특성을 개선하기 위하여, 다층회로기판의 팽창계수를 반도체장치의 팽창계수에 가깝도록 만드는 방안이 제안되었다. 즉, 실장신뢰도를 향상시키기 위하여 반도체장치 및 다층회로기판 간의 선팽창계수에서의 불일치를 최소화하는 방안이 제안되었다. 이를 위해, 세라믹기반(ceramic based)재료들이 다층회로기판을 위해 사용된다. 그러나, 그러한 세라믹기반재료들은 비싸기 때문에, 기존의 플립칩반도체장치의 응용들은 슈퍼컴퓨터들 및 대형컴퓨터들로 제한되었다.
근년에, 저렴하고 큰 선팽창계수를 갖는 유기재료들이 전술한 값비싼 세라믹기반재료들 대신 다층회로기판에 사용되고 있고, 반도체장치 및 유기재료다층회로기판 사이의 틈은 언더필(under-fill)수지로 채워지고 있다. 반도체장치와 유기재료다층회로기판 사이의 틈에 언더필수지를 채우는 것은, 반도체장치 및 유기재료다층회로기판 사이의 범프들에 가해지는 전단응력이 완화 또는 분산되게 하여, 실장신뢰도를 향상시킨다. 언더필수지를 반도체장치와 유기재료다층회로기판 사이의 틈에 채우는 것은 저렴한 유기재료다층회로기판를 사용할 수 있게 한다. 언더필수지의 사용은 다음의 문제들을 일으킬 수 있다. 어떠한 보이드(void)들이라도 언더필수지 내에 존재하거나 언더필수지가 반도체장치의 계면 또는 유기재료다층회로기판의 계면과는 저급한 점착성을 가진다면, 생산물의 다공성리플로우공정에서는, 반도체장치 및 유기재료다층회로기판에 대한 박리가 언더필수지계면들에서 나타나, 수율이 떨어진다. 깊이 생각할 것도 없이, 언더필수지를 반도체장치 및 유기재료다층회로기판 사이의 틈에 채우는 것은 낮은 제조비용을 실현한다고 말할 수 없다.
플립칩반도체칩은 값이 비싸다. 전술한 온도순환특성들이 개선된다면, 아무런 문제도 일어나지 않을 것이다. 그러나, 반도체칩이 다층회로기판 위에 실장된 후 반도체칩 이외의 부분에 어떤 결함이 나타난다면, 결함없는 반도체칩을 결함있는 다층회로기판 대신 새로운 결함없는 다층회로기판으로 옮기는 것이 필요하다. 일단 언더필수지가 반도체칩 및 다층회로기판 사이의 틈에 제공된다면, 결함없는 반도체칩을 새로운 결함없는 다층회로기판으로 옮기는 것은 곤란하다. 이 경우, 결함있는 반도체장치 뿐 아니라 결함없는 다층회로기판도 사용될 수 없다.
이에 반하여, 선팽창계수가 최적화된 세라믹기반재료가 다층회로기판을 위해사용된다면, 언더필수지를 반도체장치 및 다층회로기판 사이의 틈에 제공하는 것은 불필요하다. 결함없는 반도체칩을 새로운 결함없는 다층회로기판으로 옮기는 것은 비교적 쉽다. 도 1a 내지 도 1c는 결함있는 다층회로기판으로부터 결함없는 반도체칩을 제거하기 위한 순차적인 수리공정들을 도시하는 개략적인 측면도들이다. 도 1a를 참조하면, 솔더범프들(102)을 갖는 결함없는 반도체칩(101)이 결함있는 다층회로기판(110) 위에 실장되어 있다. 도 1b를 참조하면, 흡착 및 가열기(120)가 솔더범프들(102)을 가지며 결함있는 다층회로기판(110)에 면하는 표면에 대향하는 결함없는 반도체칩(101)의 표면과 접촉하게 된다. 흡착 및 가열기(120)는 솔더범프들(102)을 갖는 결함없는 반도체칩(101)을 가열하기 위한 히터들(121)을 가진다. 흡착 및 가열기(120)는 결함없는 반도체칩(101)으로써 진공흡착을 할 수 있고 또 히터들(121)은 결함없는 반도체칩(101)을 통해 솔더범프들(102)로 전달되는 열들을 발생하여, 결함있는 다층회로기판(110)의 전극패드들에 대해 솔더범프들(102)의 접합부들이 융해된다. 이 상태에서, 결함없는 반도체칩(101)으로써 진공흡착을 수행하는 흡착 및 가열기(120)는 위쪽으로 이동되어 결함없는 반도체칩(101)을 결함있는 다층회로기판(110)으로부터 제거시킨다. 도 1c를 참조하면, 결함없는 반도체칩(101)을 새로운 결함없는 다층회로기판으로 옮기기 위해 결함없는 반도체칩(101)은 결함있는 다층회로기판(110)으로부터 벗겨 내어진다.
결함없는 반도체칩(101)은, 솔더범프들(102)이 히터들(121)로부터 결함없는 반도체칩(101)을 통한 열전도에 의해 충분히 가열된 후의 진공흡착으로 인한 기계적 힘에 의해 결함있는 다층회로기판(110)으로부터 벗겨 내어진다. 이 기계적 힘은결함없는 반도체칩(101) 위의 솔더범프들(102)에 어떤 기계적 손상이 있게 할 것이고 또 솔더범프들(102) 및 결함없는 반도체칩(101) 사이의 장벽금속접합부들에 손상이 있게 할 것이다. 게다가, 이 기계적 힘은 결함없는 반도체칩(101)에 손상을 줄 뿐 아니라 결함없는 반도체칩(101)의 활성영역들을 보호하는 폴리이미드기반 유기재료들 또는 산화실리콘으로 된 패시베이션막에 어떤 기계적 손상을 주어, 결함없는 반도체칩(101)이 결함이 있게 할 것이다.
일본공개특허공보 평10-135270호에는, 전술한 문제의 해결에 대해 개시하고 있다. 솔더범프들을 형성하려는 반도체영역의 표면에 패시베이션막이 형성된 후, 절연막이 패시베이션막 위에 추가로 형성된다. 외부전극들이 패시베이션막 위의 절연막들 위에 형성된다. 그 후 솔더범프들이 외부전극들 위에 형성된다. 절연수지의 추가적인 보호층이 형성되어 솔더범프들을 제외한 전체 영역들을 덮는다. 솔더범프들 및 외부전극들 사이에 개재된 절연층과 반도체칩은 다층회로기판으로부터 반도체칩을 벗겨내기 위해 반도체칩에 가해지는 기계적 힘을 완화시킨다. 즉, 개재된 절연층은 반도체칩에 대한 기계응력을 완화시켜, 패시베이션막 및 반도체칩에 대한 손상들을 감소시킨다. 이 기존의 기법은 또한 일본공개특허공보 평11-121518호에도 개시되어 있다.
전술한 바와 같이, 외부전극들을 보호하기 위한 절연수지보호층은 개재된 절연층 위에 형성되어 반도체칩에 대한 기계응력을 완화시킨다. 개재된 절연층은 반도체칩에 대한 기계응력을 완화시키기 위한 유연성(flexibility)을 갖는 재료로 만들어지며, 개재된 절연층에 적합한 유연성을 갖는 재료는 개재된 절연층 위쪽에 형성된 절연수지보호층과는 열팽창계수가 다르게 되는 것이 가능하다. 절연수지보호층은 개재된 절연층과 높은 점착을 얻도록 코팅법에 의해 형성된다. 온도내력(temperature history)이 절연수지보호층 및 개재된 절연층 사이의 계면에 열응력을 야기한다. 이 열응력은 반도체칩 또는 반도체웨이퍼의 휨(bending)을 야기하고 또 절연수지보호층에서의 균열들(cracks)을 야기한다. 절연수지보호층이 코팅법에 의해 형성된 후에는, 솔더범프들을 개구들에 형성하기 위해 절연수지보호층을 선택적으로 식각하여 절연수지보호층 내에 개구들을 형성하는 것이 필요하다. 이는 제조공정들을 복잡하게 하여, 제조비용이 증가되게 한다. 개구들의 세로로 절단한 단면형상들이 솔더범프들의 구형상에 대응하도록 테이퍼지는 것이 바람직하지만, 선택적인 식각공정은 개구들의 세로로 절단한 단면형상들이 사각형이 되는 원통형 개구들을 형성시킨다.
전술한 상황 하에서, 전술한 문제가 없는 신규한 플립칩반도체장치 및 그 제조방법을 개발하는 것이 요구되었다.
따라서, 본 발명의 목적은 전술한 문제들이 없는 신규한 플립칩반도체장치를 제공함에 있다.
본 발명의 다른 목적은, 결함없는 플립칩실장된 반도체장치가 이 결함없는 플립칩실장된 반도체장치를 수리하기 위해 결함있는 다층회로기판으로부터 새로운 결함없는 다층회로기판으로 한 번은 이동될 수 있게 하여 가능한 낮은 제조비용을 실현하는 신규한 수리가능한 플립칩반도체장치를 제공함에 있다.
본 발명의 또 다른 목적은, 전술한 문제들이 없는 신규한 플립칩반도체장치를 제조하는 신규한 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 결함없는 플립칩실장된 반도체장치가 이 결함없는 플립칩실장된 반도체장치를 수리하기 위해 결함있는 다층회로기판으로부터 새로운 결함없는 다층회로기판으로 한 번은 이동될 수 있게 하여 가능한 낮은 제조비용을 실현하는 신규한 수리가능한 플립칩반도체장치를 제조하는 신규한 방법을 제공함에 있다.
도 1a 내지 1c는 결함있는 다층회로기판으로부터 결함없는 반도체칩을 제거하기 위한 순차적인 수리공정들을 도시하는 개략적인 측면도들,
도 2는 본 발명에 따른 제1실시예의 솔더범프들을 갖는 제1 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도,
도 3a 내지 3o는 본 발명에 따른 제1실시예의 제1 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제1 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들,
도 4는 본 발명에 따른 제2실시예의 솔더범프들을 갖는 제2 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도,
도 5a 내지 5o는 본 발명에 따른 제2실시예의 제2 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제2 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들,
도 6은 본 발명에 따른 제3실시예의 솔더범프들을 갖는 제3 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도,
도 7a 내지 7r은 본 발명에 따른 제3실시예의 제3 신규한 제조방법에 관련한순차적인 단계들로써 솔더범프들을 갖는 제3 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들,
도 8은 본 발명에 따른 제4실시예의 솔더범프들을 갖는 제4 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도,
도 9a 내지 9n은 본 발명에 따른 제4실시예의 제4 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제4 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체웨이퍼 2 : 패드전극
3 : 패시베이션막 4 : 절연수지코팅층
4a : 개구 5, 8 : 포토레지스터패턴
6 : 패드전극점착금속층 9 : 재배선층
10 : 외부단자랜드부 11 : 절연시트
11a, : 관통홀 12 : 점착층
13 : 기둥전극 14 : 구형솔더범프
제1 본 발명에 의해 제공되는 반도체장치는, 반도체기판; 반도체기판 위에 제공된 적어도 하나의 패드전극; 반도체기판 위에 제공된 패시베이션막; 적어도 하나의 패드전극 및 패시베이션막 위에 제공되며 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층; 및 절연수지응력완충층 위에 제공되며 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부를 포함하고, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리된다.
랜드부 및 절연수지응력완충층 위에 제공된 점착층; 점착층 위에 제공된 절연시트; 절연시트 및 점착층을 관통하며, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 관통홀; 및 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 적어도 하나의 범프와접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극을 통해 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 더 포함하는 것이 바람직하다.
적어도 하나의 패드전극 및 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 것이 더 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것이 더욱 바람직하다.
랜드부 및 절연수지응력완충층 위에 제공된 레벨간절연수지층; 레벨간절연수지층을 관통하며, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀; 적어도 하나의 제1관통홀 속에 있는 적어도 하나의 기둥접촉(post contact)으로서, 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 적어도 하나의 기둥접촉; 레벨간절연수지층 위에 제공된 점착층; 점착층 위에 제공된 절연시트; 절연시트 및 점착층을 관통하며, 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀; 및 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극 및 적어도 하나의 기둥접촉을 통해 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 더 포함하는 것도 바람직하다.
적어도 하나의 패드전극 및 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것이 더 바람직하다.
랜드부 및 절연수지응력완충층 위에 제공된 점착층; 및 점착층 위에 제공된 절연시트를 더 포함하고, 적어도 하나의 범프는 점착층 및 절연시트 속에 부분적으로 매립되며, 적어도 하나의 범프의 바닥은 랜드부의 상면과 직접 접촉하고, 범프는 점착층에 의해 단단히 지지되며 랜드부에 고정되는 것도 바람직하다.
적어도 하나의 패드전극 및 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 것이 더 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것도 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제2의 본 발명에 의해 제공되는 반도체장치는, 반도체기판; 반도체기판 위에 제공된 적어도 하나의 패드전극; 반도체기판 위에 제공된 패시베이션막; 적어도 하나의 패드전극 및 패시베이션막 위에 제공되며, 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층; 절연수지응력완충층 위에 제공되며 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부; 랜드부 및 절연수지응력완충층 위에 제공된 점착층; 점착층 위에 제공된 절연시트; 절연시트 및 점착층을 관통하고, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 관통홀; 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극을 통해 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 포함하고, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리된다.
적어도 하나의 패드전극 및 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것도 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제3 본 발명에 의해 제공되는 반도체장치는, 반도체기판; 반도체기판 위에 제공된 적어도 하나의 패드전극; 반도체기판 위에 제공된 패시베이션막; 적어도 하나의 패드전극 및 패시베이션막 위에 제공되며, 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층; 절연수지응력완충층 위에 제공되며 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부; 랜드부 및 절연수지응력완충층 위에 제공된 레벨간절연수지층; 레벨간절연수지층을 관통하며, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀; 적어도 하나의 제1관통홀 속에 있는 적어도 하나의 기둥접촉으로서, 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 적어도 하나의 기둥접촉; 레벨간절연수지층 위에 제공된 점착층; 점착층 위에 제공된 절연시트; 절연시트 및 점착층을 관통하며, 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀; 및 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극 및 적어도 하나의 기둥접촉을 통해 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 포함하고, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리된다.
적어도 하나의 패드전극 및 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 것이 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것도 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제4 본 발명에 의해 제공되는 반도체장치는, 반도체기판; 반도체기판 위에 제공된 적어도 하나의 패드전극; 반도체기판 위에 제공된 패시베이션막; 적어도 하나의 패드전극 및 패시베이션막 위에 제공되며, 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층; 절연수지응력완충층 위에 제공되며 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부; 랜드부 및 절연수지응력완충층 위에 제공된 점착층; 및 점착층 위에 제공된 절연시트를 포함하며, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리되고, 적어도 하나의 범프는 점착층 및 절연시트 속에 부분적으로 매립되며, 적어도 하나의 범프의 바닥은 랜드부의 상면과 직접 접촉하고, 범프는 점착층에 의해 단단히 지지되며 랜드부에 고정된다.
적어도 하나의 패드전극 및 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것도바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제5 본 발명에 의해 제공되는 반도체장치를 제조하는 방법은, 패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계; 절연수지응력완충층을 적어도 하나의 패드전극 및 패시베이션막 위에 형성하는 단계; 적어도 하나의 개구를 절연수지응력완충층 속에 형성하는 단계로서, 적어도 하나의 개구는 적어도 하나의 패드전극의 적어도 일부 위에 위치되는 단계; 및 적어도 하나의 랜드부를 절연수지응력완충층 위에 형성하는 단계를 포함하고, 적어도 하나의 랜드부 및 패시베이션막이 절연수지응력완충층에 의해 서로 분리된다.
점착층을 랜드부 및 절연수지응력완충층 위에 형성하는 단계; 절연시트를 점착층 위에 형성하는 단계; 절연시트 및 점착층을 관통하는 적어도 하나의 관통홀을 형성하는 단계로서, 적어도 하나의 관통홀이 적어도 하나의 랜드부 위에 위치되는단계; 및 적어도 하나의 기둥전극을 적어도 하나의 관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥전극은 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극을 통해 범프에 전기적으로 접속되게 하는 단계를 더 포함하는 것도 바람직하다.
적어도 하나의 랜드부가 형성되기 전에 점착금속층을 적어도 하나의 패드전극 및 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 것이 더욱 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것 또한 바람직하다.
레벨간절연수지층을 랜드부 및 절연수지응력완충층 위에 형성하는 단계; 레벨간절연수지층을 관통하며, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀을 형성하는 단계; 적어도 하나의 기둥접촉을 적어도 하나의 제1관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥접촉은 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 단계; 점착층을 레벨간절연수지층 위에 형성하는 단계; 절연시트를 점착층 위에 형성하는 단계; 절연시트 및 점착층을 관통하며, 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀을 형성하는 단계; 및 적어도 하나의 기둥전극을 적어도 하나의 관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥전극은 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극 및 적어도 하나의 기둥접촉을 통해 범프에 전기적으로 접속되게 하는 단계를 더 포함하는 것도 바람직하다.
적어도 하나의 랜드부가 형성되기 전에 점착금속층을 적어도 하나의 패드전극 및 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것이 더욱 바람직하다.
점착층을 랜드부 및 절연수지응력완충층 위에 형성하는 단계; 및 절연시트를 점착층 위에 형성하는 단계를 더 포함하고, 적어도 하나의 범프는 점착층 및 절연시트 속에 부분적으로 매립되며, 적어도 하나의 범프의 바닥은 랜드부의 상면과 직접 접촉하고, 범프는 점착층에 의해 단단히 지지되며 랜드부에 고정되는 것도 바람직하다.
적어도 하나의 랜드부가 형성되기 전에 점착금속층을 적어도 하나의 패드전극 및 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 것이 더 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것이 더욱 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제6 본 발명에 의해 제공되는 반도체장치를 제조하는 방법은, 패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계; 절연수지응력완충층을 적어도 하나의 패드전극 및 패시베이션막 위에 형성하는 단계로서, 절연수지응력완충층은 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 단계; 절연수지응력완충층 위에서 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부를 형성하는 단계로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속되는 단계; 점착층을 랜드부 및 절연수지응력완충층 위에 형성하는 단계; 절연시트를 점착층 위에 형성하는 단계; 절연시트 및 점착층을 관통하고, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 관통홀을 형성하는 단계; 및 적어도 하나의 기둥전극을 적어도 하나의 관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥전극은 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극을 통해 범프에 전기적으로 접속되게 하는 단계를 포함하고, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리된다.
적어도 하나의 랜드부가 형성되기 전에 점착금속층을 적어도 하나의 패드전극 및 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것이 더 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제7 본 발명에 의해 제공되는 반도체장치를 제조하는 방법은, 패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계; 절연수지응력완충층을 적어도 하나의 패드전극 및 패시베이션막 위에 형성하는 단계로서, 절연수지응력완충층은 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 단계; 절연수지응력완충층 위에서 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부를 형성하는 단계로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속되는 단계; 레벨간절연수지층을 랜드부 및 절연수지응력완충층 위에 형성하는 단계; 레벨간절연수지층을 관통하며, 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀을 형성하는 단계; 적어도 하나의 기둥접촉을 적어도 하나의 제1관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥접촉은 적어도 하나의 랜드부의 상면과 접촉하는 바닥부 및 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 단계; 점착층을 레벨간절연수지층 위에 형성하는 단계; 절연시트를 점착층 위에 형성하는 단계; 절연시트 및 점착층을 관통하며, 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀을 형성하는 단계; 및 적어도 하나의 기둥전극을 적어도 하나의 관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥전극은 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 적어도 하나의 범프와 접촉하는 상단부를 가져, 적어도 하나의 랜드부가 적어도 하나의 기둥전극 및 적어도 하나의 기둥접촉을 통해 범프에 전기적으로 접속되게 하는 단계를 포함하고, 적어도 하나의 랜드부 및 패시베이션막은 절연수지응력완충층에 의해 서로 분리된다.
적어도 하나의 랜드부가 형성되기 전에 점착금속층을 적어도 하나의 패드전극 및 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것도 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
제8 본 발명에 의해 제공되는 반도체장치를 제조하는 방법은, 패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계; 절연수지응력완충층을 적어도 하나의 패드전극 및 패시베이션막 위에 형성하는 단계로서, 절연수지응력완충층은 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 단계; 절연수지응력완충층 위에서 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부를 형성하는 단계로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속되는 단계; 점착층을 랜드부 및 절연수지응력완충층 위에 형성하는 단계; 및 절연시트를 점착층 위에 형성하는 단계를 포함하고, 적어도 하나의 랜드부 및 패시베이션막은절연수지응력완충층에 의해 서로 분리되고, 적어도 하나의 범프는 점착층 및 절연시트 속에 부분적으로 매립되며, 적어도 하나의 범프의 바닥은 랜드부의 상면과 직접 접촉하고, 범프는 점착층에 의해 단단히 지지되며 랜드부에 고정된다.
적어도 하나의 랜드부가 형성되기 전에 점착금속층을 적어도 하나의 패드전극 및 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 것도 바람직하다.
점착금속층은 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 것도 바람직하다.
점착금속층은 티타늄기반합금을 포함하는 것도 바람직하다.
점착금속층은 크롬을 포함하는 것도 바람직하다.
적어도 하나의 랜드부는 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 것도 바람직하다.
절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 것도 바람직하다.
절연수지응력완충층은 열경화성수지조성물을 구비한 것도 바람직하다.
절연수지응력완충층은 광감성수지조성물을 포함하는 것도 바람직하다.
적어도 하나의 범프는 구형상의 솔더범프를 포함하는 것도 바람직하다.
본 발명의 전술한 및 다른 목적들, 특징들 및 이점들은 다음의 설명으로부터 명백하게 될 것이다. 본 발명에 따른 바람직한 실시예들을 첨부 도면들을 참조하여 상세히 설명할 것이다.
제1실시예
본 발명에 따른 제1실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 2는 본 발명에 따른 제1실시예의 솔더범프들을 갖는 제1 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도이다. 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 제공된다. 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 제공되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다. 절연수지코팅층(4)이 전체에 제공되어 패드전극들(2) 및 패시베이션막(3) 위로 뻗어있다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 개구들(4a)이 절연수지코팅층(4)에 제공된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 선택적으로 제공되어, 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한(gentle) 금속간확산(metal inter-diffusion)을가지며, 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 도금공급(plated-feeding)금속층(7)도 패드전극점착금속층(6)의 표면에 선택적으로 제공된다. 도금공급금속층(7)은 나중에 도금공급층으로서 역할을 하기 위해 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다. 재배선층(9)이 도금공급금속층(7) 위에 선택적으로 제공되며, 재배선층(9)의 일부는 외부단자형성용 랜드부(10)로서 역할을 한다.
절연시트(11)가 반도체웨이퍼(1) 위쪽에 점착층(12)을 개재하여 제공되고, 절연시트(11) 및 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)과 동일한 패턴을 갖는 관통홀들(11a)을 가진다. 즉, 점착층(12)은 재배선층(9)과 절연수지코팅층(4) 위로 뻗어있고, 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치된다. 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10)과 정렬된다. 기둥전극들(13)이 관통홀들(11a)속에 제공되어, 기둥전극들(13)의 바닥들은 재배선층(9)의 외부단자랜드부들(10)과 접촉하고 있다. 구형솔더범프들(14)이 기둥전극들(13) 위에 제공되어, 구형솔더범프들(14)은 기둥전극들(13)의 상면들과 접촉하고 있다.
도 3a 내지 3o는 본 발명에 따른 제1실시예의 제1 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제1 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들이다.
도 3a를 참조하면, 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 형성된다. 이 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 형성되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다.
도 3b를 참조하면, 패드전극들(2) 및 패시베이션막(3) 위로 연장하는 절연수지코팅층(4)이 전체에 형성된다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 절연수지코팅층(4)을 위한 절연수지는 200℃ 이상의 열분해온도를 가진다. 절연수지코팅층(4)을 위한 절연수지가 열경화성수지재료와 섞인 것도 가능하다. 이 경우, 수지성분들의 교차결합반응을 일으키거나 절연수지코팅층(4)의 소망의 특성들을 얻게 하는 온도에서 열처리가 수행된다.
도 3c를 참조하면, 포토레지스트막이 절연수지코팅층(4)의 상면 전체에 도포된다. 그 다음, 포토레지스트막은 노광 및 후속하는 현상(development)이 되어 절연수지코팅층(4)의 상면 위로 포토레지스트패턴(5)을 형성한다.
도 3d를 참조하면, 포토레지스트패턴(5)은 절연수지코팅층(4)에 대한 이방성식각을 수행하기 위한 마스크로서 사용되어, 개구들(4a)이 절연수지코팅층(4) 속에 형성된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 그 후 사용된 포토레지스트패턴(5)은 제거된다.다르게는, 절연수지코팅층(4)이 감광성수지재료를 포함할 수도 있다. 이 경우, 포토레지스트패턴을 형성하는 것은 불필요하고, 감광성수지코팅층이 감광성수지코팅층을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 개구들(4a)이 감광성수지코팅층(4) 속이면서 패드전극들(2)의 위쪽에 위치하게 형성되고, 그래서 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다.
도 3e를 참조하면, 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 스퍼터링법에 의해 전체에 증착되고, 그래서 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있게 된다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 예를 들면, 티타늄기반합금들 또는 크롬이 패드전극점착금속층(6)을 위해 이용가능할 것이다. 선택적으로는, 패드전극점착금속층(6)의 형성 이전에, 패드전극들(2)의 표면들이 패드전극들(2)의 표면들을 세정하기 위해 또 패드전극들(2)의 표면들의 활성도(activity)를 향상시키기 위해 플라즈마표면처리를 받고, 그래서 패드전극점착금속층(6)이 패드전극들(2)의 고도로 세정되고 고도로 활성화된 표면들에 증착되는 것도 가능하다.
도 3f를 참조하면, 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 스퍼터링법에 의해 전체적으로 증착된다. 도금공급금속층(7)은 재배선층이 나중에 패드전극점착금속층(6) 위로 형성될 때에 도금공급층으로서 나중에 역할을 하기 위한 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할것이다.
도 3g를 참조하면, 포토레지스트막이 도금공급금속층(7) 위에 전체적으로 도포된다. 그 후, 이 포토레지스트막은 포토레지스트막을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 포토레지스트패턴(8)이 형성되고, 도금공급금속층(7)은 소정의 재배선패턴영역들에서 보여지게 노출된다.
도 3h를 참조하면, 재배선층(9)이, 포토레지스트패턴(8)을 마스크로서 사용하는 구리의 선택적인 전기도금공정에 의해, 도금공급금속층(7)의 노출된 표면들 위에 형성되고, 재배선층(9)의 일부는 외부단자형성용 랜드부(10)로서 역할을 한다.
도 3i를 참조하면, 사용된 포토레지스트패턴(8)은 제거되어, 재배선층(9) 및 도금공급금속층(7)이 보여지게 된다.
도 3j를 참조하면, 선택적습식식각공정이 도금공급금속층(7)을 선택적으로 식각하기 위해 재배선층(9)을 마스크로서 사용하여 수행되어, 패드전극점착금속층(6)은 부분적으로 보여지게 된다.
도 3k를 참조하면, 패드전극점착금속층(6)도 패드전극점착금속층(6)을 추가로 선택적으로 식각하기 위해 재배선층(9)을 마스크로서 사용하는 연속적인 선택적습식식각공정을 받아, 절연수지코팅층(4)이 부분적으로 보여지게 되며, 따라서, 각각이 전기적으로 부동되는 재배선패턴들이 형성된다.
도 3l을 참조하면, 절연시트(11) 및 점착층(12)이 재배선층(9)의 외부단자랜드부들(10)과 동일한 패턴을 갖는 관통홀들(11a)을 가지도록, 절연시트(11)가 반도체웨이퍼(1) 위쪽에 점착층(12)을 개재하여 형성된다. 즉, 점착층(12)은 재배선층(9)과 절연수지코팅층(4) 위로 뻗어있고, 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치된다. 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10)과 정렬되어, 재배선층(9)의 외부단자랜드부들(10)은 관통홀들(11a)을 통해 보여지게 된다. 절연시트(11)의 정렬은 절연시트(11) 위에 정렬마크를 위치시키고 반도체웨이퍼(1)의 소정의 위치에 대해 절연시트(11) 위의 정렬마크를 정렬시킴으로써 쉽사리 수행될 수 있다.
도 3m을 참조하면, 솔더페이스트가 관통홀들(11a) 속에 채워져 기둥전극들(13)의 바닥들이 관통홀들(11a) 내에서 재배선층(9)의 외부단자랜드부들(10)과 접촉하게 기둥전극들(13)이 형성된다.
도 3n을 참조하면, 구형솔더범프들(14)이 기둥전극들(13) 위에 형성되어, 구형솔더범프들(14)은 기둥전극들(13)의 상면들과 접촉하게 된다. 이어서, 열처리가 수행되어 구형솔더범프들(14)과 기둥전극들(13)이 일체화된다. 구형솔더범프들(14)을 기둥전극들(13)의 상면들에 위치시키는 대신, 솔더페이스트가 기둥전극들(13)의 상면들에 인쇄되는 것도 가능하다.
도 3o를 참조하면, 반도체웨이퍼(1)는 다이싱날(dicing blade)에 의해 복수개의 반도체칩들(1A)로 분할되어, 복수개의 플립칩반도체장치들이 형성된다.
그 다음, 전술한 방법으로 형성된 바와 같이 솔더범프들을 갖는 결함없는 반도체칩(1A)은, 솔더범프들(14)이 다층회로기판의 패드전극들과 접촉하게 되도록 다층회로기판 위에 플립칩실장된다. 다층회로기판이 결함있는 것이라면, 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거한 다음, 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기는 것이 필요하다. 이를 위해, 흡착 및 가열기가 솔더범프들(14)을 가지며 결함있는 다층회로기판에 면하는 표면에 대향하는 결함없는 반도체칩(1A)의 표면과 접촉하게 된다. 흡착 및 가열기는 솔더범프들(14)을 갖는 결함없는 반도체칩(1A)을 가열하기 위한 히터들을 가진다. 흡착 및 가열기는 결함없는 반도체칩(1A)으로써 진공흡착을 할 수 있고 또 히터들은 결함없는 반도체칩(1A)을 통해 솔더범프들(14)로 전달되는 열들을 발생하여, 결함있는 다층회로기판의 전극패드들에 대해 솔더범프들(14)의 접합부들이 융해된다. 이 상태에서, 결함없는 반도체칩(1A)으로써 진공흡착을 수행하는 흡착 및 가열기는 위쪽으로 이동되어 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거시킨다. 결함없는 반도체칩(1A)은 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기기 위해 결함있는 다층회로기판으로부터 벗겨 내어진다. 결함없는 반도체칩(1A)은, 솔더범프들(14)이 히터들로부터 결함없는 반도체칩(1A)을 통한 열전도에 의해 충분히 가열된 후의 진공흡착으로 인한 기계적 힘에 의해 결함있는 다층회로기판으로부터 벗겨 내어진다. 그러나, 본 발명에 따르면, 절연수지코팅층(4)은 패시베이션막(3) 위로 제공되어, 절연수지코팅층(4)이 응력완충층으로서 역할을 한다. 게다가, 재배선층(9)의 외부단자랜드부들(10)은 절연수지코팅층(4) 위로 제공된다. 기둥전극들(13)은 재배선층(9)의 외부단자랜드부들(10) 위로 제공되고, 구형솔더범프들(14)은 기둥전극들(13) 위에 제공된다. 흡착 및 가열기에 의해 가해진 열 및 기계적 힘은 열응력 및 기계응력이 솔더범프들(14)에서나타나게 한다. 절연수지코팅층(4)은 패시베이션막(3)과 패시베이션막 아래쪽의 반도체기판의 활성영역들을 열응력 및 기계응력으로부터 분리 및 보호한다. 즉, 절연수지코팅층(4)은 반도체칩을 열응력 및 기계응력으로부터 분리시키고 보호한다.
절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9) 위로 또 패드전극들(2) 위로 제공되어, 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 패드전극들(2)을 보호하기 위한 보호층으로서 역할을 하게 된다. 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 간접적으로 접촉한다. 점착층(12)은 절연시트(11)와 외부단자랜드부들(10)을 갖는 재배선층(9) 사이에 개재된다. 즉, 점착층(12)은 절연시트(11) 및 절연수지코팅층(4) 사이에 개재된다. 점착층(12)을 절연시트(11)와 절연수지코팅층(4) 사이에 마련하는 것은 온도내력이 절연시트(11) 및 절연수지코팅층(4) 사이에 열응력을 일으키지 않게 한다. 절연시트(11) 및 절연수지코팅층(4) 사이에 열응력이 없으면 반도체칩 또는 반도체웨이퍼의 휨이 없거나 절연시트(11)에 균열이 일어나지 않는다.
더욱이, 절연시트(11)와 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)에 위치적으로 대응하는 관통홀들(11a)을 가진다. 이런 이유로, 절연시트(11)와 점착층(12)이 반도체웨이퍼(1) 위로 형성된 후에 절연시트(11) 및 점착층(12)에 개구들 또는 관통홀들을 형성하기 위한 어떠한 공정들도 수행할 필요가 없다. 이는 필요한 제조공정들의 수를 줄여, 제조비용을 줄이는 것이 가능하다는 것을 의미한다. 관통홀들(11a)을 갖는 절연시트(11)가 반도체웨이퍼(1) 위로 형성되기 전에 관통홀들(11a)이 이미 절연시트(11)에 형성되었으므로, 관통홀들(11a)을 절연시트(11)내에 형성하기 위해 레이저를 사용하는 것이 가능하다. 이 레이저법은, 관통홀들(11a)의 단면의 입면형상이 구형솔더범프들(14)에 알맞게 테이퍼지도록 관통홀들(11a)을 형성시킬 수 있게 한다.
제2실시예
본 발명에 따른 제2실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 4는 본 발명에 따른 제2실시예의 솔더범프들을 갖는 제2 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도이다. 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 제공된다. 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 제공되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다. 절연수지코팅층(4)이 전체에 제공되어 패드전극들(2) 및 패시베이션막(3) 위로 뻗어있다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 개구들(4a)이 절연수지코팅층(4)에 제공된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 선택적으로 제공되어, 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 선택적으로 제공된다. 도금공급금속층(7)은 나중에 도금공급층으로서 역할을 하기 위해 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다. 재배선층(9)이 도금공급금속층(7) 위에 선택적으로 제공되며, 재배선층(9)의 일부는 외부단자형성용 랜드부(10)로서 역할을 한다.
레벨간절연수지층(15)이 반도체웨이퍼(1) 위쪽에 제공되어, 레벨간절연수지층(15)은 절연수지코팅층(4) 위 뿐 아니라 재배선층(9) 및 외부단자랜드부들(10) 위로 뻗어있다. 레벨간절연수지층(15)은 100㎛ 미만의 두께를 가진다. 레벨간절연수지층(15)은 반도체웨이퍼(1)의 표면을 보호하지 않고, 이런 이유로 레벨간절연수지층(15)이 절연수지코팅층(4)에 가까운 연성(softness)을 갖는 연성수지를 포함한다. 관통홀들(15a)이 레벨간절연수지층(15)에 제공되어, 관통홀들(15a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치된다. 도금된 기둥들(16)이 레벨간절연수지층(15)의 관통홀들(15a) 속에 제공되어, 도금된 기둥들(16)의 바닥들은 재배선층(9)의 외부단자랜드부들(10)의 상면들과 직접 접촉한다. 도금된 기둥들(16)은 약 100㎛의 높이를 가져, 도금된 기둥들(16)의 상단부들은 레벨간절연수지층(15)의 상면보다 약간 높거나 그것과 동일한 높이를 가지게 된다. 절연시트(11)가 레벨간절연수지층(15) 위쪽에 점착층(12)을 개재하여 제공되어, 절연시트(11) 및 점착층(12)은 도금된 기둥들(16)과 동일한 패턴을 갖는 관통홀들(11a)을 가진다. 즉, 점착층(12)은 레벨간절연수지층(15) 위로 뻗어있고, 관통홀들(11a)은 도금된 기둥들(16) 위로 뻗어있다. 관통홀들(11a)은 도금된 기둥들(16)과 정렬되고, 그래서 도금된 기둥들(16)은 관통홀들(11a)을 통해 보여지게 된다. 솔더페이스트가 관통홀들(11a) 속으로 채워져 관통홀들(11a) 속에 기둥전극들(13)을 형성하여, 기둥전극들(13)의 바닥들은 도금된 기둥들(16)과 접촉하고 있다. 구형솔더범프들(14)이 기둥전극들(13) 위에 제공되어, 구형솔더범프들(14)은 기둥전극들(13)의 상면들과 접촉하고 있다.
도 5a 내지 5o는 본 발명에 따른 제2실시예의 제2 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제2 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들이다.
도 5a를 참조하면, 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 형성된다. 이 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 형성되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다.
도 5b를 참조하면, 패드전극들(2) 및 패시베이션막(3) 위로 연장하는 절연수지코팅층(4)이 전체에 형성된다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 절연수지코팅층(4)을 위한 절연수지는 200℃ 이상의 열분해온도를 가진다. 절연수지코팅층(4)을 위한 절연수지가 열경화성수지재료와 섞인 것도 가능하다. 이 경우, 수지성분들의 교차결합반응을 일으키거나 절연수지코팅층(4)의 소망의 특성들을 얻게 하는 온도에서 열처리가 수행된다.
도 5c를 참조하면, 포토레지스트막이 절연수지코팅층(4)의 상면 전체에 도포된다. 그 다음, 포토레지스트막은 노광 및 후속하는 현상이 되어 절연수지코팅층(4)의 상면 위로 포토레지스트패턴(5)을 형성한다.
도 5d를 참조하면, 포토레지스트패턴(5)은 절연수지코팅층(4)에 대한 이방성식각을 수행하기 위한 마스크로서 사용되어, 개구들(4a)이 절연수지코팅층(4) 속에 형성된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 그 후, 사용된 포토레지스트패턴(5)은 제거된다. 다르게는, 절연수지코팅층(4)이 감광성수지재료를 포함할 수도 있다. 이 경우, 포토레지스트패턴을 형성하는 것은 불필요하고, 감광성수지코팅층이 감광성수지코팅층을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 개구들(4a)이 감광성수지코팅층(4) 속이면서 패드전극들(2)의 위쪽에 위치하게 형성되고, 그래서 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다.
도 5e를 참조하면, 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 스퍼터링법에 의해 전체에 증착되고, 그래서 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있게 된다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 예를 들면, 티타늄기반합금들 또는 크롬이 패드전극점착금속층(6)을 위해 이용가능할 것이다. 선택적으로는, 패드전극점착금속층(6)의 형성 이전에, 패드전극들(2)의 표면들이 패드전극들(2)의 표면들을 세정하기 위해 또 패드전극들(2)의 표면들의 활성도를 향상시키기 위해 플라즈마표면처리를 받고, 그래서 패드전극점착금속층(6)이 패드전극들(2)의 고도로 세정되고 고도로 활성화된 표면들에 증착되는 것도 가능하다.
도 5f를 참조하면, 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 스퍼터링법에 의해 전체적으로 증착된다. 도금공급금속층(7)은 재배선층이 나중에 패드전극점착금속층(6) 위로 형성될 때에 도금공급층으로서 나중에 역할을 하기 위한 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다.
도 5g를 참조하면, 포토레지스트막이 도금공급금속층(7) 위 전체에 도포된다. 그 후, 이 포토레지스트막은 포토레지스트막을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 포토레지스트패턴(8)이 형성되고, 도금공급금속층(7)은 소정의 재배선패턴영역들에서 보여지게 노출된다.
도 5h를 참조하면, 재배선층(9)이, 포토레지스트패턴(8)을 마스크로서 사용하는 구리의 선택적인 전기도금공정에 의해, 도금공급금속층(7)의 노출된 표면들 위에 형성되고, 재배선층(9)의 일부는 외부단자형성랜드부(10)로서 역할을 한다.
도 5i를 참조하면, 사용된 포토레지스트패턴(8)은 제거되어, 재배선층(9) 및 도금공급금속층(7)이 보여지게 된다.
도 5j를 참조하면, 선택적습식식각공정이 도금공급금속층(7)을 선택적으로 식각하기 위해 재배선층(9)을 마스크로서 사용하여 수행되어, 패드전극점착금속층(6)은 부분적으로 보여지게 된다.
도 5k를 참조하면, 패드전극점착금속층(6)도 패드전극점착금속층(6)을 추가로 선택적으로 식각하기 위해 재배선층(9)을 마스크로서 사용하는 연속적인 선택적습식식각공정을 받아, 절연수지코팅층(4)이 부분적으로 보여지게 되며, 따라서, 각각이 전기적으로 부동되는(floated) 재배선패턴들이 형성된다.
도 5l을 참조하면, 레벨간절연수지층(15)이 반도체웨이퍼(1) 위쪽에 형성되어, 레벨간절연수지층(15)은 절연수지코팅층(4) 위 뿐 아니라 재배선층(9) 및 외부단자랜드부들(10) 위로 뻗어있다. 레벨간절연수지층(15)은 100㎛ 미만의 두께를 가진다. 레벨간절연수지층(15)은 반도체웨이퍼(1)의 표면을 보호하지 않고, 이런 이유로 레벨간절연수지층(15)이 절연수지코팅층(4)에 가까운 연성을 갖는 연성수지를 포함한다. 관통홀들(15a)이 레벨간절연수지층(15)에 형성되어, 관통홀들(15a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치된다. 도금된 기둥들(16)이 레벨간절연수지층(15)의 관통홀들(15a) 속에 형성되어, 도금된 기둥들(16)의 바닥들은 재배선층(9)의 외부단자랜드부들(10)의 상면들과 직접 접촉하게 된다. 도금된기둥들(16)은 약 100㎛의 높이를 가지고, 그래서 도금된 기둥들(16)의 상단부들은 레벨간절연수지층(15)의 상면보다 약간 높거나 그것과 동일한 높이를 가진다.
도 5m을 참조하면, 절연시트(11)가 레벨간절연수지층(15) 위쪽에 점착층(12)을 개재하여 형성되어, 절연시트(11) 및 점착층(12)은 도금된 기둥들(16)과 동일한 패턴을 갖는 관통홀들(11a)을 가진다. 즉, 점착층(12)은 레벨간절연수지층(15) 위로 뻗어있고, 관통홀들(11a)은 도금된 기둥들(16) 위로 뻗어있다. 관통홀들(11a)은 도금된 기둥들(16)과 정렬되고, 그래서 도금된 기둥들(16)은 관통홀들(11a)을 통해 보여지게 된다. 절연시트(11)의 정렬은 절연시트(11) 위에 정렬마크를 위치시키고 반도체웨이퍼(1)의 소정의 위치에 대해 절연시트(11) 위의 정렬마크를 정렬시킴으로써 쉽사리 수행될 수 있다.
도 5n을 참조하면, 솔더페이스트가 관통홀들(11a) 속으로 채워져 관통홀들(11a) 속에 기둥전극들(13)을 형성하여, 기둥전극들(13)의 바닥들은 도금된 기둥들(16)과 접촉하게 된다.
도 5o를 참조하면, 구형솔더범프들(14)이 기둥전극들(13) 위에 형성되어, 구형솔더범프들(14)은 기둥전극들(13)의 상면들과 접촉하게 된다. 이어서, 열처리가 수행되어 구형솔더범프들(14)과 기둥전극들(13)이 일체화된다. 구형솔더범프들(14)을 기둥전극들(13)의 상면들에 위치시키는 대신에, 솔더페이스트가 기둥전극들(13)의 상면들에 인쇄되는 것도 가능하다. 반도체웨이퍼(1)는 다이싱날에 의해 복수개의 반도체칩들(1A)로 분할되어, 복수개의 플립칩반도체장치들이 형성된다.
그 다음, 전술한 방법으로 형성된 바와 같이 솔더범프들을 갖는 결함없는 반도체칩(1A)은, 솔더범프들(14)이 다층회로기판의 패드전극들과 접촉하게 되도록 다층회로기판 위에 플립칩실장된다. 다층회로기판이 결함있는 것이라면, 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거한 다음, 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기는 것이 필요하다. 이를 위해, 흡착 및 가열기가 솔더범프들(14)을 가지며 결함있는 다층회로기판에 면하는 표면에 대향하는 결함없는 반도체칩(1A)의 표면과 접촉하게 된다. 흡착 및 가열기는 솔더범프들(14)을 갖는 결함없는 반도체칩(1A)을 가열하기 위한 히터들을 가진다. 흡착 및 가열기는 결함없는 반도체칩(1A)으로써 진공흡착을 할 수 있고 또 히터들은 결함없는 반도체칩(1A)을 통해 솔더범프들(14)로 전달되는 열들을 발생하여, 결함있는 다층회로기판의 전극패드들에 대해 솔더범프들(14)의 접합부들이 융해된다. 이 상태에서, 결함없는 반도체칩(1A)으로써 진공흡착을 수행하는 흡착 및 가열기는 위쪽으로 이동되어 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거시킨다. 결함없는 반도체칩(1A)은 뒤이어 일어나는 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기기 위해 결함있는 다층회로기판으로부터 벗겨 내어진다. 결함없는 반도체칩(1A)은, 솔더범프들(14)이 히터들로부터 결함없는 반도체칩(1A)을 통한 열전도에 의해 충분히 가열된 후의 진공흡착으로 인한 기계적 힘에 의해 결함있는 다층회로기판으로부터 벗겨 내어진다. 그러나, 본 발명에 따르면, 절연수지코팅층(4)은 패시베이션막(3) 위로 제공되어, 절연수지코팅층(4)이 응력완충층으로서 역할을 한다. 게다가, 재배선층(9)의 외부단자랜드부들(10)은 절연수지코팅층(4) 위로 제공된다. 기둥전극들(13)은 재배선층(9)의외부단자랜드부들(10) 위로 제공되고, 구형솔더범프들(14)은 기둥전극들(13) 위에 제공된다. 흡착 및 가열기에 의해 가해진 열 및 기계적 힘은 열응력 및 기계응력이 솔더범프들(14)에서 나타나게 한다. 절연수지코팅층(4)은 패시베이션막(3)과 패시베이션막 아래쪽의 반도체기판의 활성영역들을 열응력 및 기계응력으로부터 분리 및 보호한다. 즉, 절연수지코팅층(4)은 반도체칩을 열응력 및 기계응력으로부터 분리시키고 보호한다.
절연시트(11)는 레벨간절연수지층(15) 위쪽에 점착층(12)을 개재하여 제공되고, 그래서 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 패드전극들(2)을 보호하기 위한 보호층으로서 역할을 한다. 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 간접적으로 접촉된다. 점착층(12)은 절연시트(11)와 레벨간절연수지층(15) 사이에 개재되며 외부단자랜드부들(10)을 갖는 재배선층(9) 위쪽으로 뻗어있다. 즉, 점착층(12)은 절연시트(11) 및 레벨간절연수지층(15) 사이에 개재된다. 점착층(12)을 절연시트(11) 및 레벨간절연수지층(15) 사이에 제공하는 것은 온도내력이 절연시트(11) 및 레벨간절연수지층(15) 사이에 어떤 열응력을 일으키지 않게 한다. 절연시트(11) 및 레벨간절연수지층(15) 사이에 열응력이 없으면 반도체칩 또는 반도체웨이퍼의 휨이 없거나 절연시트(11)에 균열이 일어나지 않는다.
레벨간절연수지층(15)이 절연수지코팅층(4)과 실질적으로 동일한 연성을 가지므로, 열응력은 레벨간절연수지층(15)에서 발생되지 않는다. 게다가, 레벨간절연수지층(15)을 제공하는 것은 점착층(12)의 두께를 줄일 수 있게 한다.
더욱이, 절연시트(11)와 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)에 위치적으로 대응하는 관통홀들(11a)을 가진다. 이런 이유로, 절연시트(11)와 점착층(12)이 반도체웨이퍼(1) 위로 형성된 후에 절연시트(11) 및 점착층(12)에 개구들 또는 관통홀들을 형성하기 위한 어떠한 공정들도 수행할 필요가 없다. 이는 필요한 제조공정들의 수를 줄여, 제조비용을 줄이는 것이 가능하다는 것을 의미한다. 관통홀들(11a)을 갖는 절연시트(11)가 반도체웨이퍼(1) 위로 형성되기 전에 관통홀들(11a)이 이미 절연시트(11)에 형성되었으므로, 관통홀들(11a)을 절연시트(11)내에 형성하기 위해 레이저를 사용하는 것이 가능하다. 이 레이저법은, 관통홀들(11a)의 단면의 입면형상이 구형솔더범프들(14)에 알맞게 테이퍼지도록 관통홀들(11a)을 형성시킬 수 있게 한다.
제3실시예
본 발명에 따른 제3실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 6은 본 발명에 따른 제3실시예의 솔더범프들을 갖는 제3 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도이다. 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 제공된다. 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 제공되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다. 절연수지코팅층(4)이 전체에 제공되어 패드전극들(2) 및 패시베이션막(3) 위로 뻗어있다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 개구들(4a)이 절연수지코팅층(4)에 제공된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 선택적으로 제공되어, 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며, 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 선택적으로 제공된다. 도금공급금속층(7)은 나중에 도금공급층으로서 역할을 하기 위해 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다. 재배선층(9)이 도금공급금속층(7) 위에 선택적으로 제공되며, 재배선층(9)의 일부는 외부단자형성랜드부(10)로서 역할을 한다.
절연시트(11)가 반도체웨이퍼(1) 위쪽에 점착층(12)을 개재하여 제공되어, 절연시트(11) 및 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)과 동일한 패턴을 갖는 관통홀들(11a)을 가진다. 즉, 점착층(12)은 재배선층(9)과 절연수지코팅층(4) 위로 뻗어있고, 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치된다. 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10)과정렬된다. 기둥전극들(13)이 관통홀들(11a)속에 제공되어, 기둥전극들(13)의 바닥들은 재배선층(9)의 외부단자랜드부들(10)과 접촉하고 있다. 구형솔더범프들(14)이 기둥전극들(13) 위에 제공되어, 구형솔더범프들(14)은 기둥전극들(13)의 상면들과 접촉하고 있다.
도 7a 내지 7r은 본 발명에 따른 제3실시예의 제3 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제3 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들이다.
도 7a를 참조하면, 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 형성된다. 이 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 형성되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다.
도 7b를 참조하면, 패드전극들(2) 및 패시베이션막(3) 위로 연장하는 절연수지코팅층(4)이 전체에 형성된다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 절연수지코팅층(4)을 위한 절연수지는 200℃ 이상의 열분해온도를 가진다. 절연수지코팅층(4)을 위한 절연수지가 열경화성수지재료와 섞인 것도 가능하다. 이 경우, 수지성분들의 교차결합반응을 일으키거나 절연수지코팅층(4)의 소망의 특성들을 얻게 하는 온도에서 열처리가 수행된다.
도 7c를 참조하면, 포토레지스트막이 절연수지코팅층(4)의 상면 전체에 도포된다. 그 다음, 포토레지스트막은 노광 및 후속하는 현상이 되어 절연수지코팅층(4)의 상면 위로 포토레지스트패턴(5)을 형성한다.
도 7d를 참조하면, 포토레지스트패턴(5)은 절연수지코팅층(4)에 대한 이방성식각을 수행하기 위한 마스크로서 사용되어, 개구들(4a)이 절연수지코팅층(4) 속에 형성된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 그 후 사용된 포토레지스트패턴(5)은 제거된다. 다르게는, 절연수지코팅층(4)이 감광성수지재료를 포함할 수도 있다. 이 경우, 포토레지스트패턴을 형성하는 것은 불필요하고, 감광성수지코팅층이 감광성수지코팅층을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 개구들(4a)이 감광성수지코팅층(4) 속이면서 패드전극들(2)의 위쪽에 위치하게 형성되고, 그래서 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다.
도 7e를 참조하면, 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 스퍼터링법에 의해 전체에 증착되고, 그래서 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있게 된다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 예를 들면, 티타늄기반합금들 또는 크롬이 패드전극점착금속층(6)을 위해 이용가능할 것이다. 선택적으로는, 패드전극점착금속층(6)의 형성 이전에, 패드전극들(2)의 표면들이 패드전극들(2)의 표면들을 세정하기 위해 또 패드전극들(2)의 표면들의 활성도를 향상시키기 위해 플라즈마표면처리를 받고, 그래서 패드전극점착금속층(6)이 패드전극들(2)의 고도로 세정되고 고도로 활성화된 표면들에 증착되는 것도 가능하다.
도 7f를 참조하면, 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 스퍼터링법에 의해 전체적으로 증착된다. 도금공급금속층(7)은 재배선층이 나중에 패드전극점착금속층(6) 위로 형성될 때에 도금공급층으로서 나중에 역할을 하기 위한 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다.
도 7g를 참조하면, 포토레지스트막이 도금공급금속층(7) 위에 전체적으로 도포된다. 그 후, 이 포토레지스트막은 포토레지스트막을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 포토레지스트패턴(8)이 형성되고, 도금공급금속층(7)은 소정의 재배선패턴영역들에서 보여지게 노출된다.
도 7h를 참조하면, 재배선층(9)이, 포토레지스트패턴(8)을 마스크로서 사용하는 구리의 선택적인 전기도금공정에 의해, 도금공급금속층(7)의 노출된 표면들 위에 형성되고, 재배선층(9)의 일부는 외부단자형성랜드부(10)로서 역할을 한다.
도 7i를 참조하면, 사용된 포토레지스트패턴(8)은 제거되어, 재배선층(9) 및 도금공급금속층(7)이 보여지게 된다.
도 7j를 참조하면, 선택적습식식각공정이 도금공급금속층(7)을 선택적으로식각하기 위해 재배선층(9)을 마스크로서 사용하여 수행되어, 패드전극점착금속층(6)은 부분적으로 보여지게 된다.
도 7k를 참조하면, 패드전극점착금속층(6)도 패드전극점착금속층(6)을 추가로 선택적으로 식각하기 위해 재배선층(9)을 마스크로서 사용하는 연속적인 선택적습식식각공정을 받아, 절연수지코팅층(4)이 부분적으로 보여지게 되며, 따라서, 각각이 전기적으로 부동되는 재배선패턴들이 형성된다.
도 7l을 참조하면, 절연시트(11)가 절연시트(11) 및 점착층(12)이 관통홀들을 갖지 않도록 반도체웨이퍼(1) 위쪽에 점착층(12)을 개재하여 전체적으로 형성된다. 즉, 점착층(12)은 재배선층(9)과, 재배선층(9)의 외부단자랜드부들(10) 위 뿐 아니라 절연수지코팅층(4) 위에도 뻗어있다.
도 7m을 참조하면, 포토레지스트막이 절연시트(11)의 상면에 전체적으로 도포된다. 이 포토레지스트막은 노광 및 후속하는 현상을 받아 절연시트(11)의 상면 위쪽에 포토레지스트패턴(17)을 형성한다.
도 7n을 참조하면, 포토레지스트패턴(17)은 절연시트(11) 및 점착층(12)에 대한 선택적이방성식각을 수행하기 위한 마스크로서 사용되어, 재배선층(9)의 외부단자랜드부들(10)과 동일한 패턴을 갖는 관통홀들(11a)을 형성한다. 즉, 점착층(12)은 재배선층(9)과 절연수지코팅층(4) 위로 뻗어있고, 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치되며, 그래서, 재배선층(9)의 외부단자랜드부들(10)은 관통홀들(11a)을 통해 보여지게 된다. 선택적으로는,점착층(12)이 이방성식각 대신에 CO2레이저또는 YAG레이저와 같은 레이저로써 선택적으로 제거될 수 있다.
도 7o를 참조하면, 사용된 포토레지스트막(17)이 제거된다.
도 7p를 참조하면, 솔더페이스트가 관통홀들(11a) 속에 채워져, 기둥전극들(13)의 바닥들이 관통홀들(11a) 내에서 재배선층(9)의 외부단자랜드부들(10)과 접촉하게 기둥전극들(13)이 형성된다.
도 7q를 참조하면, 구형솔더범프들(14)이 기둥전극들(13) 위에 형성되어, 구형솔더범프들(14)은 기둥전극들(13)의 상면들과 접촉하게 된다. 이어서, 열처리가 수행되어 구형솔더범프들(14)과 기둥전극들(13)이 일체화된다. 구형솔더범프들(14)을 기둥전극들(13)의 상면들에 위치시키는 대신에, 솔더페이스트가 기둥전극들(13)의 상면들에 인쇄되는 것도 가능하다.
도 7r을 참조하면, 반도체웨이퍼(1)는 다이싱날에 의해 반도체칩들(1A)로 분할되어, 복수개의 플립칩반도체장치들이 형성된다.
그 다음, 전술한 방법으로 형성된 바와 같이 솔더범프들을 갖는 결함없는 반도체칩(1A)은, 솔더범프들(14)이 다층회로기판의 패드전극들과 접촉하게 되도록 다층회로기판 위에 플립칩실장된다. 다층회로기판이 결함있는 것이라면, 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거한 다음, 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기는 것이 필요하다. 이를 위해, 흡착 및 가열기가 솔더범프들(14)을 가지며 결함있는 다층회로기판에 면하는 표면에 대향하는 결함없는 반도체칩(1A)의 표면과 접촉하게 된다. 흡착 및 가열기는 솔더범프들(14)을 갖는 결함없는 반도체칩(1A)을 가열하기 위한 히터들을 가진다. 흡착 및 가열기는 결함없는 반도체칩(1A)으로써 진공흡착을 할 수 있고 또 히터들은 결함없는 반도체칩(1A)을 통해 솔더범프들(14)로 전달되는 열들을 발생하여, 결함있는 다층회로기판의 전극패드들에 대해 솔더범프들(14)의 접합부들이 융해된다. 이 상태에서, 결함없는 반도체칩(1A)으로써 진공흡착을 수행하는 흡착 및 가열기는 위쪽으로 이동되어 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거시킨다. 결함없는 반도체칩(1A)은 뒤이어 일어나는 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기기 위해 결함있는 다층회로기판으로부터 벗겨 내어진다. 결함없는 반도체칩(1A)은, 솔더범프들(14)이 히터들로부터 결함없는 반도체칩(1A)을 통한 열전도에 의해 충분히 가열된 후의 진공흡착으로 인한 기계적 힘에 의해 결함있는 다층회로기판으로부터 벗겨 내어진다. 그러나, 본 발명에 따르면, 절연수지코팅층(4)은 패시베이션막(3) 위로 제공되어, 절연수지코팅층(4)은 응력완충층으로서 역할을 한다. 게다가, 재배선층(9)의 외부단자랜드부들(10)은 절연수지코팅층(4) 위로 제공된다. 기둥전극들(13)은 재배선층(9)의 외부단자랜드부들(10) 위로 제공되고, 구형솔더범프들(14)은 기둥전극들(13) 위에 제공된다. 흡착 및 가열기에 의해 가해진 열 및 기계적 힘은 열응력 및 기계응력이 솔더범프들(14)에서 나타나게 한다. 절연수지코팅층(4)은 패시베이션막(3)과 패시베이션막 아래쪽의 반도체기판의 활성영역들을 열응력 및 기계응력으로부터 분리 및 보호한다. 즉, 절연수지코팅층(4)은 반도체칩을 열응력 및 기계응력으로부터 분리시키고 보호한다.
절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9) 위로 또 패드전극들(2) 위로 제공되어, 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 패드전극들(2)을 보호하기 위한 보호층으로서 역할을 하게 된다. 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 간접적으로 접촉한다. 점착층(12)은 절연시트(11)와 외부단자랜드부들(10)을 갖는 재배선층(9) 사이에 개재된다. 즉, 점착층(12)은 절연시트(11) 및 절연수지코팅층(4) 사이에 개재된다. 점착층(12)을 절연시트(11)와 절연수지코팅층(4) 사이에 마련하는 것은 온도내력이 절연시트(11) 및 절연수지코팅층(4) 사이에 열응력을 일으키지 않게 한다. 절연시트(11) 및 절연수지코팅층(4) 사이에 열응력이 없으면 반도체칩 또는 반도체웨이퍼의 휨이 없거나 절연시트(11)에 균열이 일어나지 않는다.
제4실시예
본 발명에 따른 제4실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 8은 본 발명에 따른 제4실시예의 솔더범프들을 갖는 제4 신규한 수리가능 플립칩반도체장치를 도시하는 단편적인 단면의 입면도이다. 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 제공된다. 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 제공되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다. 절연수지코팅층(4)이 전체에 제공되어 패드전극들(2) 및 패시베이션막(3) 위로 뻗어있다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 개구들(4a)이 절연수지코팅층(4)에 제공된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 선택적으로 제공되어, 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며, 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 선택적으로 제공된다. 도금공급금속층(7)은 나중에 도금공급층으로서 역할을 하기 위해 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다. 재배선층(9)이 도금공급금속층(7) 위에 선택적으로 제공되며, 재배선층(9)의 일부는 외부단자형성랜드부(10)로서 역할을 한다.
절연시트(11)가 반도체웨이퍼(1) 위쪽에 점착층(12)을 개재하여 제공된다. 절연시트(11)는 전술한 실시예들에서보다 더 얇다. 점착층(12)은 재배선층(9)과 절연수지코팅층(4) 위로 뻗어있다. 구형솔더범프들(14)의 바닥들이 재배선층(9)의 외부단자랜드부들(10)과 접촉하도록 구형솔더범프들(14)이 제공된다.구형솔더범프들(14)은 점착층(12)으로 지지되며, 구형솔더범프들(14)은 재배선층(9)의 외부단자랜드부들(10)에 고정된다. 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)에 대한 구형솔더범프들(14)의 접합을 보강하기 위한 보강층으로서의 역할도 한다.
도 9a 내지 9n은 본 발명에 따른 제4실시예의 제4 신규한 제조방법에 관련한 순차적인 단계들로써 솔더범프들을 갖는 제4 신규한 수리가능 플립칩반도체장치들을 도시하는 단편적인 단면의 입면도들이다.
도 9a를 참조하면, 패드전극들(2)이 반도체웨이퍼(1)의 상면에 선택적으로 형성된다. 이 패드전극들(2)은 외부전극들로서 역할을 한다. 패드전극들(2)은 Al 또는 Cu와 같은 금속을 포함할 것이다. 반도체웨이퍼(1)는 매트릭스배열의 복수개의 칩영역들을 가진다. 패드전극들(2)은 반도체웨이퍼(1)의 칩영역들의 각각의 주변영역에 위치된다. 패시베이션막(3)이 반도체웨이퍼(1)의 상면에 추가로 형성되어, 패시베이션막(3)은 반도체웨이퍼(1)의 복수개의 칩영역들의 활성영역들 위와 반도체웨이퍼(1) 위의 패드전극들(2) 둘레에 뻗어있다. 패시베이션막(3)은 SiO2와 같은 무기재료 또는 폴리이미드수지와 같은 유기재료를 포함할 것이다.
도 9b를 참조하면, 패드전극들(2) 및 패시베이션막(3) 위로 연장하는 절연수지코팅층(4)이 전체적으로 형성된다. 절연수지코팅층(4)은 폴리이미드수지와 같은 유기재료를 포함할 것이며, 절연수지코팅층(4)을 위한 절연수지는 200℃ 이상의 열분해온도를 가진다. 절연수지코팅층(4)을 위한 절연수지가 열경화성수지재료와 섞인 것도 가능하다. 이 경우, 수지성분들의 교차결합반응을 일으키거나 절연수지코팅층(4)의 소망의 특성들을 얻게 하는 온도에서 열처리가 수행된다.
도 9c를 참조하면, 포토레지스트막이 절연수지코팅층(4)의 상면 전체에 도포된다. 그 다음, 포토레지스트막은 노광 및 후속하는 현상이 되어 절연수지코팅층(4)의 상면 위로 포토레지스트패턴(5)을 형성한다.
도 9d를 참조하면, 포토레지스트패턴(5)은 절연수지코팅층(4)에 대한 이방성식각을 수행하기 위한 마스크로서 사용되어, 개구들(4a)이 절연수지코팅층(4) 속에 형성된다. 개구들(4a)은 패드전극들(2) 위쪽에 위치되어, 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다. 그 후 사용된 포토레지스트패턴(5)은 제거된다. 다르게는, 절연수지코팅층(4)이 감광성수지재료를 포함할 수도 있다. 이 경우, 포토레지스트패턴을 형성하는 것은 불필요하고, 감광성수지코팅층이 감광성수지코팅층을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 개구들(4a)이 감광성수지코팅층(4) 속이면서 패드전극들(2)의 위쪽에 위치하게 형성되고, 그래서 패드전극들(2)은 개구들(4a)을 통해 보여지게 된다.
도 9e를 참조하면, 기초금속박층으로서 역할을 하는 패드전극점착금속층(6)이 스퍼터링법에 의해 전체에 증착되고, 그래서 패드전극점착금속층(6)은 절연수지코팅층(4)의 상면 위로, 그리고 개구들(4a)의 측벽들 및 패드전극들(2)의 상면들 위에 뻗어있게 된다. 패드전극점착금속층(6)은 패드전극들(2)과 양호한 점착도 및 완만한 금속간확산을 가지며 또 절연수지코팅층(4)과는 높은 점착도를 가지는 금속재료를 포함할 것이다. 예를 들면, 티타늄기반합금들 또는 크롬이 패드전극점착금속층(6)을 위해 이용가능할 것이다. 선택적으로는, 패드전극점착금속층(6)의 형성 이전에, 패드전극들(2)의 표면들이 패드전극들(2)의 표면들을 세정하기 위해 또 패드전극들(2)의 표면들의 활성도를 향상시키기 위해 플라즈마표면처리를 받고, 그래서 패드전극점착금속층(6)이 패드전극들(2)의 고도로 세정되고 고도로 활성화된 표면들에 증착되는 것도 가능하다.
도 9f를 참조하면, 도금공급금속층(7)도 패드전극점착금속층(6)의 표면에 스퍼터링법에 의해 전체적으로 증착된다. 도금공급금속층(7)은 재배선층이 나중에 패드전극점착금속층(6) 위로 형성될 때에 도금공급층으로서 나중에 역할을 하기 위한 낮은 전기저항특성을 가진다. 도금공급금속층(7)은 구리층과 같은 금속층을 포함할 것이다.
도 9g를 참조하면, 포토레지스트막이 도금공급금속층(7) 위에 전체적으로 도포된다. 그 후, 이 포토레지스트막은 포토레지스트막을 패터닝하기 위한 노광 및 후속하는 현상을 받아, 포토레지스트패턴(8)이 형성되고, 도금공급금속층(7)은 소정의 재배선패턴영역들에서 보여지게 노출된다.
도 9h를 참조하면, 재배선층(9)이, 포토레지스트패턴(8)을 마스크로서 사용하는 구리의 선택적인 전기도금공정에 의해, 도금공급금속층(7)의 노출된 표면들 위에 형성되고, 재배선층(9)의 일부는 외부단자형성랜드부(10)로서 역할을 한다.
도 9i를 참조하면, 사용된 포토레지스트패턴(8)은 제거되어, 재배선층(9) 및 도금공급금속층(7)이 보여지게 된다.
도 9j를 참조하면, 선택적습식식각공정이 도금공급금속층(7)을 선택적으로식각하기 위해 재배선층(9)을 마스크로서 사용하여 수행되어, 패드전극점착금속층(6)은 부분적으로 보여지게 된다.
도 9k를 참조하면, 패드전극점착금속층(6)도 패드전극점착금속층(6)을 추가 선택적으로 식각하기 위해 재배선층(9)을 마스크로서 사용하는 연속적인 선택적습식식각공정을 받아, 절연수지코팅층(4)이 부분적으로 보여지게 되며, 따라서, 각각이 전기적으로 부동되는 재배선패턴들이 형성된다.
도 9l을 참조하면, 절연시트(11) 및 점착층(12)이 재배선층(9)의 외부단자랜드부들(10)과 동일한 패턴을 갖는 관통홀들(11a)을 가지도록, 절연시트(11)가 반도체웨이퍼(1) 위쪽에 점착층(12)을 개재하여 형성된다. 절연시트(11)는 전술한 실시예들에서보다 얇고, 관통홀들(11a)은 전술한 실시예들에서보다 큰 직경들을 가진다. 점착층(12)은 재배선층(9)과 절연수지코팅층(4) 위로 뻗어있고, 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10) 위쪽에 위치된다. 관통홀들(11a)은 재배선층(9)의 외부단자랜드부들(10)과 정렬되어, 재배선층(9)의 외부단자랜드부들(10)은 관통홀들(11a)을 통해 보여지게 된다. 절연시트(11)의 정렬은 절연시트(11) 위에 정렬마크를 위치시키고 반도체웨이퍼(1)의 소정의 위치에 대해 절연시트(11) 위의 정렬마크를 정렬시킴으로써 쉽사리 수행될 수 있다.
도 9m을 참조하면, 구형솔더범프들(14)의 바닥들이 재배선층(9)의 외부단자랜드부들(10)과 접촉하게 되도록 구형솔더범프들(14)이 관통홀들(11a) 속으로 위치되어, 내부갭들은 관통홀들(11a)의 내벽들과 구형솔더범프들(14) 사이에 형성된다.
도 9n을 참조하면, 리플로우처리와 같은 열처리가, 점착층(12)이 리플로우되어 내부갭들을 채우도록 반도체웨이퍼(1)를 가열함으로써 수행되어, 구형솔더범프들(14)은 점착층(12)에 의해 지지되고, 구형솔더범프들(14)은 재배선층(9)의 외부단자랜드부들(10)에 고정된다. 반도체웨이퍼(1)는 다이싱날에 의해 복수개의 반도체칩들(1A)로 분할되어, 복수개의 플립칩반도체장치들이 형성된다.
그 다음, 전술한 방법으로 형성된 바와 같이 솔더범프들을 갖는 결함없는 반도체칩(1A)은, 솔더범프들(14)이 다층회로기판의 패드전극들과 접촉하게 되도록 다층회로기판 위에 플립칩실장된다. 다층회로기판이 결함있는 것이라면, 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거한 다음, 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기는 것이 필요하다. 이를 위해, 흡착 및 가열기가 솔더범프들(14)을 가지며 결함있는 다층회로기판에 면하는 표면에 대향하는 결함없는 반도체칩(1A)의 표면과 접촉하게 된다. 흡착 및 가열기는 솔더범프들(14)을 갖는 결함없는 반도체칩(1A)을 가열하기 위한 히터들을 가진다. 흡착 및 가열기는 결함없는 반도체칩(1A)으로써 진공흡착을 할 수 있고 또 히터들은 결함없는 반도체칩(1A)을 통해 솔더범프들(14)로 전달되는 열들을 발생하여, 결함있는 다층회로기판의 전극패드들에 대해 솔더범프들(14)의 접합부들이 융해된다. 이 상태에서, 결함없는 반도체칩(1A)으로써 진공흡착을 수행하는 흡착 및 가열기는 위쪽으로 이동되어 결함없는 반도체칩(1A)을 결함있는 다층회로기판으로부터 제거시킨다. 결함없는 반도체칩(1A)은 뒤이어 일어나는 결함없는 반도체칩(1A)을 새로운 결함없는 다층회로기판으로 옮기기 위해 결함있는 다층회로기판으로부터 벗겨 내어진다. 결함없는 반도체칩(1A)은, 솔더범프들(14)이 히터들로부터 결함없는 반도체칩(1A)을 통한 열전도에 의해 충분히 가열된 후의 진공흡착으로 인한 기계적 힘에 의해 결함있는 다층회로기판으로부터 벗겨 내어진다. 그러나, 본 발명에 따르면, 절연수지코팅층(4)은 패시베이션막(3) 위로 제공되어, 절연수지코팅층(4)이 응력완충층으로서 역할을 한다. 게다가, 재배선층(9)의 외부단자랜드부들(10)은 절연수지코팅층(4) 위로 제공된다. 기둥전극들(13)은 재배선층(9)의 외부단자랜드부들(10) 위로 제공되고, 구형솔더범프들(14)은 기둥전극들(13) 위에 제공된다. 흡착 및 가열기에 의해 가해진 열 및 기계적 힘은 열응력 및 기계응력이 솔더범프들(14)에서 나타나게 한다. 절연수지코팅층(4)은 패시베이션막(3)과 패시베이션막 아래쪽의 반도체기판의 활성영역들을 열응력 및 기계응력으로부터 분리 및 보호한다. 즉, 절연수지코팅층(4)은 반도체칩을 열응력 및 기계응력으로부터 분리시키고 보호한다.
절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9) 위로 또 패드전극들(2) 위로 제공되어, 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 패드전극들(2)을 보호하기 위한 보호층으로서 역할을 하게 된다. 절연시트(11)는 외부단자랜드부들(10)을 갖는 재배선층(9)과 간접적으로 접촉한다. 점착층(12)은 절연시트(11)와 외부단자랜드부들(10)을 갖는 재배선층(9) 사이에 개재된다. 즉, 점착층(12)은 절연시트(11) 및 절연수지코팅층(4) 사이에 개재된다. 점착층(12)을 절연시트(11)와 절연수지코팅층(4) 사이에 마련하는 것은 온도내력이 절연시트(11) 및 절연수지코팅층(4) 사이에 열응력을 일으키지 않게 한다. 절연시트(11) 및 절연수지코팅층(4) 사이에 열응력이 없으면 반도체칩 또는 반도체웨이퍼의 휨이 없거나절연시트(11)에 균열이 일어나지 않는다.
더욱이, 절연시트(11)와 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)에 위치적으로 대응하는 관통홀들(11a)을 가진다. 이런 이유로, 절연시트(11)와 점착층(12)이 반도체웨이퍼(1) 위로 형성된 후에 절연시트(11) 및 점착층(12)에 개구들 또는 관통홀들을 형성하기 위한 어떠한 공정들도 수행할 필요가 없다. 이는 필요한 제조공정들의 수를 줄여, 제조비용을 줄이는 것이 가능하다는 것을 의미한다. 관통홀들(11a)을 갖는 절연시트(11)가 반도체웨이퍼(1) 위로 형성되기 전에 관통홀들(11a)이 이미 절연시트(11)에 형성되었으므로, 관통홀들(11a)을 절연시트(11)내에 형성하기 위해 레이저를 사용하는 것이 가능하다. 이 레이저법은, 관통홀들(11a)의 단면의 입면형상이 구형솔더범프들(14)에 알맞게 테이퍼지도록 관통홀들(11a)을 형성시킬 수 있게 한다.
게다가, 이 실시예에서, 구형솔더범프들(14)은 점착층(12)에 의해 지지되며, 구형솔더범프들(14)은 재배선층(9)의 외부단자랜드부들(10)에 고정된다. 점착층(12)은 재배선층(9)의 외부단자랜드부들(10)에 대한 구형솔더범프들(14)의 접합을 보강하기 위한 보강층으로서의 역할도 한다.
본 발명이 속한 기술분야의 통상의 지식을 가진자에게는 본 발명의 변형들이 명백할 것이지만, 예시로써 보여지고 설명된 실시예들이 한정하는 의미로 고려된 것이 아님을 잘 이해할 것이다. 따라서, 본 발명의 사상 및 범위 내에 드는 모든 변형들이 청구항들에 포함되도록 의도되었다.
이상 설명한 바와 같이, 본 발명에 따른 반도체장치 및 그 제조방법은, 결함없는 플립칩실장된 반도체장치를 결함있는 다층회로기판으로부터 새로운 결함없는 다층회로기판으로 결함없는 채로 이동시킬 수 있다. 따라서, 본 발명은, 결함있는 다층회로기판에 실장된 결함없는 플립칩실장된 반도체장치를 결함없는 다층회로기핀으로 옮기는 작업만으로 반도체장치에 대한 수리를 행할 수 있고, 그에 따라, 반도체장치가 낮은 제조비용으로 제조될 수 있게 된다.

Claims (94)

  1. 반도체기판;
    상기 반도체기판 위에 제공된 적어도 하나의 패드전극;
    상기 반도체기판 위에 제공된 패시베이션막;
    상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 제공되며, 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층; 및
    상기 절연수지응력완충층 위에 제공되며 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부를 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리된 반도체장치.
  2. 제1항에 있어서, 상기 랜드부 및 상기 절연수지응력완충층 위에 제공된 점착층;
    상기 점착층 위에 제공된 절연시트;
    상기 절연시트 및 상기 점착층을 관통하며, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 관통홀; 및
    상기 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 적어도 하나의 기둥전극을 통해 상기 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 더 포함하는 반도체장치.
  3. 제2항에 있어서, 상기 적어도 하나의 패드전극 및 상기 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 반도체장치.
  4. 제3항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 반도체장치.
  5. 제1항에 있어서, 상기 랜드부 및 상기 절연수지응력완충층 위에 제공된 레벨간절연수지층;
    상기 레벨간절연수지층을 관통하며, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀;
    상기 적어도 하나의 제1관통홀 속에 있는 적어도 하나의 기둥접촉(post contact)으로서, 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 적어도하나의 기둥접촉;
    상기 레벨간절연수지층 위에 제공된 점착층;
    상기 점착층 위에 제공된 절연시트;
    상기 절연시트 및 상기 점착층을 관통하며, 상기 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀; 및
    상기 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 상기 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 상기 적어도 하나의 기둥전극 및 상기 적어도 하나의 기둥접촉을 통해 상기 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 더 포함하는 반도체장치.
  6. 제5항에 있어서, 상기 적어도 하나의 패드전극 및 상기 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 반도체장치.
  7. 제6항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 반도체장치.
  8. 제1항에 있어서, 상기 랜드부 및 상기 절연수지응력완충층 위에 제공된 점착층; 및
    상기 점착층 위에 제공된 절연시트를 더 포함하고,
    상기 적어도 하나의 범프는 상기 점착층 및 상기 절연시트 속에 부분적으로 매립되며, 상기 적어도 하나의 범프의 바닥은 상기 랜드부의 상기 상면과 직접 접촉하고, 상기 범프는 상기 점착층에 의해 단단히 지지되며 상기 랜드부에 고정되는 반도체장치.
  9. 제8항에 있어서, 상기 적어도 하나의 패드전극 및 상기 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 반도체장치.
  10. 제9항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 반도체장치.
  11. 제1항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 반도체장치.
  12. 제1항에 있어서, 상기 점착금속층은 크롬을 포함하는 반도체장치.
  13. 제1항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 반도체장치.
  14. 제1항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 반도체장치.
  15. 제1항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 반도체장치.
  16. 제1항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 반도체장치.
  17. 제1항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 반도체장치.
  18. 반도체기판;
    상기 반도체기판 위에 제공된 적어도 하나의 패드전극;
    상기 반도체기판 위에 제공된 패시베이션막;
    상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 제공되며, 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층;
    상기 절연수지응력완충층 위에 제공되며 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부;
    상기 랜드부 및 상기 절연수지응력완충층 위에 제공된 점착층;
    상기 점착층 위에 제공된 절연시트;
    상기 절연시트 및 상기 점착층을 관통하고, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 관통홀;
    상기 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 적어도 하나의 기둥전극을 통해 상기 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리된 반도체장치.
  19. 제18항에 있어서, 상기 적어도 하나의 패드전극 및 상기 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 반도체장치.
  20. 제19항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 반도체장치.
  21. 제18항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 반도체장치.
  22. 제18항에 있어서, 상기 점착금속층은 크롬을 포함하는 반도체장치.
  23. 제18항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 반도체장치.
  24. 제18항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 반도체장치.
  25. 제18항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 반도체장치.
  26. 제18항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 반도체장치.
  27. 제18항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 반도체장치.
  28. 반도체기판;
    상기 반도체기판 위에 제공된 적어도 하나의 패드전극;
    상기 반도체기판 위에 제공된 패시베이션막;
    상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 제공되며, 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층;
    상기 절연수지응력완충층 위에 제공되며 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부;
    상기 랜드부 및 상기 절연수지응력완충층 위에 제공된 레벨간절연수지층;
    상기 레벨간절연수지층을 관통하며, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀;
    상기 적어도 하나의 제1관통홀 속에 있는 적어도 하나의 기둥접촉으로서, 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 적어도 하나의 기둥접촉;
    상기 레벨간절연수지층 위에 제공된 점착층;
    상기 점착층 위에 제공된 절연시트;
    상기 절연시트 및 상기 점착층을 관통하며, 상기 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀; 및
    상기 적어도 하나의 관통홀 속에 있는 적어도 하나의 기둥전극으로서, 상기 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 상기 적어도 하나의 기둥전극 및 상기 적어도 하나의 기둥접촉을 통해 상기 범프에 전기적으로 접속되게 하는 적어도 하나의 기둥전극을 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리된 반도체장치.
  29. 제28항에 있어서, 상기 적어도 하나의 패드전극 및 상기 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 반도체장치.
  30. 제29항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 반도체장치.
  31. 제28항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 반도체장치.
  32. 제28항에 있어서, 상기 점착금속층은 크롬을 포함하는 반도체장치.
  33. 제28항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 반도체장치.
  34. 제28항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 반도체장치.
  35. 제28항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 반도체장치.
  36. 제28항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 반도체장치.
  37. 제28항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 반도체장치.
  38. 반도체기판;
    상기 반도체기판 위에 제공된 적어도 하나의 패드전극;
    상기 반도체기판 위에 제공된 패시베이션막;
    상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 제공되며, 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 절연수지응력완충층;
    상기 절연수지응력완충층 위에 제공되며 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속된 적어도 하나의 랜드부;
    상기 랜드부 및 상기 절연수지응력완충층 위에 제공된 점착층; 및
    상기 점착층 위에 제공된 절연시트를 포함하며,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리되고,
    상기 적어도 하나의 범프는 상기 점착층 및 상기 절연시트 속에 부분적으로 매립되며, 상기 적어도 하나의 범프의 바닥은 상기 랜드부의 상기 상면과 직접 접촉하고, 상기 범프는 상기 점착층에 의해 단단히 지지되며 상기 랜드부에 고정되는 반도체장치.
  39. 제38항에 있어서, 상기 적어도 하나의 패드전극 및 상기 적어도 하나의 랜드부 사이에 개재된 점착금속층을 더 포함하는 반도체장치.
  40. 제39항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 반도체장치.
  41. 제38항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 반도체장치.
  42. 제38항에 있어서, 상기 점착금속층은 크롬을 포함하는 반도체장치.
  43. 제38항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 반도체장치.
  44. 제38항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 반도체장치.
  45. 제38항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 반도체장치.
  46. 제38항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 반도체장치.
  47. 제38항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는반도체장치.
  48. 반도체장치를 제조하는 방법에 있어서,
    패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계;
    절연수지응력완충층을 상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 형성하는 단계;
    적어도 하나의 개구를 상기 절연수지응력완충층 속에 형성하는 단계로서, 상기 적어도 하나의 개구는 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치되는 단계; 및
    적어도 하나의 랜드부를 상기 절연수지응력완충층 위에 형성하는 단계를 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막이 상기 절연수지응력완충층에 의해 서로 분리되는 방법.
  49. 제48항에 있어서, 점착층을 상기 랜드부 및 상기 절연수지응력완충층 위에 형성하는 단계;
    절연시트를 상기 점착층 위에 형성하는 단계;
    상기 절연시트 및 상기 점착층을 관통하는 적어도 하나의 관통홀을 형성하는 단계로서, 상기 적어도 하나의 관통홀이 상기 적어도 하나의 랜드부 위에 위치되는 단계; 및
    적어도 하나의 기둥전극을 상기 적어도 하나의 관통홀 속에 형성하는 단계로서, 상기 적어도 하나의 기둥전극은 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 상기 적어도 하나의 기둥전극을 통해 상기 범프에 전기적으로 접속되게 하는 단계를 더 포함하는 방법.
  50. 제49항에 있어서, 상기 적어도 하나의 랜드부가 형성되기 전에 점착금속층을 상기 적어도 하나의 패드전극 및 상기 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 방법.
  51. 제50항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 방법.
  52. 제48항에 있어서, 레벨간절연수지층을 상기 랜드부 및 상기 절연수지응력완충층 위에 형성하는 단계;
    상기 레벨간절연수지층을 관통하며, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀을 형성하는 단계;
    적어도 하나의 기둥접촉을 상기 적어도 하나의 제1관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥접촉은 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 단계;
    점착층을 상기 레벨간절연수지층 위에 형성하는 단계;
    절연시트를 상기 점착층 위에 형성하는 단계;
    상기 절연시트 및 상기 점착층을 관통하며, 상기 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀을 형성하는 단계; 및
    적어도 하나의 기둥전극을 상기 적어도 하나의 관통홀 속에 형성하는 단계로서, 적어도 하나의 기둥전극은 상기 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 상기 적어도 하나의 기둥전극 및 상기 적어도 하나의 기둥접촉을 통해 상기 범프에 전기적으로 접속되게 하는 단계를 더 포함하는 방법.
  53. 제52항에 있어서, 상기 적어도 하나의 랜드부가 형성되기 전에 점착금속층을 상기 적어도 하나의 패드전극 및 상기 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 방법.
  54. 제53항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 방법.
  55. 제48항에 있어서, 점착층을 상기 랜드부 및 상기 절연수지응력완충층 위에 형성하는 단계; 및
    절연시트를 상기 점착층 위에 형성하는 단계를 더 포함하고,
    상기 적어도 하나의 범프는 상기 점착층 및 상기 절연시트 속에 부분적으로 매립되며, 상기 적어도 하나의 범프의 바닥은 상기 랜드부의 상기 상면과 직접 접촉하고, 상기 범프는 상기 점착층에 의해 단단히 지지되며 상기 랜드부에 고정되는 방법.
  56. 제55항에 있어서, 상기 적어도 하나의 랜드부가 형성되기 전에 점착금속층을 상기 적어도 하나의 패드전극 및 상기 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 방법.
  57. 제56항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 방법.
  58. 제48항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 방법.
  59. 제48항에 있어서, 상기 점착금속층은 크롬을 포함하는 방법.
  60. 제48항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 방법.
  61. 제48항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 방법.
  62. 제48항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 방법.
  63. 제48항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 방법.
  64. 제48항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 방법.
  65. 반도체장치를 제조하는 방법에 있어서,
    패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계;
    절연수지응력완충층을 상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 형성하는 단계로서, 상기 절연수지응력완충층은 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 단계;
    상기 절연수지응력완충층 위에서 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부를 형성하는 단계로서, 적어도 하나의 랜드부의 상면이 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속되는 단계;
    점착층을 상기 랜드부 및 상기 절연수지응력완충층 위에 형성하는 단계;
    절연시트를 상기 점착층 위에 형성하는 단계;
    상기 절연시트 및 상기 점착층을 관통하고, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 관통홀을 형성하는 단계; 및
    적어도 하나의 기둥전극을 상기 적어도 하나의 관통홀 속에 형성하는 단계로서, 상기 적어도 하나의 기둥전극은 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 상기 적어도 하나의 기둥전극을 통해 상기 범프에 전기적으로 접속되게 하는 단계를 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리된 방법.
  66. 제65항에 있어서, 상기 적어도 하나의 랜드부가 형성되기 전에 점착금속층을 상기 적어도 하나의 패드전극 및 상기 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 방법.
  67. 제66항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 방법.
  68. 제65항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 방법.
  69. 제65항에 있어서, 상기 점착금속층은 크롬을 포함하는 방법.
  70. 제65항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 방법.
  71. 제65항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 방법.
  72. 제65항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 방법.
  73. 제65항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 방법.
  74. 제65항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 방법.
  75. 반도체장치를 제조하는 방법에 있어서,
    패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계;
    절연수지응력완충층을 상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 형성하는 단계로서, 상기 절연수지응력완충층은 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 단계;
    상기 절연수지응력완충층 위에서 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부를 형성하는 단계로서, 상기 적어도 하나의 랜드부의 상면이 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속되는 단계;
    레벨간절연수지층을 상기 랜드부 및 상기 절연수지응력완충층 위에 형성하는 단계;
    상기 레벨간절연수지층을 관통하며, 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 제1관통홀을 형성하는 단계;
    적어도 하나의 기둥접촉을 상기 적어도 하나의 제1관통홀 속에 형성하는 단계로서, 상기 적어도 하나의 기둥접촉은 상기 적어도 하나의 랜드부의 상기 상면과 접촉하는 바닥부 및 상기 레벨간절연수지층의 상면보다 레벨이 약간 높거나 동일한 상단부를 갖는 단계;
    점착층을 상기 레벨간절연수지층 위에 형성하는 단계;
    절연시트를 상기 점착층 위에 형성하는 단계;
    상기 절연시트 및 상기 점착층을 관통하며, 상기 적어도 하나의 기둥접촉 위에 위치된 적어도 하나의 제2관통홀을 형성하는 단계; 및
    적어도 하나의 기둥전극을 상기 적어도 하나의 관통홀 속에 형성하는 단계로서, 상기 적어도 하나의 기둥전극은 상기 적어도 하나의 기둥접촉의 상단과 접촉하는 바닥부 및 상기 적어도 하나의 범프와 접촉하는 상단부를 가져, 상기 적어도 하나의 랜드부가 상기 적어도 하나의 기둥전극 및 상기 적어도 하나의 기둥접촉을 통해 상기 범프에 전기적으로 접속되게 하는 단계를 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리되는 방법.
  76. 제75항에 있어서, 상기 적어도 하나의 랜드부가 형성되기 전에 점착금속층을 상기 적어도 하나의 패드전극 및 상기 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 방법.
  77. 제76항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 방법.
  78. 제75항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 방법.
  79. 제75항에 있어서, 상기 점착금속층은 크롬을 포함하는 방법.
  80. 제75항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 방법.
  81. 제75항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 방법.
  82. 제75항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 방법.
  83. 제75항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 방법.
  84. 제75항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 방법.
  85. 반도체장치를 제조하는 방법에 있어서,
    패시베이션막 및 적어도 하나의 패드전극을 반도체기판 위에 형성하는 단계;
    절연수지응력완충층을 상기 적어도 하나의 패드전극 및 상기 패시베이션막 위에 형성하는 단계로서, 상기 절연수지응력완충층은 상기 적어도 하나의 패드전극의 적어도 일부 위에 위치된 적어도 하나의 개구를 갖는 단계;
    상기 절연수지응력완충층 위에서 상기 적어도 하나의 패드전극과 전기적으로 접속된 적어도 하나의 랜드부를 형성하는 단계로서, 상기 적어도 하나의 랜드부의 상면이 상기 적어도 하나의 랜드부 위에 위치된 적어도 하나의 범프에 전기적으로 접속되는 단계;
    점착층을 상기 랜드부 및 상기 절연수지응력완충층 위에 형성하는 단계; 및
    절연시트를 상기 점착층 위에 형성하는 단계를 포함하고,
    상기 적어도 하나의 랜드부 및 상기 패시베이션막은 상기 절연수지응력완충층에 의해 서로 분리되고,
    상기 적어도 하나의 범프는 상기 점착층 및 상기 절연시트 속에 부분적으로 매립되며, 상기 적어도 하나의 범프의 바닥은 상기 랜드부의 상기 상면과 직접 접촉하고, 상기 범프는 상기 점착층에 의해 단단히 지지되며 상기 랜드부에 고정되는 방법.
  86. 제85항에 있어서, 상기 적어도 하나의 랜드부가 형성되기 전에 점착금속층을 상기 적어도 하나의 패드전극 및 상기 절연수지응력완충층 위에 형성하는 단계를 더 포함하는 방법.
  87. 제86항에 있어서, 상기 점착금속층은 상기 적어도 하나의 패드전극과는 높은 점착도 및 완만한 금속간확산을 가지며 상기 절연수지응력완충층과는 높은 점착도를 가지는 금속을 포함하는 방법.
  88. 제85항에 있어서, 상기 점착금속층은 티타늄기반합금을 포함하는 방법.
  89. 제85항에 있어서, 상기 점착금속층은 크롬을 포함하는 방법.
  90. 제85항에 있어서, 상기 적어도 하나의 랜드부는 상기 절연수지응력완충층 위로 뻗어있는 재배선층의 일부를 포함하는 방법.
  91. 제85항에 있어서, 상기 절연수지응력완충층은 200℃ 이상의 분해온도를 갖는 유기수지재료를 포함하는 방법.
  92. 제85항에 있어서, 상기 절연수지응력완충층은 열경화성수지조성물을 구비한 방법.
  93. 제85항에 있어서, 상기 절연수지응력완충층은 광감성수지조성물을 포함하는 방법.
  94. 제85항에 있어서, 상기 적어도 하나의 범프는 구형상의 솔더범프를 포함하는 방법.
KR10-2001-0006468A 2000-02-09 2001-02-09 플립칩반도체장치 및 그 제조방법 KR100416921B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-38071 2000-02-09
JP2000038071A JP3386029B2 (ja) 2000-02-09 2000-02-09 フリップチップ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010083167A true KR20010083167A (ko) 2001-08-31
KR100416921B1 KR100416921B1 (ko) 2004-02-05

Family

ID=18561868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0006468A KR100416921B1 (ko) 2000-02-09 2001-02-09 플립칩반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6559540B2 (ko)
JP (1) JP3386029B2 (ko)
KR (1) KR100416921B1 (ko)
TW (1) TW483077B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732847B1 (ko) * 2005-12-29 2007-06-27 매그나칩 반도체 유한회사 이미지 센서의 제조방법
WO2011132971A2 (ko) * 2010-04-22 2011-10-27 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525424B2 (en) * 2000-04-04 2003-02-25 Texas Instruments Incorporated Semiconductor device and its manufacturing method
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
US20050184368A1 (en) * 2003-01-21 2005-08-25 Huang Chien P. Semiconductor package free of substrate and fabrication method thereof
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4746342B2 (ja) * 2005-04-15 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP5253158B2 (ja) * 2005-06-14 2013-07-31 キューファー アセット リミテッド． エル．エル．シー． ポストおよびペネトレーション相互接続
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR100752665B1 (ko) * 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
EP2074647B1 (en) * 2006-10-17 2012-10-10 Cufer Asset Ltd. L.L.C. Wafer via formation
US7705613B2 (en) * 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP4413240B2 (ja) * 2007-03-05 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
TW200906260A (en) * 2007-07-20 2009-02-01 Siliconware Precision Industries Co Ltd Circuit board structure and fabrication method thereof
US7892894B2 (en) * 2007-09-20 2011-02-22 Stats Chippac Ltd. Method of manufacturing integrated circuit package system with warp-free chip
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5150578B2 (ja) * 2008-08-08 2013-02-20 株式会社東芝 半導体装置及びその製造方法
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
JP6163714B2 (ja) * 2012-08-27 2017-07-19 富士通株式会社 半導体装置の製造方法および半導体装置
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
JP6371583B2 (ja) 2014-05-20 2018-08-08 ローム株式会社 半導体パッケージ、ｐｃｂ基板および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
US6324048B1 (en) * 1998-03-04 2001-11-27 Avx Corporation Ultra-small capacitor array
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
JP3287310B2 (ja) * 1998-06-30 2002-06-04 カシオ計算機株式会社 半導体装置及びその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001118959A (ja) * 1999-08-06 2001-04-27 Toppan Printing Co Ltd 接続端子及びそれを用いた半導体装置
JP3394480B2 (ja) * 1999-10-22 2003-04-07 九州日本電気株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732847B1 (ko) * 2005-12-29 2007-06-27 매그나칩 반도체 유한회사 이미지 센서의 제조방법
WO2011132971A2 (ko) * 2010-04-22 2011-10-27 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
WO2011132971A3 (ko) * 2010-04-22 2012-03-08 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법

Also Published As

Publication number Publication date
US20010023993A1 (en) 2001-09-27
TW483077B (en) 2002-04-11
JP3386029B2 (ja) 2003-03-10
KR100416921B1 (ko) 2004-02-05
JP2001223242A (ja) 2001-08-17
US6559540B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
KR100416921B1 (ko) 플립칩반도체장치 및 그 제조방법
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
US7598117B2 (en) Method for manufacturing semiconductor module using interconnection structure
TWI582937B (zh) 封裝結構
JP5375708B2 (ja) 半導体装置の製造方法
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
KR100571081B1 (ko) 범프 및 그 제조 방법
EP1775768A1 (en) Semiconductor device having three-dimensional stack structure and method for manufacturing the same
EP1324851A1 (en) Polymer collar for solder bumps
JP2001135663A (ja) 半導体装置及びその製造方法
US7067350B1 (en) Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
US10129980B2 (en) Circuit board and electronic component device
JP2022549632A (ja) はんだ接合部間の架橋の防止
JP3721175B2 (ja) 半導体装置の製造方法
US7344971B2 (en) Manufacturing method of semiconductor device
KR101887306B1 (ko) 범프-온-트레이스 칩 패키징용 디바이스 및 그 형성 방법
JP2010109293A (ja) 配線構造の製造方法及び低温配線部品回収方法
US20120126397A1 (en) Semiconductor substrate and method thereof
JP3296344B2 (ja) 半導体装置およびその製造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
KR100343454B1 (ko) 웨이퍼 레벨 패키지
JP2003037210A (ja) 半導体装置およびその製造方法
US20230136778A1 (en) Semiconductor substrate structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee