JP2022549632A - はんだ接合部間の架橋の防止 - Google Patents

はんだ接合部間の架橋の防止 Download PDF

Info

Publication number
JP2022549632A
JP2022549632A JP2022518632A JP2022518632A JP2022549632A JP 2022549632 A JP2022549632 A JP 2022549632A JP 2022518632 A JP2022518632 A JP 2022518632A JP 2022518632 A JP2022518632 A JP 2022518632A JP 2022549632 A JP2022549632 A JP 2022549632A
Authority
JP
Japan
Prior art keywords
substrate
pad
pads
top surface
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022518632A
Other languages
English (en)
Other versions
JPWO2021059047A5 (ja
Inventor
理沙 宮澤
敬仁 渡邊
裕幸 森
圭司 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022549632A publication Critical patent/JP2022549632A/ja
Publication of JPWO2021059047A5 publication Critical patent/JPWO2021059047A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H01L2224/17055—Bump connectors having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

接続構造を製造する方法が開示される。この方法は、上面を有し、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドを含む基板を用意することを含む。また、この方法は、パッドに近い基板の上面の部分および各パッドのパッド面に表面処理を適用して、上面の少なくとも一部およびパッドのパッド面を粗くすることを含む。

Description

本発明は、一般的にははんだ付けの技術に関し、より詳細には、接続構造を製造する方法、接続構造、および電子機器に関する。
チップ間の広帯域信号伝送の要求の高まりに応じて、電子機器の性能向上のため、鉛フリーはんだによるファインピッチ相互接続が開発されている。相互接続のピッチ幅の微細化に伴って、ＢＧＡ（ボール・グリッド・アレイ）、ＱＦＰ（クワッド・フラット・パッケージ）、フリップ・チップ等、多種多様な組み立て技術において、隣り合うはんだ接合部の架橋が大きな欠陥のうちの１つとなっている。
本発明の一実施形態によれば、接続構造を製造する方法が提供される。この方法は、上面を有し、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドを含む基板を用意することを含む。また、この方法は、パッドに近い基板の上面の少なくとも一部および各パッドのパッド面の両者に表面処理を適用して、上面の少なくとも一部およびパッドのパッド面を粗くすることを含む。
本発明の一実施形態に係る方法により製造された接続構造は、隣り合うパッド上に形成されたはんだ接合部のはんだ付け時の架橋を防止可能である。表面粗さを増大させる表面処理の適用によって、溶融はんだに対するパッドのパッド面の濡れ性および基板の上面の非濡れ性が向上する。このため、はんだ接合部間のピッチが細かくなった場合であっても、はんだ接合部の信頼性を向上させることができる。さらに、接続構造ひいては接続構造を含む電子機器の生産コストを抑えられるとともに、生産歩留まりを向上させることができる。
好適な一実施形態において、基板の上面は、溶融はんだに対して低い濡れ性を有し、各パッドのパッド面は、高い濡れ性を有する。表面処理の適用によって、露出面の異なる濡れ性がそれぞれの強化方向で変化する。低濡れ性の基板の上面は、非濡れ性がさらに進む一方、高濡れ性のパッド面は、濡れ性がさらに進む。
特定の一実施形態において、表面処理の適用後の基板の上面の少なくとも一部は、０．４μｍ超２μｍ未満の粗さパラメータ（Ｒａ）を有する。
特定の一実施形態において、パッドは、金属材料を含み、パッドに隣り合う上面の少なくとも一部は、有機材料を含む。特定の別の実施形態において、有機材料を含む部分は、有機基板、基板上に配設された誘電体層、基板上に配設されたはんだレジスト層、基板上に配設された接着剤、およびこれらの組み合わせから成る群から選択される部材により設けられている。
好適な一実施形態において、表面処理は、サンドブラストを含む。サンドブラストでは、化学的な表面状態を大きく変えることなく、露出面を機械的および物理的に改質する。また、適当な研磨粒子の使用によって、パッドのパッド面および基板の上面の一部の粗さをより広い制御範囲でより正確に制御することができる。
特定の一実施形態において、この方法は、パッドのうちの対応する１つの上にそれぞれ配設された一組のはんだ接合部を形成することをさらに含む。
好適な一実施形態において、一組のはんだ接合部を形成することは、表面処理が適用されたパッドのパッド面および基板の上面の部分の少なくとも一部にはんだ材料を塗布することを含む。一組のはんだ接合部を形成することは、はんだ材料を加熱して、一組のはんだ接合部を形成することをさらに含む。表面処理が適用された基板の上面の部分が囲むパッドのパッド面は、塗布したはんだ材料の加熱によってはんだ接合部を完成させるはんだ付けプロセスに適する。
好適な一実施形態において、基板は、当該基板上に配設され、一組のパッドの隣に位置する縁部を有するとともに、縁部に位置して露出した一組の側面接続パッドを含む相互接続層であり、各側面接続パッドが、基板上に配設されたパッドのうちの対応する１つに対して配置された、相互接続層をさらに含む。新規な側面接続の導入によって、相互接続層による配線の取り回しの柔軟性が向上する。このため、取り回しの柔軟性の向上により配線を最適化可能であることから、相互接続構造を用いた電子機器の性能を向上させることができる。また、相互接続層を使用するチップの端子レイアウトの制約が緩和される。隣り合うパッド上に形成された側面接続の架橋を防止可能であることから、このような電子機器の歩留まりおよび信頼性が向上する。
好適な一実施形態において、各側面接続パッドは、相互接続層の上面で露出した上面および相互接続層の縁部で露出した縁部面を有し、縁部面は、パッドのうちの対応する１つの側を向いている。このため、縁部面および上面の両者が側面接続に関与して接触面積が増えることから、側面接続の信頼性および製造歩留まりを向上させることができる。
特定の一実施形態において、この方法は、一組のはんだ接合部を形成して、相互接続層の側面接続パッドをそれぞれ、基板上に配設されたパッドと接続することをさらに含む。
本発明の別の実施形態によれば、接続構造を製造する方法が提供される。この方法は、上面を有し、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドを含む基板を用意することを含む。基板の上面は、表面粗さを増大させる表面処理が適用されたパッドに近い少なくとも一部を有する。各パッドのパッド面は、表面処理が適用された少なくとも一部を有する。この方法は、パッドのうちの対応する１つの上にそれぞれ配設された一組のはんだ接合部を形成することをさらに含む。
本発明の一実施形態に係る方法により製造された接続構造は、隣り合うパッド上に形成されたはんだ接合部のはんだ付け時の架橋を防止可能である。表面粗さを増大させる表面処理の適用によって、溶融はんだに対するパッドのパッド面の濡れ性および基板の上面の非濡れ性が向上する。このため、はんだ接合部間のピッチが細かくなった場合であっても、はんだ接合部の信頼性を向上させることができる。さらに、接続構造ひいては接続構造を含む電子機器の生産コストを抑えられるとともに、生産歩留まりを向上させることができる。
本発明の他の実施形態によれば、上面と、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドと、を有する基板を含む接続構造が提供される。この接続構造において、上面は、当該上面の別の部分よりも粗いパッドに近い部分を有し、各パッドのパッド面は、基板上に形成された別の導電性材料の露出面よりも粗い。
本発明の他の実施形態によれば、上面と、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドと、を有する基板を含む接続構造が提供される。この接続構造において、基板は、表面粗さを増大させる表面処理が適用された上面の少なくとも一部を有する。さらに、各パッドは、表面処理が適用されたパッド面の少なくとも一部を有する。
本発明の実施形態に係る接続構造は、隣り合うパッド上に形成されたはんだ接合部のはんだ付け時の架橋を防止可能である。表面粗さを増大させる表面処理の適用によって、溶融はんだに対するパッドのパッド面の濡れ性および基板の上面の非濡れ性が向上する。このため、はんだ接合部間のピッチが細かくなった場合であっても、はんだ接合部の信頼性を向上させることができる。
本発明の別の実施形態によれば、上面と、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドと、を有する基板を含む電子機器が提供される。この電子機器において、基板は、表面粗さを増大させる表面処理が適用された上面の部分を有し、各パッドは、表面処理が適用されたパッド面の部分を有する。
本発明の一実施形態に係る電子機器は、隣り合うパッド上に形成されたはんだ接合部に関して、信頼性を向上可能である。表面粗さを増大させる表面処理の適用によって、溶融はんだに対するパッドのパッド面の濡れ性および基板の上面の非濡れ性が向上する。このため、はんだ接合部間のピッチが細かくなった場合であっても、はんだ接合部の信頼性を向上させることができる。
特定の一実施形態において、この電子機器は、パッドのうちの対応する１つの上にそれぞれ配設された一組のはんだ接合部と、基板に搭載された１つまたは複数の電子部品と、を備える。各電子部品は、はんだ接合部のうちの少なくとも１つを使用する。
その他の特徴および利点については、本発明の技術によって実現される。本発明の他の実施形態および態様を本明細書において詳しく説明するが、これらは、特許請求の範囲に係る発明の一部と考えられる。
本発明と見なされる主題は、本明細書の末尾の特許請求の範囲において詳細に示すとともに、明瞭に請求する。本発明の上記および他の特徴および利点については、添付の図面と併せた以下の詳細な説明によって明らかとなる。なお、図中の各要素および各層のサイズおよび相対位置は、必ずしも原寸に比例して描画してはいない。これらの要素または層の一部は、図面を見やすくするため、任意に拡大および位置決めしている。
本発明の例示的な一実施形態に係る、相互接続基板の模式図である。 本発明の例示的な一実施形態に係る、相互接続基板の模式図である。 本発明の例示的な一実施形態に係る、相互接続層のターゲット基板上への転移に用いられる相互接続層担持構造の模式図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセス中のはんだ接合部の形成に際して得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセス中のはんだ接合部の形成に際して得られる構造の断面図である。 本発明の例示的な一実施形態に係る、相互接続基板の製造プロセス中のはんだ接合部の形成に際して得られる構造の断面図である。 本発明の例示的な一実施形態に係る、表面粗さを増大させる表面処理の模式図である。 本発明の例示的な一実施形態に係る、表面粗さを増大させる表面処理を施していない状態の側面接続パッドおよび導電性パッド上への形成が予想されるはんだ接合部の模式図である。 本発明の例示的な一実施形態に係る、表面粗さを増大させる表面処理を施した状態の側面接続パッドおよび導電性パッド上への形成が予想されるはんだ接合部の模式図である。 さまざまな条件で測定された接触角を示した図である。 さまざまな条件で測定された接触角を示した図である。 さまざまな条件で測定された接触角を示した図である。 さまざまな条件で測定された接触角を示した図である。 さまざまな条件で測定された接触角を示した図である。 さまざまな条件で測定された接触角を示した図である。 粗さパラメータ（Ｒａ、Ｒｑ）対表面状態のグラフである。 粗さパラメータ（Ｒａ、Ｒｑ）対表面状態のグラフである。 計算流体力学シミュレーションのためのモデリング構造の上面図である。 計算流体力学シミュレーションのためのモデリング構造の断面図である。 図１０に示すモデリング構造における樹脂構成要素の表面のさまざまな接触角で実施されたシミュレーションの結果を示した図である。 図１０に示すモデリング構造における樹脂構成要素の表面のさまざまな接触角で実施されたシミュレーションの結果を示した図である。 図１０に示すモデリング構造における樹脂構成要素の表面のさまざまな接触角で実施されたシミュレーションの結果を示した図である。 本発明の例示的な一実施形態に係る、相互接続層の周りの電子機器の断面図である。 本発明の例示的な一実施形態に係る、電子機器の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、電子機器の製造プロセスにおいて得られる構造の断面図である。 本発明の例示的な一実施形態に係る、電子機器の製造プロセスにおいて得られる構造の断面図である。
以下、特定の実施形態に関して本発明を説明するが、当業者には、後述の実施形態がほんの一例に過ぎず、本発明の範囲を制限するものではないことが了解される。図１Ａ～図１３Ｃを参照して実施形態を説明する際、複数の同一要素が総称的な参照番号で識別される一方、これら複数の個々の要素はそれぞれ、総称的な参照番号に付された個々の添字参照番号によって識別され得る。たとえば、図１Ａに示す複数のボンディング・パッドは、番号１１２によって総称的に参照され、個々のボンディング・パッドは、番号１１２－１および１１２－２によって参照される。
本発明の１つまたは複数の実施形態は、表面粗さを増大させる表面処理をはんだ付け用パッド面および当該パッド面に近い基板面の部分に施して、溶融はんだに対するパッド面の濡れ性および溶融はんだに対する基板面の一部の非濡れ性を向上させた接続構造体、接続構造体を含む電子機器、接続構造を製造する方法を対象とする。
以下、図１Ａおよび図１Ｂを参照して、本発明の例示的な一実施形態に係る、チップ搭載前の相互接続構造の概要を説明する。
図１Ａおよび図１Ｂは、搭載チップを相互接続する相互接続構造１００の模式図である。相互接続基板１００は、はんだ付け後の接続構造に対応する。図１Ａおよび図１Ｂはそれぞれ、相互接続基板１００の断面図および上面図である。なお、図１Ａに示す断面図は、図１Ｂの上面図において「Ｘ」で示す断面に対応する。
図１Ａに示すように、相互接続基板１００は、有機ベース基板１１０と、有機ベース基板１１０上に形成されたチップ・ボンディング用の複数のボンディング・パッド１１２と、有機ベース基板１１０上に形成された側面接続用の一組の導電性パッド１１４と、有機ベース基板１１０上に配設された相互接続層１３０と、を含む。
有機ベース基板１１０としては、ガラス・エポキシ・コア等のコアおよび層間誘電体を伴う適当な数の配線層を有する積層基板が可能であり、任意の標準的な積層プロセスにより製造可能である。ボンディング・パッド１１２および導電性パッド１１４としては、積層基板の最外層が可能である。各ボンディング・パッド１１２は、有機ベース基板１１０中の配線を介して、信号ラインに接続されている。各導電性パッド１１４は、有機ベース基板１１０中の配線を介して、電流が電源に帰還する経路である信号帰還電流経路として機能し得る電源または接地ラインに接続されている。ボンディング・パッド１１２、導電性パッド１１４、および配線は、金属材料（たとえば、Ｃｕ、Ａｌ等）および他の導電性材料のいずれか１つで構成されている。特定の一実施形態においては、金属銅を使用可能である。なお、図示の都合上、有機ベース基板１１０の内側の内部構造については、図面上で省略している。また、有機ベース基板１１０は、記載の実施形態における基板として採用している。ただし、基板としては、ガラス基板等の無機基板も採用可能である。
また、特定の一実施形態において、相互接続基板１００は、有機ベース基板１１０上に形成されたはんだレジスト層１１６を含む。各ボンディング・パッド１１２は、はんだレジスト層１１６により被覆可能であるとともに、内部に形成された開口を通じてはんだレジスト層１１６から露出可能である。各ボンディング・パッド１１２は、はんだレジスト層１１６の開口内に形成された予備はんだ１１８を有し得る。また、各導電性パッド１１４は、はんだレジスト層１１６により一部を被覆可能であるとともに、有機ベース基板１１０上に配設された相互接続層１３０に近い一方の縁部において、はんだレジスト層１１６から露出可能である。パッド１１２、１１４の厚さとしては通常、１～２０マイクロメートルの範囲が可能である。はんだレジスト層１１６の厚さとしては、その適切な膜厚の範囲内が可能であり、通常は、２～５０マイクロメートルの範囲が可能である。なお、有機材料であり得るはんだレジスト層１１６は、有機ベース基板上に配設された絶縁層として使用可能である。ただし、はんだレジスト層１１６の使用の代わりとして、はんだマスク材料以外の無機絶縁材料等の絶縁材料の誘電体層も考えられる。
複数のボンディング・パッド１１２は、複数のグループに分割可能である。あるグループのボンディング・パッド（以下、第１のグループと称する）１１２－１は、相互接続基板１００上のフリップチップ・エリア（第１のフリップチップ・エリアと称する）１１０ｂ－１に位置決めされている。別のグループのボンディング・パッド（以下、第２のグループと称する）１１２－２は、相互接続基板１００上の異なるフリップチップ・エリア（第２のフリップチップ・エリアと称する）１１０ｂ－２に位置決めされている。第２のグループのボンディング・パッド１１２－２は、第１のグループのボンディング・パッド１１２－１からある距離に位置し得る。なお、ボンディング・パッド１１２－１、１１２－２上に形成された予備はんだ１１８－１、１１８－２は、図１Ｂの上面図に示している。第１および第２のフリップチップ・エリア１１０ｂ－１、１１０ｂ－２はそれぞれ、後続のチップ搭載プロセス後にあるチップ（以下、第１のチップと称する）および別のチップ（以下、第２のチップと称する）が搭載されるエリアである。
相互接続層１３０は、有機ベース基板１１０の上面上に配設され、第１および第２のグループのボンディング・パッド１１２－１、１１２－２間の規定エリア１１０ａ内に位置する。相互接続層１３０が配設された規定エリア１１０ａには、はんだレジストが存在しない。相互接続層１３０は、適当なアライメント・マークを用いて規定エリア１１０ａに正確に位置決め可能であるとともに、有機ベース基板１１０に取り付け可能である。なお、相互接続層１３０の規定エリア１１０ａは、第１および第２のフリップチップ・エリア１１０ｂ－１、１１０ｂ－２の両者と部分的に重なり合う。また、相互接続層１３０が配設された規定エリア１１０ａは、相互接続層１３０の上面およびはんだレジスト層１１６の上面の高さを調整するように窪ませることができる。
相互接続層１３０は、接着剤１３２によって、有機ベース基板１１０の上面にボンディングされている。接着剤１３２としては、ペーストもしくは液状タイプまたはフィルム・タイプの接着材料を使用可能である。
図１Ａをさらに参照して、この図は、相互接続層１３０の構造をより詳しく示している。相互接続層１３０は、有機絶縁材料１３４と、有機絶縁材料１３４に埋め込まれた導電性パターン１３６と、有機絶縁材料１３４により提供可能な相互接続層１３０の上面１３０ａで露出した複数のパッド１４０、１４１および１４２と、を含む。相互接続層１３０のパッド１４０、１４１および１４２は、２つの種類に分割される。第１の種類は、側面接続に用いられる側面接続パッド１４０であり、第２の種類は、チップ・ボンディングに用いられるボンディング・パッド１４１、１４２である。
なお、有機絶縁材料１３４は、記載の実施形態における相互接続層１３０の絶縁材料として採用している。有機ベース基板１１０を採用の場合は、相互接続層１３０と（パッケージ基板として通常用いられる）有機ベース基板１１０との間のＣＴＥの不整合を緩和するため、有機材料が好ましい。ただし、絶縁材料は、有機材料に限定されない。別の実施形態においては、絶縁材料として、無機絶縁材料を採用することも可能である。
記載の実施形態において、第１のフリップチップ・エリア１１０ｂ－１に関する代表的な説明の通り、相互接続層１３０は、有機ベース基板１１０上に配設された複数組の導電性パッド１１４－１および１１４－２の隣に位置する縁部Ｅ１およびＥ２を有する。一組の側面接続パッド１４０－１は、縁部Ｅ１に位置して露出する。各側面接続パッド１４０－１は、有機ベース基板１１０上に配設された導電性パッド１４４－１のうちの対応する１つに対して配置されている。一組の導電性パッド１１４－１が相互接続層１３０に近い一方の縁部に沿って所定の間隔（たとえば、ピッチ幅）で一列に配置されている場合は、一組の側面接続パッド１４０－１もまた、相互接続層１３０の縁部Ｅ１に沿って、導電性パッド１１４－１の間隔に一致する所定の間隔（たとえば、ピッチ幅）で一列に配置されている。特定の制限はないものの、特定の一実施形態において、側面接続パッド１４０－１および導電性パッド１１４－１は、１対１の関係にある。
各側面接続パッド１４０は、相互接続層１３０の上面１３０ａで露出した上面ＴＳと、相互接続層１３０の一方の縁部（たとえば、Ｅ１およびＥ２）で露出した縁部面ＥＳと、を有する。上面ＴＳが有機ベース基板１１０の上面と平行である一方、縁部面ＥＳは、有機ベース基板１１０の上面と垂直であり、導電性パッド１１４のうちの対応する１つの側を向いている。好適な一実施形態において、各側面接続パッド１４０の縁部面ＥＳまたは上面ＴＳあるいはその両方は、バリア・メタル層を有する。バリア・メタル層の例としては、Ａｕ／Ｐｄ／ＮｉスタックおよびＡｕ／Ｎｉスタック（最初の元素（たとえば、いずれの場合もＡｕ）がスタックの最上部である）、Ａｕ層、ならびにＰｄ層が挙げられる。なお、Ａｕ、Ｐｄ、Ｎｉ等の記号は、スタックの各層に含まれる主要な元素を表すが、この各層には、合金を形成するための少量もしくは微量の他の元素を含むこと、または、製造プロセスによって少量もしくは微量の添加物を含むこと、あるいはその両方が可能である。また、有機ベース基板１１０上に配設されたボンディング・パッド１１２および導電性パッド１１４はそれぞれ、類似のバリア・メタル層を有していてもよいし、または有していなくてもよい。
また、図１Ａおよび図１Ｂに示すように、相互接続基板１００は、相互接続層１３０の１つの側面接続パッド１４０を有機ベース基板１１０上に配設された１つの対応する導電性パッド１１４とそれぞれ接続する一組のはんだ接合部１１９を具備し得る。各はんだ接合部１１９は、側面接続パッド１４０（上面ＴＳおよび縁部面ＥＳ）および導電性パッド１１４の露出面に接触する。なお、導電性パッド１１４－１、１１４－２および側面接続パッド１４０－１、１４０－２上に形成されたはんだ接合部１１９－１、１１９－２は、図１Ｂの上面図にも示している。記号「Ｇ」が接地を示す一方、記号「Ｐ」は電源を示す。
記載の実施形態において、パッド１１２、１１４および基板は、表面粗さを増大させる表面処理が適用された表面（導電性パッド１１４およびボンディング・パッド１１２のパッド面ＰＳならびに導電性パッド１１４およびボンディング・パッド１１２の周りの基板面ＳＳ）をそれぞれ有する。１つまたは複数の実施形態において、表面処理には、サンドブラストまたはプラズマ処理あるいはその両方を含む。したがって、導電性パッド１１４は、基板面ＳＳから露出し、他の未処理パッドの露出面よりも粗いパッド面ＰＳを有する。また、ボンディング・パッド１１２は、基板面ＳＳから露出し、他の未処理パッドの露出面よりも粗いパッド面ＰＳを有する。また、基板は、基板面の他の部分よりも粗い、導電性パッド１１４およびボンディング・パッド１１２に近い基板面ＳＳの一部を有する。
なお、基板面ＳＳは、基板本体としての有機ベース基板１１０および基板本体上に形成されたはんだレジスト層１１６を含む部分の表面として規定される。基板面ＳＳには、はんだレジスト層１１６の上面、はんだレジスト、相互接続層、および接着剤のない有機ベース基板１１０の上面、または接着剤１３２の表面の少なくとも一部、あるいはその組み合わせを含み得る。
基板面ＳＳは、はんだレジスト層１１６、有機ベース基板１１０、または接着剤１３２、あるいはその組み合わせの有機材料によって与えることができ、溶融はんだに対する濡れ性が低い。導電性パッド１１４およびボンディング・パッド１１２それぞれのパッド面ＰＳは、溶融はんだに対する濡れ性が高い。なお、用語「低い濡れ性（ｌｏｗ ｗｅｔｔａｂｉｌｉｔｙ）」は、当該表面の接触角が９０°超（９０°＜θ≦１８０°）であることを意味する。一方、用語「高い濡れ性（ｈｉｇｈ ｗｅｔｔａｂｉｌｉｔｙ）」は、当該表面の接触角が９０°未満（０°＜θ＜９０°）であることを意味する。また、接触角（θ）は、液体（溶融はんだ）－空気界面が固体（パッド１１２、１１４の導電性材料または基板の有機材料）－液体界面と会合する角度であり、濡れ性の逆の評価基準を与える。
特定の一実施形態において、表面処理を適用した基板面ＳＳの部分の粗さパラメータ（Ｒａ）は、表面処理後のはんだレジスト層の厚さが十分に保たれる限り、０．４μｍ超２μｍ未満、より好ましくは０．５μｍ超１μｍ未満である。ここで、Ｒａは、算術の平均粗さを表す。他の粗さパラメータに関して、基板面ＳＳの上記部分の粗さパラメータ（Ｒｑ）としては、７００ｎｍ超４μｍ未満、より好ましくは０．８μｍ超２μｍ未満が可能である。ここで、Ｒｑは、二乗平均平方根粗さを表す。パッド面ＰＳについても同じことが当てはまる。
さらに、相互接続層１３０のパッド１４０、１４１、１４２はそれぞれ、相互接続層１３０の上面１３０ａから露出し、表面粗さを増大させる表面処理が適用されていない他の未処理パッドの露出面よりも粗いパッド面を有し得る。また、相互接続層１３０の上面１３０ａは、パッド１４０、１４１、１４２に近く、表面粗さを増大させる表面処理が適用されていない相互接続層１３０の他の部分よりも粗い部分を有し得る。
記載の実施形態において、第１のフリップチップ・エリア１１０ｂ－１に関する代表的な説明の通り、側面接続パッド１４０－１、導電性パッド１１４－１、ひいてははんだ接合部１１９－１は、フリップチップ・エリア１１０ｂ－１内に位置する。別のフリップチップ・エリア１１０ｂ－２についても同じことが当てはまる。ただし、側面接続（側面接続パッド１４０、導電性パッド１１４、およびはんだ接合部１１９）の位置は、制限を受けない。別の実施形態において、側面接続は、チップ・ボンディングと直接関与しないため、フリップチップ・エリア１１０ｂから離れた位置に配置される。
ここで、相互接続層１３０の構造に再び着目して、ボンディング・パッド１４１、１４２は、相互接続層１３０の上面１３０ａで有機絶縁材料１３４から露出する。相互接続層１３０のボンディング・パッド１４１、１４２は、有機ベース基板１１０上に配設されたボンディング・パッド１１２と併せて、その上に配設されるチップの搭載に用いられる。記載の実施形態において、相互接続層１３０のボンディング・パッド１４１、１４２は、機能上２つの種類に分割される。第１の種類は、電源または接地用の第１のボンディング・パッド１４１であり、第２の種類は、チップ間の信号伝送用の第２のボンディング・パッド１４２である。
電源または接地用の第１のボンディング・パッド１４１はそれぞれ、有機絶縁材料１３４に埋め込まれた配線（導電性パターン１３６の一部である）を介して、対応する側面接続パッド１４０に接続されており、これがさらに、はんだ接合部１１９を通じて、有機ベース基板１１０の電源または接地ラインに接続されている。
また、相互接続層１３０のボンディング・パッド１４１、１４２は、接続相手に関して、複数のグループに分割される。あるグループのボンディング・パッド（以下、第１の組と称する）１４１－１、１４２－１は、第１のフリップチップ・エリア１１０ｂ－１に位置決めされており、別のグループのボンディング・パッド（以下、第２の組と称する）１４１－２、１４２－２は、第２のフリップチップ・エリア１１０ｂ－２に位置決めされている。図１Ａには示していないものの、第１の組の１つのボンディング・パッド１４２－１は、有機絶縁材料１３４に埋め込まれた配線またはトレース（導電性パターン１３６の一部でもある）によって、第２の組の対応するボンディング・パッド１４２－２に電気接続されている。なお、導電性パターン１３６には、有機絶縁材料の１つまたは複数の中間層を含む複数の導電性層を含み、中間層を通じて形成された導電性ビアによって、隣り合う導電性層の一部が接続され得る。また、導電性パターン１３６は、有機絶縁材料によって隔離された複数の電気経路を含む。
図１Ａの記載において、ボンディング・パッド１４１－１は、同じフリップチップ・エリア１１０ｂ－１内に位置する側面接続パッド１４０－１に接続されているが、異なるフリップチップ・エリア１１０ｂ－２内に位置する別の側面接続パッド１４０－２には接続されていない。ただし、複数のチップ間で電源および接地を共有可能であることから、第１のチップ用の電源または接地ラインは、第２のチップ用の電源または接地ラインに接続可能である。
なお、図１Ｂにおいては、各チップについて、４つのボンディング・パッド１４１、１４２、２つのはんだ接合部（２つの側面接続パッド１４０および２つの導電性パッド１１４）、ならびに有機ベース基板１１０の２つのボンディング・パッド１１２のみが存在する。ただし、各チップについて、ボンディング・パッドの数、はんだ接合部の数（ひいては、側面接続パッドの数および導電性パッドの数）、および有機ベース基板１１０のボンディング・パッドの数は、制限を受けず、チップの仕様によって決まり得る。また、フリップチップ・エリアの数は、２つに限定されない。
後述の通り、相互接続層１３０の第１の組のボンディング・パッド１４１－１、１４２－１および有機ベース基板１１０の第１のグループのボンディング・パッド１１２－１は、２次元アレイとして形成され、第１のチップの端子バンプを受容するように構成されている。他のチップについても同じことが当てはまる。
記載の実施形態において、図１に示す相互接続層１３０は、新規な相互接続層担持構造を用いて、有機ベース基板１１０上に取り付け可能である。以下、図２を参照して、本発明の例示的な一実施形態に係る、相互接続層のターゲット基板上への転移に用いられる相互接続層担持構造１２０を説明する。
図２は、相互接続層１３０の有機ベース基板１１０上への転移によって、図１Ａおよび図１Ｂに示す相互接続基板１００を製造するのに使用可能な相互接続層担持構造の模式図である。図２は、相互接続層担持構造１２０の断面図である。
図２に示すように、相互接続層担持構造１２０は、支持基板１２２、支持基板１２２上に形成された剥離層１２４、および剥離層１２４上に形成された相互接続層部１３１を含む。なお、図２に示す相互接続層部１３１は、図１に示す相互接続層１３０に対応しており、図１Ａに対して上面および下面を上下逆に示している。
支持基板１２２は、剛性の安定した基板で、相互接続層部１３１の製造に用いられる。支持基板１２２としては、適切な剛性および安定性をもたらす限り、好適な任意の基板である。１つまたは複数の実施形態において、支持基板１２２としては、ガラス、シリコン等の半導体、セラミック等を含む無機基板が可能である。好適な一実施形態において、支持基板１２２は、ガラス基板である。ガラス基板は、たとえばシリコン基板と比較して、相互接続層部１３１の構築に用いられる有機材料により近い透明度および熱膨張係数（ＣＴＥ）（３～１２ｐｐｍ／℃）を有するためである。このようなガラス基板の例としては、ソーダ・ライム・ガラス、ホウケイ酸ガラス、溶融シリカ、合成石英ガラスが挙げられるが、これらはほんの数例に過ぎない。
剥離層１２４は、適当な処理によって支持基板１２２から相互接続層部１３１を剥離するように構成された剥離被膜である。支持基板１２２が透明の場合は、支持基板１２２の裏面からＵＶ（紫外）／ＩＲ（赤外）／可視光を剥離層１２４に照射して、支持基板１２２から相互接続層部１３１を剥離することができる。
１つまたは複数の実施形態において、剥離層１２４としては、ウェハ・ボンディング／脱ボンディング技術の分野において、レーザ照射による支持基板界面からの脱ボンディングを可能にする任意既知の感光剥離層が可能である。特定の一実施形態においては、吸収した光エネルギーを熱に変換する光－熱変換剥離被膜を剥離層１２４として使用可能である。これら特定の実施形態において、剥離層１２４は、相互接続層部１３１が有機ベース基板１１０に固定された後のレーザ照射によるアブレーションによって、燃焼、分離、または分解可能である。他の実施形態において、剥離層１２４としては、熱またはＵＶ照射によって接着性が消失または低下する熱またはＵＶ剥離性接着層が可能である。剥離後、剥離層１２４の残留物を必要に応じて洗浄可能である。さらに他の実施形態においては、機械的剥離法、熱的脱離法、および溶媒剥離法等、既知の脱ボンディング法のいずれかを採用可能である。
図１を参照して説明した通り、相互接続層部１３１は、有機絶縁材料１３４と、支持基板１２２の側を向き、有機絶縁材料１３４に埋め込まれた複数のパッド１４０～１４２と、有機絶縁材料１３４に埋め込まれた複数のトレース（または、配線）１３６ａ～１３６ｄと、を含む。
図２には示していないものの、図１の接着剤１３２にフィルム・タイプの接着材料が用いられる特定の一実施形態において、相互接続層部１３１は、有機絶縁材料１３４上に形成され、有機絶縁材料１３４の上面を完全に覆い得る接着層をさらに含み得る。
複数のパッド１４０～１４２には、側面接続パッド１４０、電源または接地用の第１のボンディング・パッド１４１、および信号伝送用の第２のボンディング・パッド１４２を含む。図１に示すように、各側面接続パッド１４０は、はんだ接合部１１９によって、有機ベース基板１１０上に配設された対応する導電性パッド１１４（相互接続層部１３１が転移される）に接続されるように構成されている。複数のパッド１４０～１４２は、第１の組のパッド１４０－１、１４１－１、１４２－１および第２の組のパッド１４０－２、１４１－２、１４２－２等、複数のグループに分割される。側面接続パッド１４０－１および対応するボンディング・パッド１４２－１から成る各対は、トレース１３６ａによって電気的に結合されている。ボンディング・パッド１４２－１および対応するボンディング・パッド１４２－２から成る各対は、トレースによって電気的に結合されている（ボンディング・パッド１４２－１、１４２－２を接続するトレースは、図２に示していない）。
有機絶縁材料１３４は、剥離層１２４上に配設可能である。記載の実施形態において、有機絶縁材料１３４の上面としては、平坦な露出面が可能である。別の実施形態において、有機絶縁材料１３４の上面は、接着層で覆うことができる。パッド１４０～１４２は、有機絶縁材料１３４の下面から露出して、剥離層１２４に接触可能である。記載の実施形態において、各パッド１４０～１４２は、剥離層１２４上に形成されたバリア・メタル層１３８を含む。各パッド１４０～１４２は、電解めっきによって剥離層１２４上に、（上面ＴＳに対応する）下面に導電性材料（たとえば、バリア・メタル層１３８およびパッド本体）を堆積させるのに使用可能なシード・メタル層をさらに含み得る。好適な実施形態において、各側面接続パッド１４０は、その縁部面ＥＳに形成されたバリア・メタル層１３９をさらに含む。
有機絶縁材料１３４としては、ＰＩ（ポリイミド）、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、または他の感光性ポリマー等、感光性絶縁樹脂のいずれか１つが可能である。有機絶縁材料の使用によって、相互接続層１３０と有機ベース基板１１０との間のＣＴＥ不整合が緩和される。導電性パターン１３６は、金属材料（たとえば、Ｃｕ、Ａｌ等）および他の導電性材料のいずれか１つで構成可能である。特定の一実施形態においては、導電性パターン１３６に金属銅を使用可能である。バリア・メタル層１３８、１３９としては、Ａｕ／Ｐｄ／ＮｉスタックもしくはＡｕ／Ｎｉスタック（最初の元素（たとえば、いずれの場合もＡｕ）が図２のスタックの最下層である）、Ａｕ層、またはＰｄ層が挙げられるが、これらに限定されない。
記載の実施形態において、相互接続層部１３１の縁部Ｅ１、Ｅ２は、支持基板１２２の縁部ＧＥ１、ＧＥ２と位置合わせされている。図２に示すように、相互接続層部１３１は、有機材料により形成され、剛性の裏当て材としての支持基板１２２により保持されるテープの形態で支持基板１２２上に製造されるものとして提供される。相互接続層担持構造１２０は、感光性有機材料および適当なめっきレジスト材料を用いたフォトリソグラフィ・プロセスを繰り返し実行することによって製造可能である。
以下、図３Ａ～図３Ｃ、図４Ａ～図４Ｃ、および図５Ａ～図５Ｃを参照して、本発明の例示的な一実施形態に係る、（たとえば、図１Ａに示す）相互接続基板１００を製造するプロセスを説明する。図３Ａ～図３Ｃおよび図４Ａ～図４Ｃは、相互接続基板１００の製造プロセスにおいて得られる構造の断面図である。図５Ａ～図５Ｃは、相互接続基板の製造プロセス中のはんだ接合部の形成に際して得られる構造の断面図である。
図３Ａに示すように、相互接続基板１００の製造プロセスには、有機ベース基板１１０および相互接続層担持構造１２０を用意するステップを含み得る。このステップで用意する有機ベース基板１１０は、当該有機ベース基板１１０上に配設された複数のボンディング・パッド１１２、一組の導電性パッド１１４、およびはんだレジスト層１１６を含み得る。なお、有機ベース基板１１０上には、はんだレジスト層のない規定エリア１１０ａが存在する。
図３Ａに示すように、この製造プロセスには、規定エリア１１０ａ内の有機ベース基板１１０に接着剤１３２を塗布するステップをさらに含み得る。記載の実施形態においては、接着剤１３２として、チップの基板とのボンディング時にアンダーフィルとして従来使用可能なペーストまたは液状タイプの接着材料が用いられる。ペーストまたは液状タイプの接着剤の使用により、接着剤１３２中のボイドの発生を防止可能である。ただし、フィルム・タイプの接着材料の接着剤が相互接続層部１３１の上１２０ａに形成される特定の一実施形態においては、接着剤１３２を塗布するステップを省略可能である。
図３Ｂに示すように、この製造プロセスには、相互接続層１３１の縁部Ｅ１、Ｅ２が各組の導電性パッド１１４の隣に位置し、各側面接続パッド１４０が、有機ベース基板１１０上に配設された導電性パッド１１４のうちの対応する１つに対して配置されるように、相互接続層担持構造１２０を有機ベース基板１１０上に配置するステップを含み得る。相互接続層担持構造１２０は、パッド１４０～１４２が上を向き、有機絶縁材料１３４の露出面が下を向くように、ボンダを用いて上下逆に、有機ベース基板１１０上に配置可能である。有機絶縁材料１３４の底部は、規定エリア１１０ａ内の有機ベース基板１１０の上面に取り付けられる。
相互接続層部１３１のボンディング・パッド１４１、１４２および有機ベース基板１１０上のボンディング・パッド１１２が搭載チップのバンプを受容するように構成されていることから、相互接続層担持構造１２０は、有機ベース基板１１０上に予め形成し得る適当なアライメント・マークを用いて、規定エリア１１０ａに正確に位置決めされる。この製造プロセスには、相互接続層担持構造１２０を有機ベース基板１１０上に配置するステップの後、接着剤１３２を硬化させて、相互接続層部１３１を有機ベース基板１１０に確実にボンディングするステップをさらに含み得る。
なお、他の実施形態において、接着剤１３２の塗布は、相互接続層担持構造１２０の配置後、毛細管法またはインジェクション・フロー法によって実行可能である。
図３Ｃに示すように、この製造プロセスには、剥離層１２４の除去によって、支持基板１２２から相互接続層部１３１を剥離するステップを含み得る。特定の一実施形態においては、支持基板１２２が透明であり、支持基板１２２から剥離するステップは、レーザ光線をスキャンしつつの支持基板１２２を通じたレーザ照射による剥離層１２４のアブレーションによって実行され得る。
前述のステップの実行により、相互接続層部１３１が規定エリア１１０ａで相互接続層担持構造１２０から有機ベース基板１１０に転移され、有機ベース基板１１０に取り付けられた相互接続層１３０が得られる。図３Ｃに示す剥離ステップによって、一組のパッド１４０～１４２が有機ベース基板１１０の反対方向を向くように、相互接続層１３０が有機ベース基板１１０上に配置される。
図面には示していないものの、この製造プロセスには、剥離層１２４を除去するステップの後、相互接続層１３０上の残留物（剥離層１２４の残留物を含み得る）の洗浄を実行するステップを含み得る。残留物の洗浄は、Ｏ２プラズマ照射等、事実上如何なる標準的な手段によっても実行可能である。また、特定の一実施形態において、この製造プロセスには、剥離層１２４を除去するステップの後、パッド１４０～１４２上に形成されたシード・メタル層を含み得るパッド１４０～１４２の表面のエッチングを実行して、金属スタック１３８の露出面を露出させるステップを含み得る。
図４Ａおよび図５Ａに示すように、この製造プロセスには、導電性パッド１１４およびボンディング・パッド１１２の露出パッド面ＰＳならびに導電性パッド１１４およびボンディング・パッド１１２の周りの露出基板面ＳＳの一部に対して、表面粗さを増大させる表面処理を適用するステップを含み得る。なお、図５Ａ～図５Ｃに示す断面図はそれぞれ、図４Ａ～図４Ｃの断面図において「Ｙ」で示す断面に対応する。このように表面粗さを増大させる表面処理の例としては、サンドブラスト（研磨ブラスト）およびプラズマ処理が挙げられる。
好適な一実施形態においては、表面処理としてサンドブラストが採用される。サンドブラストは、研磨媒体の衝突速度等の適当な条件下で粒子サイズの適当な研磨媒体を用いて実行され得る。乾式ブラストおよび湿式ブラスト等、複数の種類が存在する。研磨媒体および水等の液体が加工対象物に対して噴霧される湿式ブラストは、乾式ブラストよりも細かい研磨媒体を使用可能であるため好ましい。サンドブラストは、化学的な表面状態への大きな影響なく、露出面を機械的および物理的に改質するため好ましい。また、適当な研磨粒子の使用によって、露出面の粗さをより広い制御範囲でより正確に制御可能である。
特定の一実施形態においては、表面処理としてプラズマ処理が採用される。プラズマ処理では、アルゴン（Ａｒ）プラズマ、酸素（Ｏ２）プラズマ、またはこれらの混合物を使用可能である。Ａｒプラズマは酸化を防止可能であることから、Ａｒプラズマを用いたプラズマ処理を採用可能であるのが好ましい。ただし、たとえば上面に形成されたＡｕ層等の貴金属層によってパッド１１２、１１４が保護されている場合は、Ｏ２プラズマ処理も考えられる。プラズマ処理は、表面粗さを十分に増大できるように、ＲＦ（無線周波数）電力、加速電圧、ガス流量、印加時間等を含み得る適当な条件下で実行可能である。
対象面にプラズマ処理を適用して有機残留物を除去することにより、表面の洗浄または表面の機能化あるいはその両方によって表面特性を化学的に改質することが多いものの、例示的な実施形態に係るプラズマ処理は、その目的および条件に関して、このような洗浄または表面機能化あるいはその両方のためのプラズマ処理と異なる。プラズマ処理は、対象面を十分に粗くするため、洗浄または表面機能化あるいはその両方に用いられる時間よりも長い時間にわたって適用される。また、表面粗さを増大させるプラズマ処理の有効性は、比較的長時間にわたって持続する。これに対して、洗浄または表面機能化あるいはその両方の観点でのプラズマ処理の有効性は短い。洗浄面が時間とともに汚染される傾向にあり、表面状態が時間とともに変化することで、有効性が経時的に低下するためである。また、プラズマ処理（特に、Ｏ２プラズマ処理）によれば、活性種と表面分子との間の相互作用によって、樹脂表面がより親水性となり得るため、プラズマ処理後は、親水性が十分に低下するまでしばらくの間、はんだレジスト層１１６の露出面を放置するのが好ましい。
図６は、本発明の例示的な一実施形態に係る、表面粗さを増大させる表面処理の模式図である。図６に例示するように、表面粗さの増大によって、高濡れ性の表面のはんだ濡れ性が向上する一方、低濡れ性の表面の非濡れ性が向上する。溶融はんだの濡れ性は、三相の材料が同一である場合の固体成分の表面粗さによって決まる。濡れ性は、以下のように、Ｗｅｎｚｅｌの式における接触角によって表される。
ｃｏｓθｗ＝ｒｃｏｓθ
ここで、θｗは見掛けの接触角、θはＹｏｕｎｇの接触角、ｒは粗度比（滑らかな表面の場合はｒ＝１、粗い表面の場合はｒ＞１）を表す。
表面の凹凸が微細で、界面に空気が残り、化学的に不均一な表面を構成する場合は、Ｃａｓｓｉｅの式が以下のように成り立つ。
ｃｏｓθｃ’＝ｆｃｏｓθａ＋（１－ｆ）ｃｏｓθｂ
ここで、ｆは液相および固相に接触する面積の比、θａは一部の表面積ｆに関する成分Ａの接触角、θｂは残りの表面積（１－ｆ）に関する成分Ｂの接触角を表す。液体が空気に接触する場合（たとえば、θｂ＝１８０°の場合）、Ｃａｓｓｉｅの式は以下のようになる。
ｃｏｓθｃ’＝ｆｃｏｓθａ＋１－ｆ
したがって、接触角θｃ’は、固体と液体との間の界面に空気を含む場合であっても大きくなる。ｆ＝１で表面が均質に戻ると、Ｗｅｎｚｅｌの式が成り立つ。
表面処理の適用によって、露出面の異なる濡れ性がそれぞれの強化方向で変化する。低濡れ性（９０°＜θ＜１８０°）の基板面ＳＳは、非濡れ性がさらに進行する（θｗ＞θ）。それと同時に、高濡れ性（０＜θ＜９０°）のパッド面ＰＳは、濡れ性がさらに進行する（θｗ＜θ）。表面粗さの増大によって、高濡れ性のパッド１１４の露出パッド面ＰＳのはんだ濡れ性が向上する一方、低濡れ性の基板面ＳＳの非濡れ性が向上する。このため、側面接続およびボンディング間のピッチ幅が細かい場合であっても、はんだ付けに際して隣り合う側面接続の架橋を防止するとともに、側面接続およびチップ・ボンディングの信頼性を向上させることができる。
さらに、記載の実施形態において、表面粗さを増大させる表面処理は、支持基板１２２から相互接続層部１３１を剥離した後に実行される。本実施形態においては、パッド１４０、１４１、１４２の表面（側面接続パッド１４０の上面ＴＳおよび場合により、縁部面ＥＳを含む）およびパッド１４０、１４１、１４２に近い相互接続層１３０の上面１３０ａの少なくとも一部についても、表面処理を施すことができる。ただし、表面処理は、支持基板１２２から相互接続層部１３１を剥離する前に実行可能である。さらに、表面粗さを増大させる表面処理は、基板面ＳＳおよびパッド面ＰＳの両者に同時に適用されるのが好ましいものの、場合により異なる場所にある基板面ＳＳおよびパッド面ＰＳに対して別々に適用可能である。
図４Ｂおよび図５Ｂに示すように、この製造プロセスには、表面処理が適用された導電性パッド１１４およびボンディング・パッド１１２のパッド面ＰＳならびに基板面ＳＳの部分の少なくとも一部に対して、はんだペースト１１７を塗布するステップを含み得る。はんだペースト１１７は、はんだレジスト層１１６の開口に充填可能である。なお、図５Ｂに示す断面図は、図４Ｂの断面図において「Ｙ」で示す断面に対応する。
図４Ｃおよび図５Ｃに示すように、この製造プロセスには、はんだペースト１１７を加熱して、一組のはんだ接合部１１９を形成するステップを含み得る。なお、図５Ｃに示す断面図は、図４Ｃの断面図において「Ｙ」で示す断面に対応する。塗布したはんだペースト１１７は、加熱によって溶融状態となり、非濡れ性の基板面ＳＳから離れる一方、互いに分離された濡れ性のパッド面ＰＳ（および、側面接続パッド１４０の表面）には残留して、各導電性パッド１１４（および、側面接続パッド１４０）上にはんだ接合部１１９を形成する。一組のはんだ接合部１１９は、相互接続層１３０の側面接続パッド１４０をそれぞれ、有機ベース基板１１０上に配設された対応する導電性パッド１１４と機械的および電気的に接続するように形成される。このステップにより、一組の予備はんだ１１８をボンディング・パッド１１２上に形成することも可能である。ペーストは、ジェット印刷、ステンシル印刷、またはシリンジによって塗布可能である。
記載の実施形態において、はんだペースト１１７を加熱して一組のはんだ接合部１１９を形成するステップは、チップ搭載の前に実行される。これは、後続のチップ搭載プロセスが実行されるまでの遅延がある場合に好適である。また、はんだ接合部１１９の形成は、後続のチップ搭載プロセスでリフロー・プロセスを使用しない場合にも、チップ搭載の前に実行されるのが好ましい。ただし、後続のチップ搭載プロセスでリフロー・プロセスを使用する場合は、この段階でのはんだペースト１１７の加熱ステップを省略し、後続のチップ搭載プロセスのリフロー・プロセスまではんだ接合部１１９の完成を遅らせることも可能である。
記載の実施形態においては、はんだ材料としてはんだペーストが採用されているものの、塗布した液体またはペースト状態のはんだ材料が非濡れ性の表面から離れる一方、互いに分離された濡れ性の表面には残留して、濡れ性の各表面上にはんだ接合部を形成する限りは、他のはんだ材料も考えられる。代替実施形態においては、はんだ接合部１１９の形成に射出溶融はんだ付け（ＩＭＳ）を採用可能である。ＩＭＳ技術は、大量のはんだの使用が好ましい場合に都合が良い。
図７Ａおよび図７Ｂは、表面粗さを増大させる表面処理を施していない状態および施した状態の側面接続パッド１４０および導電性パッド１１４上への形成が予想されるはんだ接合部の模式図である。図７Ａに例示するように、ピッチ幅が細かくなると、一部の隣り合うはんだ接合部１１９がブリッジＢＲを形成して、短絡の原因となる。これに対して、露出したパッド面ＰＳおよび基板面ＳＳの表面粗さを増大させることにより、ピッチ幅が細かくなっても、図７Ｂに例示するように、隣り合うはんだ接合部から分離された一組のはんだ接合部１１９を形成可能であるため好ましい。はんだ材料の塗布前の新規な表面処理の適用によって、得られるはんだ接合部１１９のはんだ付け時の架橋を防止可能である。
一連の図３Ａ～図３Ｃ、図４Ａ～図４Ｃおよび図５Ａ～図５Ｃに示す製造プロセスにより得られた相互接続基板１００（有機ベース基板１１０、相互接続層１３０、ならびに一組のはんだ接合部１１９を含む）は、チップ搭載プロセス等の後続プロセスに受け渡し可能である。
一連の図８Ａ～図８Ｆ、図９Ａ、および図９Ｂを参照して、さまざまな条件における積層基板上のはんだ液滴の接触角の実験結果を説明する。
図８Ａ～図８Ｆは、さまざまな条件において測定した積層基板上のはんだ液滴の接触角を示している。図８Ａ～図８Ｃの接触角は、ステージ温度が８０℃に設定された条件下で測定したものである。一方、図８Ｄ～図８Ｆの接触角は、ステージ温度が２５０℃に設定された条件下で測定したものであり、この温度は、使用した鉛フリーはんだの融点を上回る。図８Ａおよび図８Ｄは、表面処理が適用されていない基準に対応する。図８Ｂおよび図８Ｅは、積層基板を２４００グリットのサンドペーパーで研磨した場合に対応する。図８Ｃおよび図８Ｆは、積層基板を６００グリットのサンドペーパーで研磨した場合に対応し、表面粗さを増大させる表面処理を模倣したものである。図８Ａ～図８Ｆの各写真は、所定のステージ温度まで加熱したステージ上に溶融はんだを滴下した直後に撮影したものである。
図８Ａ～図８Ｆに示すように、３つの異なる種類の積層面の濡れ性を比較することによって、特に６００グリットのサンドペーパーで表面を研磨した場合、粗い積層面の濡れ性が低くなることが実証された。３つの異なる種類の積層面の測定値を表１にまとめる。
Figure 2022549632000002
図９Ａおよび図９Ｂは、粗さパラメータ（Ｒａ、Ｒｑ）対表面状態のグラフであって、基準平滑面、２４００グリットのサンドペーパーで研磨した表面、および６００グリットのサンドペーパーで研磨した表面を含む。粗さパラメータ（Ｒａ、Ｒｑ）は、光干渉顕微鏡により測定した。図９Ａおよび図９Ｂに示すように、＃６００のＲａおよびＲｑが最大であった。ＲａおよびＲｑの傾向は、図８Ａ～図８Ｆに示す接触角の傾向と一致していた。
一連の図１０Ａ、図１０Ｂ、および図１１Ａ～図１１Ｃを参照して、モデリング構造１０００上のはんだ接合部形成の計算シミュレーションの結果を説明する。計算流体力学シミュレーション（ＣＦＳ）を実行した。
図１０Ａおよび図１０Ｂはそれぞれ、計算流体力学シミュレーションに用いられるモデリング構造１０００の上面図および断面図である。モデリング構造１０００は、基板１００２と、その上に配設されたレジスト１００４と、を含む。レジストは、厚さ１０１０、レジスト１００４により囲まれた長さ１０１４のトレンチ１０１２、および基板１００２の上面に対応する下面を有する。トレンチ１０１２には、３つの第１のパッド１００６と、トレンチ１０１２に隣り合って、第１のパッド１００６に対して配置された３つの第２のパッド１０１６とが存在する。各パッド（１００６、１０１６）は、幅１０１８を有し、ピッチ幅１０２０で配置されている。第１のパッド１００６はそれぞれ、高さ１０２２を有し、基板１００２に載置されている。シミュレーションに用いられるモデリング構造１０００の寸法は、以下の通りである。すなわち、トレンチの長さ１０１４が１００μｍ、パッドのピッチ１０２０が１１０μｍ、パッドの幅１０１８が６０μｍ、レジストの厚さ１０１０（または、トレンチの深さ）が３０μｍ、パッドの高さ１０２２が１０μｍである。
シミュレーションの初期状態においては、溶融はんだに対応する流体がレジスト１００４のトレンチ１０１２に充填される。樹脂構成要素の表面（レジスト１００４の表面および基板１００２の表面）の接触角が１２０°、１３０°、および１５０°に設定されたさまざまな条件において、過渡状態および収束状態が演算される。
図１１Ａ～図１１Ｃは、収束状態において、図１０に示すモデリング構造１０００における樹脂構成要素の表面のさまざまな接触角で実行されたシミュレーションの結果を示している。
図１１Ａ～図１１Ｃに示すＣＦＤの結果によれば、はんだ架橋の発生は、基板１００２の樹脂構成要素の表面状態に大きく依存することが実証されている。はんだ架橋は、樹脂構成要素の接触角が小さくなると発生する傾向にある。言い換えると、樹脂表面の濡れ性の低下が、隣り合うパッドのはんだ接合部の架橋の防止に寄与する。また、基板１００２の樹脂構成要素の接触角のシミュレーション結果から推測できることとして、はんだ架橋は、パッド材料の接触角が小さくなると防止される傾向にあるものと予想される。
以下、図１２を参照して、本発明の例示的な実施形態に係る、チップ搭載後の接続構造の概要を説明する。
図１２は、インターポーザとしての相互接続基板１００を含む電子機器１９０の模式図である。図１２は、相互接続層１３０の周りの電子機器１９０の拡大断面図である。図１２に示すように、相互接続基板１００には、電子部品として２つのチップ１５０－１および１５０－２が搭載されている。チップの例としては、ＣＰＵ（中央演算処理装置）、ＧＰＵ（グラフィックス処理ユニット）、ＳｏＣ（システム・オン・チップ）、ＨＢＭ（高帯域幅メモリ）のようなメモリ・デバイス等が挙げられる。第１のチップ１５０－１および隣り合う第２のチップ１５０－２は、当該第１および第２のチップ１５０－１、１５０－２間に位置する相互接続層１３０を通じた相互の信号伝送を実行するように構成可能である。記載の実施形態において、チップ１５０は、相互接続層１３０中の配線を通じて、信号帰還電流経路として機能する有機ベース基板１１０の電源または接地ラインに接続されている。
図１２に示すように、電子機器１９０は、前述の相互接続基板１００と、アクティブ面を下向きにして相互接続基板１００に搭載された第１および第２のチップ１５０－１、１５０－２と、を具備する。各チップ１５０は、相互接続基板１００上のフリップチップ・エリア１１０ｂに対応する位置に配置可能である。相互接続基板１００とチップ１５０との間の間隙は、エポキシまたはウレタンで構成可能なアンダーフィル１６８により充填可能である。
第１のグループのボンディング・パッド１１２－１および第１の組のボンディング・パッド１４１－１、１４２－１は、第１のチップ１５０－１が搭載された第１のフリップチップ・エリア１１０ｂ－１内に位置決めされている。第１のチップ１５０－１は、はんだ１５６－１、１５７－１を通じて相互接続層１３０の第１の組のパッド１４１－１、１４２－１に電気接続された一組の端子バンプ１５１－１、１５２－１を有する。また、第１のチップ１５０－１は、はんだ１５８－１を通じて有機ベース基板１１０上の第１のグループのボンディング・パッド１１２－１に電気接続された一組の他の端子１５４－１を有する。端子バンプ１５１－１、１５２－１、１５４－１としては、Ｃｕピラー型バンプが可能であるが、これに限定されない。端子バンプ１５１－１としては、信号帰還電流経路として機能し得る電源または接地ラインとつながるように構成された電源または接地端子が可能である。より具体的に、端子バンプ１５１は、有機絶縁材料１３４に埋め込まれた配線を介して対応する側面接続パッド１４０に接続されたボンディング・パッド１４１に接続されており、これがさらに、はんだ接合部１１９を通じて、有機ベース基板１１０の電源ラインまたは接地ラインに接続されている。第２のフリップチップ・エリア１１０ｂ－２および第２のチップ１５０－２についても同じことが当てはまる。
図１２には示していないものの、複数のチップ１５０が搭載された相互接続基板１００は電子パッケージを構成するが、これは、相互接続基板１００の底部に形成されたバンプを有し得るとともに、相互接続基板１００のバンプとマザー・ボードに形成されたパッドとの間のパッケージ相互接続を通じて、マザー・ボードにさらに搭載される。また、相互接続基板１００、チップ１５０、およびマザー・ボードを含む最終アセンブリ製品としては、電子機器のうちの１つが可能であって、これはチップ搭載後の接続構造でもある。
複数のチップ１５０は、相互接続層１３０を通じて互いに通信し得る一方、有機ベース基板１１０の内部構造を通じてマザー・ボードに接続されている。さらに、記載の実施形態によれば、チップ１５０への電源ラインおよび接地ラインは、はんだ接合部１１９によって実現される側面接続により、相互接続層１３０を通じて取り回し可能である。このため、相互接続層のエリアを回避しつつ有機ベース基板上の配線の取り回しが実行される場合と比較して、電圧降下を抑制可能となる。相互接続層の使用により、信号帰還電流経路として機能する電源または接地ラインを設けることは、高速信号伝送に都合が良い。
この相互接続構造によれば、有機ベース基板１１０の導電性パッド１１４と相互接続層１３０の側面接続パッド１４０との間に新規な側面接続を含むことができる。新規な側面接続の導入によって、相互接続層１３０による配線の取り回しの柔軟性が向上する。また、相互接続層１３０を使用するチップ１５０の端子レイアウトの制約が緩和される。このような相互接続構造は、不均一集積に適している。
図１２は、２つのチップと、これら２つのチップが通信する１つの相互接続層１３０と、を示しているに過ぎないが、電子機器中のチップの数、１つの相互接続層当たりのチップの数、および相互接続層の数は、制限を受けない。
図１３Ａ～図１３Ｃを参照して、本発明の例示的な実施形態に係る、相互接続基板の製造プロセス後に続いて実行される電子機器の製造プロセスを説明する。図１３Ａ～図１３Ｃは、電子機器１９０の製造プロセスにおいて得られる構造の断面図である。
図１３Ａに示すように、電子機器の製造プロセスには、アクティブ面を下向きにして複数のチップ１５０を相互接続基板１００に搭載するステップを含み得る。第１のチップ１５０－１は、第１のグループのボンディング・パッド１１２および相互接続層１３０の第１の組のボンディング・パッド１４１－１、１４１－２が配置された位置に配置可能である。第２のチップ１５０－２についても同じことが当てはまる。
このステップで用意されたチップ１５０は、ピラー１６１、１６２、または１６４と、その上に形成されたはんだキャップ１６６、１６７、または１６８と、でそれぞれ構成可能な端子バンプ１５１、１５２、１５４を含み得る。記載の実施形態において、端子バンプ１５１、１５２、１５４は、Ｃｕピラー・バンプである。ただし、別の実施形態において、端子バンプ１５１、１５２、１５４としては、標準的なフリップチップ・バンプ、ファインピッチ、マイクロバンプ、Ｃｕピラー・バンプ、Ｓｎキャップ（ＳＬＩＤ）付きＣｕポスト・バンプ等を含む標準的なバンプのいずれか１つが可能である。記載の実施形態においては、このステップで用意された相互接続基板１００のボンディング・パッド１４１、１４２上にはんだが存在しない。各ボンディング・パッド１４１、１４２は、濡れ性を向上させるバリア・メタル層１３８を最上部に有しているためである。ただし、チップ搭載前にはんだをボンディング・パッド１４１、１４２に塗布しても支障はない。
図１３Ｂに示すように、この製造プロセスには、はんだリフロー・プロセスによって、ボンディング・パッド１１２、１４１、１４２とピラー１６１、１６２、１６４との間にはんだ相互接続１５６、１５７、１５８を形成するステップを含み得る。
図１３Ａおよび図１３Ｂに示すステップの実行によって、チップ１５０の端子バンプ１５１がボンディング・パッド１４１にボンディングされ、はんだ接合部１１９により側面接続パッド１４０を通じて、有機ベース基板１１０上に配設された導電性パッド１１４に電気接続されるように、チップ１５０が相互接続基板１００に搭載される。
図１３Ｃに示すように、この製造プロセスには、アンダーフィル１６８の注入によって、毛細管フロー・アンダーフィル・プロセスにより相互接続基板１００とチップ１５０との間の間隙を充填した後、硬化によって第１のチップ１５０－１および第２のチップ１５０－２を相互接続基板１００に固定するステップを含み得る。
記載の実施形態においては、リフロー処理を施した後、有機ベース基板１１０上にアンダーフィル１６８を塗布するものと説明している。ただし、別の実施形態においては、最初にノーフロー・アンダーフィルを相互接続基板１００上に注入可能である。その後、アンダーフィルが注入された相互接続基板１００上にチップ１５０が載置される。最後に、リフロー処理によって、はんだ相互接続１５６、１５７、１５８の形成およびアンダーフィルの硬化が同時に実行される。記載の実施形態においては、はんだリフロー・プロセスがボンディング・プロセスとして用いられる。ただし、別の実施形態においては、はんだリフロー・プロセスの代わりとして、熱圧縮（ＴＣ）ボンディング・プロセスも考えられる。
本発明の１つまたは複数の実施形態に係る接続構造は、隣り合うパッド上に形成されたはんだ接合部のはんだ付け時の架橋を防止可能である。表面粗さを増大させる表面処理の適用によって、溶融はんだに対するパッドのパッド面の濡れ性および基板の上面の非濡れ性が向上する。このため、はんだ接合部間のピッチが細かくなった場合であっても、はんだ接合部の信頼性を向上させることができる。さらに、接続構造ひいては接続構造を含む電子機器の生産コストを抑えられるとともに、生産歩留まりを向上させることができる。
新規な表面処理の対象は、前述の実施形態では側面接続用のはんだ接合部またはフリップ・チップ・ボンディング用のはんだ接合部あるいはその両方であるが、これらに限定されない。ＢＧＡ（ボール・グリッド・アレイ）、ＱＦＰ（クワッド・フラット・パッケージ）、チップへのワイヤ・ボンディング用のはんだ接合部、および他の表面実装デバイス用のはんだ接合部等、他のはんだ接合部も考えられる。
本明細書において使用する専門用語は、特定の実施形態を説明することを目的としているに過ぎず、本発明を何ら限定する意図はない。本明細書において、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈上の別段の明確な指定のない限り、複数形も同様に含むことが意図される。本明細書において使用する場合の用語「備える（ｃｏｍｐｒｉｓｅｓまたはｃｏｍｐｒｉｓｉｎｇ、あるいはその両方）」は、記載の特徴、ステップ、層、要素、または構成要素、あるいはその組み合わせの存在を指定するが、１つまたは複数の他の特徴、ステップ、層、要素、構成要素、またはその群、あるいはその組み合わせの存在を除外するものでもなければ、追加を除外するものでもないことがさらに了解される。
以下の特許請求の範囲において、すべてのミーンズ・プラス・ファンクション要素またはステップ・プラス・ファンクション要素の対応する構造、材料、動作、および同等物が存在する場合は、具体的に請求される他の特許請求の範囲に係る要素との組み合わせで機能を実行する任意の構造、材料、または動作を含むことが意図される。本発明の１つまたは複数の態様の記載は、例示および説明を目的として提示したものであるが、網羅性を意図したものでもなければ、開示の形態の本発明への限定を意図したものでもない。
当業者には、記載の実施形態の範囲から逸脱することなく、多くの改良および変形が明らかとなるであろう。本明細書に使用の専門用語は、実施形態の原理、実際の適用、もしくは市場に見られる技術の技術的改良の最良の説明のため、または、本明細書に開示の実施形態の当業他者による理解を可能にするために選定している。
本明細書に記載の本発明の好適な一実施形態においては、接続構造を製造する方法であって、上面を有し、上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドを含む基板を用意することであり、基板の上面が、表面粗さを増大させる表面処理が適用された一組のパッドに近い少なくとも一部を有し、一組のパッドのそれぞれのパッドのパッド面が、表面処理が適用された少なくとも一部を有する、ことと、一組のパッドのうちの対応する１つの上にそれぞれ配設された一組のはんだ接合部を形成することと、を含む、方法が提供される。一組のはんだ接合部を形成することは、表面処理が適用された一組のパッドのパッド面および基板の上面の部分の少なくとも一部にはんだ材料を塗布することと、はんだ材料を加熱して、一組のはんだ接合部を形成することと、を含むのが好ましい。

Claims (22)

  1. 接続構造を製造する方法であって、
    上面を有し、前記上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドを含む基板を用意することと、
    前記パッドに近い前記基板の前記上面の少なくとも一部および前記一組のパッドのそれぞれのパッドの前記パッド面に表面処理を適用して、前記上面の前記少なくとも一部および前記パッドの前記パッド面を粗くすることと、
    を含む、方法。
  2. 前記基板の前記上面が、溶融はんだに対して低い濡れ性を有し、各パッドの前記パッド面が、高い濡れ性を有する、請求項１に記載の方法。
  3. 前記表面処理の適用後の前記基板の前記上面の前記少なくとも一部が、０．４μｍ超２μｍ未満の粗さパラメータ（Ｒａ）を有する、請求項１に記載の方法。
  4. 前記パッドが、金属材料を含み、前記パッドに隣り合う前記上面の前記少なくとも一部が、有機材料を含む、請求項１に記載の方法。
  5. 前記有機材料を含む前記部分が、有機基板、前記基板上に配設された誘電体層、前記基板上に配設されたはんだレジスト層、前記基板上に配設された接着剤、およびこれらの組み合わせから成る群から選択される部材により設けられた、請求項４に記載の方法。
  6. 前記表面処理が、サンドブラストを含む、請求項１に記載の方法。
  7. 前記サンドブラストが、湿式ブラストを含む、請求項６に記載の方法。
  8. 前記表面処理が、プラズマ処理を含む、請求項１に記載の方法。
  9. 前記プラズマ処理が、アルゴン・プラズマを含む、請求項８に記載の方法。
  10. 前記パッドのうちの対応する１つの上にそれぞれ配設された一組のはんだ接合部を形成することをさらに含む、請求項１に記載の方法。
  11. 前記一組のはんだ接合部を形成することが、
    前記表面処理が適用された前記一組のパッドの前記パッド面および前記基板の前記上面の前記部分の少なくとも一部にはんだ材料を塗布することと、
    前記はんだ材料を加熱して、前記一組のはんだ接合部を形成することと、
    を含む、請求項１０に記載の方法。
  12. 前記基板が、前記基板上に配設され、前記一組のパッドの隣に位置する縁部を有するとともに、前記縁部に位置して露出した一組の側面接続パッドを含む相互接続層であり、各側面接続パッドが、前記基板上に配設された前記パッドのうちの対応する１つに対して配置された、前記相互接続層をさらに含む、請求項１に記載の方法。
  13. 各側面接続パッドが、前記相互接続層の上面で露出した上面および前記相互接続層の前記縁部で露出した縁部面を有し、前記縁部面が、前記一組のパッドのうちの対応する１つの側を向いた、請求項１２に記載の方法。
  14. 一組のはんだ接合部を形成して、前記相互接続層の前記側面接続パッドをそれぞれ、前記基板上に配設された前記パッドと接続することをさらに含む、請求項１２に記載の方法。
  15. 上面を有する基板と、
    前記基板の前記上面から露出したパッド面をそれぞれ有する一組のはんだ付け用パッドと、
    を備えた接続構造体であって、
    前記基板の前記上面が、前記上面の別の部分よりも粗い前記パッドに近い部分を有し、前記一組のパッドのそれぞれのパッドの前記パッド面が、前記基板上に形成された別の導電性材料の露出面よりも粗い、接続構造体。
  16. 前記基板の前記上面が、溶融はんだに対して低い濡れ性を有し、各パッドの前記パッド面が、高い濡れ性を有する、請求項１５に記載の接続構造体。
  17. 表面処理の適用後の前記基板の前記上面の前記部分が、０．４μｍ超２μｍ未満の粗さパラメータ（Ｒａ）を有する、請求項１５に記載の接続構造体。
  18. 前記基板が、表面粗さを増大させる表面処理が適用された前記上面の少なくとも一部を有し、前記一組のパッドのそれぞれのパッドが、前記表面処理が適用された前記パッド面の少なくとも一部を有する、請求項１５に記載の接続構造体。
  19. 前記表面処理が、サンドブラストを含む、請求項１８に記載の接続構造体。
  20. 前記表面処理が、プラズマ処理を含む、請求項１８に記載の接続構造体。
  21. 請求項１５ないし２０のいずれかに記載の接続構造体を含む電子機器。
  22. 前記パッドのうちの対応する１つの上にそれぞれ配設された一組のはんだ接合部と、
    前記基板に搭載され、前記はんだ接合部のうちの少なくとも１つをそれぞれ使用する１つまたは複数の電子部品と、
    をさらに備えた、請求項２１に記載の電子機器。
JP2022518632A 2019-09-27 2020-08-19 はんだ接合部間の架橋の防止 Pending JP2022549632A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/585,337 US11004819B2 (en) 2019-09-27 2019-09-27 Prevention of bridging between solder joints
US16/585,337 2019-09-27
PCT/IB2020/057798 WO2021059047A1 (en) 2019-09-27 2020-08-19 Prevention of bridging between solder joints

Publications (2)

Publication Number Publication Date
JP2022549632A true JP2022549632A (ja) 2022-11-28
JPWO2021059047A5 JPWO2021059047A5 (ja) 2022-12-13

Family

ID=75163699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022518632A Pending JP2022549632A (ja) 2019-09-27 2020-08-19 はんだ接合部間の架橋の防止

Country Status (6)

Country Link
US (2) US11004819B2 (ja)
JP (1) JP2022549632A (ja)
CN (1) CN114303231A (ja)
DE (1) DE112020004630T5 (ja)
GB (1) GB2603403B (ja)
WO (1) WO2021059047A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11574817B2 (en) 2021-05-05 2023-02-07 International Business Machines Corporation Fabricating an interconnection using a sacrificial layer
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5785585A (en) * 1995-09-18 1998-07-28 International Business Machines Corporation Polish pad conditioner with radial compensation
US5910341A (en) * 1996-10-31 1999-06-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6544584B1 (en) * 1997-03-07 2003-04-08 International Business Machines Corporation Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate
US6099959A (en) * 1998-07-01 2000-08-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6056831A (en) * 1998-07-10 2000-05-02 International Business Machines Corporation Process for chemically and mechanically enhancing solder surface properties
US6224392B1 (en) * 1998-12-04 2001-05-01 International Business Machines Corporation Compliant high-density land grid array (LGA) connector and method of manufacture
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
CN100482043C (zh) 2004-04-16 2009-04-22 P.凯金属股份有限公司 焊接方法
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
CN101246933A (zh) 2007-02-12 2008-08-20 福葆电子股份有限公司 用于发光二极管磊芯片的焊垫制程
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP2009099597A (ja) 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
CN101552211A (zh) 2008-04-03 2009-10-07 旭德科技股份有限公司 复合金属基板及其工艺
US20140145328A1 (en) 2009-07-13 2014-05-29 Georgia Tech Research Corporation Interconnect assemblies and methods of making and using same
JP5428667B2 (ja) 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP2012029418A (ja) * 2010-07-22 2012-02-09 Nagano Japan Radio Co 電力伝送システム
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5240742B2 (ja) * 2011-08-25 2013-07-17 京セラ株式会社 携帯通信端末
KR20140087541A (ko) 2012-12-31 2014-07-09 삼성전기주식회사 솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법
JP6131135B2 (ja) 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
US20150262949A1 (en) * 2014-03-14 2015-09-17 Lsi Corporation Method for Fabricating Equal Height Metal Pillars of Different Diameters
SG11201609433VA (en) 2014-06-20 2016-12-29 Agency Science Tech & Res A method for bonding a chip to a wafer
JP2016066745A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置
TWI535346B (zh) 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
TWI575686B (zh) 2015-05-27 2017-03-21 南茂科技股份有限公司 半導體結構
EP3130407B1 (en) * 2015-08-10 2020-11-25 Apator Miitors ApS Method of bonding a piezoelectric ultrasonic transducer
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US11166381B2 (en) * 2018-09-25 2021-11-02 International Business Machines Corporation Solder-pinning metal pads for electronic components
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) * 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US20220199537A1 (en) 2020-12-18 2022-06-23 Intel Corporation Power-forwarding bridge for inter-chip data signal transfer

Also Published As

Publication number Publication date
CN114303231A (zh) 2022-04-08
US20210210454A1 (en) 2021-07-08
WO2021059047A1 (en) 2021-04-01
US20210098404A1 (en) 2021-04-01
US11456269B2 (en) 2022-09-27
US11004819B2 (en) 2021-05-11
GB202205176D0 (en) 2022-05-25
DE112020004630T5 (de) 2022-06-09
GB2603403B (en) 2023-10-25
GB2603403A (en) 2022-08-03

Similar Documents

Publication Publication Date Title
TWI496259B (zh) 封裝裝置及其製造方法
KR100416921B1 (ko) 플립칩반도체장치 및 그 제조방법
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US6566744B2 (en) Integrated circuit packages assembled utilizing fluidic self-assembly
JP2022549632A (ja) はんだ接合部間の架橋の防止
JP2022550707A (ja) 基板への側面接続を含む相互接続
US8394672B2 (en) Method of manufacturing and assembling semiconductor chips with offset pads
US20090289360A1 (en) Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
JP2002270718A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TWI532134B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
TW201417235A (zh) 封裝結構及其製法
JP5272922B2 (ja) 半導体装置及びその製造方法
US11749594B2 (en) Semiconductor structure and manufacturing method thereof
US10129980B2 (en) Circuit board and electronic component device
KR20130037204A (ko) 고정된 언더필을 구비한 회로 기판
TWI546922B (zh) 半導體裝置及其製造方法
KR101827608B1 (ko) 패키지 구조체에서 가변적인 상호 연결 조인트
CN113594047A (zh) 具有应力缓冲作用的微凸点芯片封装结构及其制备方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
CN114171467A (zh) 一种半导体封装结构
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
TWI839093B (zh) 電子結構之製法
TWI843675B (zh) 電子封裝件及其電子結構
JP7491000B2 (ja) 配線基板および配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240514