JP6131135B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6131135B2
JP6131135B2 JP2013145914A JP2013145914A JP6131135B2 JP 6131135 B2 JP6131135 B2 JP 6131135B2 JP 2013145914 A JP2013145914 A JP 2013145914A JP 2013145914 A JP2013145914 A JP 2013145914A JP 6131135 B2 JP6131135 B2 JP 6131135B2
Authority
JP
Japan
Prior art keywords
pad
recess
layer
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013145914A
Other languages
English (en)
Other versions
JP2015018976A (ja
Inventor
金子 健太郎
健太郎 金子
小林 和弘
和弘 小林
大宮 敏光
敏光 大宮
幸太郎 小谷
幸太郎 小谷
俊一郎 松元
俊一郎 松元
若凡 湯
若凡 湯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013145914A priority Critical patent/JP6131135B2/ja
Priority to KR1020140086656A priority patent/KR102032172B1/ko
Priority to US14/329,062 priority patent/US9247644B2/en
Publication of JP2015018976A publication Critical patent/JP2015018976A/ja
Application granted granted Critical
Publication of JP6131135B2 publication Critical patent/JP6131135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Description

本発明は、配線基板及びその製造方法に関する。
従来、配線層と絶縁層とが交互に積層され、配線層同士が絶縁層を貫通するビアホールを介して接続された所謂ビルドアップ配線基板が知られている。このようなビルドアップ配線基板は、例えば、支持体上に配線層と絶縁層とを積層後、支持体を除去することにより作製される。
ビルドアップ配線基板の製造工程において、支持体の表面を粗化面とする場合がある。この場合、支持体を除去すると支持体の粗化面が支持体上に形成される絶縁層等に転写される。そのため、支持体を除去後、絶縁層の粗化面上にソルダーレジスト層やアンダーフィル樹脂等を形成する際に、絶縁層とソルダーレジスト層やアンダーフィル樹脂等との密着性を向上できる(例えば、特許文献1参照)。
特開2012−209580号公報
しかしながら、上記のビルドアップ配線基板の製造工程では、支持体の粗化面が、半導体チップの電極等と接続されるパッドの表面にも転写され、パッドの表面まで粗化されてしまう。そのため、パッドの表面のはんだ濡れ性が悪くなり、ビルドアップ配線基板のパッドと半導体チップの電極等との接続信頼性を十分に確保できない問題があった。
本発明は、上記の点に鑑みてなされたものであり、対象物との接続信頼性を向上可能なパッドを備えた配線基板等を提供することを課題とする。
本配線基板は、第1面に第1凹部が形成された絶縁層と、前記絶縁層の前記第1凹部内に埋設され、前記第1凹部の底面と一方の面が接し、前記第1凹部の内壁面を露出するように前記絶縁層の第1面よりも低い位置に他方の面が露出するパッドと、前記パッドの他方の面周縁部を除く中心部に形成された、底面が平滑面である第2凹部と、前記絶縁層の第1面に設けられ、前記第2凹部を露出する開口部を備えたソルダーレジスト層と、を有し、前記開口部の周縁部の前記ソルダーレジスト層は、前記第1凹部内に延在して前記第1凹部の内壁面及び前記パッドの他方の面周縁部を被覆し、更に前記パッドの他方の面周縁部から前記パッドの中心部に張り出して前記第2凹部の上方に庇状に突起し、前記パッドの前記絶縁層と接する面及び前記パッドの他方の面周縁部は粗化面を有し、前記絶縁層の第1面は粗化面とされており、前記絶縁層の第1面の前記第1凹部の周縁部の粗度は、前記絶縁層の第1面における、前記第1凹部の周縁部の周辺領域の粗度よりも小さいことを要件とする。
開示の技術によれば、対象物との接続信頼性を向上可能なパッドを備えた配線基板等を提供できる。
本実施の形態に係る配線基板を例示する断面図である。 本実施の形態に係る配線基板の製造工程を例示する図(その1)である。 本実施の形態に係る配線基板の製造工程を例示する図(その2)である。 本実施の形態に係る配線基板の製造工程を例示する図(その3)である。 本実施の形態に係る配線基板の製造工程を例示する図(その4)である。 本実施の形態に係る配線基板の製造工程を例示する図(その5)である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
[本実施の形態に係る配線基板の構造]
まず、本実施の形態に係る配線基板の構造について説明する。図1は、本実施の形態に係る配線基板を例示する断面図である。なお、図1(b)は、図1(a)のA部を拡大して例示する部分断面図であり、図1(c)は、図1(a)のA部を拡大して例示する部分平面図である。又、図1(b)は、図1(c)のB−B線に沿う断面を示している。又、図1(a)において、表面処理層20の図示は省略されている。又、図1(c)において、ソルダーレジスト層19の図示は省略されている。
図1を参照するに、本実施の形態に係る配線基板10は、パッド11と、絶縁層12と、配線層13と、絶縁層14と、配線層15と、絶縁層16と、配線層17と、ソルダーレジスト層18及び19と、表面処理層20と、配線パターン21とを有する。配線基板10は、所謂コアレスのビルドアップ配線基板である。
本実施の形態では、便宜上、ソルダーレジスト層19側を上側又は他方の側、ソルダーレジスト層18側を下側又は一方の側とする。又、各部位のソルダーレジスト層19側の面を上面又は他方の面、ソルダーレジスト層18側の面を下面又は一方の面とする。又、平面視とは対象物を絶縁層12の上面12aの法線方向から視ることを指し、平面形状とは対象物を絶縁層12の上面12aの法線方向から視た形状を指すものとする。
配線基板10において、絶縁層12はパッド11及び配線パターン21が形成される層である。但し、絶縁層12に配線パターン21を形成せず、パッド11のみを形成してもよい。絶縁層12の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を主成分とする材料を用いることができる。絶縁層12は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層12の厚さは、例えば15〜35μm程度とすることができる。
絶縁層12には、絶縁層12の上面12a(第1面)から絶縁層14側に窪んだ第1凹部12yが設けられている。第1凹部12yの断面形状は、上面12a側より底面側(絶縁層14側)の方が幅の狭いテーパ形状とすることができる。絶縁層12の第1凹部12yは、例えば、逆円錐台状とすることができる。
絶縁層12の上面12aは粗化面とされており、絶縁層12の上面12aの第1凹部12yの周縁部(図1(b)の領域E)の粗度は、絶縁層12の上面12aの他の部分(領域Eの周辺領域である領域F)の粗度よりも小さくされている。領域Eの粗度は、例えば、Ra=0.2μm以上0.3μm未満程度とすることができ、領域Fの粗度は、例えば、Ra=0.3μm以上0.5μm未満程度とすることができる。粗度は、例えば、光干渉式の装置を用いて測定することができる。
言い換えると、本実施の形態における絶縁層12の上面12aは、第1凹部12yの周縁部(領域E)の粗化面と、第1凹部12yの周縁部の周辺領域(領域F)の粗化面とからなる2種の粗化面を備えている。又、領域Fは、領域Eを除く、絶縁層12の上面12aの全面に設けられている。
なお、配線パターン21の絶縁層12の上面12aの第1凹部12yの周縁部(領域E)の粗度も絶縁層12の上面12aの他の部分(第1凹部12yの周縁部の周辺領域である領域F)の粗度よりも小さくされている。
図1(c)を参照するに、絶縁層12の上面12aにおいて、パッド11及び配線パターン21を埋設する第1凹部12yの周縁部(領域E)は、パッド11を包囲するように設けられていると共に、配線パターン21に沿って設けられている。
このように、絶縁層12の上面12aを粗化面とすることにより、絶縁層12の上面12aと上面12aに形成されるソルダーレジスト層19との密着性を向上できる。但し、ソルダーレジスト層19との密着性を考えると粗度は大きい方が好ましいが、領域Eにおいて粗度を大きくすると絶縁層12が薄くなり、絶縁性やクラック防止等の機能が低下するおそれがある。そこで、本実施の形態では、これらの機能を確保するために、領域Eの粗度を領域Fの粗度よりも小さくし、主に領域Fにおいてソルダーレジスト層19との密着性を確保している。
なお、本実施の形態では、絶縁層12の上面12aを粗化面とし、領域Eの粗度を領域Fの粗度よりも小さくする例を示した。しかし、主に領域Fにおいてソルダーレジスト層19との密着性を確保できるため、領域Eは粗化面とせずに平滑面(Ra=0.1μm以上0.2μm未満程度)としてもよい。この場合には、絶縁層12の上面12aにおいて、領域Fのみが粗化面となる。
パッド11は、絶縁層12の第1凹部12y内に埋設されている。パッド11の上面11aは、絶縁層12の上面12aに形成された第1凹部12y内に露出している。具体的には、パッド11の上面11aは、絶縁層12の上面12aよりも低い位置で第1凹部12y内に露出している。そのため、パッド11の上面11aと絶縁層12の上面12aの間には、第1凹部12yの内壁面が露出する段差部Zが設けられている。段差部Zの部分の第1凹部12yの内壁面は、領域Eと同程度か、それよりも小さい程度の粗度に粗化されている。
パッド11の平面形状は、例えば、円形状とすることができる。パッド11の断面形状は、例えば、絶縁層12の上面12a側より底面側の方が幅が狭いテーパ形状とすることができる。パッド11は、例えば、逆円錐台状とすることができる。パッド11の上面周縁部11yを除く、中心部(周縁部11yの内側の領域)には、底面及び内壁面が平滑面である第2凹部11xが形成されている。第2凹部11xの底面(平滑面)の粗度は、例えば、Ra=0.1μm以上0.2μm未満程度とすることができる。第2凹部11xの内壁面(平滑面)は、第2凹部11xの底面と同様の工程により形成される。そのため、第2凹部11xの内壁面の粗度は、凹部11xの底面の粗度と同じ程度とすることができる。説明の便宜上、底面及び内壁面とペアで記す。
パッド11の材料としては、例えば、銅等を用いることができる。パッド11の厚さTは、例えば、10μm程度とすることができる。第2凹部11xのパッド11の上面周縁部11yからの深さDは、例えば、1〜2μm程度とすることができる。
パッド11の絶縁層12と接する面である下面11c及び側面11bは、粗化面とされている。これによりアンカー効果が生じ、パッド11と絶縁層12との密着性を向上できると共に、応力の影響による絶縁層12と配線層13との剥離やクラックを防止できる。パッド11の下面11cの粗度は、例えば、Ra=0.2μm以上0.3μm未満程度とすることができる。パッド11の側面11bの粗化面は、下面11cと同様の工程により形成される。そのため、パッド11の側面11bの粗度は、下面11cの粗度と同じ程度とすることができる。説明の便宜上、下面及び側面とペアで記す。
又、パッド11の上面周縁部11y(ソルダーレジスト層19の下面の突起部と接する面)は、粗化面とされている。パッド11の上面周縁部11yの粗度は、例えば、Ra=0.5μm以上0.8μm未満程度とすることができる。これによりアンカー効果が生じ、パッド11とソルダーレジスト層19との密着性を向上できる。
配線パターン21は、絶縁層12の第1凹部12yに埋設されている。配線パターン21の上面21aは、絶縁層12の上面12aに形成された第1凹部12y内に露出している。配線パターン21の上面21aは、パッド11の上面11aと同じ高さとすることができる。配線パターン21の断面形状は、絶縁層12の上面12a側より底面側の方が幅の狭いテーパ形状とすることができる。
配線パターン21もパッド11と同様の形態とすることができる。具体的には、配線パターン21の上面21aは、絶縁層12の上面12aよりも低い位置で第1凹部12y内に露出している。そのため、配線パターン21の上面21aと絶縁層12の上面12aの間には、第1凹部12yの内壁面が露出する段差部Zが設けられている。段差部Zの部分の第1凹部12yの内壁面は、領域Eと同程度か、それよりも小さい程度の粗度に粗化されている。配線パターン21の材料としては、例えば、銅等を用いることができる。配線パターン21の厚さは、例えば、10μm程度とすることができる。
配線パターン21の絶縁層12と接する面である下面21c及び側面21bは、粗化面とされている。これによりアンカー効果が生じ、配線パターン21とソルダーレジスト層19との密着性を向上できる。配線パターン21の下面21cの粗度は、例えば、Ra=0.2μm以上0.3μm未満程度とすることができる。配線パターン21の側面21bの粗化面は、下面21cと同様の工程により形成される。そのため、配線パターン21の側面21bの粗度は、下面21cの粗度と同じ程度とすることができる。説明の便宜上、下面及び側面とペアで記す。又、配線パターン21の上面21aは、粗化面とされている。配線パターン21の上面21aの粗度は、例えば、Ra=0.5μm以上0.8μm未満程度とすることができる。
なお、パッド11の上面周縁部11y及び配線パターン21の上面21aの粗度を、絶縁層12の上面12aの領域Fの粗度よりも大きくすることにより、パッド11及び配線パターン21とソルダーレジスト層19との密着性を大幅に向上できる。その結果、絶縁層12の上面12aの領域Eの粗度を領域Fの粗度よりも小さくした点を補うことが可能となり、例えば、開口部19xの周縁部のソルダーレジスト層19が絶縁層12から剥離することを防止できる等の効果を奏する。
ソルダーレジスト層19は、絶縁層12の上面12aに設けられている。ソルダーレジスト層19は、パッド11の第2凹部11xを露出する開口部19xを備えている。開口部19xの平面形状は、例えば、円形状とすることができる。開口部19xの周縁部のソルダーレジスト層19は、第1凹部12y内に延在して第1凹部12yの内壁面(段差部Z)及びパッド11の上面周縁部11yを被覆している。パッド11の上面周縁部11yを被覆するソルダーレジスト層19は、更にパッド11の上面周縁部11yから側方(水平方向。パッド11の中心方向)に張り出して第2凹部11xの上方に庇状に突起している。ソルダーレジスト層19の第2凹部11xの上方に庇状に突起している部分の幅Wは、例えば、1〜2μm程度とすることができる。
なお、図1(a)を参照するに、ソルダーレジスト層19は、第1凹部12y内に延在して配線パターン21の上面21aを被覆しているが、これに限らない。例えば、配線パターン21を露出する開口部を備えていてもよい。ソルダーレジスト層19の材料としては、例えば、感光性のエポキシ系絶縁性樹脂等を用いることができる。ソルダーレジスト層19の厚さは、例えば15〜35μm程度とすることができる。
このように、ソルダーレジスト層19がパッド11の上面周縁部11yを被覆することにより、ソルダーレジスト層19がパッド11の上面周縁部11yを被覆しない場合と比べて、半導体チップ等を実装する際の応力によるパッド11の抜けを防止できる。又、パッド11を絶縁層12に埋設し、ソルダーレジスト層19が第1凹部12yの内壁面を被覆することにより、ソルダーレジスト層19と絶縁層12との接触面積が絶縁層12の内壁面と接する分だけ大きくなるため、よりパッド11の抜けを防止できる。
又、ソルダーレジスト層19が第2凹部11xの上方に、パッド11の中心に向かって庇状に突起していることにより、半導体チップ等を実装する場合に第2凹部11x内にはんだ等が形成された際に、庇が楔の作用をして、はんだ等の抜けを防止できる。
ソルダーレジスト層19の開口部19xの底部に露出する第2凹部11x内には、第2凹部11xの底面及び内壁面を覆う表面処理層20が、第2凹部11xを充填しないように形成されている。言い換えれば、表面処理層20は、第2凹部11xの形状に沿って、底面及び内壁面を備えるように形成されている。表面処理層20としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を形成できる。又、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施して表面処理層20を形成してもよい。表面処理層20の厚さは、例えば、0.5〜1μm程度とすることができる。
パッド11の表面処理層20が形成された部分は、半導体チップ等と電気的に接続することができる。前述のように、第2凹部11xの底面は、粗化面ではなく平滑面である。そのため、第2凹部11xの底面上に形成される表面処理層20の上面も平滑面となる。又、第2凹部11xの底面が粗化面であると、その影響により表面処理層20の厚さのばらつきが生じやすいが、本実施の形態では、第2凹部11xの底面が平滑面であるため、表面処理層20の厚さを均一にできる。
これにより、例えば、表面処理層20の上にはんだを介して半導体チップの電極を接続する際に、はんだの濡れ性が向上するため、配線基板10と半導体チップとの接続信頼性を向上できる。
配線層13は、絶縁層12の下側に形成されている。配線層13は、絶縁層12を貫通しパッド11の下面を露出するビアホール12x内に充填されたビア配線、及び絶縁層12の下面に形成された配線パターンを含んで構成されている。ビアホール12xは、絶縁層14側に開口されている開口部の径がパッド11の下面11cを露出するように形成された開口部の底面の径よりも大となる円錐台状の凹部とすることができる。言い換えれば、パッド11の下面11cと接続されるビア配線の断面形状は、絶縁層12の上面12a側より上面12aとは反対面側の方が幅の広いテーパ形状とすることができる。
配線層13は、ビアホール12xの底部に露出したパッド11と電気的に接続されている。配線層13の材料としては、例えば銅(Cu)等を用いることができる。配線層13を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。なお、配線層13のビア配線と接続されていないパッド11が存在してもよいし、配線層13のビア配線と接続されている配線パターン21が存在してもよい。
絶縁層14は、絶縁層12の下面に、配線層13を覆うように形成されている。絶縁層14の材料としては、絶縁層12と同様の絶縁性樹脂を用いることができる。絶縁層14は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層14の厚さは、例えば15〜35μm程度とすることができる。
配線層15は、絶縁層14の下側に形成されている。配線層15は、絶縁層14を貫通し配線層13の下面を露出するビアホール14x内に充填されたビア配線、及び絶縁層14の下面に形成された配線パターンを含んで構成されている。ビアホール14xは、絶縁層16側に開口されている開口部の径が配線層13の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とすることができる。
配線層15は、ビアホール14xの底部に露出した配線層13と電気的に接続されている。配線層15の材料としては、例えば銅(Cu)等を用いることができる。配線層15を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
絶縁層16は、絶縁層14の下面に、配線層15を覆うように形成されている。絶縁層16の材料としては、絶縁層12と同様の絶縁性樹脂を用いることができる。絶縁層16は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層16の厚さは、例えば15〜35μm程度とすることができる。
配線層17は、絶縁層16の下側に形成されている。配線層17は、絶縁層16を貫通し配線層15の下面を露出するビアホール16x内に充填されたビア配線、及び絶縁層16の下面に形成された配線パターンを含んで構成されている。ビアホール16xは、ソルダーレジスト層18側に開口されている開口部の径が配線層15の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とすることができる。
配線層17は、ビアホール16xの底部に露出した配線層15と電気的に接続されている。配線層17の材料としては、例えば銅(Cu)等を用いることができる。配線層17を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
ソルダーレジスト層18は、絶縁層16の下面に、配線層17を覆うように形成されている。ソルダーレジスト層18は開口部18xを有し、開口部18xの底部には配線層17の一部が露出している。開口部18xの底部に露出する配線層17は、他の配線基板や半導体パッケージ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層18の材料としては、例えば、感光性のエポキシ系絶縁性樹脂等を用いることができる。ソルダーレジスト層18の厚さは、例えば15〜35μm程度とすることができる。
必要に応じ、開口部18xの底部に露出する配線層17の下面に金属層を形成してもよい。金属層の例としては、前述の通り、表面処理層20と同様の構成を用いることができる。又、開口部18xの底部に露出する配線層17の下面に、OSP処理等の酸化防止処理を施してもよい。
なお、配線基板10において、配線層17を構成する配線パターンを絶縁層16の下面に引き出して形成し、絶縁層16の下面に引き出された配線パターンをソルダーレジスト層18の開口部18xから露出させ、パッドとして機能させてもよい。つまり、配線層17のビアホール16x以外の部分をパッドとして機能させてもよい。
[本実施の形態に係る配線基板の製造方法]
次に、本実施の形態に係る配線基板の製造方法について説明する。図2〜図6は、本実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後、個片化して各配線基板とする工程の例を示すが、支持体上に1個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図2(a)に示す工程では、一方の面が平滑面である支持体300を準備し、支持体300の一方の面を粗化面とする。支持体300の一方の面の粗度は、例えば、Ra=0.3μm以上0.5μm未満程度とすることができる。そして、支持体300の一方の面(粗化面)に、パッド11形成部及び配線パターン21形成部に開口部320xを備えたレジスト層320を形成する。
支持体300としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体300として銅箔を用いる。後述する図2(c)や図3(a)に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図5(b)に示す工程において容易にエッチングで除去可能だからである。支持体300の厚さは、例えば35〜100μm程度とすることができる。支持体300の一方の面は、例えば、蟻酸や酢酸系のエッチング液により粗化できる。但し、支持体300の一方の面の粗化方法は、これには限定されず、ブラスト処理等の各種方法を用いることができる。
レジスト層320を形成するには、支持体300の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体300の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト(例えば、ドライフィルムレジスト等)をラミネートする。
そして、塗布又はラミネートしたレジストを露光及び現像することで開口部320xを形成する。これにより、支持体300の一方の面に開口部320xを備えたレジスト層320が形成される。なお、予め開口部320xを形成したフィルム状のレジストを支持体300の一方の面にラミネートしても構わない。パッド11形成部の開口部320xの平面形状は、例えば円形とすることができる。
次に、図2(b)に示す工程では、開口部320x内に露出する支持体300の一部を除去し、凹部300xを形成する。銅箔である支持体300は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。エッチングは垂直方向のみならず水平方向にも進行するため、凹部300xの内壁面は、開口部320x内からレジスト層320に覆われている部分に食い込んで形成される。
つまり、平面形状が開口部320xの外周側に拡大された凹部300xが形成される。例えば、開口部320xの平面形状が円形であれば、開口部320xよりも拡径された平面形状が円形の凹部300xが形成される。なお、エッチングは垂直方向と水平方向に同程度に進行するため、凹部300xの内壁面がレジスト層320に食い込む部分の幅Wは、凹部300xの深さDと同程度となる。幅W及び深さDは、例えば、2μm程度とすることができる。又、幅Wは、図1を参照するに、領域Eに位置づけされる。
次に、図2(c)に示す工程では、支持体300をめっき給電層に利用する電解めっき法等により、凹部300xを充填する金属層330(バリア層)を形成する。金属層330の一方の面(凹部300xから露出する面)は、支持体300の一方の面と略面一とすることができる。金属層330の材料としては、後工程でエッチングにより支持体300を除去する際に、同時に除去されない材料を用いることができる。本実施の形態では、支持体300として銅箔を用いているので、金属層330は、例えば、銅のエッチング液では除去されないニッケル(Ni)を用いることができる。金属層330の厚さは、例えば、2μm程度とすることができる。
具体的には、例えば、硫酸ニッケル、ホウ酸、塩化ニッケル等を混合しためっき液を用いた電解めっき法により金属層330(ニッケル層)を形成できる。この場合、使用するめっき液の組成や電流密度を適切に調整することにより、電解めっき法で形成された金属層330(ニッケル層)の一方の面は粗化され、微細な凹凸形状が形成される。金属層330の一方の面の粗度は、例えば、Ra=0.2μm以上0.3μm未満程度とすることができる。なお、本実施の形態では、金属層330(ニッケル層)の一方の面の粗度が支持体300の一方の面の粗度よりも小さくなるように、金属層330(ニッケル層)を形成するめっき液の組成や電流密度を調整する。
次に、図3(a)に示す工程では、支持体300をめっき給電層に利用する電解めっき法等により、凹部300xを充填する金属層330上から開口部320x内に延在するパッド11及び配線パターン21を形成する。すなわち、開口部320x内に露出する金属層330の一方の面に、パッド11及び配線パターン21を積層する。パッド11及び配線パターン21の材料としては、例えば、銅(Cu)等を用いることができる。パッド11及び配線パターン21の厚さは、例えば、数10μm程度とすることができる。
次に、図3(b)に示す工程では、レジスト層320を除去する。これにより、支持体300の一方の面、金属層330の一方の面、パッド11の一方の面11c及び側面11b、配線パターン21の一方の面21c及び側面21bが露出する。なお、金属層330は、パッド11及び配線パターン21の周縁部(外周)に位置する一部の面(幅W)が露出する。
次に、図3(c)に示す工程では、支持体300から露出する面であるパッド11の一方の面11c及び側面11b、配線パターン21の一方の面21c及び側面21bをエッチングして粗化面とする。パッド11の一方の面11c及び配線パターン21の一方の面21cの粗度は、例えば、Ra=0.2μm以上0.3μm未満程度とすることができる。パッド11の側面11b及び配線パターン21の側面21bの粗度は、パッド11の一方の面11c及び配線パターン21の一方の面21cの粗度と同じ程度とすることができる。
粗化には、例えば、蟻酸や酢酸系のエッチング液を用いることができる。なお、エッチングにより、パッド11の一方の面11c及び側面11bの一部、配線パターン21の一方の面21c及び側面21bの一部が除去され、パッド11及び配線パターン21の側面11b及び21bは傾斜面となる。例えば、エッチング前にパッド11の形状が円柱状であれば、パッド11はエッチング後には円錐台状となる。
又、パッド11及び配線パターン21をエッチングして粗化面とする際、支持体300の一方の面もエッチングされる。そのため、支持体300の一方の面の粗度は、更に大きくなる。一方で、金属層330(ニッケル層)は、パッド11や配線パターン21、支持体300よりエッチングされない。そのため、支持体300の粗度と金属層330の粗度との差が更に大きくなる。
次に、図4(a)に示す工程では、支持体300の一方の面にパッド11及び配線パターン21の一部(パッド11の一方の面11c及び側面11b、配線パターン21の一方の面21c及び側面21b)を被覆する絶縁層12を形成する。この時、絶縁層12の他方の面12aに、パッド11又は配線パターン21の形状に沿って第1凹部12yが形成される。絶縁層12の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を主成分とする材料を用いることができる。絶縁層12は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層12の厚さは、例えば15〜35μm程度とすることができる。
絶縁層12の材料として、例えば熱硬化性を有するフィルム状のエポキシ系樹脂等の絶縁性樹脂を用いた場合には、パッド11及び配線パターン21を覆うように支持体300の一方の面にフィルム状の絶縁性樹脂を半硬化状態でラミネートする。そして、ラミネートした絶縁性樹脂を押圧しつつ、硬化温度以上に加熱して硬化させる。なお、絶縁性樹脂を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
絶縁層12の材料として、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂等の絶縁性樹脂を用いた場合には、以下のようにする。すなわち、パッド11及び配線パターン21を覆うように支持体300の一方の面に液状又はペースト状の絶縁性樹脂を例えばスピンコート法等により塗布する。そして、塗布した絶縁性樹脂を硬化温度以上に加熱して硬化させる。
次に、図4(b)に示す工程では、絶縁層12に、絶縁層12を貫通しパッド11の一方の面11cを露出させるビアホール12xを形成する。ビアホール12xは、例えばCOレーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール12xは、絶縁層14が形成される側に開口されている開口部の径がパッド11の一方の面11cによって形成された開口部の底面の径よりも大となる逆円錐台状の凹部となる。
なお、他のビアホールもレーザ加工法により形成すると同様の形状となる。ビアホール12xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール12xの底部に露出するパッド11の一方の面11cに付着した絶縁層12の樹脂残渣を除去することが好ましい。
次に、図4(c)に示す工程では、絶縁層12上に配線層13を形成する。配線層13は、ビアホール12x内に充填されたビア配線、及び絶縁層12の一方の面に形成された配線パターンを含んで構成される。配線層13は、ビアホール12xの底部に露出したパッド11と電気的に接続される。配線層13の材料としては、例えば銅(Cu)等を用いることができる。配線層13は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図5(a)に示す工程では、上記と同様な工程を繰り返すことにより、絶縁層12の一方の側に、絶縁層14、配線層15、絶縁層16、配線層17、及びソルダーレジスト層18を積層する。すなわち、絶縁層12の一方の面に配線層13を被覆する絶縁層14を形成した後に、絶縁層14を貫通し配線層13の一方の面を露出するビアホール14xを形成する。絶縁層14の材料としては、絶縁層12と同様の絶縁性樹脂を用いることができる。絶縁層14は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層14の厚さは、例えば15〜35μm程度とすることができる。
更に、絶縁層14の一方の側に、ビアホール14xを介して配線層13に接続される配線層15を形成する。配線層15は、ビアホール14x内を充填するビア配線、及び絶縁層14の一方の面に形成された配線パターンを含んで構成されている。配線層15は、ビアホール14xの底部に露出した配線層13と電気的に接続される。配線層15の材料としては、例えば銅(Cu)等を用いることができる。配線層15は、例えばセミアディティブ法により形成される。配線層15を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
更に、絶縁層14の一方の面に配線層15を被覆する絶縁層16を形成した後、絶縁層16を貫通し配線層15の一方の面を露出するビアホール16xを形成する。絶縁層16の材料としては、絶縁層12と同様の絶縁性樹脂を用いることができる。絶縁層16は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層16の厚さは、例えば15〜35μm程度とすることができる。
更に、絶縁層16の一方の側に、ビアホール16xを介して配線層15に接続される配線層17を形成する。配線層17は、ビアホール16x内に充填されたビア配線、及び絶縁層16の一方の面に形成された配線パターンを含んで構成されている。配線層17は、ビアホール16xの底部に露出した配線層15と電気的に接続される。配線層17の材料としては、例えば銅(Cu)等を用いることができる。配線層17は、例えばセミアディティブ法により形成される。配線層17を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
このようにして、支持体300の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、3層のビルドアップ配線層(配線層13、配線層15、及び配線層17)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。
次に、絶縁層16の一方の面に配線層17を被覆するソルダーレジスト層18を形成する。ソルダーレジスト層18は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層17を被覆するように絶縁層16の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層17を被覆するように絶縁層16の一方の面にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで開口部18xを形成する(フォトリソグラフィ法)。これにより、開口部18xを有するソルダーレジスト層18が形成される。なお、予め開口部18xを形成したフィルム状の絶縁性樹脂を、配線層17を被覆するように絶縁層16の一方の面にラミネートしても構わない。又、ソルダーレジスト層18の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層16の一方の面にソルダーレジスト層18を形成して硬化させた後、例えばCOレーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部18xを形成できる。
配線層17の一部が開口部18x内に露出する。開口部18x内に露出する配線層17は、他の配線基板や半導体パッケージ等と電気的に接続されるパッドとして機能する。
必要に応じ、開口部18xの底部に露出する配線層17の一方の面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部18xの底部に露出する配線層17の一方の面に、OSP処理等の酸化防止処理を施してもよい。
次に、図5(b)に示す工程では、図5(a)に示す支持体300を除去する。これにより、絶縁層12の他方の面12aから金属層330が露出(突出)する。絶縁層12の他方の面12aの領域Fには、支持体300の粗化面が転写される。領域Fの粗度は、例えば、Ra=0.3μm以上0.5μm未満程度とすることができる。銅箔である支持体300は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。金属層330の材料として、銅のエッチング液では除去されない金属(ニッケル(Ni)等)を用いているため、銅箔である支持体300のみを金属層330に対して選択的にエッチングで除去できる。すなわち、金属層330は、エッチング停止層(バリア層)として機能する。
次に、図5(c)に示す工程では、図5(b)に示す金属層330を除去する。これにより、絶縁層12の他方の面12aからパッド11及び配線パターン21の他方の面11a,21aが露出する。パッド11及び配線パターン21の一方の面11a,21aには、金属層330の粗化面が転写される。又、絶縁層12の他方の面12aの領域Eには、金属層330の粗化面が転写される。パッド11及び配線パターン21の一方の面11a,21aの粗度、及び領域Eの粗度は、例えば、Ra=0.2μm以上0.3μm未満程度とすることができる。絶縁層12の他方の面12aとパッド11及び配線パターン21の他方の面11a,21aとは、同じ高さとすることができる。
前述の工程から、本実施の形態では、パッド11及び配線パターン21の周縁部(外周)に露出した金属層330の面の粗度が支持体300の一方の面の粗度よりも小さくなる。そのため、絶縁層12の他方の面12aのパッド11及び配線パターン21の周縁部の領域Eの粗度は、絶縁層12の他方の面12aの他の部分の領域Fの粗度よりも小さくなる。
金属層330が、例えば、ニッケル(Ni)である場合には、例えば、過酸化水素・硝酸系の溶液(過酸化水素及び硝酸を含む溶液)を用いたウェットエッチングにより除去できる。パッド11及び配線パターン21の材料として、ニッケル(Ni)のエッチング液では除去されない金属(銅(Cu)等)を用いているため、ニッケル(Ni)である金属層330のみをパッド11及び配線パターン21に対して選択的にエッチングで除去できる。すなわち、パッド11及び配線パターン21は、エッチング停止層として機能する。
次に、図6(a)に示す工程では、絶縁層12から露出するパッド11の一部を除去して絶縁層12に絶縁層12の第1凹部12yの内壁面を露出させた段差部Zを形成すると共に、パッド11の他方の面(上面)を粗化面とする。同時に、絶縁層12から露出する配線パターン21の一部を除去して絶縁層12に絶縁層12の第1凹部12yの内壁面を露出させた段差部Zを形成すると共に、配線パターン21の他方の面(上面)を粗化面とする。
例えば、パッド11の上面11aは、絶縁層12の上面12aよりも低い位置で第1凹部12y内に露出するようにエッチングされる。そのため、パッド11の上面11aと絶縁層12の上面12aの間には、第1凹部12yの内壁面が露出する段差部Zが設けられる。又、配線パターン21も同様に、配線パターン21の上面21aは、絶縁層12の上面12aよりも低い位置で第1凹部12y内に露出するようにエッチングされる。そのため、配線パターン21の上面21aと絶縁層12の上面12aの間には、第1凹部12yの内壁面が露出する段差部Zが設けられる。
パッド11及び配線パターン21の他方の面(上面)の粗度は、例えば、Ra=0.5μm以上0.8μm未満程度とすることができる。なお、段差部Zの部分の第1凹部12yの内壁面も、領域Eと同程度か、それよりも小さい程度の粗度に粗化される。
段差部Zの形成及び、パッド11又は配線パターン21の上面の粗化には、例えば、蟻酸や酢酸系のエッチング液を用いることができる。パッド11を露出する第1凹部12yは、パッド11及び配線パターン21の形状に沿った、例えば、逆円錐台状とすることができる。段差部Zの深さは、例えば、2μm程度とすることができる。なお、図6は、図2〜図5とは上下が反転した状態で描かれている。
次に、図6(b)に示す工程では、絶縁層12の他方の面(上面)12aに、パッド11の一部を露出する開口部19xを備えたソルダーレジスト層19を形成する。具体的には、開口部19xの周縁部のソルダーレジスト層19が、第1凹部12y内に延在して第1凹部12yの内壁面(段差部Z)及びパッド11の上面周縁部11yを被覆するようにソルダーレジスト層19及び開口部19xを形成する。ソルダーレジスト層19及び開口部19xは、例えば、ソルダーレジスト層18及び開口部18xと同様な方法により形成できる。
次に、図6(c)に示す工程では、表面処理層20を形成する前処理として、パッド11に第2凹部11xを形成する。具体的には、ソルダーレジスト層19の開口部19x内に露出するパッド11の一部を除去し、底面が平滑面である第2凹部11xを形成する。そして、開口部19xの周縁部のソルダーレジスト層19をパッド11の上面周縁部11yから側方(パッド11の中心方向)に張り出させて第2凹部11xの上方に庇状に突起させる。
この工程では、第2凹部11x内が粗化面とならないようなエッチング液を選択するため、第2凹部11xの底面及び内壁面は粗化面とはならず、平滑面となる。第2凹部11xの底面(平滑面)の粗度は、例えば、Ra=0.1μm以上0.2μm未満程度とすることができる。第2凹部11xの内壁面(平滑面)の粗度は、凹部11xの底面の粗度と同じ程度とすることができる。パッド11が銅である場合には、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等のエッチング液を選択できる。エッチングは垂直方向のみならず水平方向にも進行するため、第2凹部11xの内壁面は、開口部19x内からソルダーレジスト層19に覆われている部分に食い込んで形成される。
つまり、平面形状が開口部19xの外周側に拡大された第2凹部11xが形成される。例えば、開口部19xの平面形状が円形であれば、開口部19xよりも拡径された平面形状が円形の第2凹部11xが形成される。なお、エッチングは垂直方向と水平方向に同程度に進行するため、第2凹部11xの内壁面がソルダーレジスト層19に食い込む部分の幅は、第2凹部11xの深さと同程度となり、例えば、各々2μm程度とすることができる。
図6(c)に示す工程の後、第2凹部11xの底面及び内壁面に表面処理層20を形成し、その後ダイシング等により切断位置Cで切断して個片化することにより、複数の配線基板10(図1参照)が完成する。表面処理層20としては、例えば、無電解めっき法等により、前述の金属層を形成できる。又、OSP処理等の酸化防止処理を施して表面処理層20を形成してもよい。
このように、本実施の形態に係る配線基板10では、第2凹部11xの底面が平滑面であるため、第2凹部11xの底面上に形成される表面処理層20の上面が平滑面となり、かつ、表面処理層20の厚さを均一にできる。これにより、例えば、表面処理層20の上に、はんだを介して半導体チップの電極を接続する際に、はんだの濡れ性が向上するため、配線基板10と半導体チップとの接続信頼性を向上できる。
又、パッド11及び配線パターン21の絶縁層12と接する面(下面11c、21c及び側面11b、21b)を粗化面としているため、アンカー効果が生じる。これにより、パッド11及び配線パターン21と絶縁層12との密着性を向上できると共に、応力の影響による絶縁層12と配線層13との剥離やクラックを防止できる。
又、パッド11の上面周縁部11yを粗化面としているため、アンカー効果が生じ、パッド11とソルダーレジスト層19との密着性を向上できる。
又、ソルダーレジスト層19がパッド11の上面周縁部11yを被覆しているため、半導体チップ等を実装する際の応力によるパッド11の抜けを防止できる。又、ソルダーレジスト層19が第1凹部12yの内壁面(段差部Z)を被覆しているため、ソルダーレジスト層19と絶縁層12との接触面積を大きくでき、よりパッド11の抜けを防止できる。
又、ソルダーレジスト層19が第2凹部11xの上方に、パッド11の中心に向かって庇状に突起していることにより、半導体チップ等を実装する場合に第2凹部11x内にはんだ等が形成された際に、庇が楔の作用をして、はんだ等の抜けを防止できる。
又、絶縁層12の上面12aの第1凹部12yの周縁部(領域E)の粗度を絶縁層12の上面12aの他の部分(領域F)の粗度よりも小さくし、主に領域Fにおいてソルダーレジスト層19との密着性を確保している。そのため、領域Eの粗度を大きくすることに起因する絶縁層12の薄化を回避可能となり、第1凹部12yの周縁部(領域E)の絶縁性やクラック防止等の機能を確保できる。
又、配線基板10の両面にソルダーレジスト層18及び19が形成されているため、配線基板10の片面のみにソルダーレジスト層が形成されている従来のビルドアップ基板よりも剛性を向上できる。その結果、絶縁層と配線層との境界における剥離やクラック等の発生を防止できる。
又、配線基板10の両面にソルダーレジスト層18及び19が形成されているため、配線基板10の上下方向(厚さ方向)の熱膨張係数のバランスが向上し、熱履歴に起因する配線基板10の反りを低減できる。
以上、好ましい実施の形態について詳説した。しかし、上述した実施の形態
に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
10 配線基板
11 パッド
11a、12a、21a 上面(他方の面)
11b、21b 側面
11c、21c 下面(一方の面)
11x 第2凹部
11y 周縁部
12、14、16 絶縁層
12x、14x、16x ビアホール
12y 第1凹部
13、15、17 配線層
18、19 ソルダーレジスト層
18x、19x、320x 開口部
20 表面処理層
21 配線パターン
300 支持体
300x 凹部
320 レジスト層
330 金属層
Z 段差部

Claims (5)

  1. 第1面に第1凹部が形成された絶縁層と、
    前記絶縁層の前記第1凹部内に埋設され、前記第1凹部の底面と一方の面が接し、前記第1凹部の内壁面を露出するように前記絶縁層の第1面よりも低い位置に他方の面が露出するパッドと、
    前記パッドの他方の面周縁部を除く中心部に形成された、底面が平滑面である第2凹部と、
    前記絶縁層の第1面に設けられ、前記第2凹部を露出する開口部を備えたソルダーレジスト層と、を有し、
    前記開口部の周縁部の前記ソルダーレジスト層は、前記第1凹部内に延在して前記第1凹部の内壁面及び前記パッドの他方の面周縁部を被覆し、更に前記パッドの他方の面周縁部から前記パッドの中心部に張り出して前記第2凹部の上方に庇状に突起し、
    前記パッドの前記絶縁層と接する面及び前記パッドの他方の面周縁部は粗化面を有し、
    前記絶縁層の第1面は粗化面とされており、前記絶縁層の第1面の前記第1凹部の周縁部の粗度は、前記絶縁層の第1面における、前記第1凹部の周縁部の周辺領域の粗度よりも小さい配線基板。
  2. 前記第1凹部の周縁部の粗化面は、前記パッドを包囲するように設けられている請求項1記載の配線基板。
  3. 前記第2凹部の底面及び内壁面を覆う表面処理層が、前記第2凹部を充填しないように形成されている請求項1又は2記載の配線基板。
  4. 前記パッドの断面形状は、前記絶縁層の第1面側より底面側の方が幅が狭いテーパ形状である請求項1乃至3の何れか一項記載の配線基板。
  5. 支持体の一方の面を粗化面とする工程と、
    前記支持体の一方の面に、開口部を備えたレジスト層を形成する工程と、
    前記レジスト層の開口部内に露出する前記支持体の一部を除去し、平面形状が前記レジスト層の開口部の外周側に拡大された凹部を形成する工程と、
    前記凹部を充填し、前記凹部から露出する面に前記支持体の一方の面の粗度よりも粗度の小さい粗化面を有する金属層を形成する工程と、
    前記金属層上から前記開口部内に延在するパッドを形成する工程と、
    前記レジスト層を除去する工程と、
    前記支持体の一方の面と、前記支持体の一方の面から露出する前記金属層の一方の面並びに前記パッドの一方の面及び側面を粗化面とする工程と、
    前記支持体の一方の面、前記金属層及び前記パッドの粗化面を被覆し、前記パッドを埋設する第1凹部を有する絶縁層を形成する工程と、
    前記支持体を前記金属層に対して選択的に除去し、前記絶縁層の第1面における前記金属層の周辺領域に前記支持体の粗化面が転写される工程と、
    前記金属層を前記パッドに対して選択的に除去し、前記絶縁層の第1面における前記パッドの他方の面周縁部に前記金属層の粗化面が転写される工程と、
    前記絶縁層の第1面から露出する前記パッドの一部を除去して前記絶縁層の第1凹部の内壁面を露出すると共に、前記パッドの他方の面を粗化面とする工程と、
    前記絶縁層の第1面に前記パッドの他方の面の一部を露出する開口部を備えたソルダーレジスト層を、前記開口部の周縁部の前記ソルダーレジスト層が、前記第1凹部内に延在して前記第1凹部の内壁面及び前記パッドの他方の面周縁部を被覆するように形成する工程と、
    前記ソルダーレジスト層の開口部内に露出する前記パッドの一部を除去して底面が平滑面である第2凹部を形成し、前記開口部の周縁部の前記ソルダーレジスト層を前記パッドの他方の面周縁部から前記パッドの中心部に張り出させて前記第2凹部の上方に庇状に突起させる工程と、を有し、
    前記絶縁層の第1面において、前記パッドの周縁部の粗度は、前記パッドの周縁部の周辺領域の粗度よりも小さい配線基板の製造方法。
JP2013145914A 2013-07-11 2013-07-11 配線基板及びその製造方法 Active JP6131135B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013145914A JP6131135B2 (ja) 2013-07-11 2013-07-11 配線基板及びその製造方法
KR1020140086656A KR102032172B1 (ko) 2013-07-11 2014-07-10 배선 기판 및 그 제조 방법
US14/329,062 US9247644B2 (en) 2013-07-11 2014-07-11 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013145914A JP6131135B2 (ja) 2013-07-11 2013-07-11 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015018976A JP2015018976A (ja) 2015-01-29
JP6131135B2 true JP6131135B2 (ja) 2017-05-17

Family

ID=52276224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013145914A Active JP6131135B2 (ja) 2013-07-11 2013-07-11 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US9247644B2 (ja)
JP (1) JP6131135B2 (ja)
KR (1) KR102032172B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022240236A1 (ko) * 2021-05-13 2022-11-17 엘지이노텍 주식회사 반도체 패키지

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR102472945B1 (ko) * 2015-04-23 2022-12-01 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP6632302B2 (ja) 2015-10-02 2020-01-22 新光電気工業株式会社 配線基板及びその製造方法
DE102016119935A1 (de) * 2016-10-19 2018-04-19 Degudent Gmbh Verfahren zur Herstellung einer dentalen Restauration
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
KR102257926B1 (ko) * 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
KR20200073051A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
JP2021111674A (ja) * 2020-01-08 2021-08-02 パナソニックIpマネジメント株式会社 配線体、タッチセンサ、及び実装基板
CN111816626B (zh) * 2020-09-03 2020-12-15 苏州科阳半导体有限公司 一种晶圆级芯片封装结构以及封装方法
CN114828434B (zh) * 2021-01-29 2024-04-09 武汉光谷创元电子有限公司 加成法制作封装电路的工艺和封装电路
JP2022119418A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板及び配線基板の製造方法
KR20220147738A (ko) * 2021-04-27 2022-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
KR20230168460A (ko) * 2022-06-07 2023-12-14 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
KR20240027243A (ko) * 2022-08-23 2024-03-04 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
JP4498378B2 (ja) * 2007-03-30 2010-07-07 三洋電機株式会社 基板およびその製造方法、回路装置およびその製造方法
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP2011181629A (ja) * 2010-02-26 2011-09-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022240236A1 (ko) * 2021-05-13 2022-11-17 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20150007982A (ko) 2015-01-21
KR102032172B1 (ko) 2019-10-16
US9247644B2 (en) 2016-01-26
US20150014027A1 (en) 2015-01-15
JP2015018976A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
JP6131135B2 (ja) 配線基板及びその製造方法
JP6223909B2 (ja) 配線基板及びその製造方法
JP5795415B1 (ja) 配線基板及びその製造方法
TWI482542B (zh) 多層配線基板
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6473619B2 (ja) キャビティ付き配線板の製造方法
JP2014225671A (ja) 配線基板及び半導体装置
JP2010092943A (ja) 配線基板及びその製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009076928A (ja) 配線基板の製造方法
JP2017199703A (ja) 配線基板
JP6392140B2 (ja) 配線基板及び半導体パッケージ
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
JP2015050308A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6131135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150