KR20150007982A - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150007982A
KR20150007982A KR1020140086656A KR20140086656A KR20150007982A KR 20150007982 A KR20150007982 A KR 20150007982A KR 1020140086656 A KR1020140086656 A KR 1020140086656A KR 20140086656 A KR20140086656 A KR 20140086656A KR 20150007982 A KR20150007982 A KR 20150007982A
Authority
KR
South Korea
Prior art keywords
pad
layer
insulating layer
concave portion
wiring
Prior art date
Application number
KR1020140086656A
Other languages
English (en)
Other versions
KR102032172B1 (ko
Inventor
겐타로 가네코
가즈히로 고바야시
도시미츠 오미야
고타로 고다니
?이치로 마츠모토
루오판 탕
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20150007982A publication Critical patent/KR20150007982A/ko
Application granted granted Critical
Publication of KR102032172B1 publication Critical patent/KR102032172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

배선 기판은 절연층과, 패드와, 솔더 레지스트층을 포함한다. 절연층은 제1 면에 제1 오목부가 형성된다. 패드는 제1 오목부 내에 매설된다. 패드는 제2 면 및 제3 면을 포함한다. 제3 면은 제1 오목부의 내벽면을 노출시키도록 제1 면보다 낮은 위치에 위치된다. 패드는 제3 면의 중심부에 제2 오목부가 형성된다. 솔더 레지스트층은 제1 면에 설치된다. 제1 오목부의 주연부에의 제1 면의 인접부의 조도(粗度)는, 제1 면의 인접부의 주변에 있는 제1 면의 영역의 조도보다 작다.

Description

배선 기판 및 그 제조 방법{WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 배선 기판 및 그 제조 방법에 관한 것이다.
종래, 배선층과 절연층이 번갈아서 적층되고, 배선층끼리가 절연층을 관통하는 비어홀을 통하여 접속된 소위 빌드업 배선 기판이 알려져 있다. 이러한 빌드업 배선 기판은, 예를 들면, 지지체 상에 배선층과 절연층을 적층 후, 지지체를 제거함으로써 제작된다.
빌드업 배선 기판의 제조 공정에 있어서 지지체의 표면을 조화면(粗化面)으로 하는 경우가 있다. 이 경우, 지지체를 제거하면 지지체의 조화면이 지지체 상에 형성되는 절연층 등에 전사된다. 그 때문에, 지지체의 제거 후, 절연층의 조화면 상에 솔더 레지스트층이나 언더필 수지 등을 형성할 때에, 절연층과 솔더 레지스트층이나 언더필 수지 등 간의 밀착성을 향상시킬 수 있다(예를 들면, 일본국 특개2012-209580호(US 2009/0095514 A에 대응함) 공보 참조).
그러나, 상기한 빌드업 배선 기판의 제조 공정에서는, 지지체의 조화면이 반도체칩의 전극 등과 접속되는 패드의 표면에도 전사되어 패드의 표면까지 조화되게 된다. 그 때문에, 패드의 표면의 솔더 젖음성이 나빠져, 예를 들면 빌드업 배선 기판의 패드와 반도체칩의 전극 간의 접속 신뢰성을 충분히 확보할 수 없는 문제가 있었다.
본 발명은 상기한 점을 감안해서 이루어진 것이며, 대상물과의 접속 신뢰성을 향상 가능한 패드를 구비한 배선 기판 등을 제공하는 것을 과제로 한다.
일 실시형태에 따르면, 배선 기판은 절연층, 패드, 및 솔더 레지스트층을 포함한다. 절연층은 제1 면에 제1 오목부가 형성된다. 패드는 제1 오목부 내에 매설된다. 제2 면은 제1 오목부의 저면과 접촉한다. 제3 면은 제1 오목부의 내벽면을 노출시키도록 절연층의 한쪽의 면보다 낮은 위치된다. 패드는 제3 면의 중심부에 저면이 평활면인 제2 오목부가 형성된다. 솔더 레지스트층은 절연층의 제1 면에 설치되며, 제2 오목부를 노출시키는 개구부가 형성된다. 개구부의 주연부(peripheral portion)에 인접하는 솔더 레지스트층의 인접부는, 제1 오목부 내로 연장되어 제1 오목부의 내벽면 및 패드의 제3 면의 주연부를 덮는다. 솔더 레지스트층의 인접부는 패드의 제3 면의 주연부로부터 패드의 제3 면의 중심부로 돌출해서 제2 오목부의 위쪽을 덮는다. 절연층과 접하며 패드의 제2 면을 포함하는 패드의 면 및 패드의 제3 면의 주연부는 조화면(粗化面)이다. 절연층의 한쪽의 면은 조화면이다. 제1 오목부의 주연부에 인접하는 제1 면의 인접부의 조도(粗度)는, 제1 면의 인접부의 주변에 있는 제1 면의 영역의 조도보다 작다.
개시된 기술에 따르면, 대상물과의 접속 신뢰성을 향상 가능한 패드를 구비한 배선 기판 등을 제공할 수 있다.
도 1a은 본 실시형태에 따른 배선 기판을 예시하는 단면도.
도 1b는 도 1a의 A부 및 도 1c의 B-B 선을 따르는 확대 단면도.
도 1c는 도 1a의 A부의 확대 평면도.
도 2a 내지 도 2c는 본 실시형태에 따른 배선 기판의 제조 공정을 예시하는 제1 단면도의 세트.
도 3a 내지 도 3c는 본 실시형태에 따른 배선 기판의 제조 공정을 예시하는 제2 단면도의 세트.
도 4a 내지 도 4c는 본 실시형태에 따른 배선 기판의 제조 공정을 예시하는 제3 단면도의 세트.
도 5a 내지 도 5c는 본 실시형태에 따른 배선 기판의 제조 공정을 예시하는 제4 단면도의 세트.
도 6a 내지 도 6c는 본 실시형태에 따른 배선 기판의 제조 공정을 예시하는 제5 단면도의 세트..
이하, 도면을 참조해서 발명을 실시하기 위한 형태에 대하여 설명한다. 도면에 있어서, 동일 구성 부분에는 동일 부호를 부여하고 중복된 설명을 생략하는 경우가 있다.
[일 실시형태에 따른 배선 기판의 구조]
우선, 본 실시형태에 따른 배선 기판의 구조에 대하여 설명한다. 도 1a는 본 실시형태에 따른 배선 기판을 예시하는 단면도이다. 또, 도 1b는 도 1a의 A부 및 도 1c의 B-B 선을 따르는 확대 단면도이다. 도 1c는 도 1a의 A부의 확대 평면도이다. 도 1a에 있어서 표면 처리층(20)의 도시는 생략되어 있고, 도 1c에 있어서 솔더 레지스트층(19)의 도시는 생략되어 있다.
도 1a 내지 도 1c를 참조하면, 본 실시형태에 따른 배선 기판(10)은 패드(11)와, 절연층(12)과, 배선층(13)과, 절연층(14)과, 배선층(15)과, 절연층(16)과, 배선층(17)과, 솔더 레지스트층(18 및 19)과, 표면 처리층(20)과, 배선 패턴(21)을 갖는다. 배선 기판(10)은 소위 코어리스의 빌드업 배선 기판이다.
본 실시형태에서는, 편의상, 부재의 솔더 레지스트층(18)측을 부재의 하측 또는 일 측으로 하고, 부재의 솔더 레지스트층(19)측을 부재의 상측 또는 다른 측으로 한다. 또한, 부재의 솔더 레지스트층(18)측에 위치한 면을 부재의 하면 또는 한쪽의 면으로 하고, 부재의 솔더 레지스트층(19)측에 위치한 면을 상면 또는 다른 면(부재의 다른 면)으로 한다. 또한, 평면 보기란 대상물을 절연층(12)의 상면(12a)의 법선 방향으로부터 보는 것을 의미한다. 또한, 평면 보기란 대상물을 절연층(12)의 상면(12a)의 법선 방향으로부터 본 형상을 가리키는 것으로 한다.
배선 기판(10)에 있어서 절연층(12)은 패드(11) 및 배선 패턴(21)이 형성되는 층이다. 단, 절연층(12)에 배선 패턴(21)을 형성하지 않고 패드(11)만을 형성해도 된다. 절연층(12)의 재료로서는 예를 들면 열경화성의 에폭시계 수지 등의 절연성 수지를 주성분으로 하는 재료를 사용할 수 있다. 절연층(12)은 실리카(SiO2) 등의 필러를 함유할 수 있다. 절연층(12)의 두께는 예를 들면 15∼35㎛ 정도로 할 수 있다.
절연층(12)에는 절연층(12)의 상면(12a)(제1 면)으로부터 절연층(14)측으로 오목한 제1 오목부(12y)가 설치되어 있다. 각 제1 오목부(12y)의 단면 형상은 테이퍼 형상으로 할 수 있다. 절연층(12)의 상면(12a)측보다 제1 오목부(12y)의 저면측(절연층(14)측) 쪽이 폭이 좁은 테이퍼 형상으로 할 수 있다. 절연층(12)의 제1 오목부(12y) 각각은 예를 들면 뒤집힌 원추대(圓錐臺) 형상으로 할 수 있다.
절연층(12)의 상면(12a)은 조화면으로 되어 있다. 각 제1 오목부(12y)의 주변부에 인접하는 절연층(12)의 상면(12a)의 인접부(도 1b의 영역 E)의 조도는, 절연층(12)의 상면(12a)의 다른 부분(영역 E의 주변에 있는 영역 F)의 조도보다 작게 되어 있다. 영역 E의 조도는 약 Ra=0.2㎛ 이상 0.3㎛ 미만 정도로 할 수 있다. 영역 F의 조도는 예를 들면 약 Ra=0.3㎛ 이상 0.5㎛ 미만 정도로 할 수 있다. 조도는 예를 들면 광간섭식의 장치를 사용해서 측정할 수 있다.
환언하면, 본 실시형태에 있어서의 절연층(12)의 상면(12a)은, (i) 제1 오목부(12y)의 주연부에 인접하는 인접부(영역 E)의 조화면과, (ii) 인접부(영역 E)의 주변에 있는 영역(영역 F)의 조화면으로 이루어지는 2종의 조화면을 구비하고 있다. 또한, 영역 F는 영역 E를 제외한 절연층(12)의 상면(12a)의 전체 영역에 설치되어 있다.
배선 패턴(21)에 인접하는 절연층(12)의 상면(12a)의 인접부(영역 E)의 조도는 절연층(12)의 상면(12a)의 다른 부분(각 제1 오목부(12y)의 주연부에 인접하는 인접부(영역 E)의 주변에 있는 영역 F)의 조도보다 작게 되어 있다.
도 1c를 참조하면, 절연층(12)의 상면(12a)에 있어서, 패드(11) 및 배선 패턴(21)을 매설하는 각 제1 오목부(12y)의 인접부(영역 E)는, 패드(11)를 포위하도록 설치되거나, 배선 패턴(21)을 따라서 설치되어 있다.
이렇게, 절연층(12)의 상면(12a)을 조화면으로 함으로써, 절연층(12)의 상면(12a)과, 상면(12a)에 형성되는 솔더 레지스트층(19)의 밀착성을 향상시킬 수 있다. 단, 솔더 레지스트층(19)의 밀착성을 고려하면 조도는 큰 편이 바람직하지만, 영역 E에 있어서 조도를 크게 하면 절연층(12)이 얇아져 절연성이나 크랙 방지 등의 기능이 저하할 우려가 있다. 그래서, 본 실시형태에서는 이러한 기능을 확보하기 위하여 영역 E의 조도를 영역 F의 조도보다 작게 해서 주로 영역 F에 있어서 솔더 레지스트층(19)의 밀착성을 확보하고 있다.
본 실시형태에서는 절연층(12)의 상면(12a)을 조화면으로 하며 영역 E의 조도를 영역 F의 조도보다 작게 하는 예를 나타냈다. 그러나, 주로 영역 F에 있어서 솔더 레지스트층(19)의 밀착성을 확보할 수 있기 때문에, 영역 E는 조화면으로 하지 않고 평활면(Ra= 약 0.1㎛ 이상 약 0.2㎛ 미만 정도)으로 형성할 수 있다. 이 경우에는 절연층(12)의 상면(12a)에 있어서 영역 F만이 조화면으로 된다.
패드(11)는 절연층(12)의 제1 오목부(12y) 내에 매설되어 있다. 각 패드(11)의 상면(11a)은 절연층(12)의 상면(12a)에 형성된 해당 제1 오목부(12y) 내에 노출되어 있다. 구체적으로는, 패드(11)의 상면(11a)은 절연층(12)의 상면(12a)보다 낮은 위치에 위치하도록 해당 제1 오목부(12y) 내에 노출되어 있다. 그 때문에, 패드(11)의 상면(11a)과 절연층(12)의 상면(12a) 사이에는 제1 오목부(12y)의 내벽면이 노출되는 단차부(Z)가 설치되어 있다. 제1 오목부(12y)의 내벽면의 단차부(Z) 부분은 대략 영역 E와 같은 정도이거나 그보다 작은 정도의 조도로 조화되어 있다.
각 패드(11)의 평면 형상은 예를 들면 원형상이고, 단면 형상은 테이퍼 형상을 가질 수 있다. 예를 들면 절연층(12)의 상면(12a)측보다 패드(11)의 저면측 쪽이 폭이 좁은 테이퍼 형상이다. 각 패드(11)는 예를 들면 뒤집힌 원추대 형상으로 할 수 있다. 각 패드(11)의 주연부(11y)를 제외한 각 패드(11)의 중심부(상측 주연부(11y)의 내측의 영역)에는 저면 및 내벽면이 평활면인 제2 오목부(11x)가 형성되어 있다. 제2 오목부(11x)의 저면(평활면)의 조도는 예를 들면 약 Ra=0.1㎛ 이상 0.2㎛ 미만 정도로 할 수 있다. 제2 오목부(11x)의 내벽면(평활면)은 제2 오목부(11x)의 저면과 마찬가지의 공정에 의해 형성된다. 그 때문에, 제2 오목부(11x)의 내벽면의 조도는 오목부(11x)의 저면의 조도와 같은 정도로 할 수 있다. 설명의 편의상, 저면 및 내벽면과 함께 기재한다.
패드(11)의 재료로서는 예를 들면 구리 등을 사용할 수 있고, 패드(11)의 두께 T는 예를 들면 약 10㎛ 정도로 할 수 있다. 제2 오목부(11x)의 패드(11)의 상면 주연부(11y)로부터의 깊이 D1은 예를 들면, 약 1∼2㎛ 정도로 할 수 있다.
각 패드(11)의 절연층(12)과 접하는 면인 하면(11c) 및 측면(11b)은 조화면으로 되어 있다. 이에 따라 앵커 효과가 발생하여 패드(11)와 절연층(12) 간의 밀착성을 향상시킬 수 있음과 함께, 응력의 영향에 따른 절연층(12)과 배선층(13) 간의 박리나 크랙을 방지할 수 있다. 각 패드(11)의 하면(11c)의 조도는 예를 들면 약 Ra=0.2㎛ 이상 0.3㎛ 미만 정도로 할 수 있다. 각 패드(11)의 측면(11b)(조화면)은 하면(11c)과 마찬가지의 공정에 의해 형성되므로, 각 패드(11)의 측면(11b)의 조도는 하면(11c)의 조도와 대략 같은 정도로 할 수 있다. 설명의 편의상, 하면(11c) 및 측면(11b)을 함께 기재한다.
각 패드(11)의 상면 주연부(11y)(솔더 레지스트층(19)의 하면의 돌기부와 접하는 면)는 조화면으로 되어 있다. 각 패드(11)의 상면 주연부(11y)의 조도는 예를 들면 약 Ra=0.5㎛ 이상 0.8㎛ 미만 정도로 할 수 있다. 이에 따라 앵커 효과가 발생하여 패드(11)와 솔더 레지스트층(19) 간의 밀착성을 향상시킬 수 있다.
각 배선 패턴(21)은 절연층(12)의 해당 제1 오목부(12y)에 매설되어 있다. 각 배선 패턴(21)의 상면(21a)은 절연층(12)의 상면(12a)에 형성된 해당 제1 오목부(12y) 내에 노출되어 있다. 각 배선 패턴(21)의 상면(21a)은 각 패드(11)의 상면(11a)과 같은 높이에 위치될 수 있다. 각 배선 패턴(21)의 단면 형상은 테이퍼 형상으로 할 수 있다. 절연층(12)의 상면(12a)측보다 배선 패턴(21)의 저면측 쪽이 폭이 좁은 테이퍼 형상으로 할 수 있다.
각 배선 패턴(21)도 각 패드(11)와 마찬가지의 형태로 할 수 있다. 구체적으로는, 각 배선 패턴(21)의 상면(21a)은, 절연층(12)의 상면(12a)보다 낮은 위치에 위치하도록 해당 제1 오목부(12y) 내에 노출되어 있다. 그 때문에, 배선 패턴(21)의 상면(21a)과 절연층(12)의 상면(12a) 사이에는 제1 오목부(12y)의 내벽면이 노출되는 단차부(Z)가 설치되어 있다. 제1 오목부(12y)의 내벽면의 단차부(Z)의 부분은 영역 E와 대략 같은 정도이거나 그보다 작은 정도의 조도로 조화되어 있다. 배선 패턴(21)의 재료로서는 예를 들면 구리 등을 사용할 수 있고, 배선 패턴(21)의 두께는 예를 들면, 약 10㎛ 정도로 할 수 있다.
각 배선 패턴(21)의 절연층(12)과 접하는 하면(21c) 및 측면(21b)은 조화면으로 되어 있다. 이에 따라 앵커 효과가 발생하여 배선 패턴(21), 절연층(12), 및 솔더 레지스트층(19) 간의 밀착성을 향상시킬 수 있다. 각 배선 패턴(21)의 하면(21c)의 조도는 예를 들면 약 Ra=0.2㎛ 이상 0.3㎛ 미만 정도로 할 수 있다. 각 배선 패턴(21)의 측면(21b)(조화면)은 하면(21c)과 마찬가지의 공정에 의해 형성되므로, 각 배선 패턴(21)의 측면(21b)의 조도는 하면(21c)의 조도와 대략 같은 정도로 할 수 있다. 설명의 편의상, 하면(21c) 및 측면(21b)을 함께 기재한다. 또한, 각 배선 패턴(21)의 상면(21a)은 조화면으로 되어 있다. 각 배선 패턴(21)의 상면(21a)의 조도는 예를 들면, 약 Ra=0.5㎛ 이상 0.8㎛ 미만 정도로 할 수 있다.
또, 패드(11)의 상면 주연부(11y) 및 배선 패턴(21)의 상면(21a)의 조도를 절연층(12)의 상면(12a)의 영역 F의 조도보다 크게 하므로, 패드(11)/배선 패턴(21)과 솔더 레지스트층(19) 간의 밀착성을 대폭적으로 향상시킬 수 있다. 그 결과, 절연층(12)의 상면(12a)의 영역 E의 조도를 영역 F의 조도보다 작게 한 점을 보완하는 것이 가능해져, 예를 들면 각 개구부(19x)의 주연부에 인접하는 솔더 레지스트층(19)의 인접부가 절연층(12)으로부터 박리되는 것을 방지할 수 있는 등의 효과를 발휘한다.
솔더 레지스트층(19)은 절연층(12)의 상면(12a)에 설치되어 있다. 솔더 레지스트층(19)은 패드(11)의 각 제2 오목부(11x)를 노출시키는 개구부(19x)를 구비하고 있다. 각 개구부(19x)의 평면 형상은 예를 들면 원형상으로 할 수 있다. 각 개구부(19x)에 인접하는 솔더 레지스트층(19)의 부분은, 해당 제1 오목부(12y) 내로 연장되어 해당 제1 오목부(12y)의 내벽면(단차부(Z)) 및 해당 패드(11)의 상면 주연부(11y)를 덮고 있다. 각 패드(11)의 상면 주연부(11y)를 덮는 솔더 레지스트층(19)은, 각 패드(11)의 상면 주연부(11y)로부터 측방(수평 방향; 패드(11)의 중심 방향)으로 돌출해서 각 패드(11)의 제2 오목부(11x)의 위쪽을 덮는다. 구체적으로, 솔더 레지스트층(19)은, 패드(11)의 주연부(11y)로부터 측방으로 돌출해서 패드(11)의 제2 오목부(11x)의 위쪽을 덮는 차양 형상을 갖는다. 솔더 레지스트층(19)의 제2 오목부(11x)의 위쪽으로 차양 형상의 돌기부의 폭 W1은, 예를 들면 약 1∼2㎛ 정도로 할 수 있다.
다시 도 1a를 참조하면, 솔더 레지스트층(19)은 제1 오목부(12y) 내로 연장되어 배선 패턴(21)의 상면(21a)을 덮는다. 그러나, 본 발명은 이에 한하지 않는다. 예를 들면, 솔더 레지스트층(19)은 배선 패턴(21)을 노출시키는 개구부를 구비하고 있어도 된다. 솔더 레지스트층(19)의 재료로서는 예를 들면 감광성의 에폭시계 절연성 수지일 수 있다. 솔더 레지스트층(19)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
이렇게, 솔더 레지스트층(19)이 패드(11)의 상면 주연부(11y)를 덮으므로, 솔더 레지스트층(19)이 패드(11)의 상면 주연부(11y)를 덮지 않는 경우에 비하여, 반도체칩 등을 실장할 때의 응력에 의한 패드(11)의 빠짐을 방지할 수 있다. 또한, 각 패드(11)를 절연층(12)의 해당 제1 오목부(12y)에 매설하고, 솔더 레지스트층(19)이 각 제1 오목부(12y)의 내벽면을 덮으므로, 솔더 레지스트층(19)과 절연층(12) 간의 접촉 면적이 솔더 레지스트층(19)과 절연층(12)의 내벽면 간의 접촉 면적만큼 커지기 때문에, 패드(11)의 빠짐을 보다 신뢰성 있게 방지할 수 있다.
또한, 솔더 레지스트층(19)이 제2 오목부(11x)의 위쪽을 덮도록 각 패드(11)의 중심부를 향해 돌기되어 있다. 따라서, 반도체칩 등을 실장할 경우에 제2 오목부(11x) 내에 솔더 등이 형성되었을 때에, 솔더 레지스트층(19)의 돌기부가 쐐기의 작용을 해서 솔더 등의 빠짐을 방지할 수 있다.
솔더 레지스트층(19)의 개구부(19x)의 저부(底部)에 노출되는 대응 제2 오목부(11x) 내에는, 제2 오목부(11x)의 저면 및 내벽면을 덮는 각 표면 처리층(20)이, 제2 오목부(11x)를 충전하지 않도록 형성되어 있다. 환언하면, 각 표면 처리층(20)은 해당 제2 오목부(11x)의 형상에 따라 저면 및 내벽면을 구비한다. 표면 처리층(20)으로서는 Au층이나 Ni/Au층(Ni층과 Au층을 이 순서로 적층한 금속층), Ni/Pd/Au층(Ni층과 Pd층과 Au층을 이 순서로 적층한 금속층) 등을 형성할 수 있다. 또한, OSP(Organic Solderability Preservative) 처리 등의 산화 방지 처리를 실시하여 표면 처리층(20)을 형성해도 된다. 표면 처리층(20)의 두께는 예를 들면, 약 0.5∼1㎛ 정도로 할 수 있다.
패드(11)의 표면 처리층(20)이 형성된 부분은 반도체칩 등과 전기적으로 접속할 수 있다. 전술한 바와 같이, 각 제2 오목부(11x)의 저면은 조화면이 아니고 평활면이다. 그 때문에, 해당 제2 오목부(11x)의 저면 상에 형성되는 각 표면 처리층(20)의 상면도 평활면으로 된다. 각 제2 오목부(11x)의 저면이 조화면이면, 각 제2 오목부(11x)의 저면이 조화면인 것에 의해 각 표면 처리층(20)의 두께가 변하기 쉽다. 그러나, 본 실시형태에서는 각 제2 오목부(11x)의 저면이 평활면이기 때문에 표면 처리층(20)의 두께를 균일하게 할 수 있다.
이에 따라, 예를 들면, 각 표면 처리층(20) 상에 솔더를 통하여 반도체칩의 전극을 접속할 때에 솔더의 젖음성이 향상된다. 따라서, 배선 기판(10)과 반도체칩 간의 접속 신뢰성을 향상시킬 수 있다.
배선층(13)은 절연층(12)의 하측에 형성되어 있다. 배선층(13)은 비어 배선 및 배선 패턴을 포함한다. 비어 배선은, 절연층(12)을 관통하여 패드(11)의 하면을 노출시키는 각 비어홀(12x) 내에 충전된다. 배선 패턴은, 절연층(12)의 하면에 형성된다. 각 비어홀(12x)은, 절연층(14)측으로 개구되어 있는 개구부의 직경이 패드(11)의 하면(11c)을 노출시키도록 형성된 개구부의 저면의 직경보다 커지는 원추대 형상의 오목부로 할 수 있다. 환언하면, 해당 패드(11)의 하면(11c)과 접속되는 각 비어 배선의 단면 형상은, 절연층(12)의 상면(12a)측보다 상면(12a)과는 반대면측 쪽이 폭이 넓은 테이퍼 형상으로 할 수 있다.
배선층(13)은 비어홀(12x)의 저부에 노출된 패드(11)와 전기적으로 접속되어 있다. 배선층(13)의 재료로서는 구리(Cu)를 사용할 수 있다. 배선층(13)을 구성하는 배선 패턴의 두께는 예를 들면 약 10∼20㎛ 정도로 할 수 있다. 또, 배선층(13)의 임의의 비어 배선과 접속되어 있지 않은 패드(11)가 존재할 수 있다. 또한, 배선층(13)의 비어 배선과 접속되어 있는 배선 패턴(21)이 존재해도 된다.
절연층(14)은 절연층(12)의 하면에 배선층(13)을 덮도록 형성되어 있다. 절연층(14)의 재료로서는 절연층(12)과 마찬가지인 절연성 수지를 사용할 수 있다. 절연층(14)은 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(14)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
배선층(15)은 절연층(14)의 하측에 형성되어 있다. 배선층(15)은, 비어 배선 및 배선 패턴을 포함한다. 비어 배선은 절연층(14)을 관통하여 배선층(13)의 하면을 노출시키는 각 비어홀(14x) 내에 충전된다. 배선 패턴은 절연층(14)의 하면에 형성된다. 각 비어홀(14x)은, 절연층(16)측으로 개구되어 있는 개구부의 직경이 배선층(13)의 하면에 의하여 형성된 개구부의 저면의 직경보다 커지는 원추대 형상의 오목부로 할 수 있다.
배선층(15)은 비어홀(14x)의 저부에 노출된 배선층(13)과 전기적으로 접속되어 있다. 배선층(15)의 재료로서는 구리(Cu)를 사용할 수 있다. 배선층(15)을 구성하는 배선 패턴의 두께는 예를 들면 약 10∼20㎛ 정도로 할 수 있다.
절연층(16)은 절연층(14)의 하면에 배선층(15)을 덮도록 형성되어 있다. 절연층(16)의 재료로서는 절연층(12)과 마찬가지인 절연성 수지를 사용할 수 있다. 절연층(16)은 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(16)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
배선층(17)은 절연층(16)의 하측에 형성되어 있다. 배선층(17)은, 비어 배선 및 배선 패턴을 포함한다. 비어 배선은 절연층(16)을 관통하여 배선층(15)의 하면을 노출시키는 각 비어홀(16x) 내에 충전된다. 배선 패턴은 절연층(16)의 하면에 형성된다. 각 비어홀(16x)은, 솔더 레지스트층(18)측으로 개구되어 있는 개구부의 직경이 배선층(15)의 하면에 의하여 형성된 개구부의 저면의 직경보다 커지는 원추대 형상의 오목부로 할 수 있다.
배선층(17)은 비어홀(16x)의 저부에 노출된 배선층(15)과 전기적으로 접속되어 있다. 배선층(17)의 재료로서는 구리(Cu)를 사용할 수 있다. 배선층(17)을 구성하는 배선 패턴의 두께는 예를 들면 약 10∼20㎛ 정도로 할 수 있다.
솔더 레지스트층(18)은 절연층(16)의 하면에 배선층(17)을 덮도록 형성되어 있다. 솔더 레지스트층(18)은 개구부(18x)를 갖는다. 개구부(18x)의 저부에는 배선층(17)의 일부가 노출되어 있다. 개구부(18x)의 저부에 노출되는 배선층(17)은 다른 배선 기판이나 반도체 패키지 등과 전기적으로 접속되는 패드로서 기능한다. 솔더 레지스트층(18)의 재료로서는 예를 들면 감광성의 에폭시계 절연성 수지 등을 사용할 수 있다. 솔더 레지스트층(18)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
필요에 따라, 개구부(18x)의 저부에 노출되는 배선층(17)의 하면에 금속층을 형성해도 된다. 금속층의 예로서는, 전술한 바와 같이 표면 처리층(20)과 마찬가지의 구성을 사용할 수 있다. 개구부(18x)의 저부에 노출되는 배선층(17)의 하면에 OSP 처리 등의 산화 방지 처리를 실시해도 된다.
또, 배선 기판(10)에 있어서, 배선층(17)을 구성하는 배선 패턴의 부분을 절연층(16)의 하면으로 연장해서 형성하고, 절연층(16)의 하면으로 연장된 배선 패턴의 부분을 솔더 레지스트층(18)의 개구부(18x)로부터 노출시켜, 패드로서 기능시켜서도 된다. 즉, 배선층(17)의 비어홀(16x)을 충전하는 배선 이외의 부분을 패드로서 기능시켜서도 된다.
[본 실시형태에 따른 배선 기판의 제조 방법]
다음으로, 본 실시형태에 따른 배선 기판의 제조 방법에 대하여 설명한다. 도 2a 내지도 6c는 본 실시형태에 따른 배선 기판의 제조 공정을 예시하는 도면이다. 본 실시형태에서는, 지지체 상에 복수의 배선 기판으로 되는 복수의 부분을 제작하고 지지체를 제거 후, 개편화하고 있다. 그러나, 지지체 상에 1개씩 배선 기판을 제작한 후 지지체를 제거하는 공정으로 해도 된다.
우선, 도 2a에 나타내는 공정에서는, 한쪽의 면이 평활면인 지지체(300)를 준비하고, 지지체(300)의 한쪽의 면을 조화면으로 한다. 지지체(300)의 한쪽의 면의 조도는 예를 들면 약 Ra=0.3㎛ 이상 0.5㎛ 미만 정도로 할 수 있다. 그리고, 지지체(300)의 한쪽의 면(조화면)에 패드(11) 형성 영역 및 배선 패턴(21) 형성 영역에 개구부(320x)를 구비한 레지스트층(320)을 형성한다.
지지체(300)로서는 실리콘판, 유리판, 금속판, 금속박 등을 사용할 수 있다. 본 실시형태에서는, 지지체(300)로서 구리박을 사용한다. 후술하는 도 2c나 도 3a에 나타내는 공정 등에 있어서 전해 도금을 행할 때의 급전층으로서 구리박을 이용할 수 있으며, 후술하는 도 5b에 나타내는 공정에 있어서 용이하게 에칭으로 제거 가능하기 때문이다. 지지체(300)의 두께는 예를 들면 약 35∼100㎛ 정도로 할 수 있다. 지지체(300)의 한쪽의 면은 예를 들면 포름산계나 아세트산계의 에칭액에 의해 조화될 수 있다. 단, 지지체(300)의 한쪽의 면의 조화 방법은 이것으로는 한정되지 않으며 블라스트 처리 등의 각종 방법을 사용할 수 있다.
레지스트층(320)을 형성하기 위해서는, 지지체(300)의 한쪽의 면에, 예를 들면 에폭시계 수지나 아크릴계 수지를 함유하는 감광성 수지 조성물로 이루어지는 액상 또는 페이스트상의 레지스트를 도포한다. 혹은, 지지체(300)의 한쪽의 면에, 예를 들면 에폭시계 수지나 아크릴계 수지를 함유하는 감광성 수지 조성물로 이루어지는 필름 형상의 레지스트(예를 들면, 드라이 필름 레지스트 등)를 라미네이트한다.
그리고, 도포 또는 라미네이트한 레지스트를 노광 및 현상함으로써 개구부(320x)를 형성한다. 이에 따라, 지지체(300)의 한쪽의 면에 개구부(320x)를 구비한 레지스트층(320)이 형성된다. 또, 미리 개구부(320x)를 형성한 필름 형상의 레지스트를 지지체(300)의 한쪽의 면에 라미네이트해도 상관없다. 패드(11) 형성 영역의 개구부(320x)의 평면 형상은 예를 들면 원형으로 할 수 있다.
다음으로, 도 2b에 나타내는 공정에서는, 개구부(320x) 내에 노출되는 지지체(300)의 일부를 제거하여 오목부(300x)를 형성한다. 구리박인 지지체(300)는, 예를 들면 염화제2철 수용액이나 염화제2구리 수용액, 과황산암모늄 수용액 등을 사용한 웨트 에칭에 의해 제거할 수 있다. 에칭은 수직 방향뿐만 아니라 수평 방향으로도 진행되기 때문에, 각 오목부(300x)의 내벽면은 개구부(320x) 내에서 레지스트층(320)에 의해 덮여 있는 부분으로 파고들어 형성된다.
즉, 평면 형상에서, 주연부가 해당 개구부(320x)의 외측에 위치된 오목부(300x)가 형성된다. 예를 들면, 개구부(320x)의 평면 형상이 원형이면, 개구부(320x)보다 확경(擴徑)된 평면 형상이 원형인 오목부(300x)가 형성된다. 또, 에칭은 수직 방향과 수평 방향으로 대략 같은 정도로 진행되기 때문에, 각 오목부(300x)의 레지스트층(320)에 의해 덮는 부분의 폭 W2는 오목부(300x)의 깊이 D2와 대략 같은 정도로 된다. 폭 W2 및 깊이 D2는 예를 들면 약 2㎛ 정도로 할 수 있다. 또한, 폭 W2는 도 1b 및 도 1c를 참조하면 영역 E에 대응하게 된다.
다음으로, 도 2c에 나타내는 공정에서는, 예를 들면 지지체(300)를 도금 급전층으로 이용하는 전해 도금법 등에 의해, 오목부(300x)를 충전하는 금속층(330)(배리어층)을 형성한다. 금속층(330)의 한쪽의 면(오목부(300x)로부터 노출되는 면)은 지지체(300)의 한쪽의 면과 동일면으로 할 수 있다. 예를 들면, 금속층(330)의 재료로서는, 후공정에서 에칭에 의해 지지체(300)를 제거할 때에 동시에 제거되지 않는 재료를 사용할 수 있다. 본 실시형태에서는, 지지체(300)로서 구리박을 사용하고 있으므로, 금속층(330)은 예를 들면 구리 에칭액으로는 제거되지 않는 니켈(Ni)을 사용할 수 있다. 금속층(330)의 두께는 예를 들면, 약 2㎛ 정도로 할 수 있다.
구체적으로는, 예를 들면, 황산니켈, 붕산, 염화니켈 등을 혼합한 도금액을 사용한 전해 도금법에 의해 금속층(330)(니켈층)을 형성할 수 있다. 이 경우, 사용하는 도금액의 조성이나 전류 밀도를 적절히 조정함으로써, 전해 도금법으로 형성된 금속층(330)(니켈층)의 한쪽의 면은 조화되어 미세한 요철 형상이 형성된다. 금속층(330)의 한쪽의 면의 조도는 예를 들면 약 Ra=0.2㎛ 이상 0.3㎛ 미만 정도로 할 수 있다. 본 실시형태에서는, 금속층(330)(니켈층)의 한쪽의 면의 조도가 지지체(300)의 한쪽의 면의 조도보다 작아지도록, 금속층(330)(니켈층)을 형성하는 도금액의 조성이나 전류 밀도를 조정한다.
다음으로, 도 3a에 나타내는 공정에서는, 예를 들면 지지체(300)를 도금 급전층으로 이용하는 전해 도금법 등에 의해, 오목부(300x)를 충전하는 금속층(330) 상면으로부터 개구부(320x) 내로 연장되는 패드(11) 및 배선 패턴(21)을 형성한다. 즉, 개구부(320x) 내에 노출되는 금속층(330)의 한쪽의 면에 패드(11) 및 배선 패턴(21)을 적층한다. 패드(11) 및 배선 패턴(21)의 재료로서는 구리(Cu)를 사용할 수 있다. 패드(11) 및 배선 패턴(21)의 두께는 예를 들면 약 수 10㎛ 정도로 할 수 있다.
다음으로, 도 3b에 나타내는 공정에서는, 레지스트층(320)을 제거한다. 이에 따라, 지지체(300)의 한쪽의 면, 금속층(330)의 한쪽의 면, 패드(11)의 하면(11c) 및 측면(11b), 및 배선 패턴(21)의 하면(21c) 및 측면(21b)이 노출된다. 도 3b 내지 도 5c는 제1 패드(11)의 면(11c) 및 배선 패턴(21)의 면(21c)이 제1 패드(11)의 상측 및 배선 패턴(21)의 상측에 각각 위치하지만, 편의상 면들(11c, 21c)을 "하면"이라고 함을 유념한다. 이는, 도 1a, 도 1b, 및 도 6a 내지 도 6c에서, 면들(11c, 21c)이 제1 패드(11)의 상측 및 배선 패턴(21)의 상측에 각각 위치되는 것을 나타내고 있기 때문이다. 마찬가지로, 제1 패드(11)의 면(11a) 및 배선 패턴(21)의 면(21a)을 편의상 "상면"이라고 한다. 금속층(330)은 금속층(330)의 일면의 패드(11) 및 배선 패턴(21)의 주연부(외주)에 인접하는 일부(폭 W2)가 노출된다.
다음으로, 도 3c에 나타내는 공정에서는, 패드(11)의 노출되는 하면(11c) 및 측면(11b), 및 배선 패턴(21)의 노출되는 하면(21c) 및 측면(21b)을 에칭해서 조화면으로 한다. 패드(11)의 하면(11c) 및 배선 패턴(21)의 하면(21c)의 조도는, 예를 들면 약 Ra=0.2㎛ 이상 0.3㎛ 미만 정도로 할 수 있다. 패드(11)의 측면(11b) 및 배선 패턴(21)의 측면(21b)의 조도 Ra는, 패드(11)의 하면(11c) 및 배선 패턴(21)의 하면(21c)의 조도와 대략 같은 정도로 할 수 있다.
조화에는 예를 들면 포름산이나 아세트산계의 에칭액을 사용할 수 있다. 에칭에 의해, 패드(11)의 하면(11c) 및 측면(11b)의 일부, 배선 패턴(21)의 하면(21c) 및 측면(21b)의 일부가 제거된다. 결과적으로, 패드(11) 및 배선 패턴(21)의 측면(11b 및 21b)은 경사면으로 된다. 예를 들면, 에칭 전에 각 패드(11)의 형상이 원기둥 형상이면, 각 패드(11)는 에칭 후에는 원추대 형상으로 된다.
패드(11) 및 배선 패턴(21)을 에칭해서 조화면으로 할 때, 지지체(300)의 한쪽의 면도 에칭된다. 그 때문에, 지지체(300)의 한쪽의 면의 조도는 더 커진다. 한편, 금속층(330)(니켈층)은 패드(11), 배선 패턴(21), 및 지지체(300)보다 에칭되지 않는다. 그 때문에, 지지체(300)의 조도와 금속층(330)의 조도의 차가 커진다.
다음으로, 도 4a에 나타내는 공정에서는, 지지체(300)의 한쪽의 면에 패드(11)(패드의 하면(11c) 및 측면(11b)) 및 배선 패턴(21)의 일부(배선 패턴(21)의 하면(21c) 및 측면(21b))를 덮는 절연층(12)을 형성한다. 이때, 절연층(12)의 다른 쪽의 면(12a)에 패드(11) 또는 배선 패턴(21)의 형상을 따라서 제1 오목부(12y)가 형성된다. 절연층(12)의 재료로서는 예를 들면 열경화성의 에폭시계 수지 등의 절연성 수지를 주성분으로 하는 재료를 사용할 수 있다. 절연층(12)은 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(12)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
절연층(12)의 재료로서, 에폭시계 수지 등의 열경화성 필름 절연성 수지를 사용한 경우에는, 패드(11) 및 배선 패턴(21)을 덮도록 지지체(300)의 한쪽의 면에 필름 절연성 수지를 반경화 상태에서 라미네이트한다. 그리고, 라미네이트한 절연성 수지를 압압하면서 경화 온도 이상으로 가열하여 경화시킨다. 또, 절연성 수지를 진공 분위기 중에서 라미네이트함으로써 보이드의 혼입을 방지할 수 있다.
예를 들면, 절연층(12)의 재료로서, 열경화성을 갖는 액상 또는 페이스트상의 에폭시계 수지 등의 절연성 수지를 사용한 경우에는, 패드(11) 및 배선 패턴(21)을 덮도록 지지체(300)의 한쪽의 면에 액상 또는 페이스트상의 절연성 수지를 예를 들면 스핀 코팅법 등에 의해 도포한다. 그리고, 도포한 절연성 수지를 경화 온도 이상으로 가열해서 경화시킨다.
다음으로, 도 4b에 나타내는 공정에서는, 절연층(12)을 관통하여 패드(11)의 하면(11c)을 노출시키는 비어홀(12x)을 형성한다. 비어홀(12x)은 예를 들면 CO2 레이저 등을 사용한 레이저 가공법에 의해 형성할 수 있다. 레이저 가공법에 의해 형성한 각 비어홀(12x)은, 절연층(14)이 형성되는 측으로 개구되어 있는 개구부의 직경이 해당 패드(11)의 하면(11c)에 의하여 형성된 다른 개구부의 저면의 직경보다 커지는 뒤집힌 원추대 형상의 오목부로 된다.
또, 다른 비어홀도 레이저 가공법에 의해 형성하면 비어홀(12x)과 마찬가지인 형상으로 된다. 비어홀(12x)을 레이저 가공법에 의해 형성했을 경우에는, 디스미어 처리를 행하여, 비어홀(12x)의 저부에 노출되는 패드(11)의 하면(11c)에 부착된 절연층(12)의 수지 잔사를 제거하는 것이 바람직하다.
다음으로, 도 4c에 나타내는 공정에서는, 절연층(12) 상에 배선층(13)을 형성한다. 배선층(13)은 각 비어홀(12x) 내에 충전된 비어 배선, 및 절연층(12)의 한쪽의 면에 형성된 배선 패턴을 포함해서 구성된다. 배선층(13)은 각 비어홀(12x)의 저부에 노출된 패드(11)와 전기적으로 접속된다. 배선층(13)의 재료로서는 구리(Cu)를 사용할 수 있다. 배선층(13)은 세미 에디티드법이나 서브 트랙티브법 등의 각종 배선 형성 방법을 사용해서 형성할 수 있다.
다음으로, 도 5a에 나타내는 공정에서는, 상기와 동일하거나 마찬가지인 공정을 반복함으로써, 절연층(12)의 한쪽에 절연층(14), 배선층(15), 절연층(16), 배선층(17), 및 솔더 레지스트층(18)을 적층한다. 즉, 절연층(12)의 한쪽의 면에 배선층(13)을 덮는 절연층(14)을 형성한 후에, 절연층(14)을 관통하여 배선층(13)의 한쪽의 면을 노출시키는 비어홀(14x)을 형성한다. 절연층(14)의 재료로서는 절연층(12)과 마찬가지인 절연성 수지를 사용할 수 있다. 절연층(14)은 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(14)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
절연층(14)의 한쪽 편에 비어홀(14x)을 통하여 배선층(13)에 전기적으로 접속되는 배선층(15)을 형성한다. 배선층(15)은 비어홀(14x) 내를 충전하는 비어 배선 및 절연층(14)의 한쪽의 면에 형성된 배선 패턴을 포함해서 구성되어 있다. 배선층(15)은 비어홀(14x)의 저부에 노출된 배선층(13)과 전기적으로 접속된다. 배선층(15)의 재료로서는 구리(Cu)를 사용할 수 있다. 배선층(15)은 예를 들면 세미 에디티드법에 의해 형성된다. 배선층(15)을 구성하는 배선 패턴의 두께는 예를 들면 약 10∼20㎛ 정도로 할 수 있다.
또한, 절연층(14)의 한쪽의 면에 배선층(15)을 덮는 절연층(16)을 형성한 후, 절연층(16)을 관통하여 배선층(15)의 한쪽의 면을 노출시키는 비어홀(16x)을 형성한다. 절연층(16)의 재료로서는 절연층(12)과 마찬가지인 절연성 수지를 사용할 수 있다. 절연층(16)은 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(16)의 두께는 예를 들면 약 15∼35㎛ 정도로 할 수 있다.
절연층(16)의 한쪽 편에 비어홀(16x)을 통하여 배선층(15)에 전기적으로 접속되는 배선층(17)을 형성한다. 배선층(17)은 비어홀(16x) 내에 충전된 비어 배선 및 절연층(16)의 한쪽의 면에 형성된 배선 패턴을 포함해서 구성되어 있다. 배선층(17)은 비어홀(16x)의 저부에 노출된 배선층(15)과 전기적으로 접속된다. 배선층(17)의 재료로서는 구리(Cu)를 사용할 수 있다. 배선층(17)은 예를 들면 세미 에디티드법에 의해 형성된다. 배선층(17)을 구성하는 배선 패턴의 두께는 예를 들면 약 10∼20㎛ 정도로 할 수 있다.
이렇게 해서 지지체(300)의 한쪽의 면에 소정의 빌드업 배선층이 형성된다. 본 실시형태에서는, 3층의 빌드업 배선층(배선층(13), 배선층(15), 및 배선층(17))을 형성했다. 그러나, n층(n은 1 이상의 정수)의 빌드업 배선층을 형성해도 된다.
다음으로, 절연층(16)의 한쪽의 면에 배선층(17)을 덮는 솔더 레지스트층(18)을 형성한다. 솔더 레지스트층(18)은, 예를 들면 액상 또는 페이스트상의 감광성의 에폭시계 절연성 수지를, 배선층(17)을 덮도록 절연층(16)의 한쪽의 면에 스크린 인쇄법, 롤 코팅법, 또는 스핀 코팅법 등으로 도포함으로써 형성할 수 있다. 혹은, 예를 들면 필름 형상의 감광성의 에폭시계 절연성 수지를, 배선층(17)을 덮도록 절연층(16)의 한쪽의 면에 라미네이트함으로써 솔더 레지스트층(18)을 형성해도 된다.
그리고, 도포 또는 라미네이트한 절연성 수지를 노광 및 현상함으로써 개구부(18x)를 형성한다(포토리소그래피법). 이에 따라, 개구부(18x)를 갖는 솔더 레지스트층(18)이 형성된다. 또, 미리 개구부(18x)를 형성한 필름 형상의 절연성 수지를 배선층(17)을 덮도록 절연층(16)의 한쪽의 면에 라미네이트해도 상관없다. 또한, 솔더 레지스트층(18)의 재료로서 비감광성의 절연성 수지를 사용해도 된다. 이 경우에는, 절연층(16)의 한쪽의 면에 솔더 레지스트층(18)을 형성해서 경화시킨 후, CO2 레이저 등을 사용한 레이저 가공법이나, 알루미나 지립(砥粒) 등의 연마제를 사용한 블라스트 처리에 의해 개구부(18x)를 형성할 수 있다.
배선층(17)의 일부가 개구부(18x) 내에 노출된다. 개구부(18x) 내에 노출되는 배선층은 다른 배선 기판이나 반도체 패키지 등과 전기적으로 접속되는 패드로서 기능한다.
필요에 따라, 각 개구부(18x)의 저부에 노출되는 배선층(17)의 한쪽의 면에 예를 들면 무전해 도금법 등에 의해 금속층을 형성해도 된다. 금속층의 예로서는 전술한 바와 같다. 또한, 개구부(18x)의 저부에 노출되는 배선층(17)의 한쪽의 면에 OSP 처리 등의 산화 방지 처리를 실시해도 된다.
다음으로, 도 5b에 나타내는 공정에서는, 도 5a에 나타내는 지지체(300)를 제거한다. 이에 따라, 절연층(12)의 다른 쪽의 면(12a)으로부터 금속층(330)이 노출(돌출)된다. 절연층(12)의 다른 쪽의 면(12a)의 영역 F에는 지지체(300)의 조화면이 전사된다. 영역 F의 조도 Ra는 예를 들면 약 Ra=0.3㎛ 이상 0.5㎛ 미만 정도로 할 수 있다. 구리박인 지지체(300)는, 예를 들면 염화제2철 수용액이나 염화제2구리 수용액, 과황산암모늄 수용액 등을 사용한 웨트 에칭에 의해 제거할 수 있다. 금속층(330)의 재료로서 구리 에칭액으로는 제거되지 않는 금속(니켈(Ni) 등)을 사용하고 있기 때문에, 지지체(구리박)(300)만을 금속층(330)에 대하여 선택적으로 에칭으로 제거할 수 있다. 즉, 금속층(330)은 에칭 정지층(stop layer)(배리어층)으로서 기능한다.
다음으로, 도 5c에 나타내는 공정에서는, 도 5b에 나타내는 금속층(330)을 제거한다. 이에 따라, 절연층(12)의 다른 쪽의 면(12a)으로부터 패드(11)의 상면(11a) 및 배선 패턴(21)의 상면(21a)이 노출된다. 상면(11a)은 패드(11)의 하면(11c)의 반대 측에 위치된다. 또한, 상면(21a)은 배선 패턴(21)의 하면(21c)의 반대 측에 위치된다. 패드(11)의 상면(11a) 및 배선 패턴(21)의 상면(21a)에는 금속층(330)의 조화면이 전사된다. 또한, 절연층(12)의 다른 쪽의 면(12a)의 영역 E에는 금속층(330)의 조화면이 전사된다. 패드(11)의 상면(11a) 및 배선 패턴(21)의 상면(21a)의 조도 Ra, 및 영역 E의 조도 Ra는, 예를 들면 약 Ra=0.2㎛ 이상 0.3㎛ 미만 정도로 할 수 있다. 절연층(12)의 다른 쪽의 면(12a)과 패드(11)의 상면(11a) 및 배선 패턴(21)의 상면(21a)은 같은 높이로 할 수 있다.
전술한 공정으로 인해, 본 실시형태에서는, 패드(11) 및 배선 패턴(21)의 주연부(외주)에 인접하는 인접부에 노출된 금속층(330)의 면의 조도가 지지체(300)의 한쪽의 면의 조도보다 작아진다. 그 때문에, 절연층(12)의 다른 쪽의 면(12a)의 패드(11) 및 배선 패턴(21)의 주연부에 인접하는 인접부(영역 E)의 조도는, 절연층(12)의 다른 쪽의 면(12a)의 다른 부분(영역 F)의 조도보다 작아진다.
금속층(330)이 예를 들면 니켈(Ni)인 경우에는, 예를 들면 과산화수소·질산계의 용액(과산화수소 및 질산을 함유하는 용액)을 사용한 웨트 에칭에 의해 제거할 수 있다. 패드(11) 및 배선 패턴(21)의 재료로서, 니켈(Ni)의 에칭액으로는 제거되지 않는 금속(구리(Cu) 등)을 사용하고 있기 때문에, 니켈(Ni)로 이루어진 금속층(330)만을 패드(11) 및 배선 패턴(21)에 대하여 선택적으로 에칭 제거할 수 있다. 즉, 패드(11) 및 배선 패턴(21)은 에칭 정지층으로서 기능한다.
다음으로, 도 6a에 나타내는 공정에서는, 절연층(12)으로부터 노출되는 패드(11)의 일부를 제거한다. 이에 의해, 절연층(12)의 제1 오목부(12y)의 내벽면을 노출시킨 단차부(Z)를 형성한다. 또한, 패드(11)의 상면을 조화면으로 한다. 동시에, 절연층(12)으로부터 노출되는 배선 패턴(21)의 일부를 제거한다. 이에 의해, 절연층(12)의 제1 오목부(12y)의 내벽면을 노출시킨 단차부(Z)를 형성한다. 또한, 배선 패턴(21)의 상면을 조화면으로 한다.
예를 들면, 각 패드(11)의 상면(11a)은 절연층(12)의 상면(12a)보다 낮은 위치에서 해당 제1 오목부(12y) 내에 노출되도록 에칭된다. 그 때문에, 패드(11)의 상면(11a)과 절연층(12)의 상면(12a) 사이에는 제1 오목부(12y)의 내벽면이 노출되는 단차부(Z)가 설치된다. 마찬가지로, 각 배선 패턴(21)의 상면(21a)은 절연층(12)의 상면(12a)보다 낮은 위치에서 해당 제1 오목부(12y) 내에 노출되도록 에칭된다. 그 때문에, 배선 패턴(21)의 상면(21a)과 절연층(12)의 상면(12a) 사이에는 제1 오목부(12y)의 내벽면이 노출되는 단차부(Z)가 설치된다.
패드(11) 및 배선 패턴(21)의 상면의 조도는 예를 들면 약 Ra=0.5㎛ 이상 0.8㎛ 미만 정도로 할 수 있다. 또, 단차부(Z) 부분의 제1 오목부(12y)의 내벽면의 부분은 영역 E와 대략 같은 정도이거나 그보다 작은 정도의 조도로 조화된다.
단차부(Z)의 형성 및 패드(11) 또는 배선 패턴(21)의 상면(21a)의 조화에는, 예를 들면 포름산계나 아세트산계의 에칭액을 사용할 수 있다. 해당 패드(11)를 노출시키는 각 제1 오목부(12y)는 패드(11)의 형상을 따른, 예를 들면 뒤집힌 원추대 형상으로 할 수 있다. 단차부(Z)의 깊이는 예를 들면 약 2㎛ 정도로 할 수 있다. 또, 도 6a 내지 도 6c는 도 2a 내지 도 5c와는 상하가 반전된 상태로 그려져 있다.
다음으로, 도 6b에 나타내는 공정에서는, 절연층(12)의 한쪽의 면(상면)(12a)에 패드(11)의 일부를 노출시키는 개구부(19x)를 구비한 솔더 레지스트층(19)을 형성한다. 구체적으로는, 개구부(19x)의 주연부에 인접하는 솔더 레지스트(19)의 인접부가, 해당 제1 오목부(12y) 내로 연장되어 제1 오목부(12y)의 내벽면(단차부(Z)) 및 해당 패드(11)의 상면 주연부(11y)를 덮도록 솔더 레지스트층(19) 및 개구부(19x)를 형성한다. 솔더 레지스트층(19) 및 개구부(19x)는 예를 들면 솔더 레지스트층(18) 및 개구부(18x)와 마찬가지인 방법에 의해 형성할 수 있다.
다음으로, 도 6c에 나타내는 공정에서는, 표면 처리층(20)을 형성하는 전처리로서 패드(11)에 제2 오목부(11x)를 형성한다. 구체적으로는, 솔더 레지스트층(19)의 해당 개구부(19x) 내에 노출되는 각 패드(11)의 일부를 제거하여, 저면이 평활면인 제2 오목부(11x)를 형성한다. 결과적으로, 각 개구부(19x)의 주연부에 인접하는 솔더 레지스트(19)의 인접부를 해당 패드(11)의 상면 주연부(11y)로부터 측방(해당 패드(11)의 중심 방향)으로 해당 패드(11)의 제2 오목부(11x)의 위를 덮는 차양 형상으로 돌기시킨다.
이 공정에서는, 제2 오목부(11x) 내가 조화면으로 되지 않는 에칭액을 선택한다. 따라서, 각 제2 오목부(11x)의 저면 및 내벽면은 조화면으로는 되지 않고 평활면으로 된다. 제2 오목부(11x)의 저면(평활면)의 조도는 예를 들면 약 Ra=0.1㎛ 이상 0.2㎛ 미만 정도로 할 수 있다. 각 제2 오목부(11x)의 내벽면(평활면)의 조도는 오목부(11x)의 저면의 조도와 대략 같은 정도로 할 수 있다. 패드(11)가 구리인 경우에는, 예를 들면 염화제2철 수용액이나 염화제2구리 수용액, 과황산암모늄 수용액 등의 에칭액을 선택할 수 있다. 에칭은 수직 방향뿐만 아니라 수평 방향으로도 진행하기 때문에, 각 제2 오목부(11x)의 내벽면은 해당 개구부(19x) 내로부터 솔더 레지스트층(19)에 덮여 있는 부분으로 파고들어 형성된다.
즉, 평면 형상에서, 주연부가 해당 개구부(19x)의 외측에 위치된 각 제2 오목부(11x)가 형성된다. 예를 들면, 개구부(19x)의 평면 형상이 원형이면, 개구부(19x)보다 확경된 평면 형상이 원형인 제2 오목부(11x)가 형성된다. 또, 에칭은 수직 방향과 수평 방향으로 대략 같은 정도로 진행하기 때문에, 각 제2 오목부(11x)의 솔더 레지스트층(19)으로 덮이는 부분의 폭은, 제2 오목부(11x)의 깊이와 대략 같은 정도로 된다. 이 폭은, 예를 들면 2㎛ 정도로 할 수 있다.
도 6c에 나타내는 공정 후, 각 제2 오목부(11x)의 저면 및 내벽면에 표면 처리층(20)을 형성한다. 그 후 다이싱 등에 의해 절단 위치(C)에서 절단해서 개편화함으로써, 복수의 배선 기판(10)(도 1a 내지 도 1c 참조)이 완성된다. 표면 처리층(20)으로서는 예를 들면 무전해 도금법 등에 의해 전술한 금속층을 형성할 수 있다. 또한, OSP 처리 등의 산화 방지 처리를 실시해서 표면 처리층(20)을 형성해도 된다.
이렇게, 본 실시형태에 따른 배선 기판(10)에서는, 제2 오목부(11x)의 저면이 평활면이기 때문에, 제2 오목부(11x)의 저면 상에 형성되는 표면 처리층(20)의 상면이 평활면으로 되며, 이에 따라 표면 처리층(20)의 두께를 균일하게 할 수 있다. 이에 따라, 예를 들면, 각 표면 처리층(20) 상에 솔더를 통하여 반도체칩의 전극을 접속할 때에, 솔더의 젖음성이 향상된다. 따라서, 배선 기판(10)과 반도체칩 간의 접속 신뢰성을 향상시킬 수 있다.
또한, 패드(11) 및 배선 패턴(21)의 절연층(12)과 접하는 면(하면(11c, 21c) 및 측면(11b, 21b))을 조화면으로 하고 있기 때문에, 앵커 효과가 발생한다. 이에 따라, 패드(11) 및 배선 패턴(21)과 절연층(12) 간의 밀착성을 향상시킬 수 있음과 함께, 응력의 영향에 따른 절연층(12)과 배선층(13)의 박리나 크랙을 방지할 수 있다.
또한, 패드(11)의 상면 주연부(11y)를 조화면으로 하고 있기 때문에, 앵커 효과가 발생한다. 결과적으로, 패드(11)와 솔더 레지스트층(19) 간의 밀착성을 향상시킬 수 있다.
또한, 솔더 레지스트층(19)이 패드(11)의 상면 주연부(11y)를 덮고 있기 때문에, 반도체칩 등을 실장할 때의 응력에 의한 패드(11)의 빠짐을 방지할 수 있다. 또한, 솔더 레지스트층(19)이 제1 오목부(12y)의 내벽면(영역 Z)을 덮고 있기 때문에, 솔더 레지스트층(19)과 절연층(12)의 접촉 면적을 크게 할 수 있어 패드(11)의 빠짐을 보다 신뢰성 있게 방지할 수 있다.
또한, 솔더 레지스트층(19)이 제2 오목부(11x)의 위쪽을 덮도록 각 패드(11)의 중심을 향해서 돌기된다. 따라서, 반도체칩 등을 실장하는 경우에 제2 오목부(11x) 내에 솔더 등이 형성되었을 때에, 솔더 레지스트층의 돌기부가 쐐기의 작용을 해서 솔더 등의 빠짐을 방지할 수 있다.
또한, 절연층(12)의 상면(12a)의 제1 오목부(12y)의 인접부(영역 E)의 조도를 절연층(12)의 상면(12a)의 다른 부분(영역 F)의 조도보다 작게 하여, 주로 영역 F에 있어서 솔더 레지스트층(19)의 밀착성을 확보하고 있다. 그 때문에, 영역 E의 조도를 크게 하는 것에 기인하는 절연층(12)의 박화(薄化)를 회피 가능해져, 제1 오목부(12y)의 주연부에 인접하는 인접부(영역 E)의 절연성이나 크랙 방지 등의 기능을 확보할 수 있다.
또한, 배선 기판(10)의 양면에 솔더 레지스트층(18 및 19)이 형성되어 있기 때문에, 배선 기판(10)의 편면에만 솔더 레지스트층이 형성되어 있는 종래의 빌드업 기판보다 강성을 향상시킬 수 있다. 그 결과, 절연층과 배선층 간의 경계에 있어서의 박리나 크랙 등의 발생을 방지할 수 있다.
또한, 배선 기판(10)의 양면에 솔더 레지스트층(18 및 19)이 형성되어 있기 때문에, 배선 기판(10)의 상하 방향(두께 방향)의 열팽창 계수의 밸런스가 향상되어, 열이력(熱履歷)에 기인하는 배선 기판(10)의 휘어짐을 저감할 수 있다.
이상, 바람직한 실시형태에 대하여 상세히 설명했다. 그러나, 본 발명은, 전술한 실시형태로 제한되는 것은 아니다. 특허청구범위에 기재된 범위를 일탈하지 않고 전술한 실시형태에 다양한 변형 및 치환을 가할 수 있다.
10 : 배선 기판 11 : 패드
11a, 12a, 21a : 상면 11b, 21b : 측면
11c, 21c : 하면 11x : 제2 오목부
11y : 주연부 12, 14, 16 : 절연층
12x, 14x, 16x : 비어홀 12y : 제1 오목부
13, 15, 17 : 배선층 18, 19 : 솔더 레지스트층
18x, 19x, 320x : 개구부 20 : 표면 처리층
21 : 배선 패턴 300 : 지지체
300x : 오목부 320 : 레지스트층
330 : 금속층 Z : 단차부

Claims (11)

  1. 제1 면에 제1 오목부가 형성된 절연층과,
    상기 제1 오목부 내에 매설되는 패드로서, 상기 제1 오목부의 저면과 접하는 제2 면 및 상기 제1 오목부의 내벽면을 노출시키도록 상기 절연층의 제1 면보다 낮은 위치에 위치되는 제3 면을 포함하고, 상기 제3 면의 중심부에 저면이 평활면인 제2 오목부가 형성되는 상기 패드와,
    상기 절연층의 제1 면에 설치되며, 상기 제2 오목부를 노출시키는 개구부가 형성된 솔더 레지스트층을 포함하고,
    상기 개구부의 주연부(peripheral portion)에 인접하는 상기 솔더 레지스트층의 인접부는, 상기 제1 오목부 내로 연장되어 상기 제1 오목부의 내벽면 및 상기 패드의 제3 면의 주연부를 덮으며, 또한 상기 패드의 제3 면의 주연부로부터 상기 패드의 제3 면의 중심부로 돌기(突起)해서 상기 제2 오목부의 위쪽을 덮고,
    (i) 상기 절연층과 접하며 상기 패드의 제2 면을 포함하는 상기 패드의 면 및 (ii) 상기 패드의 제3 면의 주연부는 조화면(粗化面)이고,
    상기 절연층의 제1 면은 조화면이고,
    상기 제1 오목부의 주연부에 인접하는 상기 제1 면의 인접부가, 상기 제1 면의 인접부의 주변에 있는 상기 제1 면의 영역보다 조도(粗度)가 작은 배선 기판.
  2. 제1항에 있어서,
    상기 솔더 레지스트층의 인접부는, 상기 패드의 제3 면의 주연부로부터 상기 패드의 제3 면의 중심부로 돌기해서 상기 제2 오목부의 위쪽을 덮는 차양 형상(eave shape)을 갖는 배선 기판.
  3. 제1항에 있어서,
    상기 제1 면의 조화된 인접부는 상기 패드를 포위하는 배선 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 오목부의 저면 및 내벽면을 덮고 상기 제2 오목부를 완전히 충전하지 않는 표면 처리층을 더 포함하는 배선 기판.
  5. 제4항에 있어서,
    상기 표면 처리층은,
    상기 제2 오목부의 저면을 따라 연장되는 저면과,
    상기 제2 오목부의 내벽면을 따라 연장되는 내벽면을 포함하는 배선 기판.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 패드의 단면 형상은 테이퍼 형상이고,
    상기 테이퍼 형상은 상기 패드의 저면 쪽이 상기 절연층의 제1 면의 근방 쪽보다 폭이 좁은 배선 기판.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 면의 인접부의 조도는 0.1㎛ 내지 0.3㎛의 범위이고,
    상기 제1 면의 인접부의 주변에 있는 상기 제1 면의 영역의 조도는 0.3㎛ 내지 0.5㎛의 범위인 배선 기판.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 오목부의 저면의 조도는 0.1㎛ 내지 0.2㎛의 범위인 배선 기판.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 패드의 제3 면의 주연부의 조도는 0.5㎛ 내지 0.8㎛의 범위인 배선 기판.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 오목부의 내벽면이 노출되는 단차부가 상기 절연층의 제1 면과 상기 패드의 제3 면 사이에 형성되는 배선 기판.
  11. 지지체의 한쪽의 면을 조화면으로 하는 공정과,
    상기 지지체의 한쪽의 면에, 개구부를 구비한 레지스트층을 형성하는 공정과,
    상기 레지스트층의 개구부 내에 노출되는 상기 지지체의 일부를 제거하여, 평면 형상에서 상기 오목부의 주연부가 상기 레지스트층의 개구부의 외측에 위치하도록 상기 지지체에 오목부를 형성하는 공정과,
    상기 오목부를 충전하여, 상기 오목부로부터 노출되는 한쪽의 면을 갖는 금속층을 형성하는 공정으로서, 상기 금속층의 한쪽의 면은 상기 지지체의 한쪽의 면보다 조도가 작은 상기 금속층을 형성하는 공정과,
    상기 금속층의 노출되는 한쪽의 면으로부터 상기 지지체의 상기 개구부 내로 연장되는 패드를 형성하는 공정과,
    상기 레지스트층을 제거하는 공정과,
    상기 지지체의 한쪽의 면과, 상기 지지체의 한쪽의 면으로부터 노출되는 상기 금속층의 한쪽의 면과, 상기 패드의 한쪽의 면과, 상기 패드의 측면을 조화면으로 하는 공정과,
    상기 지지체의 한쪽의 면과, 상기 조화면으로 된 금속층의 한쪽의 면과, 상기 조화면으로 된 상기 패드의 한쪽의 면과, 상기 조화면으로 된 상기 패드의 한쪽의 면을 덮고, 상기 패드를 매설하는 제1 오목부를 갖는 절연층을 형성하는 공정과,
    상기 지지체를 상기 금속층에 대해서 선택적으로 제거하여, 상기 절연층의 제1 면의 상기 금속층의 주변에 있는 주변 영역에 상기 조화면으로 된 지지체의 조화면이 전사되는 공정과,
    상기 금속층을 상기 패드에 대해서 선택적으로 제거하여, 상기 패드의 다른 쪽의 면 및 상기 절연층의 제1 면의 패드에 인접하는 인접부에 상기 조화면으로 된 금속층의 한쪽의 면이 전사되는 공정과,
    상기 절연층의 제1 면으로부터 노출되는 상기 패드의 일부를 제거해서 상기 절연층의 제1 오목부의 내벽면을 노출시킴과 함께, 상기 패드의 다른 쪽의 면을 조화면으로 하는 공정과,
    상기 절연층의 제1 면에, 상기 패드의 다른 쪽의 면의 일부를 노출시키는 개구부를 구비한 솔더 레지스트층을, 상기 솔더 레지스트층의 개구부의 주연부에 인접하는 상기 솔더 레지스트층의 인접부가, 상기 제1 오목부 내로 연장되어 상기 제1 오목부의 내벽면 및 상기 패드의 다른 쪽의 면의 주연부를 덮도록 형성하는 공정과,
    상기 솔더 레지스트층의 개구부 내에 노출되는 상기 패드의 일부를 제거해서 저면이 평활면인 제2 오목부를 형성하는 공정을 포함하고,
    상기 솔더 레지스트층의 개구부의 주연부에 인접하는 상기 솔더 레지스트층의 인접부를 상기 패드의 다른 쪽의 면의 주연부로부터 상기 패드의 중심부로 돌기시켜서 상기 제2 오목부의 위쪽을 덮고,
    상기 제1 오목부에 인접하는 상기 절연층의 제1 면의 인접부가, 상기 절연층의 제1 면의 인접부의 주변에 있는 절연층의 제1 면의 영역보다 조도가 작은 배선 기판의 제조 방법.
KR1020140086656A 2013-07-11 2014-07-10 배선 기판 및 그 제조 방법 KR102032172B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013145914A JP6131135B2 (ja) 2013-07-11 2013-07-11 配線基板及びその製造方法
JPJP-P-2013-145914 2013-07-11

Publications (2)

Publication Number Publication Date
KR20150007982A true KR20150007982A (ko) 2015-01-21
KR102032172B1 KR102032172B1 (ko) 2019-10-16

Family

ID=52276224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086656A KR102032172B1 (ko) 2013-07-11 2014-07-10 배선 기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9247644B2 (ko)
JP (1) JP6131135B2 (ko)
KR (1) KR102032172B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239162A1 (ko) * 2022-06-07 2023-12-14 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR102472945B1 (ko) * 2015-04-23 2022-12-01 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP6632302B2 (ja) 2015-10-02 2020-01-22 新光電気工業株式会社 配線基板及びその製造方法
DE102016119935A1 (de) * 2016-10-19 2018-04-19 Degudent Gmbh Verfahren zur Herstellung einer dentalen Restauration
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
KR102257926B1 (ko) * 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
KR20200073051A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
JP2021111674A (ja) * 2020-01-08 2021-08-02 パナソニックＩｐマネジメント株式会社 配線体、タッチセンサ、及び実装基板
CN111816626B (zh) * 2020-09-03 2020-12-15 苏州科阳半导体有限公司 一种晶圆级芯片封装结构以及封装方法
CN114828434B (zh) * 2021-01-29 2024-04-09 武汉光谷创元电子有限公司 加成法制作封装电路的工艺和封装电路
JP2022119418A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板及び配線基板の製造方法
KR20220147738A (ko) * 2021-04-27 2022-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20220154555A (ko) * 2021-05-13 2022-11-22 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
KR20240027243A (ko) * 2022-08-23 2024-03-04 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110098676A (ko) * 2010-02-26 2011-09-01 니혼도꾸슈도교 가부시키가이샤 다층 배선 기판 및 그 제조방법
JP2011181629A (ja) * 2010-02-26 2011-09-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2012186296A (ja) * 2011-03-04 2012-09-27 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
KR20130033960A (ko) * 2011-09-27 2013-04-04 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
JP4498378B2 (ja) * 2007-03-30 2010-07-07 三洋電機株式会社 基板およびその製造方法、回路装置およびその製造方法
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110098676A (ko) * 2010-02-26 2011-09-01 니혼도꾸슈도교 가부시키가이샤 다층 배선 기판 및 그 제조방법
JP2011181629A (ja) * 2010-02-26 2011-09-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2012186296A (ja) * 2011-03-04 2012-09-27 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
KR20130033960A (ko) * 2011-09-27 2013-04-04 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239162A1 (ko) * 2022-06-07 2023-12-14 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US9247644B2 (en) 2016-01-26
JP2015018976A (ja) 2015-01-29
KR102032172B1 (ko) 2019-10-16
JP6131135B2 (ja) 2017-05-17
US20150014027A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
KR20150007982A (ko) 배선 기판 및 그 제조 방법
JP5795415B1 (ja) 配線基板及びその製造方法
JP6223909B2 (ja) 配線基板及びその製造方法
TWI482542B (zh) 多層配線基板
KR101392950B1 (ko) 배선기판 및 배선기판 제조방법
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2005216937A (ja) 半導体装置およびその製造方法
JP2012169591A (ja) 多層配線基板
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP7289620B2 (ja) 配線基板、積層型配線基板、半導体装置
JP4203536B2 (ja) 配線基板の製造方法、及び配線基板
JP2010109182A (ja) 半導体装置の製造方法
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
US9741650B2 (en) Wiring board and semiconductor package
JP2017069446A (ja) プリント配線板およびその製造方法
JP2010278070A (ja) 半導体装置、並びに電子装置及びその製造方法
US11553601B2 (en) Wiring board and method for manufacturing the same
JP2015050308A (ja) 配線基板およびその製造方法
JP2023068413A (ja) 配線基板及びその製造方法、半導体装置
JP2024006576A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant