JP6632302B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6632302B2
JP6632302B2 JP2015197091A JP2015197091A JP6632302B2 JP 6632302 B2 JP6632302 B2 JP 6632302B2 JP 2015197091 A JP2015197091 A JP 2015197091A JP 2015197091 A JP2015197091 A JP 2015197091A JP 6632302 B2 JP6632302 B2 JP 6632302B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015197091A
Other languages
English (en)
Other versions
JP2017069524A5 (ja
JP2017069524A (ja
Inventor
豊明 酒井
豊明 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015197091A priority Critical patent/JP6632302B2/ja
Priority to US15/244,197 priority patent/US9911695B2/en
Publication of JP2017069524A publication Critical patent/JP2017069524A/ja
Publication of JP2017069524A5 publication Critical patent/JP2017069524A5/ja
Application granted granted Critical
Publication of JP6632302B2 publication Critical patent/JP6632302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、配線基板及びその製造方法に関する。
従来、配線層と絶縁層とが交互に積層され、配線層同士が絶縁層を貫通するビアホールを介して接続された所謂ビルドアップ配線基板が知られている。
このような配線基板を製造するには、例えば、支持体の平坦面上に配線層と絶縁層とを積層後、支持体を除去する。これにより、支持体と接していた配線層の表面及び絶縁層の表面が同一平面上に露出する。次に、支持体と接していた配線層の表面にエッチングにより粗化処理を施す。その後、配線層を選択的に露出するように、配線層の粗化処理が施された面にソルダーレジスト層を形成する。なお、粗化処理を施す目的は、配線層とソルダーレジスト層との密着性を向上するためである（例えば、特許文献１参照）。
特開２０１５−０１８９７６号公報
しかしながら、支持体と接していた配線層の表面にエッチングにより粗化処理を施すと、配線層の表面もエッチングされるため、配線層の厚さが目減りし、配線層の厚さが設計値から外れてしまう場合があった。このことは、特に、配線層を微細化するために薄く形成した際に問題となり、配線層の断線等に繋がるおそれがある。
本発明は、上記の点に鑑みてなされたものであり、所望の厚さの配線層を確保することが可能な配線基板を提供することを課題とする。
本配線基板は、半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板であって、前記半導体チップ搭載面側の最外の配線層となる第１配線層と、前記外部接続面側の最外の配線層となる第２配線層と、前記第１配線層と前記第２配線層との間に形成された絶縁層と、を有し、前記第１配線層は、半導体チップ搭載用パッドと、前記半導体チップ搭載用パッドから延出する第１配線パターンと、を含み、前記第１配線層は単一の金属層からなり、前記第１配線層は、前記絶縁層に埋め込まれており、前記絶縁層の前記半導体チップ搭載面側の面から露出する第１露出面と、前記絶縁層に被覆された側面と、前記絶縁層に被覆された前記第１露出面の反対面と、を備え、前記第１配線層の側面全体が粗面であり、前記第１配線層において、前記第１露出面の粗度は、前記側面の粗度よりも小さく、前記第１露出面の粗度は、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面の粗度よりも小さいことを要件とする。
開示の技術によれば、所望の厚さの配線層を確保することが可能な配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 図１（ｂ）のＢ部を拡大した部分拡大断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態の変形例２に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例３に係る配線基板の製造工程を例示する図である。 第２の実施の形態に係る配線基板を例示する断面図である。 応用例１に係る半導体パッケージを例示する断面図である。 応用例２に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ａ）は部分平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。なお、図１（ａ）では、便宜上、配線層１０を梨地模様で示している。
図１を参照するに、配線基板１は、配線層１０と、絶縁層２０と、配線層３０と、ソルダーレジスト層４０及び５０とを有するコアレスのビルドアップ配線基板である。
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層４０側を上側又は一方の側、ソルダーレジスト層５０側を下側又は他方の側とする。又、各部位のソルダーレジスト層４０側の面を一方の面又は上面、ソルダーレジスト層５０側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層４０の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層４０の一方の面の法線方向から視た形状を指すものとする。
配線基板１において、配線層１０が形成されている側が半導体チップを搭載する半導体チップ搭載面となり、配線層３０が形成されている側が半導体チップ搭載面の反対面である外部接続面となる。
配線層１０は、半導体チップ搭載面側の最外の配線層であり、絶縁層２０の一方の面の側（上面側）に埋め込まれている。配線層１０の上面は絶縁層２０の上面から露出し、配線層１０の下面及び側面は絶縁層２０に被覆されている。配線層１０の上面は、例えば、絶縁層２０の上面と面一とすることができる。配線層１０は単一の金属層からなり、配線層１０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１０は、半導体チップと接続される外部接続用のパッド１１と、配線層３０のビア配線の端部と接続されるビア受け用のパッド１２と、配線パターン１３とを有している。つまり、配線層１０は、半導体チップ搭載用パッドであるパッド１１と、パッド１１から延出する配線パターン１３とを含んでいる。パッド１１は、配線パターン１３を介して、パッド１２と接続することができる。
本実施の形態では、配線層１０は、幅が狭い部分（第１の部分）と幅が広い部分（第２の部分）とを備えており、幅が狭い部分は幅が広い部分よりも層厚が薄く形成されている。幅が狭いか広いかの判断基準は、配線基板の仕様に応じて適宜決定できるが、ここでは一例として、幅が１５μｍ以下である部分を幅が狭い部分、幅が１５μｍより大きい部分を幅が広い部分とする。ここでいう幅とは、対象部分の平面形状が円形であれば直径、楕円形であれば短径、細長状であれば短手方向の長さを指す。
パッド１１及び１２は幅が広い部分であり、配線パターン１３は幅が狭い部分である。パッド１１の幅Ｗ１１は、例えば、２５μｍ程度とすることができる。パッド１１の間隔は、例えば、パッド１１の幅Ｗ１１と同程度とすることができる。パッド１２の幅Ｗ１２は、例えば、８０μｍ程度とすることができる。パッド１２の間隔は、例えば、パッド１２の幅Ｗ１２と同程度とすることができる。又、パッド１１及び１２の夫々の層厚は、例えば、１〜３５μｍ程度とすることができる。
配線パターン１３の幅Ｗ１３は、例えば、１０μｍ程度とすることができる。配線パターン１３の間隔は、例えば、配線パターン１３の幅Ｗ１３と同程度とすることができる。又、配線パターン１３の層厚は、例えば、１〜３０μｍ程度とすることができる。
配線パターン１３の中で、図１（ａ）及び図１（ｂ）の中央部分Ｎに配された配線パターン１３は、配線パターン１３同士が狭ピッチで隣接し、特にライン／スペースの狭い部分として形成される。本実施の形態において、特にライン／スペースの狭い部分とは、ライン／スペース＝８μｍ／８μｍ以下の部分である。特にライン／スペースの狭い部分として、ライン／スペース＝１μｍ／１μｍ〜３μｍ／３μｍ程度の配線パターンを形成することも可能である。ここで、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペース＝８μｍ／８μｍと記載されていた場合、配線幅が８μｍで隣り合う配線同士の間隔が８μｍであることを表す。
なお、パッド１１の上面、パッド１２の上面、及び配線パターン１３の上面は、同一平面上にある。すなわち、パッド１１及び１２と配線パターン１３とは層厚が異なるが、絶縁層２０から露出している面側は面一であり、絶縁層２０の内部側に段差を有している。
なお、配線層１０は本発明に係る第１配線層の代表的な一例であり、配線層１０の上面（パッド１１の上面、パッド１２の上面、及び配線パターン１３の上面）は本発明に係る第１配線層の第１露出面の代表的な一例である。又、配線パターン１３は、本発明に係る第１配線パターンの代表的な一例である。
絶縁層２０は、配線層１０や配線層３０が形成される層である。絶縁層２０の材料としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を主成分とする熱硬化性の絶縁樹脂を用いることができる。絶縁層２０として用いる熱硬化性の絶縁樹脂は、非感光性絶縁樹脂であってもよいし、感光性絶縁樹脂であってもよい。又、絶縁層２０は、ガラス繊維やアラミド繊維等の織布や不織布からなる補強部材を有しても構わない。又、絶縁層２０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２０の厚さは、例えば１０〜５０μｍ程度とすることができる。
配線層３０は、外部接続面側の最外の配線層であり、絶縁層２０の下面側に形成されている。配線層３０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３０は、他の配線基板等と接続される外部接続用のパッド３１と、配線パターン３３とを有している。パッド３１は、配線パターン３３と接続することができる。パッド３１は、絶縁層２０を貫通しパッド１２の下面を露出するビアホール２０ｘ内に充填されたビア配線を介して、パッド１２と接続されている。ビアホール２０ｘは、ソルダーレジスト層５０側に開口されている開口部の径がパッド１２の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部となっている。なお、パッド３１とビアホール２０ｘ内のビア配線とは一体に形成されている。
パッド３１の幅は、例えば、１５０μｍ程度とすることができる。パッド３１の層厚は、例えば、２〜３０μｍ程度とすることができる。配線パターン３３の幅は、例えば、１０μｍ程度とすることができる。又、配線パターン３３の層厚は、例えば、２〜３０μｍ程度とすることができる。なお、配線層３０に配線パターン３３と接続されたビア受け用のパッドを設け、ビア受け用のパッドをビアによりパッド１２に接続してもよい。配線パターン３３のライン／スペースは、例えば、２μｍ／２μｍ〜１００μｍ／１００μｍ程度とすることができる。
なお、配線層３０は本発明に係る第２配線層の代表的な一例であり、配線層３０の下面及び側面（パッド３１の下面及び側面、及び配線パターン３３の下面及び側面）は本発明に係る第２配線層の第２露出面の代表的な一例である。又、配線パターン３３は、本発明に係る第２配線パターンの代表的な一例である。
ソルダーレジスト層４０は、絶縁層２０の上面に、配線層１０を被覆するように形成されている。ソルダーレジスト層４０は開口部４０ｘを有し、開口部４０ｘの底部には配線層１０の一部（例えば、パッド１１と配線パターン１３の一部）が露出している。ソルダーレジスト層５０は、絶縁層２０の下面に、配線層３０を被覆するように形成されている。ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には配線層３０のパッド３１の下面が露出している。ソルダーレジスト層４０及び５０の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層４０及び５０の夫々の厚さは、例えば、５〜４０μｍ程度とすることができる。
必要に応じ、開口部４０ｘから露出する配線層１０の上面、開口部５０ｘから露出する配線層３０の下面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
図２は、図１（ｂ）のＢ部を拡大した部分拡大断面図である。図２を参照しながら、各部の粗度等について説明する。パッド１１及び配線パターン１３の夫々の上面は平坦面であり、粗度は、Ｒａ＝３０ｎｍ〜３００ｎｍ程度とされている。これに対して、パッド１１及び配線パターン１３の夫々の側面及び下面の粗度はパッド１１及び配線パターン１３の夫々の上面の粗度よりも大きく、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とされている。なお、図２ではパッド１２を図示していないが、パッド１２の上面、側面、及び下面の粗度は、パッド１１及び配線パターン１３の夫々の上面、側面、及び下面の粗度と同様である。
又、パッド３１及び配線パターン３３の夫々の側面及び下面の粗度はパッド１１及び配線パターン１３の夫々の上面の粗度よりも大きく、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とされている。但し、パッド１１及び配線パターン１３の夫々の側面及び下面の粗度と、パッド３１及び配線パターン３３の夫々の側面及び下面の粗度との大小関係は任意に決定して構わない。
パッド１１、パッド１２、配線パターン１３の夫々の上面と、絶縁層２０の上面とは、略面一とすることができる。つまり、配線基板１の半導体チップ搭載面側では、配線層１０の上面と絶縁層２０の上面との間に殆ど段差がない。これは、後述の製造工程で説明するように、配線層１０の上面をエッチングしないためである。これにより、配線層１０の厚さが目減りすることを防止可能となり、絶縁層２０の中に埋め込まれている配線層１０を所望の厚さとすることができる。
なお、絶縁層２０の上面及び下面も粗化面とされている。絶縁層２０の上面の粗度は、Ｒａ＝５０ｎｍ〜５００ｎｍ程度である。又、絶縁層２０の下面の粗度は、Ｒａ＝５０ｎｍ〜５００ｎｍ程度である。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図３〜図６は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図３（ａ）に示す工程では、上面が平坦面である支持体３００を準備する。支持体３００としては、例えば、プリプレグ３１０上にキャリア付き金属箔３２０が積層されたものを用いることができる。支持体３００の厚さは、例えば１８〜１００μｍ程度とすることができる。
プリプレグ３１０は、例えば、ガラス繊維やアラミド繊維等の織布や不織布（図示せず）にエポキシ系樹脂等の絶縁樹脂を含侵させたものである。キャリア付き金属箔３２０は、銅からなる厚さ１０〜５０μｍ程度の厚箔（キャリア箔）３２２上に、剥離層（図示せず）を介して、銅からなる厚さ１．５〜５μｍ程度の薄箔３２１が剥離可能な状態で貼着されたものである。厚箔３２２は、薄箔３２１の取り扱いを容易にするための支持材として設けられている。厚箔３２２の下面は、プリプレグ３１０の上面に接着されている。
次に、図３（ｂ）に示す工程では、支持体３００を構成する薄箔３２１の上面に、例えば、キャリア付き金属箔３２０をめっき給電層に利用する電解めっき法等により、バリア層３３０を形成する。バリア層３３０は、後工程で薄箔３２１をエッチングで除去する際のエッチングストップ層となるものである。バリア層３３０の材料としては、銅からなる薄箔３２１のエッチング液で除去されない金属、例えば、ニッケル（Ｎｉ）等を用いることができる。バリア層３３０の厚さは、例えば、数μｍ程度とすることができる。
次に、図３（ｃ）に示す工程では、バリア層３３０の上面に、例えば、無電解めっき法等により、保護層３３５を形成する。保護層３３５は、後工程で配線層１０の上面がエッチングされないように保護する層である。保護層３３５の材料としては、配線層３０と同様の材料（例えば、銅（Ｃｕ）等）を用いることができる。保護層３３５の厚さは、例えば、１μｍ程度とすることができる。なお、保護層３３５は、電解めっき法で形成してもよい。
次に、図３（ｄ）に示す工程では、保護層３３５の上面に、配線層１０を形成する部分に開口部３４０ｘを備えたレジスト層３４０を形成する。具体的には、例えば、保護層３３５の上面に、レジスト層３４０として感光性樹脂からなるドライフィルムレジストをラミネートする。そして、ドライフィルムレジストを露光及び現像によりパターニングし、配線層１０を形成する部分に保護層３３５の上面を露出する開口部３４０ｘを形成する。
次に、図４（ａ）に示す工程では、キャリア付き金属箔３２０、バリア層３３０、及び保護層３３５をめっき給電層に利用する電解めっき法により、レジスト層３４０の開口部３４０ｘ内に露出する保護層３３５の上面に配線層１０を形成する。配線層１０は、一方の面が保護層３３５の上面に接し、他方の面が開口部３４０ｘ内に露出する。
例えば、硫酸銅と硫酸を所定の濃度比で建浴した電解銅めっき液を用い、支持体３００上に銅めっきを析出することで、幅が広い部分であるパッド１１及び１２の層厚を厚く、幅が狭い部分である配線パターン１３の層厚を薄く形成できる。この際、硫酸銅と硫酸の濃度比（硫酸銅／硫酸）を１以上５以下の範囲とすると、幅が狭い配線パターン１３の部分の層厚を特に薄くできる点で好適である。なお、パッド１１、パッド１２、及び配線パターン１３の夫々の幅や層厚の数値例は、図１を参照して説明した通りである。
次に、図４（ｂ）に示す工程では、図４（ａ）に示すレジスト層３４０を剥離する。レジスト層３４０は、例えば、水酸化ナトリウム等を含有する剥離液を用いて剥離できる。この際、幅の狭い配線パターン１３の厚さが厚いと、狭ピッチ、高アスペクト比の配線パターンに挟まれ、狭ピッチ、高アスペクト比のレジストパターンが存在することになり、レジストパターンの剥離不良が発生し易くなる。
しかし、本実施の形態では、図４（ａ）に示す工程において、めっき条件を調整することにより、配線パターン１３の厚さを薄くしている。そのため、狭ピッチの配線パターン１３に挟まれた狭ピッチ、高アスペクト比のレジストパターンにおいて、レジストパターン側面の、隣接する配線パターン１３に挟み込まれる部分の面積を減少できる。
その結果、レジストパターンの機械的な歪量が相対的に少なくても、レジストパターン側面と配線パターン１３との接触面積が減少しているため、容易にレジストパターンを剥離できる。よって、剥離不良の発生を抑制できる。この効果は、ライン／スペース＝８μｍ／８μｍ以下の、特にライン／スペースの狭い配線パターン１３として形成される部分（例えば、図１（ａ）及び図１（ｂ）の中央部分Ｎ）で顕著である。
レジスト層３４０を剥離した後、配線層１０の他方の面及び側面に粗化処理を施す。配線層１０が銅（Ｃｕ）であれば、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いて粗化処理を行うことができる。この際、保護層３３５が銅（Ｃｕ）であれば、保護層３３５の他方の面も同時に粗化される。粗化処理後のパッド１１及び１２、配線パターン１３の夫々の他方の面及び側面の粗度は、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とすることができる。同様に、保護層３３５の他方の面の粗度は、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とすることができる。配線層１０に粗化処理を行うことにより、図４（ｃ）に示す工程で形成する絶縁層２０と、配線層１０との密着性を向上することができる。又、保護層３３５に粗化処理を行うことにより、図４（ｃ）に示す工程で形成する絶縁層２０の一方の面に保護層３３５の粗化面の凹凸を転写することができる。
次に、図４（ｃ）に示す工程では、保護層３３５の上面に配線層１０の他方の面及び側面を被覆する絶縁層２０を形成し、更に、絶縁層２０を貫通しパッド１２の他方の面を露出させるビアホール２０ｘを形成する。具体的には、保護層３３５の上面に配線層１０を被覆するように、例えば熱硬化性を有するフィルム状のエポキシ系絶縁樹脂等をラミネートする。或いは、保護層３３５の上面に配線層１０を被覆するように、例えば熱硬化性を有する液状又はペースト状のエポキシ系絶縁樹脂等をスクリーン印刷法、スピンコート法等により塗布する。そして、ラミネート又は塗布した絶縁樹脂を押圧しつつ、硬化温度以上に加熱して硬化させ、絶縁層２０を作製する。必要に応じて、加圧しながら加熱してもよい。
次に、絶縁層２０に、絶縁層２０を貫通しパッド１２の他方の面を露出させるビアホール２０ｘを形成する。ビアホール２０ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。なお、レーザ光が照射される部分であるパッド１２は厚く形成されているため、レーザ光がパッド１２を貫通するおそれを低減できる。
ビアホール２０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール２０ｘの底部に露出するパッド１２の他方の面に付着した絶縁層２０の樹脂残渣を除去することが好ましい。なお、デスミア処理により、樹脂残渣の除去とともに、絶縁層２０の他方の面に粗化処理を施すことができる。粗化処理後の絶縁層２０の他方の面の粗度は、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とすることができる。デスミア処理には、例えば、過マンガン酸水溶液（過マンガン酸カリウム水溶液や、過マンガン酸ナトリウム水溶液等）を用いることができる。
次に、図４（ｄ）に示す工程では、絶縁層２０上に、パッド３１及び配線パターン３３を有する配線層３０を形成する。パッド３１は、絶縁層２０を貫通しパッド１２の他方の面を露出するビアホール２０ｘ内に充填されたビア配線を介して、パッド１２と接続される。配線層３０は、例えば、セミアディティブ法により、形成することができる。
セミアディティブ法を用いて配線層３０を形成するには、まず、無電解めっき法又はスパッタ法により、銅（Ｃｕ）等からなるシード層（図示せず）を形成する。シード層は、ビアホール２０ｘの底部に露出したパッド１２の他方の面及びビアホール２０ｘの内壁面を含む絶縁層２０の他方の面全面に形成する。更に、シード層上に配線層３０に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）からなる電解めっき層（図示せず）を形成する。続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層３０が形成される。
配線層３０を形成後、配線層３０の他方の面及び側面に粗化処理を施す。粗化処理は、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いて行うことができる。粗化処理後の配線層３０の他方の面及び側面の粗度は、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とすることができる。配線層３０及び絶縁層２０に粗化処理を行うことにより、図５（ａ）に示す工程で形成するソルダーレジスト層５０と、配線層３０及び絶縁層２０との密着性を向上することができる。
次に、図５（ａ）に示す工程では、絶縁層２０の他方の面に配線層３０を被覆するソルダーレジスト層５０を形成する。ソルダーレジスト層５０は、例えば、液状又はペースト状の絶縁樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、配線層３０を被覆するように絶縁層２０の他方の面に塗布することで形成できる。或いは、フィルム状の絶縁樹脂を、配線層３０を被覆するように絶縁層２０の他方の面にラミネートしてもよい。絶縁樹脂としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
そして、塗布又はラミネートした絶縁樹脂を露光及び現像することでソルダーレジスト層５０に配線層３０を露出する開口部５０ｘを形成する（フォトリソグラフィ法）。エポキシ系樹脂やポリイミド系樹脂を主成分とする非感光性の絶縁樹脂（熱硬化性樹脂）をソルダーレジスト層５０の材料として用いた場合には、開口部５０ｘをレーザ加工法やブラスト処理等により形成してもよい。
必要に応じ、開口部５０ｘの底部に露出する配線層３０の他方の面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部５０ｘの底部に露出する配線層３０の他方の面に、ＯＳＰ処理等の酸化防止処理を施してもよい。
次に、図５（ｂ）に示す工程では、開口部５０ｘ内を含むソルダーレジスト層５０上に樹脂フィルム等によりマスク３４５を形成する。樹脂フィルムとしては、例えば、ポリエチレンテレフタレートフィルム等を用いることができる。なお、マスク３４５は、薄箔３２１等をエッチングする際に、配線層３０を保護するために形成するものである。
マスク３４５を形成後、支持体３００の一部を除去する。具体的には、支持体３００に機械的な力を加え、キャリア付き金属箔３２０の薄箔３２１と厚箔３２２との界面を剥離する。前述のように、キャリア付き金属箔３２０は、薄箔３２１上に剥離層（図示せず）を介して厚箔３２２が貼着された構造を有するため、厚箔３２２は、剥離層（図示せず）とともに薄箔３２１から容易に剥離する。
これにより、薄箔３２１のみがバリア層３３０側に残り、支持体３００を構成する他の部材（プリプレグ３１０及び厚箔３２２）が除去される。但し、剥離層とともに薄箔３２１から厚箔３２２が剥離する場合の他に、剥離層内で凝集破壊が起こり、薄箔３２１から厚箔３２２が剥離する場合もある。又、剥離層から厚箔３２２が剥離することで、薄箔３２１から厚箔３２２を剥離する場合もある。
次に、図５（ｃ）に示す工程では、エッチングにより銅からなる薄箔３２１（図５（ｂ）参照）を除去する。銅からなる薄箔３２１は、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。なお、バリア層３３０がニッケル（Ｎｉ）からなる場合には、銅の上記エッチング液では除去されず、エッチングストップ層として機能するため、保護層３３５はエッチングされない。
次に、図５（ｄ）に示す工程では、バリア層３３０（図５（ｃ）参照）を除去する。バリア層３３０がニッケル（Ｎｉ）からなる場合には、銅を除去せずにニッケル（Ｎｉ）を除去するエッチング液を選択することで、保護層３３５はエッチングせずにバリア層３３０のみをエッチングすることができる。銅を除去せずにニッケル（Ｎｉ）を除去するエッチング液としては、例えば、硫酸過水液（硫酸と過酸化水素水の混合液）や、硝酸過水液（硝酸と過酸化水素水の混合液）等を用いることができる。
次に、図６（ａ）に示す工程では、保護層３３５（図５（ｄ）参照）を除去する。保護層３３５が銅（Ｃｕ）からなる場合には、図５（ｃ）に示す工程と同様のエッチング液を用いたウェットエッチングにより保護層３３５を除去できる。保護層３３５は膜厚が略均一な層であるため、エッチングの際に全面が均一に膜減りする。そのため、保護層３３５が除去されて絶縁層２０の一方の面が露出したときにエッチングを止めることにより、絶縁層２０の一方の面と配線層１０の一方の面との間に殆ど段差がない状態（面一）とすることができる。
なお、前述のように、保護層３３５の絶縁層２０の一方の面に接する面は粗化面とされているため、絶縁層２０の一方の面に保護層３３５の粗化面の凹凸が転写される。絶縁層２０の一方の面の粗度は、例えば、Ｒａ＝５０ｎｍ〜５００ｎｍ程度となる。絶縁層２０の一方の面が粗化面となることにより、図６（ｃ）に示す工程で形成するソルダーレジスト層４０と、絶縁層２０との密着性を向上することができる。
次に、図６（ｂ）に示す工程では、図６（ａ）に示すマスク３４５を除去する。そして 図６（ｃ）に示す工程では、絶縁層２０の一方の面に配線層１０を被覆するソルダーレジスト層４０を形成し、更にソルダーレジスト層４０に配線層１０のパッド１１及び配線パターン１３の一部を露出する開口部４０ｘを形成する。ソルダーレジスト層４０及び開口部４０ｘは、例えば、図５（ａ）に示す工程と同様にして形成できる。必要に応じ、開口部４０ｘの底部に露出するパッド１１及び配線パターン１３の一方の面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部４０ｘの底部に露出するパッド１１及び配線パターン１３の一方の面に、ＯＳＰ処理等の酸化防止処理を施してもよい。
図６（ｃ）に示す工程の後、図６（ｃ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板１（図１参照）が完成する。必要に応じ、ソルダーレジスト層４０の開口部４０ｘ内に露出するパッド１１上や、ソルダーレジスト層５０の開口部５０ｘ内に露出するパッド３１上に、はんだボール等の外部接続端子を設けてもよい。
このように、配線基板１では、保護層３３５を形成することにより、配線層１０の上面が不要にエッチングされないため、配線層１０が膜減りせずに、絶縁層２０の上面と配線層１０の上面とを殆ど段差がない略面一の状態とすることができる。そのため、絶縁層２０の中に埋め込まれている配線層１０を所望の厚さとすることが可能となり、配線層１０を構成する配線パターン１３を微細化、高密度化する際に、配線パターン１３を薄く形成しても断線が生じることを回避できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、配線基板１の製造方法の他の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７及び図８は、第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。まず、第１の実施の形態の図３（ａ）〜図４（ｄ）と同様の工程を実行する。但し、図４（ｄ）における配線層３０の粗化処理は行わない。その後、図７（ａ）に示す工程では、絶縁層２０上に配線層３０を被覆するマスク３４５（樹脂フィルム等）を形成する。樹脂フィルムとしては、例えば、ポリエチレンテレフタレートフィルム等を用いることができる。なお、マスク３４５は、薄箔３２１等をエッチングする際に、配線層３０を保護するために形成するものである。
次に、図７（ｂ）〜図７（ｄ）に示す工程では、図５（ｂ）〜図５（ｄ）に示す工程と同様にして、図７（ａ）に示す構造体から、プリプレグ３１０及び厚箔３２２、薄箔３２１、及びバリア層３３０を順次除去する。
次に、図８（ａ）に示す工程では、図７（ｄ）に示すマスク３４５を除去する。そして、図８（ｂ）に示す工程では、図８（ａ）に示す保護層３３５を除去すると同時に、配線層３０の他方の面及び側面に粗化処理を施す。保護層３３５の除去及び配線層３０の粗化処理は、保護層３３５及び配線層３０が銅（Ｃｕ）であれば、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いて行うことができる。前述のように、保護層３３５は膜厚が略均一な層であるため、エッチングの際に全面が均一に膜減りする。そのため、保護層３３５が除去されて絶縁層２０の一方の面が露出したときにエッチングを止めることにより、絶縁層２０の一方の面と配線層１０の一方の面との間に殆ど段差がない状態（面一）とすることができる。
粗化処理後のパッド３１及び配線パターン３３の夫々の他方の面及び側面の粗度は、保護層３３５の厚さにより調整することができる。例えば、保護層３３５をより厚く形成することで、粗化処理後のパッド３１及び配線パターン３３の夫々の他方の面及び側面の粗度をより大きくすることができる。粗化処理後のパッド３１及び配線パターン３３の夫々の他方の面及び側面の粗度は、例えば、Ｒａ＝５０ｎｍ〜５００ｎｍ程度とすることができる。一方、パッド１１及び１２、配線パターン１３の夫々の上面の粗度は、Ｒａ＝３０ｎｍ〜３００ｎｍ程度である。
次に、図８（ｃ）に示す工程では、絶縁層２０の一方の面に配線層１０を被覆するソルダーレジスト層４０を形成すると共に、絶縁層２０の他方の面に配線層３０を被覆するソルダーレジスト層５０を形成する。そして、ソルダーレジスト層４０及び５０に、開口部４０ｘ及び５０ｘを形成する。ソルダーレジスト層４０及び５０、開口部４０ｘ及び５０ｘは、例えば、図５（ａ）に示す工程と同様にして形成できる。
必要に応じ、開口部４０ｘの底部に露出するパッド１１及び配線パターン１３の一方の面、開口部５０ｘの底部に露出するパッド３１の他方の面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部４０ｘの底部に露出するパッド１１及び配線パターン１３の一方の面、開口部５０ｘの底部に露出するパッド３１の他方の面に、ＯＳＰ処理等の酸化防止処理を施してもよい。以降の工程は、第１の実施の形態と同様である。
第１の実施の形態の変形例１では、第１の実施の形態の効果に加えて以下の効果を奏する。すなわち、保護層３３５の除去と配線層３０の粗化とを同一工程で行い、又、ソルダーレジスト層４０及び５０の形成を同一工程で行うため、製造工程を簡略化できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、配線基板１の製造方法の更に他の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９は、第１の実施の形態の変形例２に係る配線基板の製造工程を例示する図である。第１の実施の形態の図３（ｂ）及び図３（ｃ）に示す工程において、図９（ａ）に示すように、支持体３００を構成する薄箔３２１の上面と、キャリア付き金属箔３２０の側面（薄箔３２１の側面及び厚箔３２２の側面）とを連続的に被覆するように、バリア層３３０及び保護層３３５を形成してもよい。図９（ａ）以降の工程は、第１の実施の形態の図３（ｄ）以降の工程と同様である。
又、第１の実施の形態の図３（ｃ）に示す工程において、図９（ｂ）に示すように、バリア層３３０の上面及び側面と、キャリア付き金属箔３２０の側面（薄箔３２１の側面及び厚箔３２２の側面）とを連続的に被覆するように、保護層３３５を形成してもよい。図９（ｂ）以降の工程は、第１の実施の形態の図３（ｄ）以降の工程と同様である。
第１の実施の形態の変形例２では、第１の実施の形態の効果に加えて以下の効果を奏する。すなわち、バリア層３３０及び保護層３３５、又は保護層３３５によりキャリア付き金属箔３２０の側面を被覆することにより、配線基板１の製造工程中での不意のキャリア付き金属箔３２０の剥離（薄箔３２１と厚箔３２２との剥離）を防止できる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、配線基板１の製造方法の更に他の例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０は、第１の実施の形態の変形例３に係る配線基板の製造工程を例示する図である。第１の実施の形態の変形例３では、プリプレグ３１０上にキャリア付き金属箔３２０Ａが積層された支持体３００Ａを用いる。キャリア付き金属箔３２０Ａは、銅からなる厚さ１０〜５０μｍ程度の厚箔（キャリア箔）３２２上に、剥離層（図示せず）を介して、ニッケルからなる厚さ１．５〜５μｍ程度の薄箔３２１Ａが剥離可能な状態で貼着されたものである。
まず、図１０（ａ）に示す工程では、図３（ａ）に示す工程と同様にして支持体３００Ａを作製後、図３（ｃ）〜図５（ａ）と同様の工程を実行し、支持体３００Ａ上に、保護層３３５、配線層１０、絶縁層２０、配線層３０、及びソルダーレジスト層５０を積層する。
次に、図１０（ｂ）に示す工程では、図５（ｂ）に示す工程と同様にして、開口部５０ｘ内を含むソルダーレジスト層５０上に樹脂フィルム等によりマスク３４５を形成する。その後、図１０（ａ）に示す構造体から支持体３００Ａを構成するプリプレグ３１０及び厚箔３２２を剥離する。これにより、薄箔３２１Ａのみが絶縁層２０側に残り、支持体３００Ａを構成する他の部材（プリプレグ３１０及び厚箔３２２）が除去される。
次に、図１０（ｃ）に示す工程では、エッチングによりニッケルからなる薄箔３２１Ａ（図１０（ｂ）参照）を除去する。銅を除去せずにニッケル（Ｎｉ）を除去するエッチング液を選択することで、保護層３３５はエッチングせずに薄箔３２１Ａのみをエッチングすることができる。図１０（ｃ）以降の工程は、第１の実施の形態の図６（ａ）以降の工程と同様である。
第１の実施の形態の変形例３では、第１の実施の形態の効果に加えて以下の効果を奏する。すなわち、ニッケルからなる薄箔３２１Ａを備えた支持体３００Ａ用いることにより、薄箔３２１Ａがエッチングストップ層となるため、支持体３００Ａにバリア層３３０を形成する工程を要しない。そのため、製造工程を簡略化できる。
〈第２の実施の形態〉
第２の実施の形態では、３層構造の配線基板の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１１は、第２の実施の形態に係る配線基板を例示する断面図である。図１１を参照するに、第２の実施の形態に係る配線基板２は、配線層３０とソルダーレジスト層５０との間に、絶縁層６０及び配線層７０が挿入されている点が配線基板１（図１参照）と相違する。
絶縁層６０は、絶縁層２０の下面に、配線層３０を被覆するように形成されている。絶縁層６０の材料や厚さ、形成方法は、例えば、絶縁層２０と同様とすることができる。
配線層７０は絶縁層６０の下面側に形成されている。配線層７０の材料や形成方法は、例えば、配線層３０と同様とすることができる。配線層７０は、他の配線基板等と接続される外部接続用のパッド７１と、配線パターン７３とを有している。パッド７１は、配線パターン７３と接続することができる。パッド７１は、絶縁層６０を貫通しパッド３１の下面を露出するビアホール６０ｘ内に充填されたビア配線を介して、パッド３１と接続されている。ビアホール６０ｘは、ソルダーレジスト層５０側に開口されている開口部の径がパッド３１の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部となっている。なお、パッド７１とビアホール６０ｘ内のビア配線とは一体に形成されている。
ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には配線層７０のパッド７１の下面が露出している。必要に応じ、開口部５０ｘから露出する配線層７０の下面に前述の金属層を形成してもよい。又、金属層の形成に代えて、ＯＳＰ処理等の酸化防止処理を施してもよい。
このように、配線層３０とソルダーレジスト層５０との間に、絶縁層６０及び配線層７０を形成することで、３層構造の配線基板２を実現できる。絶縁層６０及び配線層７０は、例えば、絶縁層２０及び配線層３０と同様の方法で形成することができる。配線層３０とソルダーレジスト層５０との間に、更に絶縁層及び配線層を必要数交互に形成し、４層構造以上の配線基板とすることも可能である。
〈配線基板の応用例１〉
配線基板の応用例１では、第１の実施の形態に係る配線基板に半導体チップが搭載（フリップチップ実装）された半導体パッケージの例を示す。なお、配線基板の応用例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１２（ａ）及び図１２（ｂ）は、応用例１に係る半導体パッケージを例示する断面図である。図１２（ａ）を参照するに、半導体パッケージ３は、図１に示す配線基板１と、半導体チップ１００と、バンプ１１０と、アンダーフィル樹脂１２０とを有する。半導体パッケージ３において、配線基板１のソルダーレジスト層４０側が半導体チップ１００が搭載される半導体チップ搭載面となり、配線基板１のソルダーレジスト層５０側が外部接続端子が形成される外部接続面となる。
半導体チップ１００は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド（図示せず）が形成されている。
バンプ１１０は、半導体チップ１００の電極パッド（図示せず）と、配線基板１のソルダーレジスト層４０の開口部４０ｘから露出する配線層１０のパッド１１とを電気的に接続している。バンプ１１０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。アンダーフィル樹脂１２０は、半導体チップ１００と配線基板１（絶縁層２０）との間に充填されている。
このように、第１の実施の形態に係る配線基板１に半導体チップ１００を搭載することにより、半導体パッケージ３を実現できる。又、図１２（ｂ）に示すように、第２の実施の形態に係る配線基板２に半導体チップ１００を搭載することにより、半導体パッケージ４を実現してもよい。
ところで、パッド１１が、幅の異なる複数種類のパッドを含んでいる場合がある。この場合、幅が異なるパッドは厚さも異なるが（幅が広い方が厚くなる）、パッド１１の半導体チップ１００を搭載する側の面は同一平面にある。そのため、パッド１１の厚さが異なっても、各パッド１１と半導体チップ１００の各電極パッドとのギャップは一定となり、各パッド１１と半導体チップ１００の各電極パッドとを容易に接続することができる。
又、配線層１０の上面は絶縁層２０の上面と略面一であり凹凸が殆どないため、アンダーフィル樹脂１２０を形成する際に、アンダーフィル樹脂１２０の流動が阻害されない。又、アンダーフィル樹脂１２０がフィラーを含む場合に、フィラーが配線層１０の上面等にトラップされることがない。これらにより、配線基板１と半導体チップ１００との接続信頼性を向上できる。
〈配線基板の応用例２〉
配線基板の応用例２では、半導体パッケージ上に更に他の半導体パッケージが搭載された所謂ＰＯＰ（Package on package）構造の半導体パッケージの例を示す。なお、配線基板の応用例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１３は、応用例２に係る半導体パッケージを例示する断面図である。図１３を参照するに、半導体パッケージ５は、半導体パッケージ３上に、更に他の半導体パッケージ３が搭載された構造である。
但し、下側の半導体パッケージ３において、配線基板１のソルダーレジスト層４０には、パッド１２の上面を露出する開口部４０ｙが追加されている。そして、下側の半導体パッケージ３のソルダーレジスト層４０の開口部４０ｙ内に露出するパッド１２と、上側の半導体パッケージ３のソルダーレジスト層５０の開口部５０ｘ内に露出するパッド３１とは、バンプ９０を介して接続されている。バンプ９０としては、例えば、銅コアボールの周囲をはんだで覆った構造のはんだボールを用いることができる。
このように、第１の実施の形態に係る配線基板１を用いて、ＰＯＰ構造の半導体パッケージ５を実現できる。なお、配線基板１に代えて、配線基板２を用いることも可能である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、配線基板の製造方法において、プリプレグ３１０の両面にキャリア付き金属箔３２０や３２０Ａを積層して支持体とし、支持体の両面上に配線基板を形成してもよい。
又、各実施の形態及び変形例は、適宜、組み合わせることができる。
１、２ 配線基板
３、４、５ 半導体パッケージ
１０ 配線層
１１、１２、３１、７１ パッド
１３、３３、７３ 配線パターン
２０、６０ 絶縁層
２０ｘ、６０ｘ ビアホール
３０、７０ 配線層
４０、５０ ソルダーレジスト層
４０ｘ、５０ｘ 開口部
９０、１１０ バンプ
１００ 半導体チップ
１２０ アンダーフィル樹脂
３００、３００Ａ 支持体
３１０ プリプレグ
３２０、３２０Ａ キャリア付き金属箔
３２１、３２１Ａ 薄箔
３２２ 厚箔
３３０ バリア層
３３５ 保護層
３４０ レジスト層
３４５ マスク

Claims (12)

  1. 半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板であって、
    前記半導体チップ搭載面側の最外の配線層となる第１配線層と、
    前記外部接続面側の最外の配線層となる第２配線層と、
    前記第１配線層と前記第２配線層との間に形成された絶縁層と、を有し、
    前記第１配線層は、半導体チップ搭載用パッドと、前記半導体チップ搭載用パッドから延出する第１配線パターンと、を含み、
    前記第１配線層は単一の金属層からなり、
    前記第１配線層は、前記絶縁層に埋め込まれており、前記絶縁層の前記半導体チップ搭載面側の面から露出する第１露出面と、前記絶縁層に被覆された側面と、前記絶縁層に被覆された前記第１露出面の反対面と、を備え、
    前記第１配線層の側面全体が粗面であり、
    前記第１配線層において、前記第１露出面の粗度は、前記側面の粗度よりも小さく、
    前記第１露出面の粗度は、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面の粗度よりも小さいことを特徴とする配線基板。
  2. 半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板であって、
    前記半導体チップ搭載面側の最外の配線層となる第１配線層と、
    前記外部接続面側の最外の配線層となる第２配線層と、
    前記第１配線層と前記第２配線層との間に形成された絶縁層と、を有し、
    前記第１配線層は単一の金属層からなり、
    前記第１配線層は、第１の部分と、前記第１の部分よりも幅が広い第２の部分と、を備え、
    前記第１の部分は、前記第２の部分よりも層厚が薄く形成され、

    前記第１の部分が第１配線パターンを含み、前記第２の部分が半導体チップ搭載用パッドを含み、
    前記第２配線層は、前記絶縁層を貫通して前記第２の部分と接続されるビア配線を備え、
    前記絶縁層の前記半導体チップ搭載面側の面から露出する前記第１配線層の第１露出面の粗度は、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面の粗度よりも小さいことを特徴とする配線基板。
  3. 前記第２の部分が、前記ビア配線が接続されるビア配線接続用パッドを含むことを特徴とする請求項２に記載の配線基板。
  4. 前記第１露出面は、前記絶縁層の前記半導体チップ搭載面側の面と面一であることを特徴とする請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記第２配線層は、第２配線パターンを含み、
    前記第１配線パターンのライン／スペースは、前記第２配線パターンのライン／スペースよりも小さいことを特徴とする請求項１乃至４の何れか一項に記載の配線基板。
  6. 前記第１露出面の粗度は、前記絶縁層の前記半導体チップ搭載面側の面の粗度よりも小さいことを特徴とする請求項１乃至５の何れか一項に記載の配線基板。
  7. 前記第２配線層の一部は、前記絶縁層の前記外部接続面側の面上に形成されており、
    前記第２配線層において、前記第２露出面は、前記絶縁層の前記外部接続面側の面に接する面の反対面、及び側面であることを特徴とする請求項１乃至６の何れか一項に記載の配線基板。
  8. 前記第１配線層及び前記第２配線層を含む複数の配線層と、前記絶縁層を含む複数の絶縁層とが積層され、
    前記第１配線層は、前記半導体チップ搭載面を有する絶縁層に埋め込まれており、
    前記第２配線層は、前記外部接続面を有する絶縁層に設けられている請求項１乃至７の何れか一項に記載の配線基板。
  9. 半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板の製造方法であって、
    支持体上に、前記半導体チップ搭載面側の最外の配線層となる第１配線層を形成する工程と、
    前記第１配線層の前記支持体側を向く面以外の面全体に第１の粗化処理を施す工程と、
    前記第１配線層を被覆するように、前記支持体上に絶縁層を形成する工程と、
    前記絶縁層上に、前記外部接続面側の最外の配線層となる第２配線層を形成する工程と、
    前記第２配線層の前記絶縁層側の面以外の面に第２の粗化処理を施す工程と、
    前記支持体を除去する工程と、を有し、
    前記第１配線層は単一の金属層からなり、
    前記第１配線層は、前記絶縁層に埋め込まれ、前記第１配線層の前記支持体側を向く面が、前記絶縁層の前記半導体チップ搭載面側の面から露出する前記第１配線層の第１露出面となり、前記第１配線層の側面と前記第１露出面の反対面が前記絶縁層に被覆され、
    前記第１配線層の側面全体が粗面であり、
    前記第１配線層において、前記第１露出面の粗度は、前記側面の粗度よりも小さく、
    前記第２配線層の前記絶縁層と接する面以外の面が、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面となり、
    前記第１露出面の粗度は、前記第２露出面の粗度よりも小さいことを特徴とする配線基板の製造方法。
  10. 前記支持体上に第１配線層を形成する工程は、
    前記支持体上に保護層を形成する工程と、
    前記保護層上に前記第１配線層を形成する工程と、を含み、
    前記保護層と前記第２配線層とは同一材料からなり、
    前記保護層を除去する工程を有し、
    前記保護層を除去する工程では、エッチングにより、前記保護層を除去すると同時に、前記第２配線層の前記絶縁層と接する面以外の面に前記第２の粗化処理を施すことを特徴とする請求項９に記載の配線基板の製造方法。
  11. 前記第１の粗化処理を施す工程では、前記第１配線層の前記保護層と接する面以外の面に粗化処理を施すと同時に、前記保護層の表面に粗化処理を施し、
    前記保護層を除去する工程では、前記保護層の表面と接していた前記絶縁層の面に、前記保護層の凹凸が転写されることを特徴とする請求項１０に記載の配線基板の製造方法。
  12. 前記絶縁層を形成する工程と前記第２配線層を形成する工程との間に、前記絶縁層上に一層以上の他の配線層と一層以上の他の絶縁層とを積層する工程を有し、
    前記第１配線層を形成する工程では、前記支持体に接する前記絶縁層に前記半導体チップ搭載面が設けられると共に、前記第１配線層が前記絶縁層に埋め込まれ、
    前記第２配線層を形成する工程では、最上層に設けられた絶縁層に前記外部接続面が設けられると共に、前記第２配線層が形成される請求項９乃至１１の何れか一項に記載の配線基板の製造方法。
JP2015197091A 2015-10-02 2015-10-02 配線基板及びその製造方法 Active JP6632302B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015197091A JP6632302B2 (ja) 2015-10-02 2015-10-02 配線基板及びその製造方法
US15/244,197 US9911695B2 (en) 2015-10-02 2016-08-23 Wiring board including multiple wiring layers that are different in surface roughness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015197091A JP6632302B2 (ja) 2015-10-02 2015-10-02 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2017069524A JP2017069524A (ja) 2017-04-06
JP2017069524A5 JP2017069524A5 (ja) 2018-10-04
JP6632302B2 true JP6632302B2 (ja) 2020-01-22

Family

ID=58448046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015197091A Active JP6632302B2 (ja) 2015-10-02 2015-10-02 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9911695B2 (ja)
JP (1) JP6632302B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2573137T3 (es) * 2012-09-14 2016-06-06 Atotech Deutschland Gmbh Método de metalización de sustratos de célula solar
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11871525B2 (en) 2019-03-15 2024-01-09 Kyocera Corporation Wiring board and manufacturing method for same
JP2022119418A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板及び配線基板の製造方法
KR20220154555A (ko) * 2021-05-13 2022-11-22 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6131135B2 (ja) 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6220799B2 (ja) * 2015-02-03 2017-10-25 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20170098600A1 (en) 2017-04-06
US9911695B2 (en) 2018-03-06
JP2017069524A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
JP5203108B2 (ja) 配線基板及びその製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
US9515018B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP5649490B2 (ja) 配線基板及びその製造方法
JP6632302B2 (ja) 配線基板及びその製造方法
JP5570855B2 (ja) 配線基板及びその製造方法並びに半導体装置及びその製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6223909B2 (ja) 配線基板及びその製造方法
JP5580374B2 (ja) 配線基板及びその製造方法
US10892216B2 (en) Wiring substrate and semiconductor device
JP2013214578A (ja) 配線板及びその製造方法
US20140097009A1 (en) Wiring substrate
JP6510884B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2018026437A (ja) 配線基板及びその製造方法
JP2006339186A (ja) 配線基板およびその製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP2020191388A (ja) 配線基板、及び配線基板の製造方法
JP6671256B2 (ja) 配線基板及びその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
JP2019212692A (ja) 配線基板及びその製造方法
JP6082233B2 (ja) 配線板及びその製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP6392140B2 (ja) 配線基板及び半導体パッケージ
JP5315447B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191210

R150 Certificate of patent or registration of utility model

Ref document number: 6632302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150